CN1282219C - 图形形成方法和应用该方法的半导体器件的制造方法 - Google Patents

图形形成方法和应用该方法的半导体器件的制造方法 Download PDF

Info

Publication number
CN1282219C
CN1282219C CNB2004100347314A CN200410034731A CN1282219C CN 1282219 C CN1282219 C CN 1282219C CN B2004100347314 A CNB2004100347314 A CN B2004100347314A CN 200410034731 A CN200410034731 A CN 200410034731A CN 1282219 C CN1282219 C CN 1282219C
Authority
CN
China
Prior art keywords
film
photoresist film
photoresist
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100347314A
Other languages
English (en)
Other versions
CN1551298A (zh
Inventor
庄浩太郎
柴田刚
加藤宽和
大西廉伸
河村大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003131905A external-priority patent/JP2004335873A/ja
Priority claimed from JP2003199942A external-priority patent/JP3884415B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1551298A publication Critical patent/CN1551298A/zh
Application granted granted Critical
Publication of CN1282219C publication Critical patent/CN1282219C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B19/00—Teaching not covered by other main groups of this subclass
    • G09B19/0069—Engineering, e.g. mechanical, electrical design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B30/00—Heat pumps
    • F25B30/02—Heat pumps of the compression type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Business, Economics & Management (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

在半导体基体之上的被加工层(13)之上，采用使光致抗蚀剂膜图形化的办法形成第1图形化层(14a)。在形成了光致抗蚀剂图形后，借助于附加处理使第1图形化层(14a)变小。其次，在用耐刻蚀性比较大的材料在第1图形化层(14a)之间形成了埋入膜(15)后，在进行了平坦化处理后，除去第1图形化层(14a)。借助于此，使第2图形化层(15a)剩下来。使用该第2图形化层，刻蚀基底的被加工层(13)。然后，以基底的被加工层(13)为掩模，刻蚀例如铝膜(12)。

Description

图形形成方法和应用该方法的半导体器件的制造方法
技术领域
本发明涉及在半导体器件的制造中使用的光刻技术中的图形形成方法和应用该方法的半导体器件的制造方法。
背景技术
在微细化不断进步的半导体器件的制造技术中，微细图形形成技术起着其中心性的作用。在该微细图形形成技术中，使用光的光刻技术也与微细化一起进行着光源的短波长化，0.1微米级的技术已经实用化。此外，由于微细化的进步，虽然作为突破光的界限的方法人们正在追求使用X射线、电子射线等的光刻技术，但是，技术上的困难、向量产前进的适合性等课题还很多。为此，在光刻技术中人们正在开发超过由波长形成的析像界限的微细图形形成方法。作为其一个方法对于形成图形的光致抗蚀剂，人们提出了在曝光和显影后再进行附加处理的叫做纤体(slimming)手法的方案。
若用该手法，则采用进行刻蚀等的办法进一步减小用光刻技术形成的光致抗蚀剂图形，例如使图形更细，并以之为掩模用干法刻蚀等使其下边的材料图形化。此外，在需要图形间的细的间隙或孔时，反之采用加大例如加粗光致抗蚀剂图形的方法。例如，在特开2002-217170号公报(第6页，图1)中，公开了可以采用用电子射线改变向显影后的光致抗蚀剂图形进行的电子射线的照射条件的办法，来减小和加大光致抗蚀剂图形这两方的方法。
用之上所说的纤体等的附加处理，使得光刻技术中的微细图形形成方法等成为可能。但是，在该方法中却存在着以下那样的问题。就是说，在以先致抗蚀剂为掩模干法刻蚀下层材料的情况下，该先致抗蚀剂的耐刻蚀性就是必须的。但是，当进行上述那样的纤体等的附加处理时，残存的光致抗蚀剂图形的膜厚也将减少。为此，被加工的下层材料就变得易于产生偏离所希望的尺寸或形状等的现象。此外，当为了避免该现象而加厚光致抗蚀剂的膜厚时，就会出现光致抗蚀剂倒塌或在使光致抗蚀剂图形化时的显影、其后的干法刻蚀等中，光致抗蚀剂尺寸和形状的加工精度下降等的现象。
作为解决该问题的方法有多层光致抗蚀剂工艺。多层光致抗蚀剂工艺虽然有若干种，但是，在这里举出反转掩模工艺的例子(特开平5-267253)。由于反转掩模工艺对于光致抗蚀剂完全不要求干法刻蚀耐性，故在光致抗蚀剂开发中得以仅仅追求析像性。此外，由于用反转掩模工艺得到的最终的图形是已使光致抗蚀剂图形进行了凹凸反转的图形，故可以容易地形成若用迄今为止的图形复制方法难于形成的图形。
我们边综合地考虑含于在半导体制造中使用的层内的图形、刻蚀掩模材料的物性和半导体器件制造工艺的精度，边进行与涂敷平坦化有关的模拟和实验的结果，得到了这样的结论：在可在半导体器件的制造中使用的几乎所有的层中，如果仅仅完全照搬在特开平5-267253中所示的现有技术则会带来破绽。就是说，在本身是大的光致抗蚀剂残余图形或大的光致抗蚀剂去除图形的那些地方，不能像预计那样地形成图形。
在反转掩模工艺中，存在着在本身是大的光致抗蚀剂残余图形或大的光致抗蚀剂去除图形的那些地方不能像预计那样地形成图形的问题。
发明内容
本发明的一个例子的图形形成方法，包括：在半导体基体之上形成要加工的第1层；在上述第1层之上形成光致抗蚀剂层；通过使上述光致抗蚀剂层图形化，形成具有多个图形的第1图形化层；通过包括化学处理和能束照射处理中的某一个的处理使上述第1图形化层的图形的宽度变细或加粗；在上述第1图形化层的图形间的间隙中以埋入的方式形成第2图形化层；残留埋入的第2图形化层而去除第1图形化层；以上述第2图形化层为掩模使上述第1层图形化；以图形化后的上述第1层为掩模，进而使在其下层上形成的材料图形化。
本发明的一个例子的图形形成方法，包括：在第1膜之上形成第1光致抗蚀剂膜；在是使上述第1光致抗蚀剂膜图形化，且已形成了第1光致抗蚀剂膜的图形的区域，是形成了上述第1光致抗蚀剂膜的图形的区域中，上述光致抗蚀剂膜的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和上述光致抗蚀剂膜的被覆率成为10％以下的最大正方形区域的一边的长度x(微米)之间的关系，满足：
y＜84.29+44.63×103×e-x/17.80；在第1膜之上用旋转涂敷法形成掩模层，上述掩模层把上述第1光致抗蚀剂膜被覆起来；采用使上述掩模层的表面后退的办法，使上述第1光致抗蚀剂膜的上表面露出来；在上述露出后，除去上述第1光致抗蚀剂膜；以上述掩模层为掩模使上述第1膜图形化。
本发明的一个例子的图形形成方法，包括：在第1膜之上形成第1光致抗蚀剂膜；使上述第1光致抗蚀剂膜图形化；在上述第1膜之上用旋转涂敷法形成掩模层，上述掩模层把图形化后的第1光致抗蚀剂膜被覆起来；使上述掩模层的表面后退，使上述第1光致抗蚀剂膜的上表面露出来；在上述露出后，在上述第1膜之上形成被覆上述掩模层的第2光致抗蚀剂膜；使上述第2光致抗蚀剂膜图形化；以图形化后的上述第2光致抗蚀剂膜为掩模刻蚀上述掩模层；在上述掩模层的刻蚀后，除去第1和第2光致抗蚀剂膜；在第1和第2光致抗蚀剂膜的除去后或与除去同时，以刻蚀后的上述掩模层为掩模使上述第1膜图形化。
本发明的一个例子的图形形成方法，包括：在第1膜之上形成第1光致抗蚀剂膜；使上述第1光致抗蚀剂膜图形化；在上述第1膜之上用旋转涂敷法形成掩模层，把上述第1光致抗蚀剂膜被覆起来；在上述第1膜之上形成被覆上述掩模层的第2光致抗蚀剂膜；使上述第2光致抗蚀剂膜图形化；以图形化后的第2光致抗蚀剂膜为掩模刻蚀上述掩模层；在上述掩模层的刻蚀后，除去上述第2光致抗蚀剂膜；在第2光致抗蚀剂膜却除后，使上述掩模层的表面后退，使第1光致抗蚀剂膜的上表面露出来；除去露出来的第1光致抗蚀剂膜；在露出来的第1光致抗蚀剂膜除去后或与除去同时，以刻蚀后的上述掩模层为掩模使上述第1膜图形化。
附图说明
图1A～图1H的剖面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态1。
图2A和图2B的平面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态2。
图3的平面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态2。
图4A～图4H的剖面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态3。
图5A和图5B的平面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态4。
图6的平面图，按照工序顺序示出了本发明的半导体器件的制造方法的实施形态4。
图7A～图7G的剖面图，示出了实施形态5的半导体器件的制造工序。
图8示出了使光致抗蚀剂图形要承担的必要条件。
图9A～图9H的剖面图，示出了实施形态6的半导体器件的制造工序。
图10A～图10F的剖面图，示出了实施形态6的半导体器件的制造工序的变形例。
图11A～图11I的剖面图，示出了实施形态7的半导体器件的制造工序。
图12A～图12H的剖面图，示出了实施形态8的半导体器件的制造工序。
图13A～图13H的剖面图，示出了实施形态9的半导体器件的制造工序。
图14A～图14J的剖面图，示出了实施形态10的半导体器件的制造工序。
图15A～图15H的剖面图，示出了实施形态11的半导体器件的制造工序。
图16A～图16F的剖面图，示出了实施形态11的半导体器件的制造工序的变形例。
图17A～图17I的剖面图，示出了实施形态12的半导体器件的制造工序。
图18A～图18J的剖面图，示出了实施形态13的半导体器件的制造工序。
图19A～图19H的剖面图，示出了实施形态14的半导体器件的制造工序。
具体实施方式
以下，参看附图说明本发明的实施例。
(实施形态1)
图1A～图1H的剖面图，按照工序顺序示出了本发明的半导体器件的制造工序的实施形态1。
首先，作为半导体衬底准备P型的硅衬底10。在硅衬底10之上用CVD法形成膜厚200nm左右的氧化硅膜11。接着，用溅射法，在氧化硅膜11上形成膜厚500nm左右的作为布线用的金属的铝膜12。作为第1层，在铝膜12之上用旋转涂敷法形成膜厚300nm左右的聚苊系膜13。聚苊系膜13成为铝膜12的刻蚀掩模。
此外，用旋转涂敷法在聚苊系膜13之上形成膜厚100nm左右的正型的DUV用的光致抗蚀剂层14。光致抗蚀剂层14对于ArF激光具有感光性。形成了光致抗蚀剂层14的硅衬底10，在100～200℃，1～2分钟左右的加热条件下进行烘焙。
其次，把已涂敷上光致抗蚀剂层14的硅衬底10设置在ArF准分子激光曝光装置内。调整硅衬底10的位置。通过了光掩模后的ArF激光向硅衬底10之上的光致抗蚀剂层14照射一定时间。接着，硅衬底10，在100～200℃，1～2分钟左右的加热条件下进行烘焙。如图1B所示，为了在硅衬底10之上形成第1图形化层14a，可使光致抗蚀剂膜14显影。这时的第1图形化层14a的尺寸，例如线条和间隙的宽度都是0.11微米。
其次，如图1C所示，为了使第1图形化层14a的尺寸变细，可用10ppm左右的臭氧溶液对第1图形化层14a进行表面处理。这时，第1图形化层14a的线条宽度就被变细到0.05微米。
此外，如图1D所示，用旋转涂敷法在第1图形化层14a之上形成作为埋入膜15的水溶性聚硅氧烷。埋入层15的膜厚为300nm左右。接着，如图1E所示，使得仅仅在存在于第1图形化层14a之间的凹部内剩下第2图形化层15a那样地用CMP法研磨埋入层15的表面。当然，也可以在第1图形化层14a的上部露出来之前结束用CMP法进行的处理，用干法刻蚀对剩下的埋入层15进行深刻蚀。
其次，如图1F所示，为了剩下第2图形化层15a，可用溶剂除去第1图形化层14a。此外，作为别的方法，也可以在接在后边的聚苊系膜13的刻蚀中一揽子地除去第1图形化层14a。
借助于以上的工序，结束基本的图形形成，其次，利用图形形成后的第2图形化层15a把该图形复制到下层膜上。
首先，借助于干法刻蚀法刻蚀聚苊系膜13。在刻蚀时，把第2图形化层15a用做掩模。如图1G所示，第2图形化层15a的图形就被复制到聚苊系膜13上。其次，借助于干法刻蚀法对铝膜12进行刻蚀。在刻蚀时，把聚苊系膜13用做掩模。如图1H所示，聚苊系膜13就被复制到铝膜12上。借助于以上就可以形成间隙间隔狭窄的铝布线层。
另外，在本实施形态中，虽然例示的是在在硅衬底之上形成了氧化硅膜之后，再在其之上形成铝布线层的例子，但是，在LSI等的半导体器件的制造工序中，采用的是在硅衬底之上形成含有晶体管、电容器等的LSI，在其之上作为层间绝缘膜形成氧化硅膜，然后再形成铝布线层的方法。本方法不言而喻对于这些也可以应用。
倘采用本实施形态，则可以使借助于光刻法形成的图形的尺寸比用本身为化学处理的臭氧溶液处理法更细，可以采用实施使图形反转的工序的办法提高耐刻蚀性，可以形成微细化了的精度高的间隙图形。
此外，借助于臭氧溶液处理法对衬底表面进行处理，可以使埋入膜与基底之间的贴紧性变得更好。借助于此，就可以进行埋入膜的剥离等难于产生的深刻蚀。此外，在本实施形态中，作为化学处理虽然例示的是使用臭氧溶液的方法，但是，作为别的化学处理方法，即便是使用已溶入了过氧化氢水、氧自由基等的所谓的功能水，也可以得到同样的效果。
(实施形态1的变形例)
本变形例，是基本工艺与实施形态1相同，仅仅改变了附加处理的例子。一直到形成图1A到图1B所示的第1图形化层为止，都与实施形态1是相同的。
其次，如图1C所示，借助于使用CF4、HBr、O2的混合气体的干法刻蚀对第1图形化层14a进行刻蚀。借助于刻蚀，可使第1图形化层14a的线条尺寸变细到0.05微米。接着，用硅烷耦合剂对已形成了变细后的第1图形化层14a的硅衬底10的表面进行处理。本处理，用来在在其次的工序中形成埋入膜时改善与基底之间的贴紧性。
此外，在此后的形成埋入膜的工序之后，与在实施形态1中所示的图1D～图1H是相同的。
倘采用本变形例，则可以使借助于光刻法形成的图形的尺寸比用干刻蚀处理更细，可以采用实施使图形反转的工序的办法提高耐刻蚀性，可以形成微细化了的精度高的间隙图形。
此外，采用借助于归因于耦合效果而提高贴紧性的硅烷耦合剂处理法进行表面处理的办法，就可以使本身为无机材料的底和本身为有机材料的埋入膜之间的贴紧性成为良好。借助于此，就可以进行埋入膜的剥离等难于产生的凹槽处理。
再有，作为上述的表面处理方法，即便是使用把已使二氧化钛、氧化锌、或三氧化钨等的金属氧化物分散进去的水涂敷到硅衬底表面上，对该表面进行光照射以使基底表面激活的光催化剂溶液处理，也可以进行同等的处理。
(实施形态2)
图2到图3的平面图，按照工序顺序示出了本发明的实施形态2。
在实施形态1中作为使第1图形化层变细的方法，使用的是本身为化学处理的臭氧溶液处理法。在本实施形态中，对作为能束使用Ar离子激光的例子进行说明。在本实施形态中，进行激光照射来取代实施形态1中的图1C中的臭氧溶液处理，其它的工序，由于都与实施形态1是相同的，故省略详细的说明。
一直到准备图2A所示的P型的硅衬底10并使图形变细之前的工序，与在实施形态1中所示的图1A到图1B的工序是相同的。图2A示出了已在聚苊系膜13之上形成了第1图形化层14a的硅衬底10的平面图。对于该硅衬底10，如图2B所示，用未画出来的光学***整形后的激光束16，在箭头方向上在硅衬底之上进行扫描。激光束16的照射位置，重叠到第1图形化层14a上。借助于此，就可以对激光束扫描区域6a内的第1图形化层14a进行热处理。借助于热处理第1图形化层14a与大气中的氧进行反应，第1图形化层14a被氧化。借助于氧化就可以使第1图形化层14a的图形尺寸变细。
激光束，例如，直线状地从硅衬底的一端到相反侧的一端进行扫描。其次，如图2B所示，对于开头的出发点，例如使激光束返回到左侧。接着，激光束16沿着与前一个激光束扫描区域16a相同的方向进行扫描。如上所述地依次照射激光束，遍及未画出来的晶片整个面地，使第1图形化层14a的宽度成为相同那样地进行变细。这时，在不存在第1图形化层14a的区域的一部分中，可采用省略激光照射的办法，使本工序短时间化。
图2B所示的使第1图形化层14a尺寸变细后的工序，与在实施形态1中所示的图1D到图1H的工序是相同的。图3示出了在使在氧化硅膜11之上形成的铝膜12图形化后的硅衬底的平面图。也可以与实施形态1同样，形成间隙间隔狭窄的铝布线层。此外，与实施形态1同样，也可以在第1图形化层14a的上部露出来之前结束用CMP法进行处理，借助于干法刻蚀对剩下的水溶性的聚硅氧烷进行刻蚀。
倘采用本变形例，则可以使借助于光刻法形成的图形的尺寸比用能束照射法更细，可以采用实施使图形反转的工序的办法提高耐刻蚀性，可以形成微细化了的精度高的间隙图形。此外，倘采用本实施形态，则可以进行仅仅对由形成了光致抗蚀剂掩模的部分的区域进行激光照射而不对硅衬底整个面进行激光照射，因而可以提高在制造工序中的效率。
此外，作为激光束，除去Ar离子激光之外，也可以使用准分子激光、二氧化碳激光、钕YAG激光等中的任何一种。此外，作为能束除去激光束之外，也可以使用电子束、X射线束等。
(实施形态3)
图4A～图4H的剖面图，示出了本发明的实施形态3的半导体器件的制造工序。
首先，如图4A所示，作为半导体基体准备P型的硅衬底20。用CVD法在硅衬底20之上形成膜厚200nm左右的氧化硅膜21。接着，用CVD法在氧化硅膜21之上形成膜厚500nm左右的栅电极用的多晶硅膜22。作为第1层，用旋转涂敷法在多晶硅膜22之上形成膜厚300nm左右的酚醛清漆系膜。酚醛清漆系膜23成为多晶硅膜22的刻蚀掩模。
此外，作为对KrF激光的感光剂，用旋转涂敷法在酚醛清漆系膜23之上形成膜厚300nm左右的正型DUV用的光致抗蚀剂层24。对已形成了光致抗蚀剂层24的硅衬底20进行烘焙。另外，烘焙温度为100～200℃，烘焙时间为1～2分钟。
其次，把已涂敷上光致抗蚀剂层24的硅衬底20设置到KrF准分子激光曝光装置内。例如进行硅衬底20的位置对准。通过了光掩模后的KrF激光向硅衬底20之上的光致抗蚀剂层24照射一定时间。硅衬底20进行烘焙。烘焙温度为100～200℃，烘焙时间为1～2分钟。如图4B所示，为了在硅衬底20之上形成第1图形化层24a，可使光致抗蚀剂膜24进行显影。这时的第1图形化层24a的尺寸，例如线条和间隙的宽度都是0.11微米。
其次，如图4C所示，在100～200℃的温度下加热第1图形化层24a，时间为1～2分钟。借助于加热，使第1图形化层24a软化和流动化。其结果是第1图形化层24a的尺寸增大。借助于此，就可以使间隙的宽度变细到0.06微米。
然后，如图4D所示，用旋转涂敷法在第1图形化层24a之上形成作为埋入膜25的膜厚为300nm左右水溶性聚硅氧烷。接着，如图4E所示，用干法刻蚀法刻蚀埋入层25，如图4D所示的埋入层25仅仅在存在于第1图形化层24a之间的凹部内剩下来，成为第2图形化层25a。其次，如图4F所示，用溶剂除去第1图形化层24a。第2图形化层25a将在酚醛清漆系膜23之上剩下来。此外，作为别的方法，也可以在接在后边的酚醛清漆系膜23的刻蚀中一揽子地除去第1图形化层24a。
借助于以上的工序，结束基本图形的形成。其次，把第2图形化层25a的图形复制到下层膜上。首先，用干法刻蚀法刻蚀酚醛清漆系膜23。如图4G所示，把第2图形化层25a的图形复制到酚醛清漆系膜23上。其次，用干法刻蚀法刻蚀多晶硅膜22。如图4H所示，把酚醛清漆系膜23的图形复制到多晶硅膜22上。借助于以上，就可以形成线条宽度窄的多晶硅膜22。多晶硅膜22，例如可以作为栅电极使用。
另外，在本实施形态中，示出的例子是在硅衬底之上的氧化硅膜上形成多晶硅膜的例子。在LSI等的半导体器件中，采用的是在硅衬底之上形成栅氧化膜等，在其之上作为栅电极形成多晶硅膜的方法。不言而喻，对于这些本方法也可以应用。
倘采用本变形例，则可以借助于热处理使由光刻法形成的图形的尺寸更大，进局可以采用实施使图形反转的工序的办法提高耐刻蚀性，可以形成微细化了的精度高的微细图形。
(实施形态4)
图5到图6的平面图，按照工序顺序示出了本发明的实施形态4。
在实施形态3中，作为增大第1图形化层的方法使用了温度比较低的热处理。在本实施形态中，对作为能束使用电子束的例子进行说明。在本实施形态中，进行电子束照射来取代实施形态3中的在图4C中进行的热处理。其它的工序与实施形态3是相同的，故省略详细的说明。
从准备图5A所示的P型的硅衬底20到增大图形之前为止的工序与在实施形态3中所示的图4A到图4B的工序是同样的。图5A示出了在酚醛清漆系膜23之上形成了第1图形化层24a的硅衬底20的平面图。对该硅衬底20，如图5B所示，使得重叠到酚醛清漆系膜23露出来的部分上那样地照射被未画出来的光学***整形后的电子束16。电子束每隔规定时间向硅衬底20之上照射。为了改变被加热处理的区域，要相对地移动用来产生电子束26的电子枪和硅衬底20。已照射过电子束的区域的第1图形化层24a归因子软化和流动化而鼓起。借助于鼓起，第1图形化层24a的间隙的宽度就可以变细到0.06微米。
图5B所示的第1图形化层24a鼓起后的工序，与在实施形态3中所示的工序基本上是相同的。在这里，作为埋入膜可用旋转涂敷法形成膜厚250nm左右的氧化硅膜。在涂敷上氧化硅膜之后，与图4E到图4H的工序是同样的。图6示出了使在氧化硅膜21之上形成的多晶硅膜22图形化后的硅衬底20的上表面。与实施形态3同样，可以形成线条宽度窄的多晶硅膜22。
倘采用本实施形态，由于可借助能束照射法使由光刻法形成的图形更大，此外，还可以实施使图形反转的工序，提高耐刻蚀性，故可以形成微细化了的精度高的线条图形。此外，倘采用本实施形态，则可以仅仅向已除去了光致抗蚀剂掩模的周边的区域进行电子束照射而无须对硅衬底整个面照射电子束，故可以效率良好地进行处理。
此外，作为能束，除去电子束之外，也可以使用激光束、x射线束等。此外，作为激光束，除去Ar离子激光之外，也可以使用准分子激光、二氧化碳激光、钕YAG激光等中的任何一种。
另外，本发明并不限定于之上所说的任何一个实施形态，在不背离本发明的主旨的范围内，可以采用进行种种变更的办法实施，例如，在半导体器件的制造工序中的图形形成工序中，在任何阶段中都可以使用。
此外，减小图形层，也包括使线条图形的尺寸变细。此外，增大图形层，例如，包括加粗线条图形的尺寸。
例如，用反转掩模进行图形形成的薄膜，并不限定于铝、多晶硅，可在半导体器件中使用的金属、半导体、绝缘膜中的任何一种都可以使用。此外，作为形成超过了光刻技术的波长产生的析像界限的微细图形的方法之一，是非常有效的技术，同时，即便是在未超过析像界限的情况下理所当然地也可以使用。
此外，本身为化学处理的臭氧溶液处理、硅烷耦合剂处理、光催化剂溶液处理等，特别是在那些仅仅需要表面处理而不需要图形的纤体处理等的制造工序中也可以作为提高衬底与埋入膜等之间的贴紧性的附加处理使用。
(实施形态5)
图7A～图7G的剖面图，示出了本发明的实施形态5的半导体器件的制造工序。
如图7A所示，在衬底31之上形成膜厚500nm的TEOS膜32。在TEOS膜32上形成膜厚500nm的聚苊系膜33。聚苊系膜33，可采用向TEOS膜32之上旋转涂敷涂敷膜形成材料，进行烘焙的办法形成。在聚苊系膜33之上形成膜厚125nm的光致抗蚀剂膜35。光致抗蚀剂膜35可采用向聚苊系膜33之上旋转涂敷光致抗蚀剂膜形成材料，进行烘焙的办法形成。光致抗蚀剂膜35是化学放大型ArF正型光致抗蚀剂。
如图7B所示，用ArF曝光装置使光致抗蚀剂膜35曝光。然后，采用进行PEB和显影的办法得到光致抗蚀剂图形。
光致抗蚀剂膜35的图形，被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和上述光致抗蚀剂膜的被覆率成为10％以下的最大正方形区域的一边的长度x(微米)之间的关系，总是满足式(1)的关系。y＜84.29+44.63×103×e-x/17.80......(1)
式(1)，是在稍后进行的掩模层的除去工序结束后，为了作成为使得在形成光致抗蚀剂膜35的图形时其被去除的全部的区域内存在掩模层的残膜，而且，在光致抗蚀剂膜35的形成时其被剩余的全部的区域内不存在掩模层的残膜成为可能，使光致抗蚀剂图形承担的必要条件。式(1)的推导过程将在后边说明。
如图7c所示，作为掩模层膜厚500nm的水溶性聚硅氧烷膜36由旋转涂敷法形成于聚苊系膜33之上。
如图7D所示，用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。在形成光致抗蚀剂膜35的图形时被去除的全部的区域内都存在水溶性聚硅氧烷膜36的残膜，而且，在光致抗蚀剂膜35的形成时其所残余的全部的区域内都不存在水溶性聚硅氧烷膜36的残膜。此外，光致抗蚀剂膜35的图形形成时本身为去除的区域中的水溶性聚硅氧烷膜36的膜厚，总是超出为加工500nm的聚苊系膜33所需要的最低限度的50nm。
如图7E所示，以水溶性聚硅氧烷膜36为掩模，用氧等离子体刻蚀光致抗蚀剂膜35和聚苊系膜33。如图7F所示，以聚苊系膜33的图形为掩模刻蚀TEOS膜32。如图7G所示，用氧等离子体使聚苊系膜33灰化。用以上的工序，就可以得到所希望的TEOS膜32的图形。
以下说明式(1)的推导过程。式(1)示出了‘在稍后进行的掩模层的除去工序结束后，为了作成为使得在形成光致抗蚀剂膜35的图形时为去除的全部的区域内残存掩模层的残膜，而且，在光致抗蚀剂膜35的形成时为残存的全部的区域内不存在掩模层的残膜(以下叫做全面出头)，使光致抗蚀剂图形承担的必要景件’。以下设该条件为0。条件0，要根据与计算在把液体旋转涂敷到台阶衬底之上时的液面分布的方法有关的文献1如以下那样地求。P.Y.Wu and F.C.Chou，J.Electrochem.Soc.，146，3819(1999)。
向具有台阶的衬底之上旋转涂敷溶液时的液面分布，可用其次的无因次化的式表示。
∂ H ( x , τ ) ∂ τ = 1 3 ∂ ∂ X [ Ω - 2 ( ∂ 3 H ( X , τ ) ∂ X 3 + ∂ 3 S ( X ) ∂ X 3 ) { H ( X , τ ) } 3 + { H ( X , τ ) } 3 ]
其中，
Ω 2 ≡ ρw 2 w 3 r 0 γ h f
X≡(r-r0)/w
H(X，τ)≡h(r，t)/hf
S(X)≡s(r)/hf
τ ≡ 4 3 t wv h 2 f ω 2 r 0
在这里，每一个变量的意义如下。
t：时刻
r：距旋转中心的距离
r0：所着眼的图形的中心坐标(旋转中心为原点)
w：所着眼的图形的宽度
h(r，t)：涂敷材料的膜厚
hf：t＝∞时的完全平的衬底之上的涂敷膜的膜厚
η：溶液的黏度
ρ：溶液的密度
ν：溶液的动黏度(≡η/ρ)
s(r，t)：衬底的分布(PROFILE)
ω：晶片旋转的角速度
γ：溶液的表面张力
在这里作为应着眼的变量可以举出Ω2。Ω2是与台阶被覆性有关的支配性的参数。Ω2越小台阶被覆性就提高得越多。即，溶液的液面就变得越平坦，成为在反转掩模工艺的应用中理想的状态。
在本实施形态中为了进行全面出头，‘在考虑应用所能够设想的光致抗蚀剂膜的膜厚范围、掩模层厚范围、刻蚀掩模材料的物性值的范围和工艺条件的范围时，满足在深刻蚀深度的宽余量最大的情况下(限制最为缓和的情况下)，为使全面出头成为可能，光致抗蚀剂图形存在的条件2’是必须的。
作为工艺宽余量成为最大的情况下的参数，使用以下的值。
r0：3.0cm
hf：1.0μm
ρ：0.8g/cm3
ω：2π×1000rad
γ：60dyn/cm
d：0.3μm
其中，
d：光致抗蚀剂膜的高度。
为了满足条件2，就必须满足条件3：‘在刻蚀掩模材料涂敷后，在最宽的光致抗蚀剂残余图形的部位的中央的刻蚀掩模材料表面的高度，和最宽的光致抗蚀剂去除图形的部位的中央的刻蚀掩模材料的表面的高度之差，要变得比光致抗蚀剂图形的高度还小’
在本实施形态中，作为‘最宽的光致抗蚀剂残余图形的部位’的定义，规定为‘可用光致抗蚀剂膜的图形选择的、光致抗蚀剂膜的被覆率成为90％以上的最大的正方形区域’。这是因为可周期性地***到宽的残余图形内的微细的缝隙或孔之类的图形，从台阶衬底涂敷的观点看，实质上集中起来作为一个大的残余图形对待是适当的。进行模拟的结果确认：90％这样的水准是恰当的水准。此外，作为‘最宽的光致抗蚀剂去除图形的部位’的定义，规定为‘可用光致抗蚀剂膜的图形选择的、光致抗蚀剂膜的被覆率成为10％以下的最大的正方形区域’。这是因为可周期性地***到宽的去除图形内的微细的线条或柱状之类的图形，从台阶衬底涂敷的观点看，实质上集中起来作为一个大的去除图形对待是适当的。进行模拟的结果确认：10％这样的水准是恰当的水准。
再有，为了满足条件3，就必须满足条件4：‘在最宽的光致抗蚀剂残余图形的周围完全不存在光致抗蚀剂去除图形的情况下的图形中央的刻蚀掩模材料表面的高度，和在最宽的光致抗蚀剂去除图形的周围完全不存在光致抗蚀剂残余图形的情况下的图形中央的刻蚀掩模材料的表面的高度之差，比光致抗蚀剂图形的高度还小’。
在这里，如果设可用光致抗蚀剂膜的图形选择的、光致抗蚀剂膜的被覆率成为90％以上的最大的正方形区域的一边的长度为y微米，设可用光致抗蚀剂膜的图形选择的、光致抗蚀剂膜的被覆率成为10％以下的最大正方形区域的一边的长度为x微米，则可以求满足条件4的y和x的集合。用近似式表示该集合的就是式(1)。图8示出了该集合的边界线(实线)和适配式(虚线)。另外，边界线是用模拟求得的满足条件4的y和x的集合的结果。
因此，为了实现全面出头，光致抗蚀剂膜的图形总是满足式(1)是必要的。
(实施形态6)
若仅仅使用在实施形态5中说明的方法，则不能形成元件图形。在本实施形态中，说明形成元件图形的方法。
2次进行用光刻进行的图形形成，其中的第1次，要作成为使得包括这样的区域：光致抗蚀剂膜的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和光致抗蚀剂膜的被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，总是满足式(1)的关系。第2次则用通常的光刻技术进行图形化。
图9A～图9H的剖面图，示出了本发明的实施形态6的半导体器件的制造工序。
如图9A所示，在衬底31之上形成膜厚500nm的TEOS膜32、膜厚500nm的聚苊系膜33、第1光致抗蚀剂膜35、和膜厚500nm的水溶性聚硅氧烷膜36。用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。在形成光致抗蚀剂膜35的图形时被去除的全部的区域内都存在水溶性聚硅氧烷膜36的残膜，而且，在光致抗蚀剂膜35图形的形成时被残余的全部的区域内都不存在水溶性聚硅氧烷膜36的残膜。此外，光致抗蚀剂膜35的图形形成时为去除的区域中的水溶性聚硅氧烷膜36的膜厚，总是超出为加工500nm的聚苊系膜33所需要的最低限度的50nm。由于该处理与在实施形态5中参看图7A到图7D说明的处理是同样的，故省略说明。另外，本实施形态中与实施形态5同样，第1光致抗蚀剂膜35的图形被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和光致抗蚀剂图形被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，满足式(1)的关系。
如图9B所示，在向基板31的叠层体之上涂敷上含有防止反射材料的溶液后，进行预烘焙，形成膜厚85nm的第2防止反射膜37。
如图9C所示，在第2防止反射膜37之上形成膜厚300nm的正型的第2光致抗蚀剂膜38。第2光致抗蚀剂膜38，可采用把光致抗蚀剂旋转涂敷到防止反射膜37之上后进行预烘焙的办法形成。第2光致抗蚀剂膜38是正型的ArF光致抗蚀剂。然后，使第2光致抗蚀剂膜38曝光。使第2光致抗蚀剂膜38显影，就可以得到第2光致抗蚀剂膜38的图形。第2光致抗蚀剂膜38的图形可以形成任意的图形。
如图9D所示，以第2光致抗蚀剂膜38的图形为掩模刻蚀第2防止反射膜37、水溶性聚硅氧烷膜36和第1光致抗蚀剂膜35。如图9E所示，向第2光致抗蚀剂膜38的整个面照射光，使第2光致抗蚀剂膜38显影。借助于显影，除去第2光致抗蚀剂膜38。
如图9F所示，借助于氧等离子体的照射除去第2防止反射膜37和第1光致抗蚀剂膜35。接着照射氧等离子体，使聚苊系膜33图形化。聚苊系膜33的图形化，可以以水溶性聚硅氧烷膜36为掩模进行。一般地说，在使用氧等离子体的条件下，水溶性聚硅氧烷膜36等的硅原子含有材料的刻蚀速率，将变得比防止反射膜或光致抗蚀剂膜的刻蚀速率慢得多。
如图9G所示，以聚苊系膜33的图形为掩模加工TEOS膜32。如图9H所示，用使用氧等离子体的灰化技术除去聚苊系膜33。借助于以上的工序，就可以得到所希望的图形的TEOS膜32。
另外，第1光致抗蚀剂膜35的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和第1光致抗蚀剂膜35的被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)，没有必要总是满足式(1)的关系。只要在第1光致抗蚀剂膜35和第2光致抗蚀剂膜38的叠层区域中，第1光致抗蚀剂膜35的图形，总是满足式(1)的关系即可。在第1光致抗蚀剂膜35的图形被覆率不满足式(1)是关系的区域中的第1光致抗蚀剂膜35的周围的水溶性聚硅氧烷膜36，可在把第2光致抗蚀剂膜用做掩模的水溶性聚硅氧烷膜36的图形化时除去。
此外，采用把第1光致抗蚀剂膜的图形和第2光致抗蚀剂膜的图形组合起来的办法，就可以容易地形成若用通常的光刻技术在曝光的宽余量这一点上难于形成的图形。举一个具体的例子。考虑第1光致抗蚀剂膜含有LS图形，把与该LS图形垂直地进行交叉的LS图形当作第2光致抗蚀剂膜进行叠层的情况。参看图10A到图10F，说明本发明的实施形态6的半导体器件的制造工序的变形例。
如图10A所示，形成含有L/S图形的第1光致抗蚀剂膜35的图形(与参看图9A的工序对应)。在成膜了水溶性聚硅氧烷膜36之后，使第1光致抗蚀剂膜35的上表面露出来。接着，如图10B所示，在形成了第2防止反射膜37后，形成具有与第1光致抗蚀剂膜的L/S图形大体上垂直相交的L/S图形的第2光致抗蚀剂膜38的图形(与参看图9C的工序对应)。如图10C所示，以第2光致抗蚀剂膜38为掩模刻蚀第2防止反射膜37和水溶性聚硅氧烷膜36(与参看图9D的工序对应)。如图10D所示，除去第2光致抗蚀剂膜38(与参看图9E的工序对应)。如图10E所示，照射氧等离子体除去第2防止反射膜37和第1光致抗蚀剂膜35(与参看图9F的工序对应)。如图10F所示，以水溶性聚硅氧烷膜36和聚苊系膜33为掩模对TEOS膜32进行了加工后，除去水溶性聚硅氧烷膜36和聚苊系膜33(与参看图9G、图9H的工序对应)。
采用用以上的工序，把2个光致抗蚀剂膜组合起来的办法，一般地说就可以形成曝光宽余量小的密的柱状图形。
(实施形态7)
本变形例，基本工艺与实施形态2是同样的，其特征在于对于第1光致抗蚀剂膜的图形还要进行目的为使之具有溶剂耐性的处理。
图11A～图11I的剖面图，示出了本发明的实施形态7的半导体器件的制造工序。
如图11A所示，与实施形态6同样，在衬底之上形成膜厚500nm的TEOS膜32，膜厚500nm的聚苊系膜33、第1光致抗蚀剂膜35。
如图11B所示，对光致抗蚀剂膜35照射电子射线进行EB固化处理，得到改性后的第1光致抗蚀剂膜45。改性后的第1光致抗蚀剂膜45，对有机溶剂具有耐性。
如图11C所示，用旋转涂敷法用整个面的膜形成膜厚500nm的SOG膜(掩模层)46。SOG膜的溶液使用的是有机溶剂。若对改性前的第1光致抗蚀剂膜35涂敷含有有机溶剂的SOG膜的溶液，则第1光致抗蚀剂膜35的图形就会崩溃。在本实施形态的情况下，由于已对借助于EB固化处理改性的第1光致抗蚀剂膜45，涂敷上了SOG膜的溶液，故可以抑制第1光致抗蚀剂膜45图形的崩溃。
如图11D所示，用CF4/O2混合气体的等离子体刻蚀SOG膜46。在形成第1光致抗蚀剂膜45的图形时为去除的全部的区域内都存在SOG膜46的残膜，而且，在第1光致抗蚀剂膜在形成时为残余的全部的区域内都不存在SOG膜46的残膜。此外，第1光致抗蚀剂膜45的图形在形成时为去除的区域中的SOG膜46的膜厚，总是超出为加工500nm的聚苊系膜33所需要的最低限度的50nm。
如图11E所示，形成膜厚85nm的第2防止反射膜37和第2光致抗蚀剂膜38的图形。第2光致抗蚀剂膜38是正型的ArK光致抗蚀剂。此外，以第2光致抗蚀剂膜38的图形为掩模，加工第2防止反射膜37和SOG膜46。
如图11F所示，向晶片整个面照射光，显影除去第2光致抗蚀剂膜38。如图11G所示，用氧等离子体除去第2防止反射膜37，使聚苊系膜33图形化。一般地说，在使用氧等离子体的条件下，水溶性聚硅氧烷膜等的硅原子含有材料的刻蚀速率要比防止反射膜或SOG膜的刻蚀速率慢得多。
如图11H所示，以聚苊系膜33的图形为掩模加工TEOS膜32。如图11I所示，用氧等离子体使聚苊系膜33的图形灰化，就可以得到所希望的TEOS膜32的图形。
另外，第1光致抗蚀剂膜45的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和第1光致抗蚀剂膜35的被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，没有必要总是满足式(1)的关系。只要在第1光致抗蚀剂膜45和第2光致抗蚀剂膜38的叠层区域中，第1光致抗蚀剂膜35的图形被覆率，总是满足式(1)的关系即可。在第1光致抗蚀剂膜35的图形被覆率不满足式(1)的关系的区域中的第1光致抗蚀剂膜35的周围的SOG膜46，可在把第2光致抗蚀剂膜38用做掩模的SOG膜46的图形化时除去。
倘采用本实施形态，如果掩模层的溶剂是有机溶剂，完全保持原状不变地向第1光致抗蚀剂图形之上涂敷，则即便是通常光致抗蚀剂图形要崩溃的材料，也可以使用之。
在本实施形态中，虽作为对因具有溶剂耐性的处理使用的是电子射线照射，但是本发明的的实施并不限定于此。例如，也可以使用光照射、离子照射、自由基照射。
在本实施形态中，作为掩模层虽然使用的是SOG膜，但是本发明的实施并不限定于此。可以使用具有对下层膜的刻蚀耐性的材料。例如，可以使用各种各样的硅原子含有材料或金属原子含有材料。
(实施形态8)
本变形例，基本工艺与实施形态2是同样的，其特征在于在第1光致抗蚀剂膜的下边形成第1防止反射膜。
图12A～图12H的剖面图，示出了本发明的实施形态8的半导体器件的制造工序。
如图12A所示，在衬底31之上形成膜厚500nm的TEOS膜(第1膜)32，在其之上作为下层膜用溅射法形成膜厚300nm的碳膜53。在碳膜53之上形成膜厚85nm的第1防止反射膜34。在第1防止反射膜34之上形成第1光致抗蚀剂膜35。
如图12B所示，在用ArF曝光装置使第1光致抗蚀剂膜35曝光后，采用进行PEB和显影的办法，得到第1光致抗蚀剂膜35的图形。
第1光致抗蚀剂膜35的图形，存在着被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，满足式(1)的关系的区域。
如图12C所示，在用旋转涂敷，在形成膜厚500nm水溶性聚硅氧烷膜36后，用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。在水溶性聚硅氧烷膜36之上形成膜厚85nm的第2防止反射膜37。
如图12D所示，作为第2光致抗蚀剂膜38形成膜厚300nm的正型的ArF光致抗蚀剂。然后，使第2光致抗蚀剂膜38曝光和显影，得到第2光致抗蚀剂膜38的图形。以第2光致抗蚀剂膜38的图形为掩模加工第2防止反射膜37和水溶性聚硅氧烷膜36。如图12E所示，向晶片整个面照射光，显影除去第2光致抗蚀剂膜38。
如图12F所示，用氧等离子体除去第2防止反射膜37使碳膜53图形化。一般地说，在使用氧等离子体的条件下，水溶性聚硅氧烷膜36等的硅原子含有材料的刻蚀速率，将变得比防止反射膜或光致抗蚀剂膜的刻蚀速率慢得多。
如图12G所示，以碳膜53为掩模加工TEOS膜32。如图12H所示，用氧等离子体使碳膜53灰化，得到所希望的TEOS膜32的图形。
另外，第1光致抗蚀剂膜35的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和第1光致抗蚀剂膜35的被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，没有必要总是满足式(1)的关系。只要在第1光致抗蚀剂膜35和第2光致抗蚀剂膜38的叠层区域中，第1光致抗蚀剂膜35的图形，总是满足式(1)的关系即可。在第1光致抗蚀剂膜35的图形不满足式(1)关系的区域中的第1光致抗蚀剂膜35的周围的水溶性聚硅氧烷膜36，可在把第2光致抗蚀剂膜用做掩模的水溶性聚硅氧烷膜36的图形化时除去。
倘采用本实施形态，即便是在下层膜的反射率大的情况下，也可以以高的精度进行第1光致抗蚀剂膜35的图形化。
在本实施形态中，作为下层膜虽然使用的是用溅射法形成的碳膜，但是本发明的实施并不受形成方法和下层膜的种类的限制。例如，可以使用用CVD法等形成的碳膜等。此外，在实施形态5中示出的下层膜的使用当然也是可能的。
(实施形态9)
本变形例，基本工艺与实施形态2是同样的，其特征在于在第1光致抗蚀剂膜的下边形成第1防止反射膜。
图13A～图13H的剖面图，示出了本发明的实施形态9的半导体器件的制造工序。
如图13A所示，在衬底31之上形成膜厚250nm的铝膜42(第1膜），在其之上作为下层膜用溅射法形成膜厚100nm的氮化硅膜63。在氮化硅膜63之上形成膜厚85nm的第1防止反射膜34。在第1防止反射膜34之上涂敷形成第1光致抗蚀剂膜55。另外，在本实施形态中，第1光致抗蚀剂膜55是含有硅的光致抗蚀剂。
如图13B所示，在用ArF曝光装置使第1光致抗蚀剂膜55曝光后，采用进行PEB和显影的办法，得到第1光致抗蚀剂膜55的图形。第1光致抗蚀剂膜55的图形，存在着被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，满足式(1)的关系的区域。对第1光致抗蚀剂膜55照射电子射线进行EB固化处理，得到改性后的第1光致抗蚀剂膜55。改性后的第1光致抗蚀剂膜55，对有机溶剂具有耐性。
如图13C所示，在用旋转涂敷形成了膜厚500nm的聚苊系膜56后，借助于氧等离子体刻蚀聚苊系膜56。
如图13D所示，作为第2光致抗蚀剂膜58形成正型的含硅的光致抗蚀剂。然后，使第2光致抗蚀剂膜58曝光和显影，得到第2光致抗蚀剂膜58的图形。以第2光致抗蚀剂膜58的图形为掩模刻蚀聚苊系膜57。如图13E所示，向晶片整个面上照射光，显影除去第2光致抗蚀剂膜58。
如图13F所示，供给氟代烃气体等离子体，进行第1光致抗蚀剂膜55的除去和聚苊系膜56的图形化。如图13G所示，供给Cl2和BCl3的等离子体，以氮化硅膜63为掩模加工铝膜42。如图13H所示，用氧等离子体使氮化硅膜63的图形灰化，就可以得到所希望的铝膜42的图形。
另外，也可以存在着第1光致抗蚀剂膜55的被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和第1光致抗蚀剂膜55的被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，不满足式(1)的关系的区域。只要在第1光致抗蚀剂膜55和第2光致抗蚀剂膜58的叠层区域中，第1光致抗蚀剂膜55的图形，总是满足式(1)的关系即可。在第1光致抗蚀剂膜55的图形不满足式(1)的关系的区域中的第1光致抗蚀剂膜55的周围的聚苊系膜56，可在把第2光致抗蚀剂膜58用做掩模的聚苊系膜56的图形化时除去。
倘采用本实施形态，即便是在下层膜的反射率大的情况下，也可以以高的精度进行第1光致抗蚀剂膜55的图形化。
在本实施形态中，作为下层膜虽然示出的是氮化硅膜的例子，但是本发明的实施并不受形成方法和下层膜的种类的限制。例如，可以使用二氧化硅膜、无定形硅膜等。此外，在实施形态5中示出的下层膜的使用当然也是可能的。
本实施形态中，虽将聚苊系膜用作掩模层，但本发明的实施不限于此。可使用对下层膜有刻蚀耐性的材料。例如酚醛清漆树脂膜、聚酰亚胺膜，聚亚芳基系膜、聚芳醚膜。
(实施形态10)
在本实施形态中，基本工艺与实施形态8是同样的，说明进行膜的加工而不使用下层膜的方法。
图14A～图14J的剖面图，示出了本发明的实施形态10的半导体器件的制造工序。
如图14A所示，在衬底31之上形成膜厚500nm的TEOS膜32、膜厚85nm的第1防止反射膜34，和膜厚125nm的第1光致抗蚀剂膜35。
如图14B所示，在用ArF曝光装置使第1光致抗蚀剂膜35曝光后，采用进行PEB和显影的办法，得到第1光致抗蚀剂膜35的图形。然后，向第1光致抗蚀剂膜35的图形照射电子射线，得到改性后的第1光致抗蚀剂膜45。
第1光致抗蚀剂膜45的图形，被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和被覆率成为10％以下的最大的正方形区域的一边的长度x(微米)的关系，包括总是满足式(1)的关系的区域。
如图14C所示，作为掩模层使得在整个面的膜中膜厚都成为500nm那样地形成氧化钛膜66。氧化钛膜用溶胶凝胶法形成。
如图14D所示，用Cl气体的等离子体刻蚀氧化钛膜66。第1光致抗蚀剂膜45的图形在形成时为去除的全部的区域内存在氧化钛膜66的残膜，而且，第1光致抗蚀剂膜45的图形在形成时为剩余的全部的区域内不存在氧化钛膜66的残膜。此外，第1光致抗蚀剂膜45的图形在形成时为去除的区域中的氧化钛膜66的膜厚，总是超出为加工膜厚500nm的聚苊系膜所需要的最低限度的50nm。
如图14E所示，形成膜厚85nm的第2防止反射膜37。在第2防止反射膜37之上形成膜厚300nm的第2光致抗蚀剂膜38。第2光致抗蚀剂膜38为正型的ArF抗蚀剂。然后，使第2光致抗蚀剂膜38曝光和显影，得到第2光致抗蚀剂膜38的图形。
如图14F所示，以第2光致抗蚀剂膜38的图形为掩模加工第2防止反射膜37和氧化钛膜66。如图14G所示，向晶片整个面上照射光，显影除去第2光致抗蚀剂膜38。
如图14H所示，在用氧等离子体除去了第2防止反射膜37后，使第1防止反射膜34图形化。一般地说，在使用氧等离子体的条件下，氧化钛膜66的刻蚀速率，比防止反射膜或碳膜的刻蚀速率慢得多。
如图14I所示，以氧化钛膜66为掩模加工TEOS膜32。如图14J所示，用Cl气体等离子体除去氧化钛膜66和第1防止反射膜34。
如本实施形态所示，在可以用掩模层的图形直接加工膜的情况下，没有必要非要用下层膜不可。
在本实施形态中，虽然形成了第1防止反射膜，但是取决于第1光致抗蚀剂图形的形成方法，也可以省略第1防止反射膜的形成。例如，在用电子射线进行第1光致抗蚀剂图形的形成的情况下，就不一定需要防止反射膜。
在本实施形态中，作为掩模层虽然使用的是氧化钛膜，但是，作为实施形态并不限定于此。只要是对膜具有刻蚀耐性的材料都可以使用。例如，可以使用各种各样的硅原子含有材料或金属含有材料。此外，在刻蚀掩模材料是第1光致抗蚀剂图形不崩溃那样的材料的情况下，则可以省略使之具有对溶剂的耐性的处理。
另外，第1光致抗蚀剂膜35的图形没有必要总是满足式(1)。只要在第1光致抗蚀剂膜35与第2光致抗蚀剂膜38的叠层区域中，第1光致抗蚀剂膜35的图形总是满足式(1)的关系即可。在第1光致抗蚀剂膜35的图形不满足式(1)的关系的区域中的第1光致抗蚀剂膜35的周围的氧化钛膜66，可以在把第2光致抗蚀剂膜用做掩模的氧化钛膜66的图形化时除去。
(实施形态11)
图15A～图15H的剖面图，示出了本发明的实施形态11的半导体器件的制造工序。
如图15A所示，在衬底31之上形成膜厚500nm的TEOS膜32、膜厚500nm的聚苊系膜33、第1光致抗蚀剂膜35、和膜厚500nm的水溶性聚硅氧烷膜36。由于该处理与在实施形态5中参看图7A～图7D说明的处理是同样的，故省略说明。如图15B所示，依次形成膜厚100nm的SOG膜39和膜厚85nm的第2防止反射膜37。
如图15C所示，在向第2防止反射膜37之上旋转涂敷上光致抗蚀剂后，进行预烘焙形成膜厚300nm的正型的第2光致抗蚀剂膜38。第2光致抗蚀剂膜38是正型的ArF光致抗蚀剂。然后，使第2光致抗蚀剂膜38曝光和显影，得到第2光致抗蚀剂膜38的图形。
如图15D所示，以第2光致抗蚀剂膜38的图形为掩模加工第2防止反射膜37。如图15E所示，向晶片整个面进行光照射，显影除去第2光致抗蚀剂膜38和露出来的第1光致抗蚀剂膜35。
如图15F所示，用氧等离子体使聚苊系膜33图形化。在图形化时，SOG膜39和水溶性聚硅氧烷膜36成为掩模。另外，在图形化时，即便是完全除去防止反射膜，由于在下层上具有SOG膜39，故也不会除去SOG膜39下边的第1光致抗蚀剂膜。
如图15G所示，除去防止反射膜、第1光致抗蚀剂膜和水溶性聚硅氧烷膜。以聚苊系膜33为掩模加工TEOS膜32。如图15H所示，用氧等离子体使聚苊系膜33灰化，就可以得到所希望的TEOS膜32的图形。
在本实施形态中使用的SOG膜，也可以是下层膜，在不使用下层膜的情况下只要是对于被加工膜具有刻蚀选择性的膜用什么膜都可以。在本实施形态中，可以使用含有从硅及金属元素中选出的1种以上的元素的材料。
此外，采用把第1光致抗蚀剂膜的图形和第2光致抗蚀剂膜的图形组合起来的办法，就可以容易地形成用通常的光刻技术在曝光的宽余量这一点上难于形成的图形。举一个具体的例子。考虑第1光致抗蚀剂膜含有LS图形，把与该LS图形垂直地进行交叉的LS图形当作第2光致抗蚀剂膜进行叠层的情况。参看图16A～图16F，说明本发明的实施形态11的半导体器件的制造工序的变形例。另外，在以下的实施形态中，与图15A～图15F相对应地进行说明。
如图16A所示，形成含有L/S图形的第1光致抗蚀剂膜35的图形(与参看图15A的工序对应)。在成膜了水溶性聚硅氧烷膜36之后，使第1光致抗蚀剂膜35的上表面露出来。接着，如图16B所示，在形成了SOG膜39和第2防止反射膜37后，形成具有与第1光致抗蚀剂膜的L/S图形大体上垂直相交的L/S图形的第2光致抗蚀剂膜38的图形(与参看图15B、15C的工序对应)。如图16C所示，以第2光致抗蚀剂膜38为掩模刻蚀第2防止反射膜37和SOG膜39(与参看图15D的工序对应)。如图16D所示，除去第2光致抗蚀剂膜38(与参看图15E的工序对应)。如图16E所示，照射氧等离子体除去未被第2防止反射膜37和SOG膜39被覆起来的区域的第1光致抗蚀剂膜35(与参看图15F的工序对应)。如图16F所示，以SOG膜39和聚苊系膜33为掩模对TEOS膜32进行了加工后，除去水溶性聚硅氧烷膜36和聚苊系膜33(与参看图15G、图15H的工序对应)。用以上的工序，一般地说就可以形成曝光宽余量小的密的孔图形。
(实施形态12)
图17A～图17I的剖面图，示出了本发明的实施形态12的半导体器件的制造工序。
如图17A所示，在衬底31之上形成膜厚500nm的TEOS膜32、膜厚500nm的聚苊系膜33、第1光致抗蚀剂膜35、和膜厚500nm的水溶性聚硅氧烷膜36。由于该处理与在实施形态5中参看图7A、图7B说明的处理是同样的，故省略说明。
如图17B所示，用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。刻蚀的深度，要作成为比实施形态5的情况下少100nm前后。另外，在水溶性聚硅氧烷膜36的形成时，即便是采用使膜厚成为200nm左右的办法，也可以形成图17B所示的构造。
如图17C所示，用膜厚85nm涂敷第2防止反射膜37，进行预烘焙。借助于此，就成为实质上与实施形态11的图15B同一状态。
如图17D所示作为第2光致抗蚀剂膜38以300nm的厚度旋转涂敷正型的ArF光致抗蚀剂，进行预烘焙。然后，使第2光致抗蚀剂膜38曝光和显影，得到第2光致抗蚀剂膜38的图形。
如图17E所示，以第2光致抗蚀剂膜38的图形为掩模加工第2防止反射膜37和水溶性聚硅氧烷膜36。刻蚀加工深度，在第1光致抗蚀剂膜35为去除，而且第2光致抗蚀剂膜38也为去除的地方，要设定为使得水溶性聚硅氧烷膜36的膜厚，总是超出加工膜厚500nm的聚苊系膜33所需要的最低限度的50nm。
如图17F所示，向晶片整个面上照射光，显影除去第2光致抗蚀剂膜38和露出来的第1光致抗蚀剂膜35。如图17G所示，用氧等离子体除去第2防止反射膜37，使聚苊系膜33图形化。
如图17H所示，以聚苊系膜33为掩模加工TEOS膜32。如图17I所示，用氧等离子体使聚苊系膜33灰化，就可以得到所希望的TEOS膜32的图形。
(实施形态13)
图18A～图18J的剖面图，示出了本发明的实施形态13的半导体器件的制造工序。
如图18A所示，在衬底31之上形成膜厚500nm的TEOS膜(第1膜)32。在TEOS膜32之上作为下层膜在旋转涂敷后进行烘焙形成膜厚500nm的聚苊系膜33。在聚苊系膜33之上用膜厚125nm旋转涂敷法光致抗蚀剂膜35并进行烘焙。第1光致抗蚀剂膜35是化学放大型ArF光致抗蚀剂。
如图18B所示，用ArF曝光装置使光致抗蚀剂膜35曝光，然后，采用PEB和显影的办法得到第1光致抗蚀剂膜35的图形。第1光致抗蚀剂膜35的图形具有区域R1、区域R2和区域R3。在区域R2中，第1光致抗蚀剂膜35的图形，被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和被覆率成为10％以下的最大正方形区域的一边的长度x(微米)之间的关系，总是满足式(1)的关系。区域R1、R3的第1光致抗蚀剂膜35的图形，则不满足式(1)的关系。在区域R1中，第1光致抗蚀剂膜35的图形，是大的残余图形。在区域R3中第1光致抗蚀剂膜35的图形是微细的线条和间隙图形或孤立线条图形。
如图18C所示，作为掩模层使得在整个面上的膜都成为膜厚500nm那样地用旋转涂敷法形成水溶性聚硅氧烷膜36。
区域R1上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚，比区域R2上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚形成得更厚。区域R3上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚，形成得比区域R2上的第1光致抗蚀剂膜35的上表面之上的水溶性聚硅氧烷膜36的膜厚更薄。
如图18D所示，在水溶性聚硅氧烷膜36之上形成膜厚200nm的第2光致抗蚀剂膜38。第2光致抗蚀剂膜38，采用在旋转涂敷上溶液后进行预烘焙的办法形成。第2光致抗蚀剂膜38是正型的i线光致抗蚀剂。然后，使第2光致抗蚀剂膜38曝光和显影，得到第2光致抗蚀剂膜38的图形。第2光致抗蚀剂膜38的图形在第1光致抗蚀剂膜35的图形中是大的残余的地方必须成为去除。
如图18E所示，以第2光致抗蚀剂膜38为掩模用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。加工水溶性聚硅氧烷膜36的深度，大体上是50nm。在区域R1中，在第1光致抗蚀剂膜35之上水溶性聚硅氧烷膜36将残存下来，在区域R3中第1光致抗蚀剂膜35的上表面则将露出来。
如图18F所示，用O2等离子体除去残存下来的第2光致抗蚀剂膜38和区域R3的第1光致抗蚀剂膜35。
如图18G所示，用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。在区域R3中，水溶性聚硅氧烷膜36被除去。此外，在区域R3中，第1光致抗蚀剂膜35的上表面将露出来，在图形间水溶性聚硅氧烷膜36残存下来。在水溶性聚硅氧烷膜36残存下来的地方，其膜厚总是会超出为加工膜厚500nm的聚苊系膜33所需要的最低限度的50nm。
如图18H所示，用氧等离子体使聚苊系膜33图形化。如图18I所示，以聚苊系膜33的图形为掩模加工TEOS膜32。
如图18J所示，用氧等离子体灰化、除去聚苊系膜33的图形。借助于以上的工序，就可以得到所希望的TEOS膜32的图形。
在本实施形态中，虽然没有使用与第1光致抗蚀剂膜对应的第1防止反射膜，但是，即便是使用第1防止反射膜也不会对本发明有任何背离。在本实施形态中，虽然没有使用与第2光致抗蚀剂膜对应的第2防止反射膜，但是，即便是使用第2防止反射膜也不会对本发明有任何背离。
(实施形态14)
图19A～图19H的剖面图，示出了本发明的实施形态14的半导体器件的制造工序。
进行在实施形态13中参看图18A～图18C说明的工序，形成在图19A中所示的构造。第1光致抗蚀剂膜35的图形，具有区域R1、区域R2和区域R3。在区域R2中，第1光致抗蚀剂膜35的图形，被覆率成为90％以上的最大的正方形区域的一边的长度y(微米)，和被覆率成为10％以下的最大正方形区域的一边的长度x(微米)之间的关系，总是满足式(1)的关系。区域R1、R3的第1光致抗蚀剂膜35的图形，则不满足式(1)的关系。在区域R1中，第1光致抗蚀剂膜35的图形，是大的残余图形。在区域R3中第1光致抗蚀剂膜35的图形，全都是孤立线形图形。
区域R1上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚，比区域R2上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚形成得更厚。区域R3上的第1光致抗蚀剂膜35上表面之上的水溶性聚硅氧烷膜36的膜厚，形成得比区域R2上的第1光致抗蚀剂膜35的上表面之上的水溶性聚硅氧烷膜36的膜厚更薄。
如图19B所示，用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。在区域R1中，水溶性聚硅氧烷膜36在第1光致抗蚀剂膜35之上残存下来。在区域R2、R3中，第1光致抗蚀剂膜35的上表面露了出来。
如图19C所示，与实施形态13同样，在区域R2内形成第2光致抗蚀剂膜38。如图19D所示，以第2光致抗蚀剂膜8为掩模用CF4/O2混合气体的等离子体刻蚀水溶性聚硅氧烷膜36。加工水溶性聚硅氧烷膜36的深度，大体上为50nm。在这里，在区域R1中，第1光致抗蚀剂膜35的上表面将露出来。
如图19E所示，借助于信纳水处理，除去第2光致抗蚀剂膜38的残膜。如图19F所示，用O2等离子体除去第1光致抗蚀剂膜35。接着用O2等离子体进行聚苊系膜33的图形化。
如图19G所示，以聚苊系膜33的图形为掩模加工TEOS膜32。如图19H所示，用氧等离子体使聚苊系膜33的图形灰化。借助于以上的工序，就可以得到所希望的TEOS膜32的图形。
在本实施形态中，虽然没有使用与第1光致抗蚀剂膜对应的第1防止反射膜，但是，即便是使用第1防止反射膜本发明的实施也是可能的，也不会对本发明有任何背离。在本实施形态中，虽然没有使用与第2光致抗蚀剂膜对应的第2防止反射膜，但是，即便是使用第2防止反射膜本发明的实施也是可能的，也不会对本发明有任何背离。
(变形例)
在各个实施形态中，虽然例示的是使用TEOS膜的例子，但是，本发明的实施，并不受第1膜的种类的限制。例如，包括多晶硅膜、铝膜在内，各种各样的金属膜、半导体膜、绝缘体膜的利用是可能的。
在各个实施形态中，虽然例示的是使用聚苊系膜的例子，但是，本发明的实施，并不受下层膜的种类的限制。例如，酚醛清漆树脂膜、聚酰亚胺膜、聚亚芳基系膜、聚芳醚系膜等的使用是可能的。
在各个实施形态中，虽然光致抗蚀剂膜35、38使用的是ArF光致抗蚀剂、i线光致抗蚀剂，但是，并不限定于这些。作为光致抗蚀剂膜35、38，使用ArF光致抗蚀剂、g线用光致抗蚀剂膜、i线用光致抗蚀剂、KrF用光致抗蚀剂、F2用光致抗蚀剂、电子射线用光致抗蚀剂、X射线用光致抗蚀剂、EUV用光致抗蚀剂、盖印光刻用光致抗蚀剂等，和与以上分别对应的曝光装置是可能的。
在各个实施形态中，作为掩模层虽然使用的是水溶性聚硅氧烷膜36，但是，本发明的实施，并不限定于此。只要是使光致抗蚀剂膜35完全消失净尽的材料就可以在本发明的实施中使用。例如，可以使用不使光致抗蚀剂膜35溶解的溶煤的SOG膜。
在各个实施形态中，作为深刻蚀方法虽然使用的是RIE，但是，本发明的实施，并不限定于此。例如，作为刻蚀掩模材料也可以使用放射线感受性聚硅烷、放射线感受性聚锗烷、放射线感受性聚锡烷、放射线感受性聚硅氮烷、放射线感受性聚硅氧烷、放射线感受性聚碳硅烷、放射线感受性亚乙硅烷基-π-电子系聚合物、这些各个化合物的2种以上的共聚体、在苯环的置换基中含有硅原子的酚醛清漆树脂、和在苯环的置换基中含有硅原子的多羟基苯乙烯树脂，或这些各个化合物中的任何一种与放射线感受性物质的混合物。在这里所举出的材料的情况下，也可以不进行深刻蚀，而代之以在借助于能量线(光线、电子射线、或离子束)的照射使刻蚀掩模材料感光后，进行在光致抗蚀剂膜间残存下刻蚀掩模材料这样的显影处理。使该刻蚀掩模材料残存下来的方法，本发明人已在特愿2002-122862中提出了专利申请。必须不是那种会使光致抗蚀剂膜的图形完全地消失净尽的材料。
在实施形态2、3中，虽然例示的是在除去了第2光致抗蚀剂膜38后，除去第2防止反射膜37以使聚苊系膜33图形化的例子。但是，也可以例如用氧等离子体，一揽子地进行第2光致抗蚀剂膜38和第2防止反射膜37的除去，和聚苊系膜33的图形化进。
在实施形态8中，虽然例示的是在除去了第2光致抗蚀剂膜38后，除去第2防止反射膜37，使碳膜53图形化。但是，也可以例如用氧等离子体一揽子地进行第2光致抗蚀剂膜38和第2防止反射膜37的除去，和碳膜53的图形化。
在实施形态14中，虽然个别地进行第2光致抗蚀剂膜38的除去，以及第1光致抗蚀剂膜的除去和聚苊系膜33的图形化，但是也可以用一连串的处理进行。例如，若用O2等离子体，则可以用一连串的处理对第2光致抗蚀剂膜38的除去，和第1光致抗蚀剂膜的除去以及聚苊系膜33的图形化进行处理。
在使掩模层(水溶性聚硅氧烷膜36，SOG膜46)的表面后退时，可以使用湿法刻蚀法、干法刻蚀法、化学机械研磨法，或把2个以上的方法组合起来。在使掩模层(水溶性聚硅氧烷膜36，SOG膜46)的表面后退时，理想的是使用使上述掩模层与上述第1光致抗蚀剂膜的后退速度接近的加工条件。特别是在使用化学机械研磨的情况下，由于可以减小掩模材料的台阶，故可以缓和在式1中所示式的限制。
另外，本发明并不限定于上述实施形态，在不背离其要旨的范围内采用进行种种的变形的办法进行实施是可能的。
对于那些本专业的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附技术方案及其等同物所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (3)

1.一种图形形成方法，包括：
在半导体基体之上形成要加工的第1层；
在上述第1层之上形成光致抗蚀剂层；
通过使上述光致抗蚀剂层图形化，形成具有多个图形的第1图形化层；
通过包括化学处理和能束照射处理中的某一个的处理使上述第1图形化层的图形的宽度变细或加粗；
在上述第1图形化层的图形间的间隙中以埋入的方式形成第2图形化层；
残留埋入的第2图形化层而去除第1图形化层；
以上述第2图形化层为掩模使上述第1层图形化；
以图形化后的上述第1层为掩模，进而使在其下层上形成的材料图形化。
2.根据权利要求1所述的图形形成方法，其特征在于：上述化学处理从包括臭氧水处理、过氧化氢溶液处理、硅烷耦合剂处理以及光催化剂溶液处理的组中选出一种或一种以上。
3.根据权利要求1所述的图形形成方法，其特征在于：上述能束照射处理从包括电子束照射、激光束照射、以及紫外光照射的组中选出一种或一种以上。
CNB2004100347314A 2003-05-09 2004-05-09 图形形成方法和应用该方法的半导体器件的制造方法 Expired - Fee Related CN1282219C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003131905A JP2004335873A (ja) 2003-05-09 2003-05-09 パターン形成方法
JP131905/2003 2003-05-09
JP199942/2003 2003-07-22
JP2003199942A JP3884415B2 (ja) 2003-07-22 2003-07-22 パターン形成方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200610108392 Division CN1900820A (zh) 2003-05-09 2004-05-09 图形形成方法和应用该方法的半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1551298A CN1551298A (zh) 2004-12-01
CN1282219C true CN1282219C (zh) 2006-10-25

Family

ID=33543437

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100347314A Expired - Fee Related CN1282219C (zh) 2003-05-09 2004-05-09 图形形成方法和应用该方法的半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20040265745A1 (zh)
KR (1) KR100547065B1 (zh)
CN (1) CN1282219C (zh)
TW (1) TWI281690B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658271A (zh) * 2017-07-17 2018-02-02 潮州三环（集团）股份有限公司 一种防污基板及其制备方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006524843A (ja) * 2003-04-23 2006-11-02 デウェル コーポレーション 導波路を結合する方法及びシステム
JP4016009B2 (ja) * 2004-03-24 2007-12-05 株式会社東芝 パターン形成方法及び半導体装置の製造方法
EP1646080B1 (en) * 2004-10-07 2014-09-24 Imec Etching of structures with high topography
US20060275692A1 (en) * 2005-06-02 2006-12-07 Tdk Corporation Method for forming concavo-convex pattern, method for manufacturing master disk, method for manufacturing stamper, and method for manufacturing magnetic recording medium
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
WO2007044514A2 (en) * 2005-10-07 2007-04-19 Lee, Michael, J. Method for improving refractive index control in pecvd deposited a-siny films
WO2007044543A2 (en) 2005-10-07 2007-04-19 Lee, Michael, J. Interface for a-si waveguides and iii/v waveguides
WO2007044545A2 (en) * 2005-10-07 2007-04-19 Lee, Michael, J. Monolitically integrated optical devices with amorphous silicon arrayed waveguide gratings and ingaasp gain
US20070155071A1 (en) * 2005-10-07 2007-07-05 Chan Winston K Method of reducing edge height at the overlap of a layer deposited on a stepped substrate
JP5077569B2 (ja) * 2007-09-25 2012-11-21 信越化学工業株式会社 パターン形成方法
JP5373635B2 (ja) * 2008-01-09 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5158370B2 (ja) * 2008-02-14 2013-03-06 信越化学工業株式会社 ダブルパターン形成方法
JP5007827B2 (ja) * 2008-04-04 2012-08-22 信越化学工業株式会社 ダブルパターン形成方法
JP4826840B2 (ja) * 2009-01-15 2011-11-30 信越化学工業株式会社 パターン形成方法
JP4826841B2 (ja) * 2009-01-15 2011-11-30 信越化学工業株式会社 パターン形成方法
JP4826846B2 (ja) * 2009-02-12 2011-11-30 信越化学工業株式会社 パターン形成方法
US8338086B2 (en) 2010-03-31 2012-12-25 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
US8435728B2 (en) 2010-03-31 2013-05-07 Tokyo Electron Limited Method of slimming radiation-sensitive material lines in lithographic applications
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101974927B1 (ko) 2010-04-23 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
JP5794243B2 (ja) 2013-02-18 2015-10-14 信越化学工業株式会社 パターン形成方法
JP5842841B2 (ja) 2013-02-18 2016-01-13 信越化学工業株式会社 パターン形成方法
CN105097490B (zh) * 2015-07-22 2018-06-01 上海华力微电子有限公司 形成不同深度沟槽的集成电路制造方法
JP6534959B2 (ja) 2016-04-21 2019-06-26 信越化学工業株式会社 有機膜の形成方法及び半導体装置用基板の製造方法
KR102578789B1 (ko) 2016-11-07 2023-09-18 삼성전자주식회사 반도체 장치의 제조 방법
JP2019124847A (ja) * 2018-01-17 2019-07-25 東芝メモリ株式会社 パターン形成材料およびパターン形成方法
CN111599675A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 一种自对准双重图形化的方法
US11906901B2 (en) 2021-06-07 2024-02-20 International Business Machines Corporation Alternating copolymer chain scission photoresists

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448838B2 (ja) * 1995-06-30 2003-09-22 富士通株式会社 磁気抵抗効果型ヘッドの製造方法
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6982006B1 (en) * 1999-10-19 2006-01-03 Boyers David G Method and apparatus for treating a substrate with an ozone-solvent solution
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658271A (zh) * 2017-07-17 2018-02-02 潮州三环（集团）股份有限公司 一种防污基板及其制备方法
CN107658271B (zh) * 2017-07-17 2019-04-09 潮州三环（集团）股份有限公司 一种防污基板及其制备方法

Also Published As

Publication number Publication date
KR100547065B1 (ko) 2006-01-31
TWI281690B (en) 2007-05-21
US20040265745A1 (en) 2004-12-30
CN1551298A (zh) 2004-12-01
KR20040096787A (ko) 2004-11-17
TW200425252A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
CN1282219C (zh) 图形形成方法和应用该方法的半导体器件的制造方法
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1900820A (zh) 图形形成方法和应用该方法的半导体器件的制造方法
CN1300637C (zh) 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体
CN1521803A (zh) 半导体器件的制造方法
CN1282902C (zh) 光刻胶图案增厚材料、光刻胶图案及其形成工艺，半导体器件及其制造工艺
CN1310295C (zh) 微细图形形成材料以及半导体装置的制造方法
CN1261977C (zh) 形成抗蚀剂图案的工艺和制造半导体器件的工艺
CN1288723C (zh) 图案形成方法
CN1107342C (zh) 图案形成方法
CN1734352A (zh) 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法
CN1802606A (zh) 抗蚀图形膨胀用材料以及利用该材料构图的方法
CN1315176C (zh) 形成沟槽隔离结构的方法
CN1222756A (zh) 半导体器件及其制造方法
CN1975571A (zh) 抗蚀图增厚材料和形成工艺、半导体器件及其制造方法
CN1442752A (zh) 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法
CN1763632A (zh) 光掩模坯料、光掩模及其制造方法
CN1787186A (zh) 半导体器件制造方法
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
KR20110027597A (ko) 피처리체의 처리 방법 및 컴퓨터 판독 가능한 기억 매체
CN1495522A (zh) 精细图案形成方法和抗蚀剂表层处理剂
CN1516893A (zh) 干蚀刻方法
CN1220253C (zh) 生成掩膜数据的方法、掩膜、以及制造半导体器件的方法
CN1497670A (zh) 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan, Japan

Patentee after: Toshiba Storage Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Toshiba Corp

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20190509

CF01 Termination of patent right due to non-payment of annual fee