CN1261977C - 形成抗蚀剂图案的工艺和制造半导体器件的工艺 - Google Patents

形成抗蚀剂图案的工艺和制造半导体器件的工艺 Download PDF

Info

Publication number
CN1261977C
CN1261977C CNB2003101186743A CN200310118674A CN1261977C CN 1261977 C CN1261977 C CN 1261977C CN B2003101186743 A CNB2003101186743 A CN B2003101186743A CN 200310118674 A CN200310118674 A CN 200310118674A CN 1261977 C CN1261977 C CN 1261977C
Authority
CN
China
Prior art keywords
resist
resist pattern
pattern
technology
thickened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101186743A
Other languages
English (en)
Other versions
CN1507010A (zh
Inventor
小泽美和
野崎耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1507010A publication Critical patent/CN1507010A/zh
Application granted granted Critical
Publication of CN1261977C publication Critical patent/CN1261977C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/17—Construction or disposition of windings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/313—Disposition of layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

为了增厚待增厚的抗蚀剂图案，从而容易地形成超过传统曝光装置光源曝光极限的精细图案，通过对底层对象上抗蚀剂图案化；在待增厚的抗蚀剂图案上应用至少包含一种表面活性剂的表面活性剂合成物；以及在其上面应用至少包含树脂和一种表面活性剂的抗蚀剂图案增厚材料，一种工艺形成了待增厚抗蚀剂图案。因此，增厚了待增厚的抗蚀剂图案而形成了具有狭窄间距的精细抗蚀剂图案。

Description

形成抗蚀剂图案的工艺和制造半导体器件的工艺
相关申请的交叉引用
本申请基于并要求2002年12月9日提交的在先日本专利申请2002-356506的优先权，在此以引用方式结合其全部内容。
技术领域
本发明涉及用于通过增厚例如用ArF抗蚀剂形成的抗蚀剂图案，因此方便地形成超过传统曝光装置光源曝光极限的精细抗蚀剂空间图案(具有狭窄间距的抗蚀剂图案)的工艺；涉及具有通过使用由上述过程形成的带有狭窄间距的抗蚀剂图案所形成的精细抗蚀剂空间图案的半导体器件；以及制造半导体器件的有效工艺。
背景技术
随着半导体集成电路封装密度(packing densities)的日益增加，大规模集成(LSI)和超大规模集成(VLSI)具有了实际用途。线路图案现在已达到小于0.2微米的范围，并且最小的尺寸为0.1微米或更小。为了形成精细布线图，利用光刻是非常重要的。光刻包括向具有薄膜的基底运用抗蚀剂膜、选择性曝光抗蚀剂膜并且显影曝光的抗蚀剂膜形成抗蚀剂图案、使用抗蚀剂图案作为掩模干蚀刻薄膜，以及除去抗蚀剂图案得到所需图案的步骤。
为了形成精细线路图案，必须缩短曝光装置的光源波长，并且开发基于光源性质具有高分辨率的抗蚀剂材料。但是，为了缩短曝光装置的光源波长，必须更新曝光装置，这会引起大量的费用。开发适合于用短波长来曝光的抗蚀剂材料也并不容易。
制造半导体器件的工艺包括形成具有精细缝隙的抗蚀剂图案，然后使用精细抗蚀剂图案作为掩模来图案化目标产品。因此，抗蚀剂图案应该优选地在抵抗蚀刻方面是优异的。但是，在最新技术-氟化氩(ArF)受激准分子激光器曝光中，用于曝光的抗蚀剂图案不足以抵抗蚀刻。形成能良好抵抗蚀刻的抗蚀剂图案以及使用抗蚀剂图案形成精细抗蚀剂空间图案的技术已经成为一种需求。
日本专利特许公开(Japanese Patent Application Laid-Open)(JP-A)第10-73927号中描述了称作RELACS的技术，其中精细空间图案通过使用KrF受激准分子激光器(波长248纳米)，深度紫外光辐射作为抗蚀剂曝光光源来形成。该技术包括通过将抗蚀剂(正性型或负性型)暴露于作为曝光光源的KrF受激准分子激光(波长248纳米)下来图案化抗蚀剂、使用水溶性树脂合成物形成薄膜以覆盖抗蚀剂图案、使薄膜与抗蚀剂图案相互作用，通过抗蚀剂图案材料中的残留酸增厚(下文通常也称作“膨胀”)抗蚀剂图案，因此缩短抗蚀剂图案间的间距，从而形成精细抗蚀剂空间图案(具有精细缝隙的图案)。
但是，该技术中使用的KrF抗蚀剂是芳香族树脂合成物，例如聚乙烯酚树脂。芳香族树脂合成物中包含的芳香环高度吸收ArF受激准分子激光。因此ArF受激准分子激光不能用作曝光光源。
从形成精细线路图案的角度来看，具有比KrF受激准分子激光更短波长的ArF受激准分子激光应该可以优选地用作图案化的光源。
但是，通过使用ArF受激准分子激光作为曝光装置光源来形成抗蚀刻性能优越的精细图案，同时具有低成本的技术仍然还没有提供。
发明内容
因此，本发明的一个目标是提供用于增厚由例如ArF抗蚀剂形成的抗蚀剂图案，从而方便地形成超过曝光装置光源曝光极限的精细抗蚀剂空间图案的工艺；提供具有由上述过程形成的精细抗蚀剂空间图案所形成的精细图案的半导体器件；以及提供制造半导体器件的有效工艺。
具体地说，本发明提供了用于形成待增厚抗蚀剂图案的工艺，包括在底层对象上图案化抗蚀剂、在待增厚的抗蚀剂图案上应用至少包含第一表面活性剂的表面活性剂合成物，以及在待增厚的抗蚀剂图案上应用至少包含树脂和第二表面活性剂的抗蚀剂图案增厚材料的步骤。当表面活性剂合成物应用于待增厚的抗蚀剂图案时，包含在表面活性剂合成物中的第一表面活性剂渗入待增厚的抗蚀剂图案中，从而改善待增厚抗蚀剂图案的表面对抗蚀剂图案增厚材料的亲和力。然后，在其上面应用抗蚀剂图案增厚材料，而且待增厚抗蚀剂图案界面附近存在的部分应用的抗蚀剂图案增厚材料很容易渗入待增厚的抗蚀剂图案中，并与待增厚的抗蚀剂图案材料混合形成混合层。在该过程中，待增厚的抗蚀剂图案的表面对抗蚀剂图案增厚材料具有满意的改善亲和力，并且抗蚀剂图案增厚材料均匀且容易地渗透，从而容易形成混合层。因此，在待增厚抗蚀剂图案的表面有效地形成了表面层(混合层)，其中抗蚀剂图案增厚材料被结合(混合)入待增厚抗蚀剂图案中。换句话说，待增厚的抗蚀剂图案被抗蚀剂图案增厚材料有效地增厚了。当以这种方式形成的抗蚀剂图案已经被抗蚀剂图案增厚材料已增厚时，抗蚀剂图案形成的抗蚀剂空间图案具有超过曝光极限的更精细的结构。
本发明进一步提供了制造半导体器件的工艺，包括通过本发明形成抗蚀剂图案的工艺，在底层对象上增厚待增厚的抗蚀剂图案的步骤，从而形成具有狭窄间距的抗蚀剂图案；以及通过使用具有狭窄间距的抗蚀剂图案作为掩模进行蚀刻而图案化底层对象的步骤。根据本发明的工艺，待增厚的抗蚀剂图案在底层对象上形成，至少包含第一表面活性剂的表面活性剂合成物被应用到待增厚的抗蚀剂图案上，并且至少包含树脂和第二表面活性剂的抗蚀剂图案增厚材料也被应用于其上。包含在表面活性剂合成物中的第一表面活性剂渗入待增厚的抗蚀剂图案中，从而改善待增厚抗蚀剂图案的表面对抗蚀剂图案增厚材料的亲和力。然后，在其上面应用抗蚀剂图案增厚材料，而且待增厚抗蚀剂图案界面附近存在的部分施加的抗蚀剂图案增厚材料很容易渗入待增厚的抗蚀剂图案中，并与待增厚的抗蚀剂图案材料混合形成混合层。在该过程中，待增厚的抗蚀剂图案的表面对抗蚀剂图案增厚材料具有满意的改善亲和力，并且抗蚀剂图案增厚材料均匀且容易地渗透，从而容易形成混合层。因此，在待增厚抗蚀剂图案的表面有效地形成了表面层(混合层)，其中抗蚀剂图案增厚材料被结合(混合)入待增厚抗蚀剂图案中。换句话说，待增厚的抗蚀剂图案被抗蚀剂图案增厚材料有效地增厚了。当以这种方式形成的抗蚀剂图案已经被抗蚀剂图案增厚材料增厚并且具有狭窄间距时，抗蚀剂图案形成的图案宽度降低了(被更精细地图案化)。由具有狭窄间距的抗蚀剂图案形成的图案具有超过曝光极限的较精细结构。然后，使用精细抗蚀剂空间图案作为掩模进行蚀刻，精细地图案化底层对象，从而有效地制造高性能的具有非常精细图案的半导体器件。
本发明的半导体器件通过用于制造本发明半导体器件的工艺来制造。半导体器件具有精细的线路图案，表现出高的性能而且可以用于许多应用。
附图说明
图1A、1B、1C、1D、1E和1F是表示在形成本发明的抗蚀剂图案工艺中待增厚抗蚀剂图案增厚机理的实施例的示意图。
图2A、2B、2C、2D、3A、3B、3C、3D和4是表示用于通过本发明工艺制造具有多层线路结构的半导体器件的工艺实例的示意图。
图5A和5B是作为本发明半导体器件实例的闪存EPROM的顶视图。
图6A、6B、6C、7D、7E、7F、8G、8H和8I是表示制造作为本发明实例的闪存EPROM工艺示意性横断面视图。
图9A、9B和9C是表示制造作为本发明另一个实例的闪存EPROM工艺示意性横断面视图。
图10A、10B和10C是表示制造作为本发明仍另一个实例的闪存EPROM的工艺示意性横断面视图。
图11A、11B、11C和11D是表示使用由本发明工艺形成的精细抗蚀剂图案来制造磁头的实例的示意性横断面视图。
图12到17是表示使用由本发明工艺形成的精细抗蚀剂图案来制造磁头的另一个实例的示意性横断面视图。
图18是由图12到17中所示的工艺制造的磁头实例的平面视图。
具体实施方式
形成抗蚀剂图案的工艺
根据本发明形成抗蚀剂图案的工艺，在底层对象上形成待增厚的抗蚀剂图案，至少包含第一表面活性剂的表面活性剂合成物被应用到待增厚的抗蚀剂图案上，并且在其上面应用至少包含树脂和第二表面活性剂的抗蚀剂图案增厚材料。只要不会有害地影响本发明的优点，该工艺可以进一步包括其它的步骤或工艺。
表面活性剂合成物
表面活性剂合成物至少包含一种表面活性剂(第一表面活性剂)，而且根据需要可以进一步包含溶剂及其它组分。
第一表面活性剂
第一表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括非离子表面活性剂、阳离子表面活性剂、阴离子表面活性剂、两性表面活性剂和聚硅氧烷表面活性剂。
非离子表面活性剂没有特别限制并且可以根据目的来选择。优选的实例是烷氧基化物表面活性剂、脂肪酸酯表面活性剂、酰胺表面活性剂、醇表面活性剂和乙二胺表面活性剂。这些表面活性剂的具体实例是聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯烷基醚、聚氧乙烯烷基醚、聚氧化乙烯衍生物、山梨糖醇酐脂肪酸酯、甘油脂肪酸酯、伯醇乙氧基化物、苯酚乙氧基化物、壬基酚乙氧基化合物、辛烷基酚乙氧基化合物、月桂醇乙氧基化物、油醇乙氧基化物、脂肪酸酯、酰胺、天然存在的醇、乙二胺和二级醇乙氧基化物。
阳离子表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括烷基阳离子表面活性剂、季酰胺阳离子表面活性剂和季酯阳离子表面活性剂。
两性表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括氧化胺表面活性剂和内铵盐表面活性剂。
每种这些表面活性剂可以单独或者组合使用。其中，不含金属离子的无金属表面活性剂是优选的，并且其中无金属的非离子表面活性剂是典型优选的。
优选地使用对待增厚的抗蚀剂图案具有高亲和力的表面活性剂作为第一表面活性剂。
即使直接应用的抗蚀剂图案增厚材料不能充分地渗入待增厚抗蚀剂图案的表面并且不能增厚待增厚的抗蚀剂图案，比如即使抗蚀剂图案增厚材料中的第二表面活性剂不能充分地渗入(与之混合)待增厚的抗蚀剂图案，尽管它具有高度溶解抗蚀剂图案增厚材料中树脂组分的能力，使用对待增厚的抗蚀剂图案具有高亲和力的表面活性剂也能使抗蚀剂图案增厚材料有效地渗入待增厚抗蚀剂图案的表面。也就是说，通过应用包含具有高度渗入(混合)待增厚抗蚀剂图案表面能力的表面活性剂的表面活性剂合成物，表面活性剂合成物能够有效地渗入待增厚抗蚀剂图案的表面。因此，待增厚抗蚀剂图案的表面具有对抗蚀剂图案增厚材料改善的亲和力。然后，抗蚀剂图案增厚材料被应用于待增厚抗蚀剂图案的抗蚀剂图案上并且有效且容易地渗入具有对抗蚀剂图案增厚材料改善亲和力的表面，从而有效地增厚待增厚的抗蚀剂图案。根据本发明，举例来说表面活性剂合成物中的第一表面活性剂起着混合促进剂的作用，并且举例来说抗蚀剂图案增厚材料中的第二表面活性剂起着其树脂组分溶剂的作用。通过分离包含在不同合成物中的两种表面活性剂间的功能并且顺序且单独地向待增厚的抗蚀剂图案上应用合成物，待增厚的抗蚀剂图案可以有效地被增厚，从而实现具有狭窄间距的精细抗蚀剂图案。
举例来说，表面活性剂合成物中第一表面活性剂的适当含量根据抗蚀剂材料和抗蚀剂图案增厚材料的组成变化，并且可以根据目的来设定。
溶剂
溶剂没有特别限制并且可以根据目的来选择，但是优选的实例是其中基本上不能溶解待增厚抗蚀剂图案的溶剂，其中水是典型优选的。每种这些溶剂可以单独或者组合使用。
举例来说，表面活性剂合成物中溶剂的适当含量根据待增厚抗蚀剂图案的材料和抗蚀剂图案增厚材料的组成变化，并且可以根据目的来设定。
应用等
表面活性剂的应用过程没有特别限制，只要使表面活性剂合成物覆盖待增厚抗蚀剂图案的表面就行，并且可以从公知涂覆或根据目的的应用过程来选择。其中，旋涂是优选的。举例来说，在约100rpm到10000rpm，优选地约800rpm到5000rpm下旋涂约1秒到约10分钟，优选地1秒到约90秒。
所应用表面活性剂合成物的厚度没有特别限制并且可以根据目的来选择。
应用过程的数量没有特别限制，并且可以根据表面活性剂合成物的组成和抗蚀剂图案增厚材料来选择。表面活性剂合成物一般被应用一次，但是可以应用两次或多次。
抗蚀剂图案可以在应用表面活性剂合成物后加热。
加热温度没有特别限制，可以根据目的来选择，并且从溶剂沸点和待增厚抗蚀剂图案的耐热性(耐变形性)考虑，优选地从约70℃到约150℃，而且更优选地从约85℃到约120℃。
加热时间没有特别限制，可以根据目的来选择，并且优选地从约30秒到约3分钟。
加热过程可以根据使用例如传统加热器的任何过程来实施。
抗蚀剂图案增厚材料
抗蚀剂图案增厚材料一般是水溶性或碱溶性的合成物。它通常是水溶液的形式，但是可以是例如胶体或乳化液的其它液体形式。
抗蚀剂图案增厚材料至少包含树脂和表面活性剂(第二表面活性剂)，并且举例来说可以进一步包含交联剂、有机溶剂、含环结构的化合物以及其它组分。树脂至少部分具有环结构。
树脂
树脂没有特别限制，可以根据目的来选择，并且优选地是水溶性或碱溶性的树脂。更优选地，树脂能够诱导交联反应或者可以与交联剂混溶。
每种树脂可以单独或者组合使用。
当树脂是水溶性树脂时，它优选地以0.1克或更多，更优选地0.3克或更多，并且进一步优选地0.5克或更多的量溶解在100克25℃的水中。
水溶性树脂的实例是聚乙烯醇、聚乙烯醇缩醛、聚乙酸乙烯酯、聚丙烯酸、聚乙烯吡咯烷酮(polyvinylpyrrolidinones)、聚乙烯亚胺、聚环氧乙烷、苯乙烯-马来酸共聚物、聚乙烯胺、聚丙烯胺、含噁唑啉的水溶性树脂、水溶性三聚氰胺树脂、水溶性尿素树脂、醇酸树脂和磺胺树脂。
当树脂是碱溶性树脂时，它优选地以0.1克或更多，更优选地0.3克或更多，并且进一步优选地0.5克或更多的量溶解在100克25℃的2.38％的四甲基氢氧化铵(TMAH)的水溶液中。
碱溶性树脂的实例是线性酚醛树脂、乙烯基酚醛树脂、聚丙烯酸、聚甲基丙烯酸、聚丙烯酸对羟苯基酯、聚甲基丙烯酸对羟苯基酯，以及这些构成单体的共聚物。
在这些树脂中，优选的实例是聚乙烯醇、聚乙烯醇缩醛、聚乙酸乙烯酯、聚丙烯酸和聚乙烯吡咯烷酮，其中包含聚乙烯醇缩醛的树脂是更优选的。特别优选地，为了交联后容易改变其溶解性，树脂应包含5％重量份到40％重量份的聚乙烯醇缩醛。
树脂可以至少部分具有环结构。与增厚前相比，该类树脂能明显地改善增厚后抗蚀剂图案的抗蚀刻性能。
环结构没有特别限制，可以根据目的来选择，并且优选的实例是源自至少一种芳香族化合物、脂环族化合物和杂环化合物的结构。
芳香族化合物的实例是多元酚化合物、芳香族羧酸化合物、多羟基萘化合物、二苯酮化合物、黄酮类化合物、卟吩、水溶性酚氧树脂、含芳香族的水溶性染料和颜料，以及它们的衍生物和苷。
多元酚化合物及其衍生物的实例是间苯二酚、间苯二酚[4]芳烃、邻苯三酚、没食子酸、儿茶酚、例如花葵素(4’-羟基)、花青素(3’，4’-二羟基)和花翠素(delphinidin)(3’，4’，5’-三羟基)的花色素、黄烷-3，4-二醇、前花青素(proanthocyanidin)，以及这些化合物的衍生物和苷。
芳香族羧酸化合物及其衍生物的实例是水杨酸、邻苯二甲酸、二羟基苯甲酸、丹宁酸，以及它们的衍生物和苷。
多羟基萘化合物及其衍生物的实例包括萘二醇、萘三醇，以及这些化合物的衍生物和苷。
二苯酮化合物及其衍生物的实例包括茜素黄A以及它们的衍生物和苷。
黄酮类化合物及其衍生物的实例包括黄酮、异黄酮、例如黄烷-3-醇的黄烷醇、二氢黄酮、黄酮醇、橙酮(aurone)、查耳酮、二氢查耳酮、栎皮黄酮，以及它们的衍生物和苷。
脂环族化合物的实例是多环烷、环烷、稠环化合物，以及它们的衍生物和苷。每种这些化合物可以单独或者组合使用。
多环烷的实例包括降莰烷、金刚烷、降蒎烷和甾烷。
环烷的实例包括环戊烷和环己烷。
稠环化合物的实例包括甾族化合物。
杂环化合物的实例包括含氮环状化合物，例如吡咯烷、吡啶、咪唑、噁唑、吗啉和吡咯烷酮；含氧环状化合物，例如呋喃、吡喃、包括戊糖和已糖的单糖及多糖。
在树脂和部分具有环结构的化合物中，具有两个或多个极性基团的树脂由于其在水和碱至少之一中的更高溶解性是优选的。
极性基团没有特别限制并且可以根据目的来选择。适当的实例包括羟基、氰基、烷氧基、羧基、羰基、氨基、酰胺基、烷氧羰基、羟烷基、磺酰基、酸酐基、内酯基、氰酸基、异氰酸基和酮基。这些极性基团中，现适合的实例包括羟基、羧基、羰基、氨基和磺酰基。
当树脂至少部分具有环结构时，树脂部分的残余没有特别限制，只要树脂是水溶性或者碱溶性的就行。实例包括例如聚乙烯醇和聚乙烯醇缩醛的水溶性树脂；例如线性酚醛树脂和乙烯基酚醛树脂的碱溶性树脂。
如果有环结构，环结构的摩尔含量没有特别限制并且可以根据目的来选择。如果树脂需要高的抗蚀刻性能，其摩尔含量优选地为5％摩尔或更多，并且更优选地为10％或更多。
举例来说，根据NMR分析来确定摩尔含量。
举例来说，抗蚀剂图案增厚材料中树脂的适当含量根据表面活性剂合成物的组成和抗蚀剂图案的材料变化，并且可以根据目的来设定。
第二表面活性剂
第二表面活性剂被适当地用来改善抗蚀剂图案增厚材料对待增厚抗蚀剂图案(例如图案化的ArF抗蚀剂)的亲和力。通过使用抗蚀剂图案增厚材料中的第二表面活性剂，待增厚的抗蚀剂图案可以有效地被增厚而具有优良的面内均匀性，从而有效且均匀地形成精细图案，并且抗蚀剂图案增厚材料的泡沫也可以被有效地抑制。
第二表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括非离子表面活性剂、阳离子表面活性剂、阴离子表面活性剂、两性表面活性剂和聚硅氧烷表面活性剂。每种这些表面活性剂可以单独或者组合使用。其中，无金属表面活性剂是优选的，并且其中无金属的非离子表面活性剂是特别优选的。
非离子表面活性剂没有特别限制并且可以根据目的来选择。实例是烷氧基化物表面活性剂、脂肪酸酯表面活性剂、酰胺表面活性剂、醇表面活性剂和乙二胺表面活性剂。这些表面活性剂的具体实例是聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯烷基醚、聚氧乙烯烷基醚、聚氧化乙烯衍生物、山梨糖醇酐脂肪酸酯、甘油脂肪酸酯、伯醇乙氧基化物、苯酚乙氧基化物、壬基酚乙氧基化合物、辛烷基酚乙氧基化合物、月桂醇乙氧基化物、油醇乙氧基化物、脂肪酸酯、酰胺、天然存在的醇、乙二胺和二级醇乙氧基化物。
阳离子表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括烷基阳离子表面活性剂、季酰胺阳离子表面活性剂和季酯阳离子表面活性剂。
两性表面活性剂没有特别限制，可以根据目的来选择，并且举例来说包括氧化胺表面活性剂和内铵盐表面活性剂。
举例来说，抗蚀剂图案增厚材料中第二表面活性剂的适当含量根据表面活性剂合成物的组成，以及待增厚抗蚀剂图案材料的类型和含量变化，并且可以根据目的来设定。
第一和第二表面活性剂可以是相同或不同的。
交联剂
交联剂没有特别限制并且可以根据目的来选择。那些至少在水和碱之一中可溶的化合物是优选的，并且那些能通过加热或酸诱导交联反应的化合物也是优选的。交联剂优选的实例是含氨基的交联剂。
含氨基交联剂的实例是尿素衍生物、三聚氰胺衍生物和某代联脲(uril)衍生物。每种这些化合物可以单独或组合使用。
尿衍生物的实例是尿素、烷氧基亚甲脲、N-烷氧基亚甲脲、亚乙基脲、亚乙基脲羧酸，以及它们的衍生物。
三聚氰胺衍生物的实例是烷氧甲基三聚氰胺以及它们的衍生物。
某代联脲衍生物的实例是苯代三聚氰胺、甘脲，以及它们的衍生物。
举例来说，抗蚀剂图案增厚材料中交联剂的适当含量根据表面活性剂合成物的组成，以及待增厚抗蚀剂图案材料的类型和含量变化，并且可以根据目的来设定。
有机溶剂
在抗蚀剂图案增厚材料中使用有机溶剂可以改善抗蚀剂图案增厚材料中的上述树脂、交联剂、具有环结构的化合物以及部分具有环结构的树脂的溶解性。
有机溶剂没有特别限制，可以根据目的来选择，并且实例是醇、链酯、环酯、酮、链醚和环醚。
醇的实例是甲醇、乙醇、丙醇、异丙醇和丁醇。
链酯的实例是乳酸乙酯和醋酸丙二醇单甲醚酯(PGMEA)。
环酯的实例是γ-丁内酯和其它内酯。
酮的实例是丙醇、环己酮、庚酮和其它酮。
链醚的实例包括乙二醇二甲醚。
环醚的实施例是四氢呋喃和二噁烷。
这些有机溶剂中的每一个可以单独或组合使用。其中，那些具有约80℃到200℃沸点的化合物对于抗蚀剂图案的更精确增厚是优选的。
举例来说，抗蚀剂图案增厚材料中有机溶剂的适当含量根据树脂、具有环结构的化合物、交联剂和第二表面活性剂的类型及含量来设定。
含环结构的化合物
含环结构的化合物没有特别限制，只要含有环结构就行，并且可以根据目的从化合物和树脂中选择。含环结构的化合物优选水溶性和/或者碱溶性的。
通过在抗蚀剂图案增厚材料中使用含环结构的化合物，与增厚前相比，抗蚀剂图案具有明显改善的抗蚀刻性能。
当含环结构的化合物是水溶性的时，它优选地以0.1克或更多，更优选地0.3克或更多，并且进一步优选地0.5克或更多的量溶解在100克25℃的水中。
当含环结构的化合物是碱溶性的时，它优选地以0.1克或更多，更优选地0.3克或更多，并且进一步优选地0.5克或更多的量溶解在100克25℃的2.38％的四甲基氢氧化铵(TMAH)的水溶液中。
含环结构化合物的实例和具体实例是上述的芳香族化合物、脂环族化合物、杂环化合物，以及它们的具体实例。
为了在水和碱至少之一具有更好的溶解性，含环结构的化合物优选地具有两个或多个极性基团，并且进一步优选地具有四个或多个极性基团。
极性基团没有特别限制并且可以根据目的来选择。适当的实例包括羟基、氰基、烷氧基、羧基、羰基、氨基、酰胺基、烷氧羰基、羟烷基、磺酰基、酸酐基、内酯基、氰酸基、异氰酸基和酮基。这些极性基团中，较适合的实例包括羟基、羧基、羰基、氨基和磺酰基。
当含环结构的化合物是树脂时，树脂中环结构的摩尔含量没有特别限制并且可以根据目的来选择。如果树脂需要高的抗蚀刻性能，其摩尔含量优选地为5％摩尔或更多，并且更优选地为10％或更多。
举例来说，根据NMR分析来确定摩尔含量。
举例来说，抗蚀剂图案增厚材料中含环结构化合物的含量根据表面活性剂合成物的组成、待增厚抗蚀剂图案的材料，以及树脂、含环结构的化合物、交联剂和第二表面活性剂的类型及含量来设定。
其它组分
只要不有害地影响本发明优点，其它组分没有特别限制，可以根据目的来选择，并且包括传统的添加剂，例如热诱导的酸生成剂，和包括胺、酰胺和铵盐的淬灭剂。
举例来说，抗蚀剂图案增厚材料中其它组分的含量可以根据树脂、含环结构的化合物、交联剂和第二表面活性剂的类型及含量来设定。
应用和其它工艺
抗蚀剂图案增厚材料的应用过程没有特别限制，并且可以从公知涂覆或根据目的的应用过程中选择。其中，旋涂是优选的。举例来说，在约100rpm到10000rpm，优选地约800rpm到5000rpm下旋涂约1秒到约10分钟，优选地1秒到约90秒。
所应用的抗蚀剂图案增厚材料的厚度一般从约10纳米(100埃)到1000纳米(10000埃)，更优选地从约50纳米(500埃)到500纳米(5000埃)。
所应用的抗蚀剂图案增厚材料优选地在其期间或之后被预烘烤(加热并干燥)。所得抗蚀剂图案增厚材料能在其界面更加有效地渗入(与之混合)待增厚的抗蚀剂图案中。
只要待增厚的抗蚀剂图案不软化，预烘烤(加热并干燥)的条件和过程没有特别限制，并且可以根据目的来设定。举例来说，预烘烤可以在约40℃到约120℃的温度下进行，并且更优选地在70℃到100℃的温度下进行约10秒到5分钟，并且更优选地进行约40秒到100秒。
为了更有效地用抗蚀剂图案增厚材料在其界面处渗透待增厚的抗蚀剂图案，预烘烤(加热并干燥)的抗蚀剂图案增厚材料优选地被进一步烘烤。
烘烤的条件和过程没有特别限制并且可以根据目的来选择。烘烤一般在高于预烘烤(加热并干燥)的温度下进行，举例来说在约70℃到约150℃，而且优选地从约90℃到约130℃范围的温度下烘烤约10秒到5分钟，并且更优选地烘烤约40秒到100秒。
抗蚀剂图案增厚材料优选地在烘烤后显影。显影可以除去没有与待增厚抗蚀剂图案混合的抗蚀剂图案增厚材料部分，从而实现厚的抗蚀剂图案(具有狭窄间距的精细抗蚀剂图案)。
显影用水或碱性显影剂来进行。其中，对于低成本有效地显影优选地是用水显影。
当抗蚀剂图案增厚材料被应用于待增厚的抗蚀剂图案时，待增厚的抗蚀剂图案被增厚形成具有狭窄间距的抗蚀剂图案。待增厚抗蚀剂图案的表面被表面活性剂合成物渗透，并因此对抗蚀剂图案增厚材料具有改善的亲和力。因此，抗蚀剂图案增厚材料均匀且容易地渗入待增厚的抗蚀剂图案中，从而容易地形成混合层。因此，在待增厚抗蚀剂图案的表面上有效地形成表面层(混合层)，其中抗蚀剂图案增厚材料被结合入(与之混合)待增厚的抗蚀剂图案中。换句话说，待增厚的抗蚀剂图案被形成抗蚀剂图案的抗蚀剂图案增厚材料有效地增厚了。
抗蚀剂图案所形成的图案比增厚前抗蚀剂图案形成的抗蚀剂图案具有更小的直径或宽度(开口尺寸)。应用抗蚀剂图案增厚材料形成了具有狭窄间距的更精细图案，超过了用于图案化抗蚀剂的曝光装置的曝光极限。举例来说，通过使用ArF受激准分子激光获得的抗蚀剂图案被本发明的过程增厚了，并且形成了精细抗蚀剂图案。因此，由精细抗蚀剂图案所形成的图案具有与通过电子束图案化图案一样精细的图案。
增厚的值可以通过适当地控制，例如表面活性剂合成物中第一表面活性剂的类型和含量、第二表面活性剂的类型和含量、粘度、应用厚度、烘烤温度和抗蚀剂图案增厚材料的烘烤时间而被控制在所需的范围内。
用于待增厚抗蚀剂图案的材料
用于待增厚抗蚀剂图案的材料没有特别地限制并且可以根据目的从传统抗蚀剂图案材料中选择。它们可以是负性型或正性型，并且举例来说包括g线抗蚀剂、i线抗蚀剂、KrF抗蚀剂、ArF抗蚀剂、F2抗蚀剂和电子束抗蚀剂，举例来说它们可以用g线、i线、KrF受激准分子激光、ArF受激准分子激光、F2受激准分子激光或电子束来图案化。它们可以是化学放大的抗蚀剂或传统的非化学放大的抗蚀剂。在它们中间，KrF抗蚀剂和ArF抗蚀剂是优选的，并且ArF抗蚀剂是更优选的。
抗蚀剂图案材料的具体实例是线性酚醛树脂、聚对羟基苯乙烯(PHS)抗蚀剂、丙烯酸抗蚀剂、环烯烃-马来酸酐(COMA)抗蚀剂、环烯烃抗蚀剂、和复合(脂环族丙烯酸-COMA共聚物)抗蚀剂。这些抗蚀剂可以被改性，例如用氟来改性。
图案化的过程和待增厚抗蚀剂图案的尺寸没有特别限制并且可以根据目的来选择。其厚度可以根据待加工的底层对象和蚀刻条件来设定，并且一般从约0.2微米到200微米。
抗蚀剂可以在底层对象(基板或基底)上形成。底层对象没有特别限制并且可以根据目的来选择。当在半导体器件中形成待增厚的抗蚀剂图案时，底层对象一般是例如硅片或氧化物薄膜的半导体基底。
在形成本发明抗蚀剂图案的过程中被增厚的抗蚀剂图案的增厚将参照附图在下面阐述。
待增厚的抗蚀剂图案1a被在底层对象(基底)(图1A)上形成，并且将表面活性剂合成物2应用于待增厚抗蚀剂图案1a的表面(图1B)。接着，所得制品根据需要来加热(图1C)，并且向其上应用抗蚀剂图案增厚材料3(图1D)。因此，抗蚀剂图案增厚材料3在其界面附近渗入(与之混合)待增厚的抗蚀剂图案1a中。然后，预烘烤(加热和干燥)所得的制品，使混合(渗透)部分交联。因此，在待增厚抗蚀剂图案1a的表面上形成了包含待增厚抗蚀剂图案1a和抗蚀剂图案增厚材料3的表面层(混合层)(图1E)。然后，使制品接受显影，结果所应用的没有与待增厚抗蚀剂图案混合的抗蚀剂图案增厚材料3的部分被溶解并除去，从而形成(显影)增厚的抗蚀剂图案1d(图1F)。
抗蚀剂图案1d在待增厚抗蚀剂图案1a的表面上具有混合层(表面层)1c，其中混合层已经通过在待增厚抗蚀剂图案1a的表面上混合(渗透)并交联抗蚀剂图案增厚材料3来形成。与待增厚抗蚀剂图案1a相比，抗蚀剂图案1d被增厚至表面层1c厚度部分的程度，并且由抗蚀剂图案1d形成的图案具有小于由待增厚抗蚀剂图案1a形成的图案的宽度。这就允许形成超过曝光装置光源曝光极限的更精细图案。由抗蚀剂图案1d形成的图案比由待增厚抗蚀剂图案1a形成的图案更精细。
增厚的抗蚀剂图案可以适当地用于例如掩模图案、光罩图案(reticle pattern)、磁头、LCD(液晶显示器)、PDP(等离子体显示板)和SAW过滤器(表面声波滤波器)的功能部分；用于光学线路连接的光学部分；例如微型致动器的微型部分；半导体器件，并且可以适当地用于本发明后面描述的半导体器件及其制造过程。
半导体器件及其制造工艺
制造本发明半导体器件的工艺包括形成抗蚀剂图案步骤和图案化步骤，并且可以根据需要进一步包括其它的步骤。本发明的半导体器件可以通过上述工艺来制造。
参照制造半导体器件过程的阐述，本发明的半导体器件将在下面详细地描述。
形成抗蚀剂图案的步骤是增厚通过形成本发明抗蚀剂图案的工艺而在底层对象上形成待增厚抗蚀剂图案的步骤。
底层对象(基板或基底)的实例是是半导体器件中不同部分的表面层，其中例如硅片或其表面层的半导体基底是优选的。待增厚的抗蚀剂图案及其应用过程与上面描述的相同。在应用后，所得制品优选地接受预烘烤和烘烤交联。
图案化步骤包括通过使用在形成抗蚀剂图案步骤中形成的增厚的抗蚀剂图案作为掩模图案来实施蚀刻而图案化底层对象(基板或基底)。
蚀刻过程没有特别限制并且可以根据目的来选择，其中干蚀刻是优选的。蚀刻条件没有特别限制并且可以根据目的来选择。
其它步骤的适当实例是显影步骤。
显影步骤是在形成抗蚀剂图案后并在图案化步骤前显影所应用抗蚀剂图案增厚材料的步骤。显影过程与上面描述的相同。
通过上面工艺制造的本发明半导体器件具有精细的线路图案，表现出高的性能而且可以适当地用于许多应用。半导体器件的实例是闪存、DRAM和FRAM。
参照下面的几个实施例，本发明将被更详细地阐述，这些实施例并没有限制本发明的范围。
实施例1
表面活性剂合成物和抗蚀剂图案增厚材料的制备
制备各自具有表1中所示组成的表面活性剂合成物A和B以及各自具有表2中所示组成的抗蚀剂图案增厚材料1、2和3。
在表1中，圆括号内的数字是重量百分数。在“表面活性剂”栏中，“TN-80”代表非离子表面活性剂(从Asahi Denka Co.，Ltd.购买的聚氧化乙烯单烷基醚表面活性剂)，并且“PC-6”代表非离子表面活性剂(从Asahi Denka Co.，Ltd.购买的聚氧化乙烯单烷基醚表面活性剂)。“溶剂”栏中的“水”是纯水(去离子水)。
在表2中，圆括号内的数字是重量百分数。在“树脂”栏中，“KW-3”代表聚乙烯醇缩醛树脂(从Sekisui Chemical Co.，Ltd.购买)，并且“聚乙烯吡咯烷酮”是从Kanto KagakuCo.，Ltd.购买的产品。在交联剂”栏中，“某代联脲”代表四甲氧基甲基甘脲。在“表面活性剂”栏中，“TN-80”代表非离子表面活性剂(从Asahi DenkaCo.，Ltd.购买的聚氧化乙烯单烷基醚表面活性剂)，并且“PC-6”代表非离子表面活性剂(从Asahi Denka Co.，Ltd.购买的聚氧化乙烯单烷基醚表面活性剂)。在抗蚀剂图案增厚材料中，质量比98.6∶0.4的纯水(去离子水)和异丙醇混合物被用作除树脂外的主要溶剂。
表1
  表面活性剂合成物   表面活性剂   溶剂
  A   TN-80(0.5)   水(99.5)
  B   PC-6(0.5)   水(99.5)
表2
  抗蚀剂图案增厚材料   树脂   交联剂   表面活性剂
  1   KW-3(16)   某代联脲(1.00)   TN-80(0.25)
  2   KW-3(16)   某代联脲(1.00)   PC-6(0.25)
  3   聚乙烯吡咯烷酮   某代联脲(1.00)   TN-80(0.25)
抗蚀剂图案的形成
通过在3500rpm旋涂40秒的方法将每种上述制备的表面活性剂合成物应用到从脂环族ArF抗蚀剂PAR 700(商标名，从Sumitomo Chemical Co.，Ltd.购买)形成的待增厚抗蚀剂图案上，并且在100℃烘烤60秒。
接着，通过在3500rpm旋涂40秒的方法在其上面应用每种上述制备的抗蚀剂图案增厚材料、在85℃烘烤70秒并且在110℃烘烤70秒。抗蚀剂图案增厚材料用纯水洗涤60秒，从而除去不混合(未渗透)的部分，因此通过抗蚀剂图案增厚材料显影待增厚的抗蚀剂图案。因此，增厚的抗蚀剂图案，即通过本发明的工艺形成了精细抗蚀剂图案。
实施例2
通过实施例1的过程，向由脂环族ArF抗蚀剂形成的具有200纳米孔径的孔图案上应用每种表面活性剂和抗蚀剂图案增厚材料。孔图案化的抗蚀剂(抗蚀剂空间图案)被按照实施例1的过程通过本发明的过程增厚，从而得到具有狭窄间距的增厚抗蚀剂图案。所形成的抗蚀剂图案的图案尺寸(纳米)如表3所示。
表3
  抗蚀剂图案增厚材料             表面活性剂合成物
  无   A   B
  1   150.8   140.4   131.9
  2   146.8   136.4   133.0
  3   156.7   140.4   135.9
独立地，除了在应用表面活性剂合成物后没有进行烘烤外，通过实施例1的过程使用抗蚀剂图案增厚材料来增厚孔图案化的抗蚀剂。当不使用表面活性剂合成物时，增厚后的图案尺寸是150.8纳米，当使用表面活性剂合成物A时，是141.0纳米；而当使用表面活性剂合成物B时，是132.7纳米。
表3表明通过根据本发明的过程增厚待增厚的抗蚀剂图案，即在将抗蚀剂图案增厚材料应用于待增厚抗蚀剂图案之前，向待增厚的抗蚀剂图案上应用表面活性剂合成物，待增厚的抗蚀剂图案可以被增厚超过不使用表面活性剂合成物的情况。因此，具有较小孔径的精细孔图案可以从增厚的抗蚀剂图案中形成。
实施例3
通过溅射在硅基底11上形成层间绝缘材料12(图2A)，并且在层间绝缘材料12上形成钛膜13(图2B)。接着，在其上面图案化抗蚀剂，形成抗蚀剂图案14，并且通过使用抗蚀剂图案14作为掩模的反应离子蚀刻来图案化钛膜13，形成开口15a(图2C)。通过反应离子蚀刻除去抗蚀剂图案14，并且使用钛膜13作为掩模在层间绝缘材料12上形成开口15b(图2D)。
钛膜13通过湿工艺除去，通过溅射在层间绝缘材料12上形成TiN薄膜16，并且通过电镀在TiN薄膜上形成Cu膜17(图3A)。通过化学机械抛光(CMP)整平制品的表面，使得阻挡金属和Cu膜(第一金属薄膜)仅保留在相应于开口15b(图1D)的沟槽中，从而实现第一层线路17a(图3B)。
接着，在第一层线路17a(图3C)上形成层间绝缘材料18，并且通过图2B、2C、2D、3A和3B的过程来形成Cu柱塞(第二金属薄膜)。Cu柱塞用来连接第一层线路17a和后来形成的上层线路。
通过重复上述过程，在硅基底11上制造出具有多层线路结构的半导体器件，包括第一层线路17a、第二层线路20和第三层线路21(图4)。在图3A到3D中，在单个线路下形成的每个阻挡金属层没有显示。
实施例3中的抗蚀剂图案是通过如实施例1中形成本发明抗蚀剂图案的工艺来形成的精细抗蚀剂图案。
实施例4
闪存及其制造
实施例4是使用由本发明过程形成的抗蚀剂图案的本发明半导体器件及其制造过程的实施例。在实施例4中，抗蚀剂薄膜26、27、29、32和34是通过如实施例1和2中本发明形成抗蚀剂图案的工艺来形成的抗蚀剂图案。
图5A和5B是浮栅隧道氧化物(FLOTOX)或EPROM隧道氧化物(ETOX)FLASH EPROM的顶部视图。图6A、6B、6C、7D、7E、7F、8G、8H和8I是表示制造FLASH EPROM工艺的示意性横断面视图。在这些图中，左图是存储元件单元(第一元件区)的栅宽度方向(图5A中的X方向)上的示意性横断面视图(沿线A-A处的横断面)，在要形成具有浮栅电极MOS晶体管的部分中。中间的图是存储元件单元(第一元件区)的栅长度方向(图5A中的Y方向)上的示意性横断面视图(沿线B-B处的横断面)，在左图的相同部分中，垂直于X方向。右图是***线路单元(第二元件区)中要形成MOS晶体管部分的示意性横断面视图(沿图5A和5B中线A-A处的横断面视图)。
首先，如图6A所示，在p型Si基底22上的元件隔离区选择性地形成由SiO2薄膜形成的场氧化薄膜。此后，第一栅电介质24a通过热氧化SiO2薄膜在存储元件部分(第一元件区)的MOS晶体管上形成，以至于变成10纳米(100埃)到30纳米(300埃)的厚度。在隔离过程中，第二栅电介质24b通过热氧化SiO2薄膜在***线路部分(第二元件区)的MOS晶体管上形成，从而变成10纳米(100埃)到50纳米(500埃)的厚度。注意，当第一栅电介质24a和第二栅电介质24b是相同厚度时，这些氧化物薄膜可以在同一过程中同时形成。接着，为了在存储元件部分(图6A的左边和中央)中形成具有抑制型n-沟道的MOS晶体管，***线路部分(图6A中的右边)用抗蚀剂薄膜26掩模，从而用于控制阈值电压。然后，通过离子注入方法以1×1011cm-2到1×1014cm-2的剂量将磷(P)或砷(As)作为n型掺杂物引入将直接在浮栅电极下变成沟道区的区域，从而形成第一阈值控制层25a。注意在这时候的剂量和掺杂物的导电类型可以根据是否将形成抑制型或累积型沟道来适当地选择。
接着，为了在***线路部分(图6A的右边)中形成具有抑制型n-通道的MOS晶体管，存储元件部分(图6A中的左边和中央)用抗蚀剂薄膜27掩模，从而用于控制阈值电压。然后，通过离子注入方法以1×1011cm-2到1×1014cm-2的剂量将磷(P)或砷(As)作为n型掺杂物引入将直接在栅电极下变成通道区的区域，以至于形成第二阈值控制层25b。
接着，具有50纳米(500埃)到200纳米(2000埃)厚度的第一多晶硅薄膜(第一导电膜)28被应用于整个表面，作为存储元件部分(图6C中的左边和中央)MOS晶体管的浮栅电极，并且作为***线路部分(图6C中的右边)MOS晶体管的栅电极。
此后，如图7D所示，通过使用所形成的抗蚀剂薄膜29作为掩模将第一多晶硅薄膜图案化，从而在存储元件部分(图7D中的左边和中央)MOS晶体管上形成浮栅电极28a。此时，如图7D所示，在X方向上，实施图案化获得最终宽度，并且在Y方向上，保持用抗蚀剂薄膜29覆盖将成为S/D区域层的区域而不进行图案化。
接着，如图7E的左边和中央所示，在除去抗蚀剂薄膜29后，由SiO2薄膜构成的电容器电介质30a通过热氧化至约20纳米(200埃)到50纳米(500埃)的厚度来形成，以便能覆盖浮栅电极28a。此时，在***线路部分(图7E中的右边)的第一多晶硅薄膜28上形成由SiO2薄膜构成的电容器电介质30b。此处，尽管电容器电介质30a和30b仅由SiO2薄膜构成，但是它们可以由两层或三层SiO2薄膜和Si3N4薄膜的复合薄膜来构成。
接着，如图7E所示，用来变成控制栅电极的第二多晶硅薄膜(第二导电膜)31被形成至50纳米(500埃)到200纳米(2000埃)的厚度，以便于能覆盖浮栅电极28a和电容器电介质30a。
然后，如图7F所示，存储元件部分(图7F的左边和中央)用抗蚀剂薄膜32掩模，并且通过蚀刻连续形成***线路部分(图7D中的右边)的第二多晶硅薄膜31和电容器电介质30b，以至于第一多晶硅薄膜被暴露在表面上。
随后，如图8所示，通过使用抗蚀剂薄膜32作为掩模使存储元件部分(图8G中的左边和中央)仅在X方向上已经被图案化的第二多晶硅薄膜31、电容器电介质30a和第一多晶硅薄膜28a在Y方向上接受图案化，使之成为第一栅部分33a的最终尺寸。由控制栅电极31a/电容器电介质30c/浮栅电极28c形成的在Y方向上宽度约1微米的层状结构被形成。通过使用抗蚀剂薄膜32作为掩模使***线路部分(图8G中的左边)的第一多晶硅薄膜28c接管图案化，使之成为第二栅部分33b的最终尺寸，并且形成宽度约1微米的栅电极28b。
接着，通过使用由存储元件部分(图8H中的左边和中央)控制栅电极31a/电容器电介质30c/浮栅电极28c形成的层状结构作为掩模，用离子注入方法以1×1014cm-2到1×1016cm-2的剂量将磷(P)或砷(As)引入元件形成区的硅基底22上，以至于形成n型S/D区域层35a和35b。通过使用***线路部分(图8H中的右边)中的栅电极28b作为掩模，用离子注入方法以1×1014cm-2到1×1016cm-2的剂量将磷(P)或砷(As)作为n型掺杂物引入元件形成区的硅基底22上，以至于形成S/D区域层36a和36b。
随后，通过形成由PSG薄膜构成的厚度约500纳米(5000埃)的层间绝缘材料37来覆盖存储元件部分(图8I中的左边和中央)的第一栅部分33a和***线路部分(图8I中的右边)的第二栅部分33b。
此后，在S/D区域层35a，35b和S/D区域层36a，36b上于所形成的层间绝缘材料37中形成接触孔38a，38b和接触孔39a，39b。然后，形成S/D电极40a，40b和S/D电极41a，41b。
在此方式下，如图8I所示，FLASH EPROM被作为半导体器件制成。
在这种FLASH EPROM中，***线路部分(图6A到8I中的右边)的第二栅电介质24b总是在形成后被第一多晶硅薄膜28或栅电极28b所覆盖。因此，第二栅电介质24b被维持其初始形成的厚度。因此，很容易控制第二栅电介质24b的厚度，并且为了控制阈值电压容易调节导电掺杂物的浓度。
注意在上述实施例中，为了形成第一栅部分33a，首先在栅宽度方向(图5A和5B中的X方向)上以预定的宽度进行图案化，然后在栅长度方向(图5A和5B中的Y方向)上进行图案化，从而获得最终的预定宽度。但是，反过来，图案化可以先在栅长度方向(图5A和5B中的Y方向)上以预定的宽度进行，然后在栅宽度方向(图5A和5B中的X方向)上进行图案化，从而获得最终的预定宽度。
除了在上述实施例中图7F所示工艺后的过程被改变成图9A到9C所示的过程外，制造如图9A到9C中所示FLASH EPROM的实施例与上述实施例相同。也就是说，如图9A所示，该实施例仅就下面的方面而言不同于上述的实施例：通过形成厚度约200纳米(2000埃)由钨(W)薄膜或钛(Ti)薄膜构成的高熔点金属薄膜(第四导电膜)，在图9A左边和中央所示的存储元件部分的第二多晶硅薄膜31和图9A右边所示的***线路部分的第一多晶硅薄膜28上提供了多晶硅化物(polycide)薄膜。图9A后的工艺，即图9B和9C中所示的过程与图8G到8I中所示的工艺相同。忽略了与图8G到8I中所示相同过程的解释。在图9A到9C中，那些与图8G到8I中中相同的部分由相同的参考数字表示。
在此方式下，如图9C所示，FLASH EPROM被作为半导体器件制成。
在该FLASH EPROM中，在控制栅电极31a和栅电极28b上形成高熔点的金属薄膜(第四导电膜)42a和42b。因此，电阻值甚至被降低更多。
注意此处高熔点的金属薄膜(第四导电膜)42a和42b被用作高熔点的金属薄膜(第四导电膜)。但是，可以使用高熔点的金属硅化物薄膜，例如硅化钛(TiSi)薄膜。
除了***线路部分(第二元件区)(图10A的右边)的第二栅部分33c以与存储元件部分(第一元件区)(图10A的左边和中央)的第一栅部分33a一样的方式也具有第一多晶硅薄膜28b(第一导电膜)/SiO2薄膜30d(电容器电介质)/第二多晶硅薄膜31b(第二导电膜)外，并且除了短路第一多晶硅薄膜28b和第二多晶硅薄膜31b，从而形成如图10B或图10C中所示栅电极外，制造如图10A到10C中所示FLASHEPROM的实施例与上述实施例相同。
此处，如图10B所示，穿过第一多晶硅薄膜28b(第一导电膜)/SiO2薄膜30d(电容器电介质)/第二多晶硅薄膜31b(第二导电膜)的开口52a在例如不同于图10A所示第二栅部分的地方形成，并且在例如电介质54上形成。第三导电膜，举例来说诸如W膜或Ti膜等的高熔点金属薄膜被填充在开口52a中。第一多晶硅薄膜28b和第二多晶硅薄膜31b被因此短路。或者，如图10C所示，形成穿过第一多晶硅薄膜28b(第一导电膜)/SiO2薄膜30d(电容器电介质)的开口52b。第一多晶硅薄膜28b、下层被暴露于开口52b的底部。此后，第三导电膜，举例来说诸如W膜或Ti膜等的高熔点金属薄膜被填充在开口52a中。第一多晶硅薄膜28b和第二多晶硅薄膜31b被因此短路。
在这种FLASH EPROM中，***线路部分的第二栅部分33c和存储元件部分的第一栅部分33a具有相同结构。因此，***线路部分可以与存储元件部分的形成同时形成。因此高效地简化了生产过程。
注意，此处第三导电膜53a和53b单独从高熔点的金属薄膜(第四导电膜)42形成。但是，它们可以同时作为常用高熔点金属薄膜来形成。
实施例5
记录磁头的制造
实施例5涉及制造记录磁头(磁头)作为本发明形成抗蚀剂图案过程的一个应用实施方案。在实施例5中，下面的抗蚀剂图案102和126是由本发明过程形成的抗蚀剂图案。
图11A、11B、11C和11D表示磁头的制造过程。
首先，如图11A所示，在层间绝缘材料100上形成厚度约6微米的抗蚀剂薄膜。进行曝光和显影，从而形成具有缝隙图案的抗蚀剂图案102，用来形成螺旋的薄膜电磁线圈。
接着，如图11B所示，通过蒸汽沉积在层间绝缘材料100、抗蚀剂图案102和抗蚀剂图案102没有形成的区域，即开口104暴露的表面上形成镀覆的底层106。镀覆的底层106是0.01微米厚Ti附着膜和0.05微米厚Cu附着膜的层状结构。
接着，如图11C所示，在层间绝缘材料100、抗蚀剂图案102没有形成的区域，即在开口104暴露表面上形成的镀底层106的表面上形成薄膜导体108，它由厚度3微米的Cu镀膜形成。
然后，如图11D所示，当从层间绝缘材料100上溶解并除去抗蚀剂图案102时，形成了由薄膜导体110螺旋图案构成的薄膜电磁线圈110。
因此，生产出记录磁头。
在获得的记录磁头上，螺旋图案被使用本发明抗蚀剂图案增厚材料增厚的抗蚀剂图案102形成得很精细。因此，薄膜电磁线圈110是精细且详细的，并且很适合于批量生产。
根据图12到17所示的工艺制造另一个记录磁头。
如图12所示，通过溅射方法形成间隙层114来覆盖陶瓷构成的非磁性基底112。注意事先通过溅射方法形成由氧化硅构成的绝缘层(未描述)和由Ni-Fe坡莫合金构成的导电底层(未描述)来覆盖非磁性基底112，并且在非磁性基底112上形成由Ni-Fe坡莫合金构成的下部磁性层(未描述)。然后，除了要变成上述未描述的下部磁性层的磁性末端的部分外，在间隙层114的预定区域形成由热固性树脂构成的树脂绝缘层116。接着，在树脂绝缘层116上应用抗蚀剂图案材料来形成抗蚀剂薄膜118。
然后，如图13所示，抗蚀剂薄膜118被曝光并显影，从而形成螺旋形图案。随后，如图14所示，螺旋形图案的抗蚀剂薄膜118在几百摄氏度的温度下接受热固化处理约1小时，从而形成突出形状的第一螺旋形图案120。然后，形成由Cu构成的导电底层122来覆盖第一螺旋形图案120的表面。
接着，如图15所示，通过旋涂方法在导电底层122上应用抗蚀剂图案材料，形成抗蚀剂薄膜124。此后，在第一螺旋形图案120上图案化抗蚀剂薄膜124，从而形成抗蚀剂图案126。
然后，如图16所示，通过镀覆方法在导电底层122的露出表面，即未形成抗蚀剂图案126的区域上形成Cu导体层128。此后，如图17所示，通过熔化并除去抗蚀剂图案126，从导电底层122上剥离抗蚀剂图案126，从而形成由Cu导体层128构成的螺旋形薄膜电磁线圈130。
在这种方式下，生产出例如图18平面视图所示的记录磁头，这种磁头在树脂绝缘层116上具有磁性层132并且在表面上具有薄膜电磁线圈130。
在获得的记录磁头上，螺旋图案被使用本发明抗蚀剂图案增厚材料增厚的抗蚀剂图案102形成得很精细。因此，薄膜电磁线圈130是精细且详细的，并且很适合于批量生产。
本发明提供了通过增厚待增厚的抗蚀剂图案而形成抗蚀剂图案的过程，待增厚的抗蚀剂图案举例来说由ArF抗蚀剂构成，因此容易形成超过传统曝光装置光源曝光极限的抗蚀剂空间图案(具有狭窄间距的抗蚀剂图案)；提供了具有通过使用由上述过程形成的带有狭窄间距的抗蚀剂图案所形成的精细抗蚀剂空间图案的半导体器件；以及提供了制造半导体器件的有效过程。
当本发明已经参照目前认为是优选实施方案的内容被说明时，应该理解成本发明并没有局限于公开的实施方案。相反，本发明希望涵盖包括在权利要求的精神和范围内的各种修改和等价方案。权利要求的范围符合最广泛的解释，从而能包含所有这种修改和等价结构及功能。

Claims (20)

1.一种形成抗蚀剂图案的工艺，该工艺包括：
在底层对象上形成待增厚的抗蚀剂图案；
在待增厚的抗蚀剂图案上应用至少包含第一表面活性剂的表面活性剂合成物；以及
在待增厚的抗蚀剂图案上应用至少包含树脂和第二表面活性剂的抗蚀剂图案增厚材料，从而在其上形成混合层。
2.根据权利要求1的形成抗蚀剂图案的工艺，该工艺进一步包括在应用表面活性剂合成物之后并在应用抗蚀剂图案增厚材料之前加热待增厚的抗蚀剂图案。
3.根据权利要求2的形成抗蚀剂图案的工艺，其中待增厚的抗蚀剂图案在70℃到150℃下被加热。
4.根据权利要求1的形成抗蚀剂图案的工艺，其中表面活性剂合成物进一步包含待增厚的抗蚀剂图案在其中不溶解的溶剂。
5.根据权利要求4的形成抗蚀剂图案的工艺，其中溶剂是水。
6.根据权利要求1的形成抗蚀剂图案的工艺，其中表面活性剂合成物中包含的第一表面活性剂是无金属的表面活性剂。
7.根据权利要求1的形成抗蚀剂图案的工艺，其中抗蚀剂图案增厚材料中所含的第二表面活性剂是无金属的表面活性剂。
8.根据权利要求6的形成抗蚀剂图案的工艺，其中无金属的表面活性剂是非离子型表面活性剂。
9.根据权利要求8的形成抗蚀剂图案的工艺，其中非离子型表面活性剂是至少选自下列物质中一种：聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯醚、聚氧乙烯烷基醚、聚氧化乙烯衍生物、山梨糖醇酐脂肪酸酯、甘油脂肪酸酯、伯醇乙氧基化物、苯酚乙氧基化物、烷氧基化物、脂肪酸酯、酰胺、醇和乙二胺。
10.根据权利要求1的形成抗蚀剂图案的工艺，其中抗蚀剂图案增厚材料至少在水和碱之一中可溶。
11.根据权利要求1的形成抗蚀剂图案的工艺，其中抗蚀剂图案增厚材料进一步包含交联剂。
12.根据权利要求11的形成抗蚀剂图案的工艺，其中交联剂至少选自三聚氰胺衍生物、尿素衍生物和某代联脲衍生物之一。
13.根据权利要求1的形成抗蚀剂图案的工艺，其中抗蚀剂图案增厚材料中所含的树脂至少选自聚乙烯醇、聚乙烯醇缩醛、聚乙酸乙烯酯、聚丙烯酸和聚乙烯吡咯烷酮之一。
14.根据权利要求1的形成抗蚀剂图案的工艺，其中抗蚀剂图案增厚材料进一步包含有机溶剂。
15.根据权利要求14的形成抗蚀剂图案的工艺，其中有机溶剂至少选自醇溶剂、链酯溶剂、环酯溶剂、酮溶剂、链醚溶剂和环醚溶剂之一。
16.根据权利要求1的形成抗蚀剂图案的工艺，该工艺进一步包括在应用抗蚀剂图案增厚材料后显影抗蚀剂图案增厚材料。
17.根据权利要求16的形成抗蚀剂图案的工艺，其中纯水用于显影抗蚀剂图案增厚材料。
18.根据权利要求1的形成抗蚀剂图案的工艺，其中待增厚的抗蚀剂图案用ArF抗蚀剂形成。
19.根据权利要求18的形成抗蚀剂图案的工艺，其中ArF抗蚀剂至少选自侧链具有脂环官能团的丙烯酸抗蚀剂、环烯烃-马来酸酐抗蚀剂和环烯烃抗蚀剂之一。
20.一种制造半导体器件的工艺，该工艺包括：
在底层对象上形成待增厚的抗蚀剂图案；
在待增厚的抗蚀剂图案上应用至少包含第一表面活性剂的表面活性剂合成物；
在待增厚的抗蚀剂图案上应用至少包含树脂和第二表面活性剂的抗蚀剂图案增厚材料，从而在其上形成混合层，以形成增厚的抗蚀剂图案，以及；
通过使用增厚的抗蚀剂图案作为掩模进行蚀刻来图案化底层对象。
CNB2003101186743A 2002-12-09 2003-11-28 形成抗蚀剂图案的工艺和制造半导体器件的工艺 Expired - Fee Related CN1261977C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002356506A JP3895269B2 (ja) 2002-12-09 2002-12-09 レジストパターンの形成方法並びに半導体装置及びその製造方法
JP356506/2002 2002-12-09

Publications (2)

Publication Number Publication Date
CN1507010A CN1507010A (zh) 2004-06-23
CN1261977C true CN1261977C (zh) 2006-06-28

Family

ID=32463412

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101186743A Expired - Fee Related CN1261977C (zh) 2002-12-09 2003-11-28 形成抗蚀剂图案的工艺和制造半导体器件的工艺

Country Status (4)

Country Link
US (1) US8338080B2 (zh)
JP (1) JP3895269B2 (zh)
KR (1) KR100941040B1 (zh)
CN (1) CN1261977C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752828A4 (en) * 2004-04-23 2010-04-21 Tokyo Ohka Kogyo Co Ltd RINSE SOLUTION FOR LITHOGRAPHY
US7595141B2 (en) * 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP4588551B2 (ja) * 2005-06-16 2010-12-01 富士通株式会社 レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US7365022B2 (en) * 2006-01-20 2008-04-29 Palo Alto Research Center Incorporated Additive printed mask process and structures produced thereby
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
KR100781542B1 (ko) 2006-06-08 2007-12-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP4724073B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4807749B2 (ja) * 2006-09-15 2011-11-02 東京エレクトロン株式会社 露光・現像処理方法
JP5018307B2 (ja) * 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US9164037B2 (en) 2007-01-26 2015-10-20 Palo Alto Research Center Incorporated Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances
US8821799B2 (en) 2007-01-26 2014-09-02 Palo Alto Research Center Incorporated Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity
KR100814407B1 (ko) 2007-02-08 2008-03-18 삼성전자주식회사 미세 패턴 형성용 조성물 및 이를 이용한 패턴의 형성 방법
US7923200B2 (en) * 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP5069494B2 (ja) 2007-05-01 2012-11-07 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
JP5058733B2 (ja) 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US8629981B2 (en) 2008-02-01 2014-01-14 Palo Alto Research Center Incorporated Analyzers with time variation based on color-coded spatial modulation
US8373860B2 (en) 2008-02-01 2013-02-12 Palo Alto Research Center Incorporated Transmitting/reflecting emanating light with time variation
JP4476336B2 (ja) 2008-02-28 2010-06-09 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US7745077B2 (en) * 2008-06-18 2010-06-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
US9029800B2 (en) 2011-08-09 2015-05-12 Palo Alto Research Center Incorporated Compact analyzer with spatial modulation and multiple intensity modulated excitation sources
US8723140B2 (en) 2011-08-09 2014-05-13 Palo Alto Research Center Incorporated Particle analyzer with spatial modulation and long lifetime bioprobes
KR20130043472A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 홀을 구비한 상변화 메모리 장치의 제조방법 및 반도체 장치의 제조방법
US8968586B2 (en) * 2012-02-15 2015-03-03 Jsr Corporation Pattern-forming method
US9012126B2 (en) 2012-06-15 2015-04-21 Az Electronic Materials (Luxembourg) S.A.R.L. Positive photosensitive material
US8906594B2 (en) 2012-06-15 2014-12-09 Az Electronic Materials (Luxembourg) S.A.R.L. Negative-working thick film photoresist
EP2682440A1 (en) * 2012-07-06 2014-01-08 Basf Se A chemical mechanical polishing (cmp) composition comprising a non-ionic surfactant and a carbonate salt
US9017927B2 (en) * 2013-02-25 2015-04-28 Eastman Kodak Company Patterning of transparent conductive coatings
JP6459759B2 (ja) * 2014-05-26 2019-01-30 信越化学工業株式会社 パターン形成方法及びシュリンク剤
US9696625B2 (en) * 2014-10-17 2017-07-04 Tokyo Ohka Kogyo Co., Ltd. Method of forming resist pattern
JP6503206B2 (ja) 2015-03-19 2019-04-17 東京応化工業株式会社 レジストパターン修復方法
TWI731961B (zh) 2016-04-19 2021-07-01 德商馬克專利公司 正向感光材料及形成正向凸紋影像之方法
US10692732B2 (en) * 2018-09-21 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. CMP slurry and CMP method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH564947A5 (zh) * 1971-06-21 1975-08-15 Wave Energy Systems
ES2103261T3 (es) * 1989-04-24 1997-09-16 Siemens Ag Procedimiento para la generacion de estructuras resistentes a la corrosion.
JP3281053B2 (ja) * 1991-12-09 2002-05-13 株式会社東芝 パターン形成方法
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
TW353158B (en) * 1994-03-09 1999-02-21 Nat Starch Chem Invest Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3821961B2 (ja) * 1998-09-25 2006-09-13 株式会社ルネサステクノロジ パターン形成方法及び半導体装置の製造方法及び感放射線組成物
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP3812622B2 (ja) * 1999-09-17 2006-08-23 信越化学工業株式会社 レジスト材料及びパターン形成方法
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
KR100760113B1 (ko) 2001-11-27 2007-09-18 후지쯔 가부시끼가이샤 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
KR100480611B1 (ko) 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
KR100941040B1 (ko) 2010-02-10
KR20040050843A (ko) 2004-06-17
US8338080B2 (en) 2012-12-25
JP2004191465A (ja) 2004-07-08
CN1507010A (zh) 2004-06-23
JP3895269B2 (ja) 2007-03-22
US20040110099A1 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
CN1261977C (zh) 形成抗蚀剂图案的工艺和制造半导体器件的工艺
CN1282902C (zh) 光刻胶图案增厚材料、光刻胶图案及其形成工艺，半导体器件及其制造工艺
CN1311304C (zh) 光刻胶图案增厚材料、包含它的光刻胶图案及其应用
CN1310295C (zh) 微细图形形成材料以及半导体装置的制造方法
CN1421743A (zh) 抗蚀剂图形增厚材料、抗蚀剂图形及其形成方法以及半导体器件及其制造方法
CN1802606A (zh) 抗蚀图形膨胀用材料以及利用该材料构图的方法
CN1497670A (zh) 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺
CN1442752A (zh) 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法
CN1131545C (zh) 半导体器件的制造方法
US7744768B2 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
TWI450040B (zh) 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
US20070224537A1 (en) Resist composition, method for forming resist pattern, and semiconductor device and method for manufacturing the same
EP1757988A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
CN1734352A (zh) 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法
CN1244723A (zh) 半导体器件的制造方法及半导体器件
US20060188805A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
CN1975571A (zh) 抗蚀图增厚材料和形成工艺、半导体器件及其制造方法
CN1421744A (zh) 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
JP2006064851A (ja) 微細パターン形成材料、微細レジストパターン形成方法及び電子デバイス装置
TWI391786B (zh) 光阻覆蓋膜形成材料、光阻圖案形成方法、以及電子元件及其製造方法
CN1637602A (zh) 抗蚀剂图案制造工艺及其增厚材料和半导体器件制造工艺
CN1215382C (zh) 用于光刻胶的抗反射涂料
EP1315043A1 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
CN1675779A (zh) 微t型电极的制造方法
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060628

Termination date: 20181128

CF01 Termination of patent right due to non-payment of annual fee