CN1264391C - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN1264391C
CN1264391C CNB021244278A CN02124427A CN1264391C CN 1264391 C CN1264391 C CN 1264391C CN B021244278 A CNB021244278 A CN B021244278A CN 02124427 A CN02124427 A CN 02124427A CN 1264391 C CN1264391 C CN 1264391C
Authority
CN
China
Prior art keywords
insulating barrier
resin insulating
mentioned
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021244278A
Other languages
English (en)
Other versions
CN1407847A (zh
Inventor
高桥和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1407847A publication Critical patent/CN1407847A/zh
Application granted granted Critical
Publication of CN1264391C publication Critical patent/CN1264391C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/125—Inorganic compounds, e.g. silver salt
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

为提供一种布线基板的制造方法，是去除附着于树脂绝缘层的露出部的Pd，且可确保树脂绝缘层与上部树脂绝缘层的粘结强度。布线基板(1)的制造方法是具备有导体层形成工序，表面粗化成所希望的粗糙度、且附着有Pd的第1树脂绝缘层(7止，由非电解镀Cu及电解镀Cu而形成第2导体层(29)。此外，具备有氰处理工序，是为使用氰溶液来洗净第2导体层(29)所形成的基板(41)。再者，更具备有上部树脂绝缘层形成工序，是为在已经过氰处理的基板(41)中的第1树脂绝缘层(7)及第2导体层(29)上，形成第2树脂绝缘层(9)。

Description

布线基板的制造方法
技术领域
本发明是涉及一种布线基板的制造方法，在树脂绝缘层上形成规定图形的导体层，于其上积层上部树脂绝缘层，特别涉及一种布线基板的制造方法，在有以所希望的表面粗糙度粗化、且附着Pd的树脂绝缘层上，通过镀Cu而形成导体层。
背景技术
一直以来，已知有在表面被粗化的树脂绝缘层上，形成有规定图形的导体层，再者，于其上形成有上部树脂绝缘层的布线基板。
例如，在图6示意地列举出表示局部放大断面图的布线基板101。此种布线基板101具备有表面已粗化的树脂绝缘层103。在树脂绝缘层103上，形成有由非电解镀Cu及电解镀Cu所形成的布线或焊盘(pad)等规定图形的导体层107。而在树脂绝缘层103及导体层107上，形成有上部树脂绝缘层105。
此种布线基板101，例如由下述工艺所制造。亦即，准备具有树脂绝缘层103的基板111，以所希望的表面粗糙度蚀刻粗化树脂绝缘层103的表面(参照图7)。这是为提高在此后形成于其上的导体层107或上部树脂绝缘层105的粘结强度。
此后，如图7所示，把作为形成非电解镀Cu层时的触媒金属的Pd 113附着至已粗化的树脂绝缘层103的表面。
接着，在已附着Pd 113的基板111上进行非电解镀Cu，于树脂绝缘层103的约整个表面上形成图8中以粗线所示的非电解镀Cu层115。
接着在120℃加热非电解镀Cu层115所形成的基板111，60分钟。其理由是，使湿润状态的基板111干燥的同时，加强树脂绝缘层103与非电解镀Cu层116的粘结强度等。
之后，在非电解镀Cu层115上形成规定图形的电镀阻止层117(参照图8)。
之后，在已形成电镀阻止层117的基板111上实施电解镀Cu，如图8所示，在由电镀阻止层117露出的非电解镀Cu层115上形成电解镀Cu层119。
接着，去除电镀阻止层117。
之后，将已去除电镀阻止层117的基板111在150℃加热120分钟。这是为加强树脂绝缘层103与非电解镀Cu层115的粘结、以及非电解镀Cu115与电解镀Cu层119的粘结。
之后，如图9所示，通过蚀刻而去除被电镀阻止层117所覆盖的非电解镀Cu层115，形成规定图形的上述导体层107。此时，在树脂绝缘层103中，由布线间隔等、导体层107露出的露出部(以下均称之为露出部)中，会有Pd 113或Cu的金属残渣121未完全去除而残留的情况。
在此，接着以过锰酸溶液洗净基板111。借此，而完全去除残留在树脂绝缘层103的露出部上的金属残渣121。
之后，倘若在树脂绝缘层103及导体层107上形成上部树脂绝缘层105，便可形成图6所示的上述布线基板101。
然而，为了去除金属残渣121而进行的过锰酸处理，是通过使树脂绝缘层103的表面溶解而连同树脂一起去除金属残渣121，因此，在进行过锰酸处理后，树脂绝缘层103的表面粗糙度将被破坏(参照图6)。因此，降低树脂绝缘层103与上部绝缘层105的粘结强度。
另一方面，若不进行过锰酸处理，在树脂绝缘层103的露出部上，在残留Pd 113或Cu的金属残渣121的状态下积层上部树脂绝缘层105，恐怕会在布线基板101上产生短路或绝缘电阻减低等不良状况。
本发明是鉴于现状而提出的，其目的在于提供一种布线基板的制造方法，在表面已粗化、且附着Pd的树脂绝缘层上，通过镀Cu形成规定图形的导体层，再对在其上积层有上部树脂绝缘层的布线基板，去除附着于树脂绝缘层的露出部的Pd等，且可确保树脂绝缘层与上部树脂绝缘层的粘结强度。
发明内容
其解决手段是一种布线基板的制造方法，该基板具有：树脂绝缘层，形成于该树脂绝缘层上的呈规定图形的导体层；以及积层在上述树脂绝缘层及导体层上的上部树脂绝缘层，该方法包括：导体层形成工序，在具有以所希望的表面粗糙度粗化、且附着Pd的上述树脂绝缘层的基板中，在上述树脂绝缘层上通过非电解镀Cu及电解镀Cu而形成上述导体层；氰处理工序，将形成了上述导体层的基板使用氰溶液进行洗净；以及上部树脂绝缘层形成工序，在已经过上述氰处理的基板中，于上述树脂绝缘层及导体层上，形成上部树脂绝缘层。
如前所述，为去除在从布线间隔等导体层所露出的树脂绝缘层的露出部(以下均称为露出部)所附着的Pd或Cu的金属残渣而进行过锰酸处理后，直至树脂绝缘层也遭到破坏，而减低树脂绝缘层与上部树脂绝缘层的粘结强度。
相对于此，在本发明中，以进行由氰溶液洗净基板的氰处理来取代过锰酸处理。氰溶液是不破坏树脂绝缘层而可去除Pd或Cu的金属残渣。从而，可防止在布线基板上的短路或绝缘电阻下降等不良情况，进而确保树脂绝缘层与上部树脂绝缘层的粘结强度。
此外，所谓的氰溶液是将***或***等无机氰化合物的水溶液、或以无机氰化合物作为主成分，而在其中添加有氧化剂或pH调整剂的溶液。
再者，上述布线基板的制造方法，在前述氰处理工序之中，也可采用把使前述基板干燥的工序穿插其间，用前述氰溶液对上述基板进行多次洗净的制造布线基板的制造方法。
在本发明中，在以氰溶液洗净基板后，使基板暂时干燥，再度以氰溶液洗净基板。再者，倘若需要则重复其过程。借此，倘若以穿插使基板暂时干燥的工序而由氰溶液洗净时，与使其干燥而长时间洗净的情况下相比，可将附着在树脂绝缘层的露出部上的Pd或Cu的金属残渣更加确实地去除。因此，可更加确实地防止在基板上产生短路等不良情况。
再者，上述任何一项所记载的布线基板的制造方法，由前述导体层形成工序至前述氰处理工序，可采用将基板温度维持在约85℃以下的布线基板的制造方法。
如前述的现有制造方法中，在自导体层形成工序至氰处理工序之间，进行2次将基板在高温加热的工序。亦即，在实施非电解Cu电镀后，进行在约120℃将基板加热60分钟的加热处理、以及在去除电镀阻止层后，在约150℃将基板加热120分钟的加热处理。进行该等加热处理，是为了加强树脂绝缘层与非电解Cu电镀层的粘结、或是非电解Cu电镀层与电解Cu电镀层的粘结。然而，树脂绝缘层与非电解Cu电镀层的粘结在变得牢固后，在形成导体层之际，在树脂绝缘层的露出部上将容易残留有Pd或Cu的金属残渣。此外，此种金属残渣因比较牢固地附着在树脂绝缘层上，故亦有难以经氰处理确实地去除。
相对于此，在本发明中，由导体层形成工序至氰处理工序之间，亦即，由使Pd附着于树脂绝缘层至以氰溶液洗净基板之间，基板的温度被维持在约85℃以下。因此，在形成导体层之际，将减少残留于树脂绝缘层的露出部上的Pd或Cu的金属残渣。此外，该等金属残渣并不是那么牢固地附着在树脂绝缘层上。从而，可由氰处理工序来将露出部的金属残渣更确实地去除，而可更为确实地防止在布线基板上产生短路等不良情况。
再者，上述任何一项所记载的布线基板的制造方法，可以采用具备有在前述氰处理工序后、在前述上部树脂绝缘层形成工序前，将已经过上述氰处理的基板加热至超过约85℃的温度的加热处理工序的布线基板的制造方法。
在本发明中，在氰处理后，进行将基板加热至超过约85℃的温度的加热处理。倘若进行此种加热处理，便可加强树脂绝缘层与非电解Cu电镀层之间的粘结、以及非电解Cu电镀层与电解Cu电镀层的粘结。此外，此种加热处理因在氰处理之后进行，故而经此种加热处理难以在树脂绝缘层的露出部上残留Pd或Cu的金属残渣，此外，经此种加热处理容易由氰处理去除金属残渣。
再者，上述布线基板的制造方法，在前述加热处理工序后、前述上部树脂绝缘层形成工序前，可采用具备有粗化前述导体层表面的导体粗化工序的布线基板的制造方法。
为提高导体层与上部树脂绝缘层的粘结强度，有时把导体层表面粗化。然而，在加热处理前进行导体层表面粗化后，有时粗化得不怎么好，而无法将导体层表面粗化成所希望的表面粗糙度。
相对于此，在本发明中，是在加热处理后再对导体层表面进行粗化。借此因以加热而软化导体层(被改质)，故而可将导体层表面确实地粗化呈所希望的表面粗糙度，而可提高导体层与上部树脂绝缘层的粘结强度。
此外，其他的解决手段是，一种布线基板的制造方法，该基板具备有：树脂绝缘层；形成于该树脂绝缘层上的呈规定图形的导体层；以及积层在上述树脂绝缘层及导体层上的上部树脂绝缘层，该方法包括：非电解Cu电镀工序，在具有附着以所希望的表面粗糙度粗化的Pd的上述树脂绝缘层的基板中，在上述树脂绝缘层上形成非电解Cu电镀层；干燥工序，将已形成有上述非电解Cu电镀层的基板在约85℃以下的温度干燥；电镀阻止层形成工序，在上述干燥工序后，在上述非电解Cu电镀层上形成规定图形的电镀阻止层；电解Cu电镀工序，在从上述电镀阻止层所露出的上述非电解Cu电镀层上，形成电解Cu电镀层；电镀阻止层去除工序，在上述电解Cu电镀工序后，去除上述电镀阻止层；蚀刻工序，蚀刻去除覆盖于上述电镀阻止层的上述非电解Cu电镀层，而形成上述导体层；氰处理工序，使用氰溶液来洗净已形成上述导体层的基板；以及上部树脂绝缘层形成工序，已经过上述氰处理的基板中，在上述树脂绝缘层及导体层上形成上部树脂绝缘层。
在本发明中，经蚀刻工序将露出的非电解Cu电镀层蚀刻去除后，以进行由氰溶液洗净基板的氰处理来取代现有的过猛酸处理。氰溶液可不破坏树脂绝缘层的表面粗糙度而可去除Pd或Cu的金属残渣，因此，可防止在布线基板上的短路或绝缘电阻减低等不良情况，进而确保树脂绝缘层与上部树脂绝缘层的粘结强度。
此外，在本发明中，是以约85℃以下的较低温度加热、干燥的工序来取代现有非电解Cu电镀后将基板以高温加热(120℃、60分钟)的工序。因此，树脂绝缘层与非电解Cu电镀层的粘结并不是那么牢固地附着，故而在蚀刻工序中，会容易去除非电解Cu电镀层或Pd，而减少残留于树脂绝缘层的露出部的Pd或Cu的金属残渣。此外，以之后的氰处理工序将会容易地去除残留在露出部的金属残渣。从而，可更确实地防止在布线基板上产生的短路等不良情况。
再者，上述布线基板的制造方法，前述氰处理工序，可采用把使前述基板干燥的工序穿插于其间，用前述氰溶液对上述基板进行多次洗净的制造布线基板的制造方法。
在本发明中，在以氰溶液洗净基板后，使基板暂时干燥，再度以氰溶液洗净基板。再者，倘若需要则重复其过程。借此，倘若以穿插使基板暂时干燥的工序而由氰溶液洗净时，与使其干燥而长时间洗净的情况下相反，可将附着在树脂绝缘层的露出部上的Pd或Cu的金属残渣更加确实地去除。因此，可更加确实地防止在基板上产生短路等不良情况。
再者，上述任何一项所记载的布线基板的制造方法，可以采用具备有在前述氰处理工序后、前述上部树脂绝缘层形成工序前，将已经过上述氰处理的基板加热至超过约85℃的温度的加热处理工序的布线基板的制造方法。
在本发明中，进行将基板加热至超过约85℃的温度的加热处理。倘若进行此种加热处理，便可加强树脂绝缘层与非电解Cu电镀层之间的粘结、以及非电解Cu电镀层与电解Cu电镀层的粘结。此外，此种加热处理因在氰处理之后进行，故而经此种加热处理难以在树脂绝缘层的露出部上残留Pd或Cu的金属残渣，此外，经此种加热处理容易由氰处理去除金属残渣的事。
再者，上述布线基板的制造方法，在前述加热处理工序后、前述上部树脂绝缘层形成工序前，可采用具备有粗化前述导体层表面的导体粗化的布线基板的制造方法。
为提高与上部树脂绝缘层的粘结强度而在加热处理前进行导体层表面粗化后，有时粗化得不怎么好，而无法将导体层表面粗化成所希望的表面粗糙度。
相对于此，在本发明中，是在加热处理后再对导体层表面进行粗化。借此因以加热而软化导体层(被改质)，故而可将导体层表面确实地粗化呈所希望的表面粗糙度，而可提高导体层与上部树脂绝缘层的粘结强度。
附图说明
图1是关于实施例的布线基板的局部放大断面图。
图2是关于实施例中布线基板的制造方法，显示把Pd附着至表面已粗化的第1树脂绝缘层上的说明图。
图3是关于实施例中布线基板的制造方法，显示将电解镀Cu层形成在从电镀阻止层露出的非电解镀Cu层上的说明图。
图4是关于实施例中布线基板的制造方法，显示蚀刻去除覆盖至电镀阻止层上的非电解镀Cu层的说明图。
图5是关于实施例中布线基板的制造方法，显示形成第2树脂绝缘层的说明图。
图6是有关现有技术的布线基板的局部放大断面图。
图7是关于现有技术中布线基板的制造方法，显示使Pd附着在表面已粗化的树脂绝缘层上的说明图。
图8是关于现有技术中布线基板的制造方法，显示将电解镀Cu层形成在由电镀阻止层露出的非电解镀Cu层上的说明图。
图9是关于现有技术中布线基板的制造方法，显示蚀刻去除覆盖至电镀阻止层上的非电解镀Cu层的说明图。
具体实施方式
实施例
参照附图说明本发明的实施例。
对本实施例的布线基板1，在图1示出主面2侧的局部放大断面图。此种布线基板1形成为具有主面2及未图示的背面的略呈矩形的板状，在其中心具备有板状核心基板5，是由在玻璃纤维布中浸渍环氧树脂的复合材料所形成。并且在其两面上分别积层有由环氧树脂等所形成的第1树脂绝缘层7。另外，在其上积层有由相同环氧树脂等所形成的第2树脂绝缘层9。再者，在第2树脂绝缘层9上积层有由环氧树脂等所形成的焊剂保护层(树脂绝缘层)11。第1树脂绝缘层7及第2树脂绝缘层9的表面分别被粗化到表面粗糙度Ra＝约0.45μm。因此，第1树脂绝缘层7与第2树脂绝缘层9、以及第2树脂绝缘层9与焊剂保护层11的粘结强度为高。
其中，在核心基板5上，在规定位置上形成多个贯通基板的通孔导体用贯通孔14，在该孔内周面上分别形成有略呈筒状的通孔导体15。而在各个通孔导体15内，充填有由环氧树脂等形成的略呈圆柱状的柱塞材料16。
在第1树脂绝缘层7中，在规定位置上形成多个贯通该层的连通(via)用贯通孔18，在各连通用贯通孔18中形成有略呈圆柱状的连通孔填充物19。
同样地，在第2树脂绝缘层9中，在规定位置上形成多个贯通该层的连通(via)用贯通孔22，在各连通用贯通孔2中形成有略呈圆柱状的连通孔填充物23。
此外，焊剂保护层11中，在规定位置上形成多个贯通该层的焊盘用开口25。
在核心基板5与第1树脂绝缘层7的两层之间，形成布线或焊盘等规定图形的第1导体层27，且与核心基板5的通孔导体15或第1树脂绝缘层7的连通孔填充物19连接。
此外，在第1树脂绝缘层7与第2树脂绝缘层9的两层之间，亦形成布线或焊盘等规定图形的第2导体层29，且与第1树脂绝缘层7的连通孔填充物19或第2树脂绝缘层9的连通孔填充部23连接。
此外，在第2树脂绝缘层9与焊剂保护层11的两层之间，亦形成布线或焊盘等的规定图形的第3导体层31，且与第2树脂绝缘层9的连通孔填充物23连接。另外，第3导体31的一部分的焊盘是为把IC芯片等电子元件安装在该布线基板1上，从焊剂保护层11的焊盘用开口25内而露出。而在此种焊盘表面上形成有防止氧化的镀Ni层，再在其上形成有镀Au层(未图示)。
第1、第2、第3导体层27、29、31的任一表面上均粗化成为表面粗糙度Ra＝约0.40μm的粗化面。因此，第1导体层27与第1树脂绝缘层7、第2导体层29与第2树脂绝缘层9、以及第3导体层31与焊剂保护层11的粘结强度都很高。
接着，对上述布线基板1的制造方法，参照附图进行说明。
首先，准备一块以现有方式在核心基板5上形成第1导体层27，又在其上面形成有第1树脂绝缘层7的基板。
具体而言，为准备一种在核心基板5的两面上贴有铜箔的两面敷铜的核心基板5，且在规定位置形成多个通孔导体用贯通孔14上。并且在核心基板5的两面的几乎整个面上形成电镀层的同时，在通孔导体用贯通孔14的内周面形成略呈筒状的通孔导体15。之后，于通孔导体15内充填形成由环氧树脂等所形成的柱塞材料16。之后，在上述电镀层上形成规定图形的蚀刻防蚀层，蚀刻去除从该防蚀层所露出的电镀层，在核心基板5上形成规定图形的第1导体层27。之后，粗化第1导体层27的表面。之后，在核心基板5与第1导体层27等之上，形成具有第1连通用贯通孔18的第1树脂绝缘层7。
接着，在树脂粗化工序中，如图2所示的上述基板41中的第1树脂绝缘层7的表面附近(在图1中为以一点划线圈选的部分)，将用过锰酸钾水溶液将第1树脂绝缘层7的表面与连通用贯通孔18的内周面(未图示)蚀刻粗化，达成表面粗糙度Ra为约0.45μm的粗化面。
具体而言，首先，用有机酸对基板41以约50℃处理约5分钟，进行脱脂。这是为去除附着在树脂绝缘层7表面的膜。且将基板41进行水洗。之后，以氢氧化钠将基板41在约80℃处理约15.3分钟。且再将基板41进行水洗。之后，以过锰酸钾与氢氧化钠将基板41在约80℃处理约10分钟。借此，在树脂绝缘层7的表面上形成凹凸，表面粗糙度Ra变成如上述约0.45μm。且再将基板41进行水洗。之后，以硫酸将基板41在约45℃还原处理约5分钟，进行中和。且再将基板41进行水洗、再进行中和。最后，使基板41在约80℃干燥约16.5分钟。
接着，在Pd附着工序中，在已粗化的第1树脂绝缘层7的表面上附着Pd 43，作为有助于形成后述的非电解Cu电镀层45的触媒金属。
接着，在非电解Cu电镀工序中，在第1树脂绝缘层7的表面及连通用贯通孔18内，形成有如图3中以粗线所示的厚度约0.70μm的非电解Cu电镀层45。
具体而言，首先，将基板41在约65℃作为验性调节器的氨基聚羧酸进行约5分钟处理。为使树脂绝缘层7的表面均匀。且将基板41进行水洗。之后，将基板41在约30℃，以过硫酸钠与硫酸进行约1分钟处理。以软蚀(soft etching)在连通用贯通孔18的底面所露出的Cu表面(第1导体层27的表面)。且再将基板41进行水洗。之后，将基板41在约30℃、以10％的硫酸洗净约1分钟。以去除在连通用贯通孔18的底面所露出的Cu表面(第1导体层27的表面)的污点。在此，所谓的除污，是指去除Cu表面的氧化膜及变色。且再将基板41进行水洗。之后，将基板41在约30℃进行约2分钟氧化钠处理。以调整基板41的表面。之后，将基板41在约25℃，以氯化钠、氯化亚锡、氯化钯进行约5分钟催化处理。以使基板41表面吸附胶体(colloid)粒子(Pd/Sn)。且再将基板41进行水洗。之后，将基板41在约25℃以氢硼氟酸进行约8分钟处理。以去除胶体表面层(Sn)。且再将基板41进行水洗。之后，将基板41在约45℃以EDTA-2Na、硫酸铜、甲醛、氢氧化钠进行约10分钟处理，而形成上述的非电解Cu电镀层45。此时，Cu将Pd作为触媒而析出。且再将基板41进行水洗。
接着，在干燥工序中，将已形成非电解Cu电镀层45的基板41，使其在热风下将基板温度设为80℃进行44分钟干燥。此外，干燥时间亦可为33分钟左右。在此种工序中，虽可完全地干燥基板41，然而因加热温度较低，故第1树脂绝缘层7与Pd 43及非电解Cu电镀层45的粘结强度并未怎么提高。
接着，在电镀阻止层形成工序中，在非电解Cu电镀层45上形成规定图形的电镀阻止层47(参照图3)。
具体而言，首先，将基板41在约80℃预热，之后，便以约110℃，约2米/分种的速度将干薄膜(电镀防蚀)贴附在基板41上。之后，使用规定图形的掩模将干薄膜进行曝光。曝光条件为，曝光110mJ/cm2、30mW/cm2。之后，以约1m/min的速度剥离PET。之后，将干薄膜以约25℃、用Na2CO3处理、显影。最后，使基板14接触空气而干燥。
接着，在电解Cu电镀工序中，如图3所示，于该基板41上实施电解Cu电镀，在形成连通孔充填物19(未图示)的同时，在第1树脂绝缘层7的非电解Cu铜电层45上形成电解Cu电镀层49。
具体而言，首先，将基板41在约65℃，以有机酸与1％硫酸铜进行约5分钟处理、脱脂。以去除表面的膜。且将基板41进行水洗。之后，将基板41在约30℃以10％的硫酸洗净约1分钟。以去除Cu表面的污点。且再将基板41进行水洗。之后，将基板41在约22℃，以硫酸铜、硫酸、氯等进行约60分钟处理，形成上述的电解电镀层49。且再将基板41进行水洗。最后，使基板41在约65℃干燥约9分钟。
接着，在电镀阻止层去除工序中去除电镀阻止层47(参照图4)。
具体而言，将基板41通过在约50℃，以氢氧化钠进行处理约1分40秒而剥离电镀阻止层47。且将基板41进行水洗。之后，使基板41接触空气而干燥。
接着，在蚀刻工序中，如图4所示，通过蚀刻而去除已露出的非电解Cu电镀层45(覆盖在电镀阻止层47的非电解镀Cu层45)，形成规定图形的第2导体层29。
具体而言，首先，将基板41以约25℃，以过硫酸钠与硫酸进行处理约2分钟，且蚀刻去除一面的所露出的非电解镀Cu层45。且将基板41进行水洗。之后，使基板41接触空气而干燥。之后，反转基板41，再度在25℃，以过硫酸钠与硫酸进行处理约2分钟，且蚀刻去除另一面的所露出的非电解镀Cu层。且将基板41进行水洗。之后，使基板41接触空气而干燥。
此时，在从第2导体层29露出的第1树脂绝缘层7的露出部上，残留有未完全蚀刻去除的Pd或Cu的金属残渣51。
由第一树脂层的Pd附着工序至该蚀刻工序为止的工序中的任何一种工序均将基板温度维持在约85℃以下的较低温度。因此，第1树脂绝缘层7与Pd 43及非电解Cu电镀层45的粘结强度并未怎么提高，故，非电解Cu电镀层45或Pd 43容易被蚀刻去除，残留在第1树脂绝缘层7的露出部上的金属残渣51较现有技术为少。
此外，在本实施例中，由非电解Cu电镀工序至蚀刻工序为止，即，导体形成工序则相当于非电解Cu电镀工序、干燥工序、电镀阻止层形成工序、电解Cu电镀工序、电镀阻止层去除工序、以及蚀刻工序。
接着，在氰处理工序中，将形成有第2导体层29基板41使用30g/l的***水溶液，以约28℃、进行洗净5分钟。借此而完全地去除附着在第1树脂绝缘层7露出部的Pd或Cu等金属残渣51。然而，与以现有的过锰酸处理的情况(参照图6)不同，第1树脂绝缘层7的表面粗糙度将不使受到破坏(参照图5)。之后，将基板41进行水洗。
之后，使该基板41在基板温度65℃、进行干燥约22分钟。且再度使用30g/l的***水溶液，在约28℃、洗净基板41约5分钟。如此，借由穿插在暂时干燥的工序中而以氰溶液进行洗净，与单以氰溶液进行长时间的洗净相比，可更确实地去除Pd或Cu等金属残渣51。此外，使用萤光显微镜，通过观察第1树脂绝缘层7的露出部而可容易地判断在氰处理工序后的金属残渣51的有无。之后，再将基板41进行水洗。且该基板41在基板温度65℃、进行约22分钟干燥。
此外，亦可把基板41干燥的温度设在80℃左右。
在本实施例中，由Pd附着工序至氰处理工序为止的任一种工序，均是将基板41保持在约85℃以下的较低温度来进行处理。从而，残留在第1树脂绝缘层7的露出部的金属残渣51是不那么牢固地附着在第1树脂绝缘层7上，因此，可借以该氰处理工序而确实地去除金属残渣51。借此，可确实地防止在第2导体层29上产生的短路或绝缘电阻减低的情况。
接着，在加热处理工序中，在150℃、对氰处理后的基板41加热120分钟。此外，该加热处理例如可以在约100℃加热约30分钟、亦可在约120℃加热约30分钟、更可在约150℃加热约120分钟。借此加强第1树脂绝缘层7与第2导体层29的非电解Cu电镀层45的粘结、以及加强第2导体层29的非电解Cu电镀层45与电解Cu电镀层49的粘结。此外，因该工序是在氰处理工序后进行的，因而在氰处理工序中，并没有难以去除残留在第1树脂绝缘层7的露出部上的金属残渣51的不良情况。
接着在导体粗化工序中，使用含有蟻酸的蚀刻液，将第2导体层29的表面蚀刻粗化成表面粗糙度Ra＝约0.40μm(参照图5)。借此，可提高第2导体层29与后述的第2树脂绝缘层9的粘结强度。
具体而言，是将基板41以约35℃、并以含有蟻酸的蚀刻液进行处理，粗化第2导体层29的表面。且将基板41进行水洗。之后，将基板41在约25℃、并以蟻酸进行处理。以去除污点。且再将基板41进行水洗。
在本实施例中，为借由上述加热处理工序而使第2导体层29软化(被改质)，因此，在该导体粗化工序中，可将第2导体层29的表面确实地粗化呈所希望的表面粗糙度。
之后，在防锈工序中对第2导体层29进行防锈处理。具体而言，将基板41在约25℃、并以甲醇进行处理，形成有机被覆膜。且将基板41进行水洗。之后，使基板41在约86.5℃进行干燥。
接着，在第2树脂绝缘层形成工序(上部树脂绝缘层形成工序)中，如图5所示，在第1树脂绝缘层7及第2导体层29上形成具有连通用贯通孔22(未图示)的第2树脂绝缘层9。
具体而言，是重叠由感光性环氧树脂等所形成的薄板状的未固化树脂，进行加热处理而使其半固化。之后，使用规定图形的掩模，对半固化树脂绝缘层进行曝光、显影，再经加热而固化，而形成具有连通用贯通孔22的第2树脂绝缘层9。
此时，第1树脂绝缘层7是被粗化至所希望的表面粗糙度(Ra＝0.45μm)，此外，第2导体29亦被粗化至所希望的表面粗糙度(Ra＝0.45μm)，因此，分别提高第1树脂绝缘层7与第2树脂绝缘层9的粘结强度、以及第2导体层29与第2树脂绝缘层9的粘结强度。
之后，按照在第1树脂绝缘层7上形成第2导体层29等的方法，在第2树脂绝缘层9上形成第2导体层31。亦即，依次进行树脂粗化工序、Pd附着工序、非电解Cu电镀工序、干燥工序、电镀阻止层形成工序、电解Cu电镀工序、电镀阻止层去除工序、蚀刻工序、氰处理工序、加热处理工序、导体粗化工序、以及防锈工序。
之后，在焊剂保护层形成工序(上部树脂绝缘层形成工序)中，在第2树脂绝缘层9及第3导体层31上，形成具有焊盘用开口25的焊剂保护层11。
具体而言，在第2树脂绝缘层9及第3导体层31上，形成半固化的焊剂保护层，使用对应于焊盘用开口25的规定图形掩模而进行曝光、显影。之后，再进行加热处理使其固化，形成具有焊盘用开口25的焊剂保护层11。
如此，在第2树脂绝缘层9上形成第3导体层31，再者，形成焊剂保护层11的各个工序，与前述在第1树脂绝缘层7上形成第2导体层29及第2树脂绝缘层9的各个工序相同，因此，在该等工序中，亦可获得相同的效果。
在形成焊剂保护层11后，在Ni-Au电镀工序中，为防止从焊剂保护层11露出的焊盘等的氧化，而形成Ni电镀层，再在其上形成Au电镀层。
如此而完成图1所示的布线基板1。此外，在从焊剂保护层11所露出的焊盘上，以焊接等方式立设管脚(pin)，或是亦可形成焊料焊盘。
上述中，虽将本发明就实施例进行说明，然，本发明并不限定于上述实施例，勿庸置言在不脱离其要旨的范围内而可以适当地进行变更。
例如，在上述实施例中，作为导体层形成工序，进行非电解Cu电镀工序、干燥工序、电镀阻止层形成工序、电解Cu电镀工序、电镀阻止层去除工序、以及蚀刻工序，而形成有第2、第3导体层29、31。亦即，借由所谓的半添加法(semi-additive process)而形成有第2、第3导体层29、31。
不过，除此以外的方法，亦可借由例如移除法(subtractive process)来形成第2、第3导体层29、31。适用于移除法的情况，作为导体层形成工序在进行非电解Cu电镀工序，干燥工序后，再进行电解Cu电镀工序。之后，形成蚀刻防蚀层(蚀刻防蚀层形成工序)，蚀刻去除从该阻止层所露出的电解Cu电镀层及其下的非电解Cu电镀层而形成第2或第3导体层29、31(蚀刻工序)，之后，亦可去除蚀刻防蚀层(蚀刻防蚀层去除工序)。

Claims (7)

1.一种布线基板的制造方法，该基板具备有：树脂绝缘层；形成于该树脂绝缘层上的呈规定图形的导体层；以及积层在上述树脂绝缘层及导体层上的上部树脂绝缘层，
该方法包括：
导体层形成工序，在上述树脂绝缘层上通过依次进行非电解镀Cu及电解镀Cu而形成上述导体层，在形成所述导体之前，所述树脂绝缘层的表面被粗化成具有预定表面粗糙度并且附着有钯；
氰处理工序，将形成了上述导体层的基板使用氰溶液进行洗净，在上述氰处理工序中，利用氰溶液多次清洗基板，同时在所述清洗步骤之间进行干燥基板的步骤；以及
上述树脂绝缘层形成工序，在已经过上述氰处理的基板中，于上述树脂绝缘层及导体层上，形成上部树脂绝缘层。
2.如权利要求1所述的布线基板的制造方法，其中由前述导体层形成工序至前述氰处理工序，将基板温度维持在85℃以下。
3.如权利要求1或2所述的布线基板的制造方法，其中具备有在前述氰处理工序后、在前述上部树脂绝缘层形成工序前，将已经过上述氰处理的基板加热至超过85℃的温度的加热处理工序。
4.如权利要求3所述的布线基板的制造方法，其中具备有在前述加热处理工序后，前述上部树脂绝缘层形成工序前，粗化前述导体层的表面的导体粗化工序。
5.一种布线基板的制造方法，该基板具备有：树脂绝缘层；形成于该树脂绝缘层上的呈规定图形的导体层；以及积层在上述树脂绝缘层及导体层上的上部树脂绝缘层，
该方法包括：
非电解镀Cu工序，通过非电解镀Cu在基板的上述树脂绝缘层上形成非电解镀Cu层，在形成非电解镀Cu层之前，所述树脂绝缘层的表面被粗化成具有预定表面粗糙度并且附着有钯；
干燥工序，将已形成有上述非电解镀Cu层的基板在85℃以下的温度干燥；
电镀阻止层形成工序，在上述干燥工序后，在上述非电解镀Cu层上形成规定图形的电镀阻止层；
电解镀Cu工序，在从上述电镀阻止层所露出的上述非电解镀Cu层上，形成电解镀Cu层；
电镀阻止层去除工序，在上述电解镀Cu工序后，去除上述电镀阻止层；
蚀刻工序，蚀刻去除覆盖于上述电镀阻止层的上述非电解镀Cu层，而形成上述导体层；
氰处理工序，使用氰溶液来洗净已形成上述导体层的基板，其中在上述氰处理工序之中，利用氰溶液多次清洗基板，同时在所述清洗步骤之间进行干燥基板的步骤；以及
上部树脂绝缘层形成工序，已经过上述氰处理的基板中，在上述树脂绝缘层及导体层上形成上部树脂绝缘层。
6.如权利要求5所述的布线基板的制造方法，其中具备有在前述氰处理工序后、在前述上部树脂绝缘层形成工序前，将已经过上述氰处理的基板加热至超过85℃的温度的加热处理工序。
7.如权利要求6所述的布线基板的制造方法，其中具备有在前述加热处理工序后、前述上部树脂绝缘层形成工序前，粗化前述导体层的表面的导体粗化工序。
CNB021244278A 2001-06-27 2002-06-26 布线基板的制造方法 Expired - Fee Related CN1264391C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001195110 2001-06-27
JP195110/2001 2001-06-27

Publications (2)

Publication Number Publication Date
CN1407847A CN1407847A (zh) 2003-04-02
CN1264391C true CN1264391C (zh) 2006-07-12

Family

ID=19033143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021244278A Expired - Fee Related CN1264391C (zh) 2001-06-27 2002-06-26 布线基板的制造方法

Country Status (3)

Country Link
US (1) US6742250B2 (zh)
CN (1) CN1264391C (zh)
TW (1) TW532052B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7291380B2 (en) * 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
KR101051015B1 (ko) * 2004-10-28 2011-07-21 삼성전자주식회사 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널
US9058975B2 (en) * 2006-06-09 2015-06-16 Lam Research Corporation Cleaning solution formulations for substrates
US7772128B2 (en) * 2006-06-09 2010-08-10 Lam Research Corporation Semiconductor system with surface modification
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
CN101510515B (zh) * 2008-12-24 2012-09-05 威盛电子股份有限公司 线路板及其制作方法及芯片封装结构
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
TWI385770B (zh) * 2009-05-27 2013-02-11 Unimicron Technology Corp 封裝基板及其製法
JPWO2011061969A1 (ja) * 2009-11-18 2013-04-04 株式会社フジクラ 部分多層配線基板及びその製造方法
KR101167387B1 (ko) * 2010-02-12 2012-07-19 삼성전기주식회사 기판제조장치 및 제조방법
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
TW201316461A (zh) * 2011-10-05 2013-04-16 Cctled Technology Group 陶瓷基板的加工方法
DE102012213917A1 (de) * 2012-08-06 2014-02-20 Robert Bosch Gmbh Bauelemente-Ummantelung für ein Elektronikmodul
KR101627134B1 (ko) * 2014-09-23 2016-06-03 삼성전기주식회사 공통 모드 필터
JP6710053B2 (ja) * 2016-01-26 2020-06-17 日本メクトロン株式会社 フレキシブルプリント基板およびフレキシブルプリント基板の製造方法
EP3364730B1 (en) * 2016-12-05 2020-10-21 Mitsubishi Electric Corporation Method for manufacturing printed wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832563A (en) * 1996-05-28 1998-11-10 Simpson; Ronald Keith Forearm assistant device
JPH1086433A (ja) * 1996-09-12 1998-04-07 Brother Ind Ltd 電極体の製造方法
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
JP3688889B2 (ja) 1998-04-23 2005-08-31 京セラ株式会社 配線基板の製造方法
JP2000059009A (ja) 1998-08-13 2000-02-25 Nec Corp プリント配線板の製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating

Also Published As

Publication number Publication date
TW532052B (en) 2003-05-11
CN1407847A (zh) 2003-04-02
US6742250B2 (en) 2004-06-01
US20030000083A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
CN1264391C (zh) 布线基板的制造方法
TW201021635A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
TWI394508B (zh) Multi-layer printed wiring board and multi-layer printed wiring board manufacturing method
KR100328807B1 (ko) 제조비용이 저렴하고 충분한 접착 강도가 수득될 수 있는 수지구조물 및 이의 제조 방법
CN1812696A (zh) 制造印刷电路板的方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1110072C (zh) 半导体器件的凸出电极形成方法
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
EP1942523A1 (en) Semiconductor chip and semiconductor chip manufacturing method
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
CN1439174A (zh) 具有电镀电阻器的印刷电路板的制造方法
JP5293185B2 (ja) 電子部品の製造方法
CN1302531A (zh) 双面印制电路板或三层以上多层印刷电路板的制造方法
TW201616927A (zh) 印刷配線板及其製造方法
CN1666327A (zh) 挠性配线基板及其制造方法
JP4475875B2 (ja) プリント配線板
TWI595811B (zh) 印刷電路板及其製造方法
JP5083908B2 (ja) 配線基板の製造方法
KR100688755B1 (ko) Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판
JP2010103520A (ja) 半導体素子搭載用パッケージ基板とその製造方法
JP2010103517A (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
JP2008192938A (ja) 配線基板、実装構造体および配線基板の製造方法
JP2021114550A (ja) 配線基板の製造方法
CN1781348A (zh) 印刷电路板,制造方法及电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20170626