CN1249649C - 配线基板及其制造方法 - Google Patents

配线基板及其制造方法 Download PDF

Info

Publication number
CN1249649C
CN1249649C CNB031248888A CN03124888A CN1249649C CN 1249649 C CN1249649 C CN 1249649C CN B031248888 A CNB031248888 A CN B031248888A CN 03124888 A CN03124888 A CN 03124888A CN 1249649 C CN1249649 C CN 1249649C
Authority
CN
China
Prior art keywords
hole
continuous
substrate
wiring
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031248888A
Other languages
English (en)
Other versions
CN1497506A (zh
Inventor
今井元
杉本修
冈田胜博
小笠原功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1497506A publication Critical patent/CN1497506A/zh
Application granted granted Critical
Publication of CN1249649C publication Critical patent/CN1249649C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种配线基板，本发明的配线基板具有：在基板周边部形成的短路环(SR)、在同一平面内对SR独立的独立配线图形(例如栅极端子)、与独立配线图形最接近并在同一平面内与SR连接的连续配线图形(例如辅助容量干线)、覆盖独立配线图形和连续配线图形的绝缘膜。绝缘膜具有通到独立配线图形的第一通孔和通到连续配线图形的第二通孔。

Description

配线基板及其制造方法
技术领域
本发明涉及配线基板及其制造方法。本发明的配线基板能适用于液晶显示装置、有机或无机EL(场致发光)显示装置、等离子显示装置、电致彩色发光显示装置等。
背景技术
用于液晶显示装置等的TFT(薄膜晶体管)基板上以防止制造TFT基板时的静电破坏(Electrostatic discharge、以下称「ESD」)为目的在基板周边部设有被称为短路环(SR)的环状导体图形。栅极母线、辅助容量线、源极母线、预备配线等连接在SR上。SR一般在面板组装后的划线工序和倒角工序中被除去(例如参照特开平8-234227号公报)。
图17是把TFT基板制造工序中形成源极母线用的导电膜(后面也称源极膜)在基板整体上层合的状态模式表示的平面图，图18是图17中D-D’线的剖面图。在基板上形成有沿行方向延伸的多个栅极母线GL、和对栅极母线GL平行延伸的多个辅助容量线Cs、和为了把IC芯片与栅极母线GL导通用的栅极端子GT。引绕配线在空间上有困难时则需要例如如图17所示介于栅极母线GL与栅极端子GT之间配置连接多个辅助容量线Cs的辅助容量干线CsT，这样就存在了与SR连接的栅极金属配线(例如辅助容量干线CsT、栅极母线GL、预备配线)、和与SR不连接的栅极金属小岛(例如COG(Chip On Glass)栅极端子、COG源极端子)。
在IC芯片的安装区域AA上形成有供给IC芯片电源电压用的端子VT和向IC芯片输入驱动信号用的配线(未图示)。在这些配线图形上顺次把栅极绝缘膜GI和源极膜SF成膜。
栅极绝缘膜GI在栅极母线GL和栅极端子GT的各端部附近区域具有通孔GO。在源极膜SF成膜以前的工序中，通过剥离带电等使栅极金属小岛上带电的电荷，在源极膜SF成膜的时刻，通过通孔GO流向与SR连接的配线。即，通过使栅极金属小岛上带电的电荷逃向SR而基板上的配线成为等电位。在栅极端子GT和IC芯片的安装区域AA重叠的区域内也在栅极绝缘膜GI上形成有通孔GO。
源极膜SF成膜后进行布图，形成连接源极母线SL和栅极母线GL以及栅极端子GT的连接图形CP。图19是模式表示源极膜布图状态的平面图。
发明内容
但从栅极金属小岛的通孔GO到栅极金属配线的距离短于从栅极小岛的通孔GO到栅极金属配线的通孔GO的距离时，例如从栅极端子GT的通孔GO到辅助容量干线CsT的距离a也短于从栅极端子GT的通孔GO到栅极母线GL的通孔GO的距离b时则发生ESD。图20是表示发生ESD的剖面图。基板整个面成为等电位前，在源极膜SF成膜的瞬间由剥离带电等使栅极小岛和栅极金属配线处产生的电位差(电荷)穿过距栅极小岛最近的栅极金属配线部而发生ESD。
图21是表示发生ESD处所的平面图。如图21所示在连接栅极母线GL和栅极端子GT的连接图形CP的形成区域发生ESD时，栅极母线GL和辅助容量线Cs产生漏损，成为产品不合格。
本发明的目的在于减少由ESD引起的产品不良，换言之就是谋求提高成品率、降低制造成本、提高产量。
本发明例如在TFT的一部分是小岛结构时，在配置于小岛附近的短路环上的绝缘膜上开接触窗，然后使用被成膜的膜使小岛产生的电荷(电位差)流向短路环。这样能防止静电破坏。
即使不能做接触窗时也能在小岛图形周围不影响最终产品等级的地方配置配线图形以ESD有选择地发生。从而能达到提高成品率、降低制造成本、提高产量。
本发明第一内容的配线基板具有：短路环，形成在基板的周边部；独立配线图形，在同一平面上对所述短路环独立；连续配线图形，在同一平面上与所述独立配线图形最接近并与所述短路环连接；绝缘膜，覆盖所述独立配线图形和所述连续配线图形，其中，所述绝缘膜具有通到所述独立配线图形的第一通孔和通到所述连续配线图形的第二通孔。
从所述第一通孔到所述连续配线图形的距离最好长于连接所述第一通孔和所述第二通孔的假想线上的从所述第二通孔到所述连续配线图形的距离。在此，从第一或第二通孔到连续配线图形的距离是指绝缘膜表面上的从第一或第二通孔的开口端部到连续配线图形端部的最短距离。本说明书中的距离是指平面上的距离。
本发明第二内容的配线基板具有：短路环，形成在基板的周边部；独立配线图形，在同一平面上对所述短路环独立；第一连续配线图形，在同一平面上与所述短路环连接；第二连续配线图形，介于所述独立配线图形和所述第一连续配线图形之间并在同一平面上与所述短路环连接；绝缘膜，覆盖所述独立配线图形、所述第一和第二连续配线图形，其中，所述绝缘膜具有通到所述独立配线图形的第一通孔、和通到所述第一连续配线图形的第二通孔、和通到所述第二连续配线图形的第三通孔，所述独立配线图形和所述第一连续配线图形利用跨越所述第二连续配线图形的连接图形通过所述第一通孔和所述第二通孔而电连接，所述第三通孔形成在所述连接图形形成区域以外的区域。
本发明第三内容的配线基板具有：短路环，形成在基板的周边部；独立配线图形，在同一平面上对所述短路环独立；第一连续配线图形，在同一平面上与所述短路环连接；第二连续配线图形，介于所述独立配线图形和所述第一连续配线图形之间并在同一平面上与所述短路环连接；绝缘膜，覆盖所述独立配线图形、所述第一和第二连续配线图形，其中，所述绝缘膜具有通到所述独立配线图形的第一通孔、和通到所述第一连续配线图形的第二通孔，所述独立配线图形和所述第一连续配线图形利用跨越所述第二连续配线图形的连接图形，通过所述第一通孔和所述第二通孔而电连接，所述第二连续配线图形在所述连接图形形成区域以外的区域具有在与所述短路环同一平面上向所述独立配线图形一侧突出的凸状部，从所述第一通孔到所述连接图形形成区域内的所述第二连续配线图形的距离长于从所述第一通孔到所述凸状部的距离。
本发明第三内容的配线基板中所述绝缘膜最好在形成所述凸状部的区域内具有通到所述凸状部的第三通孔。这时，从所述第一通孔到所述连接图形形成区域内的所述第二连续配线图形的距离最好长于从所述第一通孔到所述第三通孔的距离。
本发明第三内容的配线基板中所述连接图形通过所述第三通孔与所述凸状部电连接，所述凸状部也可对所述第二连续配线图形独立。
本发明第二内容的配线基板中，从所述第一通孔到所述第二连续配线图形的距离最好长于连接所述第一通孔和所述第三通孔的假想线上的从所述第三通孔到所述第二连续配线图形的距离。另外，本发明第三内容的配线基板，所述绝缘膜在所述凸状部的形成区域内，具有通到所述凸状部的第三通孔的情况下，从所述第一通孔到所述第二连续配线图形的距离最好长于连接所述第一通孔和所述第三通孔的假想线上的从所述第三通孔到所述第二连续配线图形的距离。
本发明的显示装置使用本发明的配线基板而形成。
本发明第一内容的制造方法是本发明第二或第三内容制造配线基板的方法，具有：在所述绝缘膜上形成所述第一通孔和所述第二通孔的工序；在所述基板上形成导电膜的工序；对所述导电膜布图，形成所述连接图形的工序。
本发明第二内容的制造方法是在本发明第三内容的配线基板中所述绝缘膜在所述凸状部的形成区域内具有通到所述凸状部的第三通孔、所述连接图形通过所述第三通孔与所述凸状部电连接、所述凸状部对所述第二连续配线图形独立，其中，具有：在所述绝缘膜上形成所述第一通孔、所述第二通孔和所述第三通孔的工序；在所述基板上形成导电膜的工序；对所述导电膜布图，形成所述连接图形的工序；把所述凸状部与所述第二连续配线图形的连接部分切断的工序。
附图说明
图1是为说明实施例1配线基板用的模式平面图；
图2是图1中II-II线的剖面图；
图3是为说明实施例2配线基板用的模式平面图；
图4是图3中IV-IV线的剖面图；
图5是为说明实施例3配线基板用的模式平面图；
图6是图5中VI-VI线的剖面图；
图7是为说明实施例4配线基板用的模式平面图；
图8是为说明实施例5配线基板用的模式平面图；
图9是表示通过连接图形CP使栅极绝缘膜GI和辅助容量干线CsT为漏泄状态的平面图；
图10是把本发明一实施例配线基板的整体模式表示的平面图；
图11A、11B、11C分别是各制造工序的图10中的A-A’线剖面图、B-B’线剖面图、C-C’线剖面图；
图12是模式地表示制造工序1配线基板的平面图；
图13是模式地表示制造工序2配线基板的平面图；
图14是模式地表示制造工序3配线基板的平面图；
图15是模式地表示制造工序4配线基板的平面图；
图16是模式地表示制造工序5配线基板的平面图；
图17是模式地表示TFT基板制造工序中把源极膜层合在基板整个面上状态的平面图；
图18是图17中的D-D’线剖面图；
图19是把源极膜布图状态模式表示的平面图；
图20是表示发生ESD的剖面图；
图21是表示发生ESD处所的平面图；
图22是表示距离1比距离2短时发生ESD的模式平面图。
具体实施方式
下面边参照附图边说明本发明的实施例。
(实施例1)
实施例1的配线基板是本发明第一内容配线基板的实施例。图1是为说明实施例1配线基板用的模式平面图，图2是图1中II-II线的剖面图。
本实施例的配线基板具有：SR(未图示)，形成在基板的周边部；栅极端子GT，在同一平面内对SR独立；辅助容量干线CsT，与栅极端子GT最接近并在同一平面内与SR连接；栅极绝缘膜GI，覆盖栅极端子GT和辅助容量干线CsT。栅极绝缘膜GI上形成有通到栅极端子GT的第一通孔GO1、和通到辅助容量干线CsT的第二通孔GO2。
由于与从周围电孤立的栅极端子GT最接近的辅助容量干线CsT上的栅极绝缘膜GI开口，所以在源极膜SF成膜的瞬间，积蓄在栅极端子GT上的电荷通过第一通孔GO1和第二通孔GO2移动到与SR连接的辅助容量干线CsT上。这样能防止发生ESD。
从第一通孔GO1到辅助容量干线CsT的距离1最好长于在连接第一通孔GO1和第二通孔GO2假想线上的从第二通孔GO2到辅助容量干线CsT的距离2。把源极膜SF用喷镀法和CVD(Chemical VaporDeposition化学蒸镀沉积)法成膜时，在连接第一通孔GO1和第二通孔GO2假想线的大致中间点上，把通过第一通孔GO1和第二通孔GO2的栅极端子GT与辅助容量干线CsT电连接。
本实施例中从第一通孔GO1到辅助容量干线CsT的距离1，严格地说，是从通过第一通孔GO1露出的栅极端子GT面的边缘到辅助容量干线CsT边缘的最短距离。同样地，从第二通孔GO2到辅助容量干线CsT的距离2是指从通过第二通孔GO2露出的辅助容量干线CsT面的边缘到辅助容量干线CsT边缘的最短距离。
图22是表示距离1比距离2短时发生ESD的模式平面图。距离1比距离2短时，栅极端子GT上带电的电荷在通过第一通孔GO1和第二通孔GO2把栅极端子GT与辅助容量线电连接之前，就穿过距第一通孔GO1近的辅助容量干线CsT的端部(边缘)发生ESD。距离1比距离2长时，栅极端子GT上带电的电荷在穿过辅助容量干线CsT的边缘前，就由于通过第一通孔GO1和第二通孔GO2把栅极端子GT与辅助容量线电连接，而通过第二通孔GO2移动到辅助容量干线CsT上。因此通过把距离1设定得比距离2长，能更可靠地防止发生ESD。
(实施例2)
实施例2的配线基板是本发明第二内容配线基板的实施例。图3是为说明实施例2配线基板用的模式平面图，图4是图3中IV-IV线的剖面图。
本实施例的配线基板具有：SR(未图示)，形成在基板的周边部；栅极端子GT，在同一平面内对SR独立；栅极母线GL，在同一平面内与SR连接；辅助容量干线CsT，介于栅极端子GT与栅极母线GL之间并在同一平面内与SR连接；栅极绝缘膜GI，覆盖栅极端子GT、栅极母线GL和辅助容量干线CsT。栅极绝缘膜GI上形成有通到栅极端子GT的第一通孔GO1、通到栅极母线GL的第二通孔GO2、和通到辅助容量干线CsT的第三通孔GO3。
栅极端子GT和栅极母线GL利用跨越辅助容量干线CsT的连接图形CP通过第一通孔GO1和第二通孔GO2电连接。第三通孔GO3形成在连接图形的CP形成区域以外的区域。
由于与从周围电孤立的栅极端子GT最接近的辅助容量干线CsT上的栅极绝缘膜GI开口，所以在源极膜SF成膜的瞬间、积蓄在栅极端子GT上的电荷通过第一通孔GO1和第三通孔GO3移动到与SR连接的辅助容量干线CsT上。这样能防止发生ESD。第三通孔GO3形成在连接图形的CP形成区域以外的区域。换言之，在第三通孔GO3的区域形成的源极膜SF在用照相平板印刷法形成连接图形CP时就被除去。因此能避免栅极母线GL与辅助容量干线CsT的漏泄。
从第一通孔GO1到辅助容量干线CsT的距离1最好长于在连接第一通孔GO1和第三通孔GO3假想线上的从第三通孔GO3到辅助容量干线CsT的距离2。这样能更可靠防止发生ESD。
在本实施例中，连接第一通孔GO1和第三通孔GO3的假想线是指从通过第一通孔GO1露出的栅极端子GT面的边缘到由第三通孔GO3露出的辅助容量干线CsT面的边缘的距离最短的假想线。从第一通孔GO1到辅助容量干线CsT的距离1是在该假想线上从通过第一通孔GO1露出的栅极端子GT面的边缘到辅助容量干线CsT边缘的距离。同样地从第三通孔GO3到辅助容量干线CsT的距离2是在该假想线上从由第三通孔GO3露出的辅助容量干线CsT面的边缘到辅助容量干线CsT边缘的距离。
(实施例3)
实施例3的配线基板是本发明第三内容配线基板的实施例。图5是为说明实施例3配线基板用的模式平面图，图6是图5中VI-VI线的剖面图。
本实施例的配线基板具有：SR(未图示)，形成在基板的周边部；栅极端子GT，在同一平面内对SR独立；栅极母线GL，在同一平面内与SR连接；辅助容量干线CsT，介于栅极端子GT与栅极母线GL之间并在同一平面内与SR连接；栅极绝缘膜GI，覆盖栅极端子GT、栅极母线GL和辅助容量干线CsT。栅极绝缘膜GI上形成有通到栅极端子GT的第一通孔GO1、和通到栅极母线GL的第二通孔GO2。
栅极端子GT和栅极母线GL利用跨越辅助容量干线CsT的连接图形CP，通过第一通孔GO1和第二通孔GO2电连接。辅助容量干线CsT在连接图形的CP形成区域以外的区域，在与SR的同一平面内具有向栅极端子GT一侧突出的凸状部CN。从第一通孔GO1到连接图形的CP形成区域内的辅助容量干线CsT的距离3长于从第一通孔GO1到凸状部CN的距离4。
基板整个面成为等电位前在源极膜SF成膜的瞬间，由于剥离带电等在与栅极端子GT和SR连接的配线间产生的电位差(电荷)从与SR连接的最近的配线部，即辅助容量干线CsT向突出的凸状部CN穿过，发生ESD(参照图6)。
凸状部CN的图形形成在连接图形的CP形成区域以外的区域。因此栅极母线GL和辅助容量干线CsT能通过ESD避免漏泄，能提高最终产品的成品率。
本实施例中从第一通孔GO1到连接图形的CP形成区域内的辅助容量干线CsT的距离3，严格地说，是从通过第一通孔GO1露出的栅极端子GT面的边缘到连接图形的CP形成区域内的辅助容量干线CsT边缘的最短距离。同样地从第一通孔GO1到凸状部CN的距离4是从通过第一通孔GO1露出的栅极端子GT面的边缘到凸状部CN边缘的最短距离。
(实施例4)
实施例4的配线基板是实施例3的变形例。图7是为说明实施例4配线基板用的模式平面图。
在本实施例的配线基板中，栅极绝缘膜GI在凸状部CN的形成区域内具有通到凸状部CN的第三通孔GO3。栅极端子GT上产生的电荷想穿过距栅极端子GT最近的凸状部CN。凸状部CN上的栅极绝缘膜GI上形成第三通孔GO3时，发生ESD时的电阻比通过第三通孔GO3向凸状部CN穿过时的电阻大得多，所以电荷向电阻低的方面穿过。即栅极端子GT上产生的电荷通过第三通孔GO3向凸状部CN穿过。因此通过形成第三通孔GO3能抑制发生ESD。
从第一通孔GO1到凸状部CN的距离1最好长于在连接第一通孔GO1和第三通孔GO3假想线上的从第三通孔GO3到凸状部CN的距离2。这样能更可靠防止发生ESD。
本实施例中连接第一通孔GO1和第三通孔GO3的假想线是指从通过第一通孔GO1露出的栅极端子GT面的边缘到通过第三通孔GO3露出的凸状部CN面的边缘的距离最短的假想线。从第一通孔GO1到凸状部CN的距离1是在该假想线上从通过第一通孔GO1露出的栅极端子GT面的边缘到凸状部CN边缘的距离。同样地从第三通孔GO3到凸状部CN的距离2是在该假想线上从通过第三通孔GO3露出的凸状部CN面的边缘到凸状部CN边缘的距离。
(实施例5)
实施例5的配线基板是实施例4的变形例。图8是为说明实施例5配线基板用的模式平面图。如图8所示从第一通孔GO1到连接图形的CP形成区域内的辅助容量干线CsT的距离3长于从第一通孔GO1到第三通孔GO3距离5。这样能更可靠抑制在连接图形CP的形成区域内发生ESD。
本实施例中从第一通孔GO1到第三通孔GO3距离5是指从由第一通孔GO1露出的栅极端子GT面的边缘到由第三通孔GO3露出的凸状部CN面的边缘的最短距离。
在把源极膜SF成膜、进行布图时由灰尘(异物)的原因有可能产生在本来不需要的区域也留下图形膜的残留膜和图形损毁等。本实施例的配线基板中有可能由灰尘引起的残留膜和图形损毁等原因连接图形CP意外地通过第三通孔GO3与凸状部CN电连接，栅极端子GT与辅助容量干线CsT有可能漏泄。图9是表示通过连接图形CP的栅极端子GT与辅助容量干线CsT漏泄状态的平面图。图9所示的配线基板中由灰尘引起的残留膜等原因，而连接图形CP被以歪斜的平面形状布图、通过第三通孔GO3与凸状部CN电连接。这样栅极端子GT与辅助容量干线CsT通过连接第一通孔GO1和第三通孔GO3的连接图形CP漏泄。
这种异常的配线基板能在检查工序等发现。被发现异常的配线基板通过进行修理工序能解决漏泄的问题。具体说就是通过把凸状部CN与辅助容量干线CsT的连接部分P切断，使凸状部CN对辅助容量干线CsT独立，所以能避免栅极端子GT与辅助容量干线CsT的信号漏泄。连接部分P的切断能通过使用激光和离子束等能量束等的方法来实现。从辅助容量干线CsT突出的凸状部CN的连接部分P最好做得细些、以便在后面的修正工序中用激光等切断。例如把连接部分P的宽度做成3～20μm、最好是5～10μm左右。
(实施例)
图10是模式地表示本发明一实施例配线基板整体的平面图。本实施例的配线基板具有有源区域部I、栅极端子部II、源极端子部III。
本实施例的配线基板具有：SR，形成在基板的周边部；栅极端子GT和源极端子ST，在同一平面内分别对SR独立；栅极母线GL和辅助容量线Cs，在同一平面内分别与SR连接。栅极母线GL和辅助容量线Cs成相互大致平行地在行方向延伸。连接多个辅助容量线Cs的辅助容量干线CsT在栅极母线GL和栅极端子GT之间在列方向延伸。在安装IC芯片的区域形成有供给IC芯片电源电压用的端子VT。
从辅助容量干线CsT突出的第一凸状部CN1介于列方向并列的两个栅极端子GT之间。另外，从辅助容量线Cs突出的第二凸状部CN2介于行方向并列的两个源极端子ST之间。栅极绝缘膜(未图示)层合在这些配线图形上。栅极绝缘膜上栅极端子GT与栅极母线GL的各端部近旁区域分别形成有第一通孔GO1和第二通孔GO2。栅极端子GT与栅极母线GL利用跨越辅助容量干线CsT的连接图形CP通过第一通孔GO1和第二通孔GO2电连接。同样地，在第一和第二凸状部CN1、CN2的各自区域内，第三通孔GO3分别形成在栅极绝缘膜上。
在列方向延伸的源极母线SL形成在栅极绝缘膜上。TFT形成在源极母线SL与栅极母线GL的交叉部近旁。像素电极PE形成在用源极母线SL与栅极母线GL隔开的区域，多个像素电极PE按矩阵状配置在有源区域部I。像素电极PE通过接触孔CH连接在TFT上。源极母线SL一侧的端部通过栅极绝缘膜与源极端子ST重叠。源极端子ST形成区域内的栅极绝缘膜上形成有第一通孔GO1。源极母线SL与源极端子ST通过栅极绝缘膜上形成的第一通孔GO1电连接。
下面边参照附图边说明本实施例配线基板的制造工序。图11A、11B、和11C分别是各制造工序的图10中A-A’线剖面图、B-B’线剖面图、C-C’线剖面图。图12～图16分别是模式地表示各制造工序中的配线基板的平面图。
[工序1]
在洗净了的玻璃基板等绝缘性基板上使用反应性溅镀装置把形成栅极母线等用的导电膜成膜。例如把TiN/Al/Ti(50/100/30nm)的导电膜成膜。通过光平板印刷工序把保护层布图、例如用反应离子蚀刻(RIE)方式的干腐蚀形成栅极母线等，用保护层剥离液等药液剥离保护层(参照图12)。如图12所示，把辅助容量干线CsT在行方向夹住地配置栅极端子GT与栅极母线GL。栅极母线GL、辅助容量干线CsT、辅助容量线Cs连接在SR上。
栅极端子GT和源极端子ST是不与SR连接的导电层、是所谓的小岛。本实施例把二个栅极端子GT配置在第一凸状部CN1很近的旁边，以在列方向夹住从辅助容量干线CsT突出的第一凸状部CN1。把二个源极端子ST配置在第二凸状部CN2很近的旁边，以在行方向夹住从辅助容量线Cs突出的第二凸状部CN2。用在后述的栅极绝缘膜GI上把形成后述的源极母线SL用的导电膜成膜、通过设在栅极绝缘膜GI上的第一通孔GO1把栅极端子GT和源极端子ST与SR电连接。
[工序2]
为了形成TFT半导体10、使用CVD装置把栅极绝缘膜(400nm)GI、和a-Si膜(150nm)及n+Si膜(40nm)连续成膜。涂布感光保护层，使用等离子蚀刻(PE)方式的干蚀刻器腐蚀n+Si/a-Si膜进行形成半导体的岛。然后用保护层剥离液等药液剥离形成岛的感光保护层(参照图13)。
[工序3]
涂布感光保护层、进行布图，在栅极母线GL、栅极端子GT、源极端子ST、第一及第二凸状部CN1、CN2各自区域内的感光保护层上形成开口。使用RIE方式的干蚀刻器腐蚀露出的栅极绝缘膜GI。然后用保护层剥离液等药液剥离感光保护层(参照图14)。通过在栅极绝缘膜GI上形成第一及第二通孔GO1、GO2能把栅极母线GL与栅极端子GT电连接。
如图14所示如果把从栅极端子GT的形成区域内的第一通孔GO1到第一凸状部CN1形成区域内的第三通孔GO3的距离定为α1，把从第一通孔GO1到辅助容量干线CsT的距离定为β1，则设定成距离β1比距离α1长。即设定成距离比β1/α1大于1。本实施例例如设定成距离比β1/α1是5左右。
同样地如果把从源极端子ST形成区域内的第一通孔GO1到第二凸状部CN2形成区域内的第三通孔GO3的距离定为α2，把从第一通孔GO1到辅助容量线Cs的距离定为β2，则设定成距离β2比距离α2长。
接着把源极金属膜SF成膜。玻璃基板以放入运送箱的状态运送到成膜装置。基板一片一片地从箱内用叉状或板状臂取出，放置在成膜前网状清洁机(干式洗净机、真空清洁机)的吸附载物台上接受成膜前洗净。洗净后机械手臂再次取出基板、基板被从吸附载物台上拿起。这时玻璃基板上产生剥离带电。但由拿起时玻璃的垂度和翘曲、载物台的形状、从载物台上拿起时升降销位置等的影响，按基板从载物台离开的时间在面内产生偏移。
剥离带电在与载物台接触着玻璃基板从载物台被剥离的瞬间发生，其电荷量依赖于接触面积。在从载物台离开的时间的偏移是指基板从载物台开始离开后到完全离开这期间，由基板与载物台的接触面积在变化。因此产生的电荷量在基板从载物台开始离开后到完全离开这期间在变化。所以玻璃基板在基板面内成以不均等电荷量带电的状态。
该不均等电荷量的带电由与SR连接的部分而电荷在玻璃面内被均匀化。但由于栅极端子GT和源极端子ST是所谓的小岛，所以电荷不能移动，在SR与栅极端子GT间以及SR与源极端子ST间分别产生电位差(电荷)。
在这种状态的玻璃基板上使用反应性溅镀装置等把导电膜成膜。例如把源极金属Al/Ti的二层成膜(100/50nm)。成膜时在第一层的Ti层成膜了的瞬间通过通孔GO1～GO3、栅极母线GL、栅极端子GT、源极端子ST和辅助容量干线CsT被电连接，基板整个面成为等电位。
从小岛形成区域内的通孔GO1到与SR连接的配线形成区域内的通孔GO3的距离α假想成比从通孔GO1到配线边缘的距离β长的情况下。具体说，距离α是从栅极端子GT形成区域内的第一通孔GO1到第一凸状部CN1形成区域内的第三通孔GO3的距离，以及从源极端子ST形成区域内的第一通孔GO1到第二凸状部CN2形成区域内的第三通孔GO3的距离。距离β是从栅极端子GT形成区域内的第一通孔GO1到辅助容量干线CsT边缘的距离，以及从源极端子ST形成区域内的第一通孔GO1到辅助容量线Cs边缘的距离。距离α比距离β长时，在辅助容量干线CsT和辅助容量线Cs的形成区域内没有通孔或通孔位于距辅助容量干线CsT和辅助容量线Cs的边缘远的位置时，则在导电膜成膜的瞬间积存在栅极端子GT(小岛部)上的电荷破坏栅极绝缘膜GI、向被绝缘膜覆盖的配线(辅助容量干线CsT和辅助容量线Cs)边缘放电。
根据本实施例，积存在栅极端子GT上的电荷通过最近的第一凸状部CN1的第三通孔GO3从辅助容量干线CsT向SR流动。同样地积存在源极端子ST上的电荷通过最近的第二凸状部CN2的第三通孔GO3从辅助容量线Cs向SR流动。因此在导电膜成膜的瞬间基板整个面是等电位，所以不发生静电破坏(ESD)。
[工序4]
把源极Ti膜和源极Al膜依次成膜，形成源极膜SF。然后涂布感光保护层。使用磷酸/硝酸/醋酸等腐蚀剂腐蚀源极·漏极Al膜。也可以通过干腐蚀源极AL/源极Ti膜来连续腐蚀。
这样把形成岛的TFT部用PE方式的干蚀刻器腐蚀、形成沟道。也可在通过干腐蚀AL/Ti膜而连续腐蚀时也连续腐蚀沟道。
形成通路的同时连接栅极母线GL和栅极端子GT的连接图形CP被形成。通过栅极绝缘膜上形成的第一通孔GO1、与源极端子ST连接的源极母线SL被形成。使用保护层剥离液等药液把源极·漏极形成感光保护层剥离(参照图15)。
[工序5]
作为第一层间绝缘膜把TFT保护SiN膜20(200nm)用CVD装置成膜后，作为第二层间绝缘膜涂布有机树脂膜30。作为有机树脂膜30与苯酚酚醛树脂等感光保护层同样地是加入了感光剂的丙烯基和聚酰亚胺树脂等，使用能曝光·显影的树脂等。有机树脂膜30是作为层间绝缘膜使用的，所以具有在以后的像素电极形成工序中剥离保护层时不被剥离的性质。该性质与感光保护层不同。
把有机树脂膜30作为掩膜，使用PE方式的干蚀刻器对漏极电极-像素电极的接触孔CH内的TFT保护SiN膜进行处理。通过接触孔CH把漏极电极与像素电极连接(参照图16)。但露出的漏极Al膜和像素电极金属ITO的欧姆电阻高，所以把漏极电极Al膜用磷酸/硝酸/醋酸等进行腐蚀处理，把源极膜SF的Ti层露出(参照图11C)。
[工序6]
使用Reactive喷镀装置把像素电极ITO成膜100nm、形成感光保护层。用氯化铁(FeCl3)等腐蚀形成像素电极PE。最后用保护层剥离液等药液把像素电极感光保护层剥离(参照图10)。
经过以上工序制造有源矩阵基板。该有源矩阵基板能在液晶显示装置、有机或无机EL(场致发光)显示装置、等离子显示装置、电致彩色发光显示装置等上使用。例如对使用有源矩阵基板制造液晶显示装置的情况进行简单说明。在有源矩阵基板和与它相对的相对基板上分别形成配向膜、进行摩擦处理。把有源矩阵基板和相对基板通过密封材料贴合，在两基板的间隙中填充液晶材料、组装液晶屏。然后在划线工序和倒角工序中把SR除去。在液晶屏的IC芯片区域安装COG的栅极驱动器和源极驱动器。
本实施例在TFT的一部分(栅极端子GT和源极端子ST)是小岛结构时，把与短路环连接的凸状部CN1、CN2配置在小岛附近，在凸状部CN1、CN2上的栅极绝缘膜GI上开第三通孔GO3。然后使用成膜的源极金属膜SF能使小岛上产生的电荷(电位差)流向凸状部CN1、CN2。这样能防止静电破坏。
根据本发明能减少由ESD引起的产品不良。因此能提高成品率、降低制造成本、谋求提高产量。

Claims (11)

1、一种配线基板，具有：短路环，形成在基板的周边部；独立配线图形，在同一平面独立于所述短路环；连续配线图形，在同一平面上与所述独立配线图形最接近并与所述短路环连续；绝缘膜，覆盖所述独立配线图形和所述连续配线图形，
其中，所述绝缘膜具有通到所述独立配线图形的第一通孔，和通到所述连续配线图形的第二通孔。
2、如权利要求1所述的配线基板，其中，从所述第一通孔到所述连续配线图形的距离长于连接所述第一通孔和所述第二通孔的假想线上的从所述第二通孔到所述连续配线图形的距离。
3、一种配线基板，具有：短路环，形成在基板的周边部；独立配线图形，在同一平面上独立于所述短路环；第一连续配线图形，在同一平面上与所述短路环连续；第二连续配线图形，介于所述独立配线图形和所述第一连续配线图形之间并在同一平面上与所述短路环连续；绝缘膜，覆盖所述独立配线图形、所述第一和第二连续配线图形，
其中，所述绝缘膜具有通到所述独立配线图形的第一通孔、和通到所述第一连续配线图形的第二通孔、和通到所述第二连续配线图形的第三通孔，
所述独立配线图形和所述第一连续配线图形利用跨越所述第二连续配线图形的连接图形通过所述第一通孔和所述第二通孔而电连接，
所述第三通孔形成在所述连接图形形成区域以外的区域。
4、一种配线基板，具有：短路环，形成在基板的周边部；独立配线图形，在同一平面上独立于所述短路环；第一连续配线图形，在同一平面上与所述短路环连续；第二连续配线图形，介于所述独立配线图形和所述第一连续配线图形之间并在同一平面上与所述短路环连续；绝缘膜，覆盖所述独立配线图形、所述第一和第二连续配线图形，
其中，所述绝缘膜具有通到所述独立配线图形的第一通孔、和通到所述第一连续配线图形的第二通孔，
所述独立配线图形和所述第一连续配线图形利用跨越所述第二连续配线图形的连接图形通过所述第一通孔和所述第二通孔而电连接，
所述第二连续配线图形在所述连接图形的形成区域以外的区域，具有在与所述短路环同一平面上向所述独立配线图形一侧突出的凸状部，
从所述第一通孔到所述连接图形的形成区域内的所述第二连续配线图形的距离长于从所述第一通孔到所述凸状部的距离。
5、如权利要求4所述的配线基板，其中，所述绝缘膜在所述凸状部的形成区域内具有通到所述凸状部的第三通孔。
6、如权利要求5所述的配线基板，其中，从所述第一通孔到所述连接图形的形成区域内的所述第二连续配线图形的距离长于从所述第一通孔到所述第三通孔的距离。
7、如权利要求5或6所述的配线基板，其中，所述连接图形通过所述第三通孔与所述凸状部电连接，所述凸状部独立于所述第二连续配线图形。
8、如权利要求3、5、6的任一项所述的配线基板，其中，从所述第一通孔到所述第二连续配线图形的距离长于连接所述第一通孔和所述第三通孔的假想线上的从所述第三通孔到所述第二连续配线图形的距离。
9、一种显示装置，其中，使用权利要求1～8的任一项所述的配线基板而形成。
10、一种配线基板的制造方法，是制造权利要求3～6的任一项所述配线基板的方法，其中，包括：
在所述绝缘膜上形成所述第一通孔和所述第二通孔的工序，
在所述基板上形成导电膜的工序，
对所述导电膜布图，形成所述连接图形的工序。
11、一种配线基板的制造方法，是制造权利要求7所述配线基板的方法，其中，包括：
在所述绝缘膜上形成所述第一通孔、所述第二通孔和所述第三通孔的工序，
在所述基板上形成导电膜的工序，
对所述导电膜布图，形成所述连接图形的工序，
把所述凸状部与所述第二连续配线图形的连接部分切断的工序。
CNB031248888A 2002-10-03 2003-09-29 配线基板及其制造方法 Expired - Fee Related CN1249649C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP291085/2002 2002-10-03
JP291085/02 2002-10-03
JP2002291085A JP4067090B2 (ja) 2002-10-03 2002-10-03 Ｔｆｔ基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN1497506A CN1497506A (zh) 2004-05-19
CN1249649C true CN1249649C (zh) 2006-04-05

Family

ID=32040674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031248888A Expired - Fee Related CN1249649C (zh) 2002-10-03 2003-09-29 配线基板及其制造方法

Country Status (4)

Country Link
US (1) US7405365B2 (zh)
JP (1) JP4067090B2 (zh)
KR (1) KR100562922B1 (zh)
CN (1) CN1249649C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956475A (zh) * 2013-01-25 2015-09-30 夏普株式会社 半导体装置
US10054831B2 (en) 2016-01-29 2018-08-21 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and fabrication method thereof, and display panel

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127319A1 (en) * 2003-12-10 2005-06-16 Sanyo Chemical Industries, Ltd. Electrolytic solution for an electrochemical capacitor and an electrochemical capacitor using the same
JP4216270B2 (ja) 2004-06-30 2009-01-28 三星エスディアイ株式会社 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
KR100563067B1 (ko) * 2004-06-30 2006-03-24 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
JP5159353B2 (ja) * 2008-02-08 2013-03-06 株式会社日立製作所 記憶システム、解除方法及び副側のストレージ装置
JP5306784B2 (ja) 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5662114B2 (ja) * 2010-11-17 2015-01-28 株式会社ジャパンディスプレイ 表示装置
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
JP7033282B2 (ja) * 2017-09-29 2022-03-10 スタンレー電気株式会社 電気化学光学装置
CN109283763B (zh) * 2018-11-16 2021-10-26 信利半导体有限公司 基板结构、显示面板及面板制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756184A (ja) * 1993-08-12 1995-03-03 Sharp Corp 表示装置
JPH08114815A (ja) 1994-10-18 1996-05-07 Sony Corp Ｔｆｔアクティブマトリクス液晶基板の製造方法
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
JP3072707B2 (ja) * 1995-10-31 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置及びその製造方法
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956475A (zh) * 2013-01-25 2015-09-30 夏普株式会社 半导体装置
CN104956475B (zh) * 2013-01-25 2017-08-29 夏普株式会社 半导体装置
US10054831B2 (en) 2016-01-29 2018-08-21 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and fabrication method thereof, and display panel

Also Published As

Publication number Publication date
US7405365B2 (en) 2008-07-29
JP4067090B2 (ja) 2008-03-26
CN1497506A (zh) 2004-05-19
KR100562922B1 (ko) 2006-03-22
KR20040031627A (ko) 2004-04-13
JP2004126276A (ja) 2004-04-22
US20040066637A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
CN1249649C (zh) 配线基板及其制造方法
US8497514B2 (en) Organic light emitting device and method of fabricating the same
EP3506380B1 (en) Top-emissive light-emitting diode display
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN1196378C (zh) 有机场致发光器件中的阴极接触结构
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1573453A (zh) 显示装置及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
US20120193629A1 (en) Array substrate and method for manufacturing the same
CN1897270A (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1501153A (zh) 薄膜晶体管阵列面板及其制造方法
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1613152A (zh) 薄膜晶体管阵列面板及其制造方法
CN1495876A (zh) 半导体器件的制造方法
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
EP2475009A2 (en) Organic light emitting display device and method for manufacturing the same
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
US11557643B2 (en) Display apparatus having a connecting electrode which crosses a bending area
CN104517972B (zh) 显示装置及其制造方法
CN101060162A (zh) 有机薄膜晶体管及其制造方法和显示器件
WO2021003767A1 (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20200929

CF01 Termination of patent right due to non-payment of annual fee