KR20040031627A - 배선기판 및 그 제조방법 - Google Patents
배선기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040031627A KR20040031627A KR1020030068753A KR20030068753A KR20040031627A KR 20040031627 A KR20040031627 A KR 20040031627A KR 1020030068753 A KR1020030068753 A KR 1020030068753A KR 20030068753 A KR20030068753 A KR 20030068753A KR 20040031627 A KR20040031627 A KR 20040031627A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- wiring pattern
- continuous
- independent
- pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000000149 penetrating effect Effects 0.000 claims description 24
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000007261 regionalization Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 101
- 238000003860 storage Methods 0.000 description 69
- 239000003990 capacitor Substances 0.000 description 58
- 239000013256 coordination polymer Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 18
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/46—Connecting or feeding means, e.g. leading-in conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 정전기파괴(ESD)에 의한 제품불량을 감소시키기 위한 것이다.
기판 주변부에 형성된 쇼트링(SR), SR로부터 동일 평면에서 독립된 독립배선패턴(예를 들어 게이트단자(GT)), 독립배선패턴에 가장 근접하면서 SR과 동일 평면에서 연속되는 연속배선패턴(예를 들어 보조용량간선(CsT)), 독립배선패턴 및 연속배선패턴을 피복하는 절연막을 구비한다. 절연막은 독립배선패턴까지 관통하는 제 1 관통구(GO1)와, 연속배선패턴까지 관통하는 제 2 관통구(GO2)를 구비한다.
Description
본 발명은, 배선기판 및 그 제조방법에 관한 것이다. 본 발명의 배선기판은, 액정표시장치, 유기 또는 무기EL(electro luminescence)표시장치, 플라즈마표시장치, 일렉트로크로믹 표시장치 등에 적용할 수 있다.
액정표시장치 등에 이용되는 TFT(박막트랜지스터)기판에는, TFT기판 제조 시의 정전파괴(Electrostatic discharge, 이하 「ESD」라 칭함)를 방지할 목적으로, 쇼트링(SR)이라 불리는 고리형 도체패턴이 기판주변부에 배치된다. SR에는 게이트 버스라인, 보조용량선, 소스 버스라인, 예비배선 등이 접속된다. SR은 통상, 패널조립 후의 스크라이빙 공정이나 절삭공정으로 제거된다(예를 들어 일특개평 8-234227호 공보 참조).
도 17은 TFT기판의 제조공정 중, 소스 버스라인을 형성하기 위한 도전막(이하, 소스막이라 칭함)을 기판 전면에 적층시킨 상태를 모식적으로 나타내는 평면도이며, 도 18은 도 17 중의 D-D'선 단면도이다. 기판 상에는, 행 방향으로 연장되는 복수의 게이트 버스라인(GL)과, 게이트 버스라인(GL)에 평행으로 연장되는 복수의 보조용량선(Cs)과, IC칩과 게이트 버스라인(GL)을 도통시키기 위한 게이트단자(GT)가 형성된다. 배선 두르기가 공간 상 어려울 경우에는, 예를 들어 도 17에 나타내는 바와 같이, 복수의 보조용량선(Cs)을 접속하는 보조용량간선(CsT)이, 게이트 버스라인(GL)과 게이트단자(GT) 사이에 개재하도록 배치할 필요가 있다. 이로써, SR로 이어진 게이트 금속배선(예를 들어 보조용량간선(CsT), 게이트 버스라인(GL), 예비배선)과, SR로 이어지지 않은 게이트메탈 섬(예를 들어 COG(Chip On Glass)게이트단자, COG소스단자)이 존재하게 된다.
또 IC칩 실장영역(AA)에는, IC칩에 전원전압을 공급하기 위한 단자(VT)나 IC칩에 구동신호를 입력시키기 위한 배선(도시 생략)이 형성된다. 이들 배선패턴 상에는 게이트절연막(GI) 및 소스막(SF)이 순차 성막된다.
게이트절연막(GI)은, 게이트 버스라인(GL) 및 게이트단자(GT)의 각 단부 근방 영역에, 관통구(GO)를 갖는다. 소스막(SF)이 성막될 때까지의 공정에서의 박리대전 등으로 게이트메탈 섬에 대전된 전하는, 소스막(SF)이 성막된 시점에서 관통구(GO)를 통해, SR에 접속된 배선으로 흐른다. 즉 게이트메탈 섬에 대전된 전하를 SR로 방출시킴으로써 기판 상의 배선은 등전위로 된다. 그리고 게이트단자(GT)와 IC칩 실장영역(AA)이 중첩되는 영역 내에도, 게이트절연막(GI)에 관통구(GO)가 형성된다.
소스막(SF)을 성막한 후, 패터닝을 실시하여 소스 버스라인(SL)과 게이트 버스라인(GL) 및 게이트단자(GT)를 접속하는 접속패턴(CP)을 형성한다. 도 19는 소스막을 패터닝한 상태를 모식적으로 나타내는 평면도이다.
그러나, 게이트메탈 섬의 관통구(GO)에서 게이트 메탈배선까지의 거리가, 게이트 섬의 관통구(GO)에서 게이트 메탈배선의 관통구(GO)까지의 거리보다 짧을 경우, 예를 들어 게이트단자(GT)의 관통구(GO)에서 보조용량간선(CsT)까지의 거리(a)가, 게이트단자(GT)의 관통구(GO)에서 게이트 버스라인(GL)의 관통구(GO)까지의 거리(b)보다 짧을 경우에는 ESD가 발생한다. 도 20은 ESD의 발생을 나타내는 단면도이다. 기판 전면이 등전위로 되기 전이며, 소스막(SF)이 성막된 순간에, 박리대전 등으로 게이트 섬과 게이트 메탈배선 위치에서 발생하는 전위차(전하)가, 게이트 섬에 가장 가까운 게이트 메탈배선부로 빠져나가 ESD가 발생한다.
도 21은 ESD가 발생하는 곳을 나타내는 평면도이다. 도 21에 나타내는 바와 같이, ESD가 게이트 버스라인(GL)과 게이트단자(GT)를 접속하는 접속패턴(CP) 형성영역에 발생한 경우, 게이트 버스라인(GL)과 보조용량선(Cs)이 리크되어 제품으로서는 불량이 된다.
도 1은 제 1 실시형태의 배선기판을 설명하기 위한 모식적 평면도.
도 2는 도 1 중 II-II선 단면도.
도 3은 제 2 실시형태의 배선기판을 설명하기 위한 모식적 평면도.
도 4는 도 3 중의 IV-IV선 단면도.
도 5는 제 3 실시형태의 배선기판을 설명하기 위한 모식적 평면도.
도 6은 도 5 중의 VI-VI선 단면도.
도 7은 제 4 실시형태의 배선기판을 설명하기 위한 모식적 평면도.
도 8은 제 5 실시형태의 배선기판을 설명하기 위한 모식적 평면도.
도 9는 배선패턴(CP)에 의해 게이트절연막(GI)과 보조용량간선(CsT)이 누설된 상태를 나타내는 평면도.
도 10은 본 발명의 실시예인 배선기판 전체를 모식적으로 나타내는 평면도.
도 11의 (A), (B), (C)는 각각 제조공정에서의 도 10 중의 A-A'선 단면도, B-B'선 단면도, C-C'선 단면도.
도 12는 제 1 제조공정에서의 배선기판을 모식적으로 나타내는 평면도.
도 13은 제 2 제조공정에서의 배선기판을 모식적으로 나타내는 평면도.
도 14는 제 3 제조공정에서의 배선기판을 모식적으로 나타내는 평면도.
도 15는 제 4 제조공정에서의 배선기판을 모식적으로 나타내는 평면도.
도 16은 제 5 제조공정에서의 배선기판을 모식적으로 나타내는 평면도.
도 17은 TFT기판의 제조공정 중, 소스막을 기판 전면에 적층시킨 상태를 모식적으로 나타내는 평면도.
도 18은 도 17 중의 D-D'선 단면도.
도 19는 소스막을 패터닝한 상태를 모식적으로 나타내는 평면도.
도 20은 ESD 발생을 나타내는 단면도.
도 21은 ESD 발생개소를 나타내는 평면도.
도 22는 거리(1)가 거리(2)보다 짧은 경우의 ESD 발생을 나타내는 모식적 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
SR : 쇼트링 GL : 게이트 버스라인
SL : 소스 버스라인 GT : 게이트단자
ST : 소스단자 Cs : 보조용량선
CsT : 보조용량간선(storage capacitor stem)
GI : 게이트절연막 GO1 : 제 1 관통구
GO2 : 제 2 관통구 GO3 : 제 3 관통구
CP : 접속패턴 CN : 볼록부
본 발명은 ESD에 의한 제품불량을 감소시키는 것, 바꾸어 말하면 제품수율을 향상시켜, 제조원가의 저감, 처리능력 향상을 도모하는 것을 목적으로 한다.
본 발명에서는 예를 들어 TFT 일부가 섬 모양의 구조로 된 경우에, 섬 가까이 배치된 쇼트링 위의 절연막에 콘택트창을 개구하고, 그 후에 성막되는 막을 사용하여 섬에서 발생한 전하(전위차)를 쇼트링으로 보낸다. 이로써 정전파괴를 방지할 수 있다.
콘택트창을 개구하지 않는 경우에도, 섬 패턴의 주위에 있어서, 최종제품 품질에 영향을 주지 않는 곳에서 선택적으로 ESD를 발생시키도록 배선패턴을 배치한다. 따라서 수율이 향상되며 제조원가의 저감, 처리효율의 향상을 달성할 수 있다.
본 발명의 제 1 국면에 의한 배선기판은, 기판 주변부에 형성된 쇼트링과,상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴과, 상기 독립배선패턴에 가장 근접하면서 상기 쇼트링과 동일 평면에서 연속되는 연속배선패턴과, 상기 독립배선패턴 및 상기 연속배선패턴을 피복하는 절연막을 구비하는 배선기판이며, 상기 절연막은, 상기 독립배선패턴까지 관통하는 제 1 관통구와, 상기 연속배선패턴까지 관통하는 제 2 관통구를 구비한다.
상기 제 1 관통구에서 상기 연속배선패턴까지의 거리는, 상기 제 1 관통구 및 상기 제 2 관통구를 맺는 가상선 상에서의, 상기 제 2 관통구에서 상기 연속배선패턴까지의 거리보다 긴 것이 바람직하다. 여기서, 제 1 또는 제 2 관통구로부터 연속배선패턴까지의 거리란, 절연막표면의 제 1 또는 제 2 관통구의 개구단부로부터 연속배선패턴의 단부까지의 최단거리를 말한다. 본 명세서에서 거리란, 평면 도시에서의 거리를 말한다.
본 발명의 제 2 국면에 의한 배선기판은, 기판 주변부에 형성된 쇼트링과, 상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴과, 상기 쇼트링과 동일 평면에서 연속되는 제 1 연속배선패턴과, 상기 독립배선패턴 및 상기 제 1 연속배선패턴 사이에 개재하면서 상기 쇼트링과 동일 평면에서 연속되는 제 2 연속배선패턴과, 상기 독립배선패턴, 상기 제 1 및 제 2 연속배선패턴을 피복하는 절연막을 구비하는 배선기판이며, 상기 절연막은 상기 독립배선패턴까지 관통하는 제 1 관통구와, 상기 제 1 연속배선패턴까지 관통하는 제 2 관통구와, 상기 제 2 연속배선패턴까지 관통하는 제 3 관통구를 구비하고, 상기 독립배선패턴 및 상기 제 1 연속배선패턴은, 상기 제 2 연속배선패턴에 걸쳐지는 접속패턴에 의해 상기 제 1 관통구및 상기 제 2 관통구를 통해 전기적으로 접속되며, 상기 제 3 관통구는, 상기 접속패턴 형성영역 이외의 영역에 형성된다.
본 발명의 제 3 국면에 의한 배선기판은, 기판 주변부에 형성된 쇼트링과, 상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴과, 상기 쇼트링과 동일 평면에서 연속되는 제 1 연속배선패턴과, 상기 독립배선패턴 및 상기 제 1 연속배선패턴 사이에 개재하면서 상기 쇼트링과 동일 평면에서 연속되는 제 2 연속배선패턴과, 상기 독립배선패턴, 상기 제 1 및 제 2 연속배선패턴을 피복하는 절연막을 구비하는 배선기판이며, 상기 절연막은 상기 독립배선패턴까지 관통하는 제 1 관통구와, 상기 제 1 연속배선패턴까지 관통하는 제 2 관통구를 구비하고, 상기 독립배선패턴 및 상기 제 1 연속배선패턴은, 상기 제 2 연속배선패턴에 걸쳐지는 접속패턴에 의해 상기 제 1 관통구 및 상기 제 2 관통구를 통해 전기적으로 접속되며, 상기 제 2 연속배선패턴은, 상기 접속패턴 형성영역 이외의 영역에, 상기 쇼트링과 동일 평면에서 상기 독립배선패턴 쪽으로 돌출되는 볼록부를 구비하고, 상기 제 1 관통구로부터 상기 접속패턴 형성영역 내의 상기 제 2 연속배선패턴까지의 거리는, 상기 제 1 관통구에서 상기 볼록부까지의 거리보다 길다.
본 발명의 제 3 국면에 의한 배선기판에 있어서, 상기 절연막은, 상기 볼록부 형성영역 내에, 상기 볼록부까지 관통하는 제 3 관통구를 구비하는 것이 바람직하다. 이 경우, 상기 제 1 관통구로부터 상기 접속패턴 형성영역 내의 상기 제 2 연속배선패턴까지의 거리는, 상기 제 1 관통구에서 상기 제 3 관통구까지의 거리보다 긴 것이 바람직하다.
본 발명의 제 3 국면에 의한 배선기판에 있어서, 상기 접속패턴은, 상기 제 3 관통구를 통해 상기 볼록부와 전기적으로 접속되며, 상기 볼록부는 상기 제 2 연속배선패턴으로부터 독립돼도 된다.
본 발명의 제 2 국면에 의한 배선기판에 있어서, 상기 제 1 관통구로부터 상기 제 2 연속배선패턴까지의 거리는 상기 제 1 관통구 및 상기 제 3 관통구를 잇는 가상선 상의, 상기 제 3 관통구에서 상기 제 2 연속배선패턴까지의 거리보다 긴 것이 바람직하다. 또 본 발명의 제 3 국면에 의한 배선기판에 있어서, 상기 절연막이, 상기 볼록부 형성영역 내에, 상기 볼록부까지 관통하는 제 3 관통구를 가질 경우, 상기 제 1 관통구로부터 상기 제 2 연속배선패턴까지의 거리는 상기 제 1 관통구 및 상기 제 3 관통구를 잇는 가상선 상의, 상기 제 3 관통구에서 상기 제 2 연속배선패턴까지의 거리보다 긴 것이 바람직하다.
본 발명의 표시장치는, 본 발명의 배선기판을 이용해 형성된다.
본 발명의 제 1 국면에 의한 제조방법은, 본 발명의 제 2 또는 제 3 국면에 의한 배선기판을 제조하는 방법이며, 상기 절연막에 상기 제 1 관통구 및 상기 제 2 관통구를 형성하는 공정과, 상기 기판 상에 도전막을 형성하는 공정과, 상기 도전막을 패터닝하여 상기 접속패턴을 형성하는 공정을 포함한다.
본 발명의 제 2 국면에 의한 제조방법은, 본 발명의 제 3 국면에 의한 배선기판에 있어서, 상기 절연막이, 상기 볼록부 형성영역 내에, 상기 볼록부까지 관통하는 제 3 관통구를 가지며, 상기 접속패턴이 상기 제 3 관통구를 통해 상기 볼록부와 전기적으로 접속되고, 상기 볼록부가 상기 제 2 연속배선패턴으로부터 독립된배선기판을 제조하는 방법이며, 상기 절연막에 상기 제 1 관통구, 상기 제 2 관통구 및 상기 제 3 관통구를 형성하는 공정과, 상기 기판 상에 도전막을 형성하는 공정과, 상기 도전막을 패터닝하여 상기 접속패턴을 형성하는 공정과, 상기 볼록부와 상기 제 2 연속배선패턴의 접속부분을 절단하는 공정을 포함한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시형태)
이하, 도면을 참조하면서 본 발명에 의한 실시형태를 설명하기로 한다.
(제 1 실시형태)
제 1 실시형태의 배선기판은, 본 발명의 제 1 국면에 의한 배선기판의 실시형태이다. 도 1은, 제 1 실시형태의 배선기판을 설명하기 위한 모식적인 평면도이며, 도 2는 도 1 중의 II-II선 단면도이다.
본 실시형태의 배선기판은, 기판 주변부에 형성된 SR(도시 생략)과, SR로부터 동일 평면에서 독립된 게이트단자(GT)와, 게이트단자(GT)에 가장 근접하면서 SR과 동일평면에서 연속되는 보조용량간선(CsT)과, 게이트단자(GT) 및 보조용량간선(CsT)을 피복하는 게이트절연막(GI)을 구비한다. 게이트절연막(GI)에는, 게이트단자(GT)까지 관통하는 제 1 관통구(GO1)와, 보조용량간선(CsT)까지 관통하는 제 2 관통구(GO2)가 형성된다.
주위로부터 전기적으로 고립된 게이트단자(GT)에 가장 근접하는 보조용량간선(CsT) 상의 게이트절연막(GI)은 개구되어 있으므로, 소스막(SF)을 성막시킨 순간에 게이트단자(GT)에 축적된 전하가, 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해, SR에 연결된 보조용량간선(CsT)으로 이동한다. 이로써 ESD의 발생을 방지할 수 있다.
제 1 관통구(GO1)로부터 보조용량간선(CsT)까지의 거리(1)는, 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 연결하는 가상선 상에서의, 제 2 관통구(GO2)로부터 보조용량간선(CsT)까지의 거리(2)보다 긴 것이 바람직하다. 소스막(SF)을 스퍼터링법이나 CVD(Chemical Vapor Deposition)법으로 성막시킬 경우, 제 1 관통구(GO1)와 제 2 관통구(GO2)를 연결하는 가상선의 거의 중간점에서, 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통한 게이트단자(GT)와 보조용량간선(CsT)의 전기적 접속이 이루어진다.
또한, 본 실시형태에서, 제 1 관통구(GO1)로부터 보조용량간선(CsT)까지의 거리(1)란, 엄밀하게는 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터 보조용량간선(CsT) 에지까지의 최단거리이다. 마찬가지로 제 2 관통구(GO2)로부터 보조용량간선(CsT)까지의 거리(2)란, 제 2 관통구(GO2)에 의해 노출된 보조용량간선(CsT) 면의 에지로부터 보조용량간선(CsT) 에지까지의 최단거리이다.
도 22는 거리(1)가 거리(2)보다 짧은 경우의 ESD 발생을 나타내는 모식적인 평면도이다. 거리(1)가 거리(2)보다 짧을 경우, 게이트단자(GT)에 대전된 전하는, 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해 게이트단자(GT)와 보조용량선이 전기적으로 접속되기 전에, 제 1 관통구(GO1)에서 가까운 보조용량간선(CsT) 단부(에지)로 빠져 나가브로 ESD가 발생한다. 거리(1)가 거리(2)보다 길 경우 게이트단자(GT)에 대전된 전하는, 보조용량간선(CsT) 에지로 빠져나가기 전에 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해 게이트단자(GT)와 보조용량선이 전기적으로 접속됨으로써, 제 2 관통구(GO2)를 통해 보조용량간선(CsT)으로 이동한다. 따라서 거리(1)를 거리(2)보다 길게 설정함으로써 ESD 발생을 보다 확실하게 방지할 수 있다.
(제 2 실시형태)
제 2 실시형태의 배선기판은, 본 발명의 제 2 국면에 의한 배선기판의 실시형태이다. 도 3은 제 2 실시형태의 배선기판을 설명하기 위한 모식적인 평면도이며, 도 4는 도 3 중의 IV-IV선 단면도이다.
본 실시형태의 배선기판은, 기판 주변부에 형성된 SR(도시 생략)과, SR로부터 동일 평면에서 독립된 게이트단자(GT)와, SR과 동일평면에서 연속되는 게이트버스라인(GL)과, 게이트단자(GT) 및 게이트버스라인(GL) 사이에 개재하면서 SR과 동일평면에서 연속되는 보조용량간선(CsT)과, 게이트단자(GT), 게이트버스라인(GL) 및 보조용량간선(CsT)을 피복하는 게이트절연막(GI)을 구비한다. 게이트절연막(GI)에는, 게이트단자(GT)까지 관통하는 제 1 관통구(GO1)와, 게이트버스라인(GL)까지 관통하는 제 2 관통구(GO2)와, 보조용량간선(CsT)까지 관통하는 제 3 관통구(GO3)가 형성된다.
게이트단자(GT) 및 게이트버스라인(GL)은, 보조용량간선(CsT)에 걸쳐지는 접속패턴(CP)에 의해 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해 전기적으로 접속된다. 또 제 3 관통구(GO3)는, 접속패턴(CP) 형성영역 이외의 영역에 형성된다.
주위로부터 전기적으로 고립된 게이트단자(GT)에 가장 근접하는 보조용량간선(CsT) 상의 게이트절연막(GI)은 개구되어 있으므로, 소스막(SF)을 성막시킨 순간에 게이트단자(GT)에 축적된 전하가, 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 통해, SR에 연결된 보조용량간선(CsT)으로 이동한다. 이로써 ESD의 발생을 방지할 수 있다. 또 제 3 관통구(GO3)는, 접속패턴(CP) 형성영역 이외의 영역에 형성된다. 바꾸어 말하면, 제 3 관통구(GO3) 영역에 형성된 소스막(SF)은, 포토리소그래피법으로 접속패턴(CP)을 형성할 때 제거된다. 따라서 게이트버스라인(GL)과 보조용량간선(CsT)의 리크를 피할 수 있다.
제 1 관통구(GO1)로부터 보조용량간선(CsT)까지의 거리(1)는, 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 연결하는 가상선 상에서의, 제 3 관통구(GO3)로부터 보조용량간선(CsT)까지의 거리(2)보다 긴 것이 바람직하다. 이로써 ESD 발생을 보다 확실하게 방지할 수 있다.
또한, 본 실시형태에서, 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 연결하는 가상선이란, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터, 제 3 관통구(GO3)에 의해 노출된 보조용량간선(CsT) 면의 에지까지의 거리가 최단이 되는 가상선이다. 제 1 관통구(GO1)로부터 보조용량간선(CsT)까지의 거리(1)는 이 가상선에 있어서, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터 보조용량간선(CsT) 에지까지의 거리이다. 마찬가지로 제 3 관통구(GO3)로부터 보조용량간선(CsT)까지의 거리(2)는, 이 가상선에 있어서, 제 3 관통구(GO3)에 의해 노출된 보조용량간선(CsT) 면의 에지로부터 보조용량간선(CsT) 에지까지의 최단거리이다.
(제 3 실시형태)
제 3 실시형태의 배선기판은, 본 발명의 제 3 국면에 의한 배선기판의 실시형태이다. 도 5는 제 3 실시형태의 배선기판을 설명하기 위한 모식적인 평면도이며, 도 6은 도 5 중의 VI-VI선 단면도이다.
본 실시형태의 배선기판은, 기판 주변부에 형성된 SR(도시 생략)과, SR로부터 동일 평면에서 독립된 게이트단자(GT)와, SR과 동일평면에서 연속되는 게이트버스라인(GL)과, 게이트단자(GT) 및 게이트버스라인(GL) 사이에 개재하면서 SR과 동일평면에서 연속되는 보조용량간선(CsT)과, 게이트단자(GT), 게이트버스라인(GL) 및 보조용량간선(CsT)을 피복하는 게이트절연막(GI)을 구비한다. 게이트절연막(GI)에는, 게이트단자(GT)까지 관통하는 제 1 관통구(GO1)와, 게이트버스라인(GL)까지 관통하는 제 2 관통구(GO2)가 형성된다.
게이트단자(GT) 및 게이트버스라인(GL)은, 보조용량간선(CsT)에 걸쳐지는 접속패턴(CP)에 의해 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해 전기적으로 접속된다. 보조용량간선(CsT)은, 접속패턴(CP) 형성영역 이외의 영역에, SR과 동일 평면에서 게이트단자(GT) 쪽으로 돌출된 볼록부(CN)를 갖는다. 제 1 관통구(GO1)로부터 접속패턴(CP) 형성영역 내의 보조용량간선(CsT)까지의 거리(3)는, 제 1 관통구(GO1)로부터 볼록부(CN)까지의 거리(4)보다 길다.
기판 전면이 등전위로 되기 전이며, 소스막(SF)이 성막되는 순간에, 박리대전 등으로 게이트단자(GT)와, SR로 이어진 배선과의 사이에 발생하는 전위차(전하)가, SR로 이어진 가장 가까운 배선부, 즉 보조용량간선(CsT)으로부터 돌출된 볼록부(CN)로 빠져나가 ESD가 발생한다(도 6 참조).
또 볼록부(CN)의 패턴은, 접속패턴(CP) 형성영역 이외의 영역에 형성된다. 따라서 게이트버스라인(GL)과 보조용량간선(CsT)이 ESD를 통해 리크되는 것을 피할 수 있어, 최종제품의 수율을 향상시킬 수 있다.
또한, 본 실시형태에서, 제 1 관통구(GO1)에서 접속패턴(CP) 형성영역의 보조용량간선(CsT)까지의 거리(3)란, 엄밀하게는, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터 접속패턴(CP) 형성영역 내의 보조용량간선(CsT) 에지까지의 최단거리이다. 마찬가지로 제 1 관통구(GO1)로부터 볼록부(CN)까지의 거리(4)는, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터 볼록부(CN) 에지까지의 최단거리이다.
(제 4 실시형태)
제 4 실시형태의 배선기판은 제 3 실시형태의 변형예이다. 도 7은 제 4 실시형태의 배선기판을 설명하기 위한 모식적인 평면도이다.
본 실시형태의 배선기판은, 게이트절연막(GI)이 볼록부(CN) 형성영역 내에, 볼록부(CN)까지 관통하는 제 3 관통구(GO3)를 갖는다. 게이트단자(GT)에서 발생한 전하는, 게이트단자(GT)에 가장 가까운 볼록부(CN)로 빠져나가려 한다. 볼록부(CN) 상의 게이트절연막(GI)에 제 3 관통구(GO3)가 형성된 경우, ESD를 발생시킬 때의 저항이, 제 3 관통구(GO3)를 통해 볼록부(CN)로 빠져나갈 때의 저항보다매우 크므로, 전하는 저항이 낮은 쪽으로 빠져나간다. 즉 게이트단자(GT)에서 발생한 전하는 제 3 관통구(GO3)를 통해 볼록부(CN)로 빠져나간다. 따라서 제 3 관통구(GO3)를 형성함으로써, ESD의 발생을 억제할 수 있다.
제 1 관통구(GO1)로부터 볼록부(CN)까지의 거리(1)는, 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 연결하는 가상선 상에서의, 제 3 관통구(GO3)로부터 볼록부(CN)까지의 거리(2)보다 긴 것이 바람직하다. 이로써 ESD 발생을 보다 확실하게 방지할 수 있다.
또한, 본 실시형태에서, 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 연결하는 가상선이란, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터, 제 3 관통구(GO3)에 의해 노출된 볼록부(CN) 면의 에지까지의 거리가 최단이 되는 가상선이다. 제 1 관통구(GO1)로부터 볼록부(CN)까지의 거리(1)는 이 가상선에 있어서, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터 볼록부(CN) 에지까지의 거리이다. 마찬가지로 제 3 관통구(GO3)로부터 볼록부(CN)까지의 거리(2)는, 이 가상선에 있어서, 제 3 관통구(GO3)에 의해 노출된 볼록부(CN) 면의 에지로부터 볼록부(CN) 에지까지의 거리이다.
(제 5 실시형태)
제 5 실시형태의 배선기판은 제 4 실시형태의 변형예이다. 도 8은 제 5 실시형태의 배선기판을 설명하기 위한 모식적인 평면도이다. 도 8에 나타내는 바와 같이, 제 1 관통구(GO1)로부터 접속패턴(CP) 형성영역 내의 보조용량간선(CsT)까지의 거리(3)는, 제 1 관통구(GO1)에서 제 3 관통구(GO3)까지의 거리(5)보다 길다.이로써 접속패턴(CP) 형성영역 내에서 ESD가 발생하는 것을 보다 확실하게 억제할 수 있다.
또 본 실시형태에 있어서, 제 1 관통구(GO1)에서 제 3 관통구(GO3)까지의 거리(5)란, 제 1 관통구(GO1)에 의해 노출된 게이트단자(GT) 면의 에지로부터, 제 3 관통구(GO3)에 의해 노출된 볼록부(CN) 면의 에지까지의 최단거리이다.
소스막(SF)을 성막시켜 패터닝했을 때, 먼지(이물질)가 원인이 되어 본래 필요로 하지 않는 영역에도 패턴 막이 남는 잔막이나 패턴왜곡 등이 생길 우려가 있다. 본 실시형태의 배선기판에서는, 먼지에 의한 잔막이나 패턴왜곡 등이 원인으로, 의도와는 달리 접속패턴(CP)이 제 3 관통구(GO3)를 통해 볼록부(CN)와 전기적으로 접속돼버려, 게이트단자(GT)와 보조용량간선(CsT)이 리크될 가능성이 있다. 도 9는 접속패턴(CP)에 의해 게이트단자(GT)와 보조용량간선(CsT)이 리크된 상태를 나타내는 평면도이다. 도 9에 나타내는 배선기판에서는, 먼지에 의한 잔막 등이 원인이 되어 접속패턴(CP)이 왜곡된 평면상태로 패터닝되어, 제 3 관통구(GO3)를 통해 볼록부(CN)에 전기적으로 접속돼버린다. 이로써 게이트단자(GT)와 보조용량간선(CsT)이 제 1 관통구(GO1) 및 제 3 관통구(GO3)를 연결하는 접속패턴(CP)을 통해 리크된다.
이와 같은 이상 배선기판은 검사공정 등에서 발견할 수 있다. 이상이 발견된 배선기판은 수리공정으로 보냄으로써 리크문제를 해결할 수 있다. 구체적으로는 볼록부(CN)와 보조용량간선(CsT)의 접속부분(P)을 절단함으로써, 볼록부(CN)가 보조용량간선(CsT)으로부터 독립되므로, 게이트단자(GT)와 보조용량간선(CsT)의 신호리크를 피할 수 있다. 접속부분(P)의 절단은, 레이저나 이온 빔 등의 에너지 빔을 이용하는 등의 방법으로 실현할 수 있다. 후의 수리공정에서 레이저 등을 이용하여 절단할 수 있도록, 보조용량간선(CsT)으로부터 돌출된 볼록부(CN)의 접속부분(P)을 가늘게 하는 것이 바람직하다. 예를 들어 접속부분(P)의 폭을 3~20㎛, 바람직하게는 5~10㎛ 정도로 한다.
(실시예)
도 10은 본 발명의 실시예인 배선기판 전체를 모식적으로 나타내는 평면도이다. 본 실시예의 배선기판은, 동적영역부(active area)(I), 게이트단자부(II), 소스단자부(III)를 구비한다.
본 실시예의 배선기판은, 기판 주변부에 형성된 SR과, SR로부터 동일 평면에서 각각 독립된 게이트단자(GT) 및 소스단자(ST)와, SR과 동일 평면에서 각각 연속되는 게이트버스라인(GL) 및 보조용량선(Cs)을 구비한다. 게이트버스라인(GL) 및 보조용량선(Cs)은 서로 거의 평행을 이루며 행 방향으로 연장된다. 복수의 보조용량선(Cs)을 접속하는 보조용량간선(CsT)이 게이트버스라인(GL)과 게이트단자(GT) 사이에 열 방향으로 연장된다. 또 IC칩 실장영역에는, IC칩에 전원전압을 공급하기 위한 단자(VT)가 형성된다.
열 방향으로 나열되는 양 게이트단자(GT) 사이에는, 보조용량간선(CsT)으로부터 돌출되는 제 1 볼록부(CN1)가 개재한다. 또 행 방향으로 나열되는 양 소스단자(ST) 사이에는, 보조용량선(Cs)으로부터 돌출되는 제 2 볼록부(CN2)가 개재한다. 이들 배선패턴 상에는, 게이트절연막(도시 생략)이 적층된다. 게이트절연막에는,게이트단자(GT) 및 게이트버스라인(GL)의 각 단부 근방 영역에, 각각 제 1 관통구(GO1) 및 제 2 관통구(GO2)가 형성된다. 게이트단자(GT)와 게이트버스라인(GL)은, 보조용량간선(CsT)에 걸쳐지는 접속패턴(CP)에 의해, 제 1 관통구(GO1) 및 제 2 관통구(GO2)를 통해 전기적으로 접속된다. 마찬가지로 제 1 및 제 2 볼록부(CN1, CN2) 각각의 영역에는 게이트절연막에 제 3 관통구(GO3)가 각각 형성된다.
게이트절연막 상에는 열 방향으로 연장되는 소스버스라인(SL)이 형성된다. 소스버스라인(SL)과 게이트버스라인(GL)의 교차부 근방에는, TFT가 형성된다. 소스버스라인(SL)과 게이트버스라인(GL)으로 구획된 영역에는 화소전극(PE)이 형성되며, 동적영역부(I)에는 복수의 화소전극(PE)이 매트릭스상으로 배치된다. 화소전극(PE)은 콘택트 홀(CH)을 통해 TFT에 접속된다. 소스버스라인(SL)의 한쪽 끝은 게이트절연막을 통해 소스단자(ST)와 중첩된다. 소스단자(ST) 형성영역 내의 게이트절연막에는 제 1 관통구(GO1)가 형성된다. 게이트절연막에 형성된 제 1 관통구(GO1)를 통해 소스버스라인(SL)과 소스단자(ST)가 전기적으로 접속된다.
다음으로 도면을 참조하면서, 본 실시예의 배선기판을 제조하는 공정에 대하여 설명하기로 한다. 도 11A, 도 11B, 도 11C는 각각, 각 제조공정에서의 도 10 중의 A-A'선 단면도, B-B'선 단면도, C-C'선 단면도이다. 도 12~도 16은 각각의 제조공정에서의 배선기판을 모식적으로 나타낸 평면도이다.
[공정 1]
세정된 유리기판 등의 절연성기판 상에, 반응성 스퍼터링장치를 이용하여 게이트버스라인 등을 형성하기 위한 도전막을 성막시킨다. 예를 들어 TiN/Al/Ti(50/100/30nm) 도전막을 성막시킨다. 포토리소그래피공정 등으로 레지스트를 패터닝하여, 예를 들어 이온반응에칭(RIE: Reactive Ion Etching) 모드의 드라이에처로 게이트버스라인 등을 형성하고, 레지스트 박리액 등의 약액으로 레지스트를 박리시킨다(도 12 참조). 도 12에 나타내는 바와 같이, 보조용량간선(CsT)이 행 방향으로 개재되도록 하여 게이트단자(GT)와 게이트버스라인(GL)이 배치된다. 게이트버스라인(GL), 보조용량간선(CsT), 보조용량선(Cs)은 SR로 연결된다.
게이트단자(GT) 및 소스단자(ST)는, SR로 연결되지 않은 도전층, 이른바 섬(島)이다. 본 실시예에서는, 보조용량간선(CsT)으로부터 돌출되는 제 1 볼록부(CN1)가 열 방향으로 개재되도록, 2 개의 게이트단자(GT)가 제 1 볼록부(CN1) 바로 옆에 배치된다. 또 보조용량선(Cs)으로부터 돌출되는 제 2 돌출부(CN2)가 행 방향으로 개재되도록, 2 개의 소스단자(ST)가 제 2 돌출부(CN2) 바로 옆에 배치된다. 후술하는 게이트절연막(GI) 상에, 후술하는 소스버스라인(SL)을 형성하기 위한 도전막을 성막시킴으로써, 게이트절연막(GI)에 형성된 제 1 관통구(GO1)를 통해 게이트단자(GT) 및 소스단자(ST)가 SR과 전기적으로 접속된다.
[공정 2]
TFT반도체(10)를 형성하기 위해, CVD장치를 이용하여 게이트절연막(400nm)(GI), a-Si막(150nm) 및 n+Si막(40nm)을 연속 성막시킨다. 포토레지스트를 도포하고 플라즈마에칭(PE: Plasma Etching)모드의 드라이에처를 이용하여 n+Si/a-Si막을 에칭, 반도체 섬(島)을 형성한다. 그 후에 레지스트 박리액등의 약액으로 섬 형성 포토레지스트를 박리시킨다(도 13 참조).
[공정 3]
포토레지스트를 도포하고 패터닝하여, 게이트버스라인(GL), 게이트단자(GT), 소스단자(ST), 제 1 및 제 2 볼록부(CN1, CN2) 각각의 영역 내 포토레지스트에 개구를 형성한다. RIE모드 드라이에처를 이용하여 노출된 게이트절연막(GI)을 에칭한다. 그 후에 레지스트 박리액 등의 약액으로 포토레지스트를 박리시킨다(도 14 참조). 게이트절연막(GI)에 제 1 및 제 2 관통구(GO1, GO2)를 형성함으로써, 게이트버스라인(GL)과 게이트단자(GT)의 전기적 접속이 가능해진다.
도 14에 나타내는 바와 같이, 게이트단자(GT) 형성영역 내의 제 1 관통구(GO1)로부터 제 1 볼록부(CN1) 형성영역 내의 제 3 관통구(GO3)까지의 거리를 ??1로 하고, 제 1 관통구(GO1)로부터 보조용량간선(CsT)까지의 거리를 ??1로 하면, 거리(??1)는 거리(??1)보다 길게 설정된다. 즉 거리비(??1/??1)가 1보다 크게 설정된다. 본 실시예에서는 예를 들어 거리비(??1/??1)가 5 정도로 되도록 설정된다.
마찬가지로 소스단자(ST) 형성영역 내의 제 1 관통구(GO1)로부터 제 2 볼록부(CN2) 형성영역 내의 제 3 관통구(GO3)까지의 거리를 ??2로 하고, 제 1 관통구(GO1)로부터 보조용량선(Cs)까지의 거리를 ??2로 하면, 거리(??2)보다 거리(??2)가 길어지도록 설정된다.
다음에 소스메탈막(SF)이 성막된다. 유리기판은 반송카세트에 들어있는 상태에서 성막장치로 운반된다. 기판은 카세트로부터 1 장씩 포오크형 또는 판상형암(arm)으로 꺼내지며, 성막 전의 웹 크리너(건식세정기, 진공크리너) 흡착스테이지에 탑재되어 성막 전 세정을 받는다. 세정 후 기판을 로봇 팔이 다시 받으므로, 흡착스테이지로부터 기판이 들어올려진다. 이 때 유리기판에 박리대전이 발생한다. 그러나 올려질 때 유리의 처짐이나 휨, 스테이지 형상, 스테이지로부터 올려질 때의 리프트 핀 위치 등의 영향에 따라, 기판이 스테이지로부터 박리되는 시점에 면내에서 편차가 발생한다.
박리대전은, 스테이지에 접촉된 유리기판이 스테이지로부터 박리되는 순간에 발생하며, 그 전하량은 접촉면적에 의존한다. 스테이지로부터 박리되는 시점이 어긋난다는 것은, 기판이 스테이지로부터 떨어지기 시작해 완전히 박리되기까지의 사이에, 기판과 스테이지와의 접촉면적이 변화한다는 것을 의미한다. 따라서 발생하는 전하량은, 기판이 스테이지로부터 떨어지기 시작해 완전히 박리되기까지의 사이에 변화한다. 때문에 유리기판은 기판 면 내에서 불균등한 전하량으로 대전된 상태로 된다.
이 불균등한 전하량의 대전은, SR로 이어진 부분에 관해서는 유리면 내에서 전하가 균일화된다. 그러나 게이트단자(GT) 및 소스단자(ST)는 이른바 섬 형상이므로 전하가 움직이지 못하고, SR과 게이트단자(GT) 사이 및 SR과 소스단자(ST) 사이에서 전위차(전하)가 각각 발생한다.
이와 같은 상태의 유리기판 상에 반응성 스퍼터링장치 등을 이용하여, 도전막을 성막시킨다. 예를 들어 소스메탈 Al/Ti 2 층을 성막시킨다(100/50nm). 성막 시, 제 1 층의 티탄층이 성막된 순간에 관통구(GO1~GO3)를 통해,게이트버스라인(GL), 게이트단자(GT), 소스단자(ST) 및 보조용량간선(CsT)이 전기적으로 접속되어 기판 전면이 등전위로 된다.
섬 형성영역 내의 관통구(GO1)로부터, SR에 접속된 배선 형성영역 내의 관통구(GO3)까지의 거리(??)가, 관통구(GO1)로부터 배선 에지까지의 거리(??)보다 긴 경우를 상정한다. 거리(??)는 구체적으로, 게이트단자(GT) 형성영역 내의 제 1 관통구(GO1)로부터 제 1 볼록부(CN1) 형성영역 내의 제 3 관통구(GO3)까지의 거리, 및 소스단자(ST) 형성영역 내의 제 1 관통구(GO1)로부터 제 2 볼록부(CN2) 형성영역 내의 제 3 관통구(GO3)까지의 거리이다. 거리(??)는, 게이트단자(GT) 형성영역 내의 제 1 관통구(GO1)로부터 보조용량간선(CsT) 에지까지의 거리, 및 소스단자(ST) 형성영역 내의 제 1 관통구(GO1)로부터 보조용량선(Cs) 에지까지의 거리이다. 거리(??)가 거리(??)보다 긴 경우이며, 보조용량간선(CsT)이나 보조용량선(Cs) 형성영역에 관통구가 없거나, 혹은 보조용량간선(CsT)이나 보조용량선(Cs) 에지로부터 먼 위치에 관통구가 있을 경우, 도전막이 성막된 순간에 게이트단자(GT)(섬부)에 쌓인 전하는 게이트절연막(GI)을 파괴시키고, 절연막으로 피복된 배선(보조용량간선(CsT)이나 보조용량선(Cs)) 에지로 방전된다.
본 실시예에 의하면, 게이트단자(GT)에 쌓인 전하는, 가장 가까운 제 1 볼록부(CN1)의 제 3 관통구(GO3)를 통해 보조용량간선(CsT)으로부터 SR로 흐른다. 마찬가지로 소스단자(ST)에 쌓인 전하는, 가장 가까운 제 2 볼록부(CN2)의 제 3 관통구(GO3)를 통해 보조용량선(Cs)으로부터 SR로 흐른다. 따라서 도전막이 성막된 순간에 기판 전면이 등전위로 되므로, 정전파괴(ESD)는 발생하지 않는다.
[공정 4]
소스(Ti)막 및 소스(Al)막을 순차 성막시켜 소스막(SF)을 형성한다. 그 후, 포토레지스트를 도포한다. 인산/질산/초산 등의 에천트를 이용하여, 소스 드레인(Al)막을 에칭한다. 여기서 소스(Al)/소스(Ti)막을 드라이에칭으로 연속 에칭해도 된다.
이로써 섬이 형성된 TFT부를 PE모드 드라이에처를 이용하여 에칭하고 채널을 형성한다. 또 Al/Ti막을 드라이에칭으로 연속 에칭할 때 채널도 연속 에칭해도 된다.
채널 형성과 함께, 게이트버스라인(GL) 및 게이트단자(GT)를 접속하는 접속패턴(CP)이 형성된다. 또 게이트절연막에 형성된 제 1 관통구(GO1)를 통해, 소스단자(ST)에 접속된 소스버스라인(SL)이 형성된다. 레지스트 박리액 등의 약액을 이용하여 소스 드레인 형성 포토레지스트를 박리시킨다(도 15 참조).
[공정 5]
제 1 층간절연막으로서 TFT보호SiN막(20)(200nm)을 CVD장치로 성막시킨 후에, 제 2 층간절연막으로서 유기수지막(30)을 도포한다. 유기수지막(30)으로는, 페놀노보락수지 등의 포토레지스트와 마찬가지로, 감광제를 넣은 아크릴이나 폴리이미드수지 등이며, 노광, 현상 가능한 수지 등을 사용한다. 유기수지막(30)은 층간절연막으로 사용하므로, 후의 화소전극 형성공정 중의 레지스트 박리 시에 박리되지 않는 성질을 갖고 있다. 이 성질이 포토레지스트와 다르다.
유기수지막(30)을 마스크로, 드레인전극-화소전극의 콘택트홀(CH) 내의 TFT보호SiN막을 PE모드 드라이에처를 이용하여 처리한다. 콘택트홀(CH)을 통해 드레인전극과 화소전극이 접속된다(도 16 참조). 단 드러난 드레인(Al)막과 화소전극(금속ITO)의 옴 저항이 높으므로, 드레인전극(Al)막을 인산/질산/초산 등으로 에칭처리하여 소스막(SF)의 티탄층을 노출시킨다(도 11의 C 참조).
[공정 6]
반응성 스퍼터링장치를 이용하여, 화소전극(ITO)을 100nm 성막시켜 포토레지스트를 형성한다. 염화제2철(FeCl3) 등으로 에칭하여 화소전극(PE)을 형성한다. 마지막으로 화소전극 포토레지스트를 레지스트 박리액 등의 약액으로 박리시킨다(도 10 참조).
이상의 공정을 거쳐 액티브매트릭스 기판이 제조된다. 이 액티브매트릭스 기판은, 액정표시장치, 유기 또는 무기EL(일렉트로루미네센스) 표시장치, 플라즈마표시장치, 일렉트로크로믹 표시장치 등에 이용할 수 있다. 예를 들어 액티브매트릭스 기판을 이용하여 액정표시장치를 제조할 경우에 대해 간단히 설명한다. 액티브매트릭스 기판과, 이에 대향하는 대향기판에 각각 배향막을 형성하고 러빙처리를 한다. 액티브매트릭스 기판과 대향기판을 실(seal) 재를 개재시켜 붙이고, 양 기판 틈새에 액정재료를 충전시켜 액정패널을 조립한다. 그 후, 스크라이빙 공정이나 절삭공정에서 SR을 제거한다. 액정패널의 IC칩 실장영역에, COG 게이트드라이버나 소스드라이버를 실장한다.
본 실시예에서는 TFT의 일부(게이트단자(GT)나 소스단자(ST) 등)가 섬상구조로 됐을 경우에, 쇼트링과 연속되는 볼록부(CN1, CN2)를 섬 가까이에 배치하고, 볼록부(CN1, CN2) 상의 게이트절연막(GI)에 제 3 관통구(GO3)를 개구한다. 그 후에 성막되는 소스메탈막(SF)을 사용하여, 섬에서 발생한 전하(전위차)를 볼록부(CN1, CN2)로 보낼 수 있다. 이로써 정전파괴를 방지할 수 있다.
본 발명에 의하면, ESD에 의한 제품불량을 감소시킬 수 있다. 따라서 수율을 향상시키고, 제조원가의 저감, 처리효율의 향상을 도모할 수 있다.
Claims (11)
- 기판 주변부에 형성된 쇼트링, 상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴, 상기 독립배선패턴에 가장 근접하면서 상기 쇼트링과 동일 평면에서 연속되는 연속배선패턴, 상기 독립배선패턴 및 상기 연속배선패턴을 피복하는 절연막을 구비하는 배선기판에 있어서,상기 절연막은, 상기 독립배선패턴까지 관통하는 제 1 관통구와, 상기 연속배선패턴까지 관통하는 제 2 관통구를 구비하는 배선기판.
- 제 1 항에 있어서,상기 제 1 관통구에서 상기 연속배선패턴까지의 거리는, 상기 제 1 관통구 및 상기 제 2 관통구를 잇는 가상선 상에서의, 상기 제 2 관통구에서 상기 연속배선패턴까지의 거리보다 긴 배선기판.
- 기판 주변부에 형성된 쇼트링, 상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴, 상기 쇼트링과 동일 평면에서 연속되는 제 1 연속배선패턴, 상기 독립배선패턴 및 상기 제 1 연속배선패턴 사이에 개재하면서 상기 쇼트링과 동일 평면에서 연속되는 제 2 연속배선패턴, 상기 독립배선패턴, 상기 제 1 및 제 2 연속배선패턴을 피복하는 절연막을 구비하는 배선기판에 있어서,상기 절연막은 상기 독립배선패턴까지 관통하는 제 1 관통구, 상기 제 1 연속배선패턴까지 관통하는 제 2 관통구, 상기 제 2 연속배선패턴까지 관통하는 제 3 관통구를 구비하고,상기 독립배선패턴 및 상기 제 1 연속배선패턴은, 상기 제 2 연속배선패턴에 걸쳐지는 접속패턴에 의해 상기 제 1 관통구 및 상기 제 2 관통구를 통해 전기적으로 접속되며,상기 제 3 관통구는, 상기 접속패턴 형성영역 이외의 영역에 형성되는 배선기판.
- 기판 주변부에 형성된 쇼트링, 상기 쇼트링으로부터 동일 평면에서 독립된 독립배선패턴, 상기 쇼트링과 동일 평면에서 연속되는 제 1 연속배선패턴, 상기 독립배선패턴 및 상기 제 1 연속배선패턴 사이에 개재하면서 상기 쇼트링과 동일 평면에서 연속되는 제 2 연속배선패턴, 상기 독립배선패턴, 상기 제 1 및 제 2 연속배선패턴을 피복하는 절연막을 구비하는 배선기판에 있어서,상기 절연막은 상기 독립배선패턴까지 관통하는 제 1 관통구와, 상기 제 1 연속배선패턴까지 관통하는 제 2 관통구를 구비하고,상기 독립배선패턴 및 상기 제 1 연속배선패턴은, 상기 제 2 연속배선패턴에 걸쳐지는 접속패턴에 의해 상기 제 1 관통구 및 상기 제 2 관통구를 통해 전기적으로 접속되며,상기 제 2 연속배선패턴은, 상기 접속패턴 형성영역 이외의 영역에, 상기 쇼트링과 동일 평면에서 상기 독립배선패턴 쪽으로 돌출되는 볼록부를 구비하고,상기 제 1 관통구로부터 상기 접속패턴 형성영역 내의 상기 제 2 연속배선패턴까지의 거리는, 상기 제 1 관통구에서 상기 볼록부까지의 거리보다 긴 배선기판.
- 제 4 항에 있어서,상기 절연막은, 상기 볼록부 형성영역 내에, 상기 볼록부까지 관통하는 제 3 관통구를 구비하는 배선기판.
- 제 5 항에 있어서,상기 제 1 관통구로부터 상기 접속패턴 형성영역 내의 상기 제 2 연속배선패턴까지의 거리는, 상기 제 1 관통구에서 상기 제 3 관통구까지의 거리보다 긴 배선기판.
- 제 5 항 또는 제 6 항에 있어서,상기 접속패턴은, 상기 제 3 관통구를 통해 상기 볼록부와 전기적으로 접속되며, 상기 볼록부는 상기 제 2 연속배선패턴으로부터 독립된 배선기판.
- 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,상기 제 1 관통구로부터 상기 제 2 연속배선패턴까지의 거리는 상기 제 1 관통구 및 상기 제 3 관통구를 잇는 가상선 상의, 상기 제 3 관통구에서 상기 제 2 연속배선패턴까지의 거리보다 긴 배선기판.
- 제 1 항 내지 제 8 항 중 어느 한 항 기재의 배선기판을 이용해 형성된 표시장치.
- 제 3 항 내지 제 6 항 중 어느 한 항 기재의 배선기판을 제조하는 방법에 있어서,상기 절연막에 상기 제 1 관통구 및 상기 제 2 관통구를 형성하는 공정,상기 기판 상에 도전막을 형성하는 공정,상기 도전막을 패터닝하여 상기 접속패턴을 형성하는 공정을 포함하는 배선기판의 제조방법.
- 제 7 항 기재의 배선기판을 제조하는 방법에 있어서,상기 절연막에 상기 제 1 관통구, 상기 제 2 관통구 및 상기 제 3 관통구를 형성하는 공정,상기 기판 상에 도전막을 형성하는 공정,상기 도전막을 패터닝하여 상기 접속패턴을 형성하는 공정,상기 볼록부와 상기 제 2 연속배선패턴의 접속부분을 절단하는 공정을 포함하는 배선기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00291085 | 2002-10-03 | ||
| JP2002291085A JP4067090B2 (ja) | 2002-10-03 | 2002-10-03 | Ｔｆｔ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040031627A true KR20040031627A (ko) | 2004-04-13 |
| KR100562922B1 KR100562922B1 (ko) | 2006-03-22 |
Family
ID=32040674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030068753A KR100562922B1 (ko) | 2002-10-03 | 2003-10-02 | 배선기판 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7405365B2 (ko) |
| JP (1) | JP4067090B2 (ko) |
| KR (1) | KR100562922B1 (ko) |
| CN (1) | CN1249649C (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050127319A1 (en) * | 2003-12-10 | 2005-06-16 | Sanyo Chemical Industries, Ltd. | Electrolytic solution for an electrochemical capacitor and an electrochemical capacitor using the same |
| JP4216270B2 (ja) | 2004-06-30 | 2009-01-28 | 三星エスディアイ株式会社 | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| KR100563067B1 (ko) * | 2004-06-30 | 2006-03-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| KR101316791B1 (ko) * | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
| JP5159353B2 (ja) * | 2008-02-08 | 2013-03-06 | 株式会社日立製作所 | 記憶システム、解除方法及び副側のストレージ装置 |
| JP5306784B2 (ja) | 2008-11-18 | 2013-10-02 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR101643835B1 (ko) | 2009-07-10 | 2016-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| JP5662114B2 (ja) * | 2010-11-17 | 2015-01-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9595545B2 (en) * | 2013-01-25 | 2017-03-14 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP6360718B2 (ja) | 2014-05-16 | 2018-07-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN106575062B (zh) * | 2014-08-07 | 2019-11-08 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
| CN105679771B (zh) | 2016-01-29 | 2018-10-12 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、包含其的显示面板 |
| JP6797042B2 (ja) * | 2017-02-02 | 2020-12-09 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP7033282B2 (ja) * | 2017-09-29 | 2022-03-10 | スタンレー電気株式会社 | 電気化学光学装置 |
| CN109283763B (zh) * | 2018-11-16 | 2021-10-26 | 信利半导体有限公司 | 基板结构、显示面板及面板制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756184A (ja) * | 1993-08-12 | 1995-03-03 | Sharp Corp | 表示装置 |
| JPH08114815A (ja) | 1994-10-18 | 1996-05-07 | Sony Corp | Ｔｆｔアクティブマトリクス液晶基板の製造方法 |
| US5677745A (en) * | 1994-12-21 | 1997-10-14 | Kabushiki Kaisha Toshiba | LCD with electrostatic discharge projections |
| JP3072707B2 (ja) * | 1995-10-31 | 2000-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置及びその製造方法 |
| TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
-
2002
- 2002-10-03 JP JP2002291085A patent/JP4067090B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-17 US US10/664,158 patent/US7405365B2/en active Active
- 2003-09-29 CN CNB031248888A patent/CN1249649C/zh not_active Expired - Fee Related
- 2003-10-02 KR KR1020030068753A patent/KR100562922B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7405365B2 (en) | 2008-07-29 |
| JP4067090B2 (ja) | 2008-03-26 |
| CN1497506A (zh) | 2004-05-19 |
| KR100562922B1 (ko) | 2006-03-22 |
| CN1249649C (zh) | 2006-04-05 |
| JP2004126276A (ja) | 2004-04-22 |
| US20040066637A1 (en) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562922B1 (ko) | 배선기판 및 그 제조방법 | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100583311B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| US6949390B2 (en) | Method of fabricating liquid crystal display device | |
| US7692754B2 (en) | Liquid crystal display and fabricating method thereof | |
| US8633065B2 (en) | Method for manufacturing mother substrate and array substrate | |
| KR100285126B1 (ko) | 액정표시장치및그제조방법 | |
| KR20070117738A (ko) | 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판 | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100850287B1 (ko) | 배선 기판, 표시장치 및 그것들의 제조 방법 | |
| US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
| US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US6436743B1 (en) | Method of preventing electrical shorts | |
| JP5630729B2 (ja) | 表示装置 | |
| KR100466387B1 (ko) | 5 마스크공정을 이용한 액정 디스플레이의 제조방법 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100621858B1 (ko) | 액정표시소자의 제조방법 | |
| KR20050035682A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20070011661A (ko) | 박막트랜지스터 기판 및 이의 제조방법 | |
| KR20050014597A (ko) | 리페어가능한 평판표시장치 및 그의 리페어방법 | |
| KR20050005669A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP2000349291A (ja) | 薄膜トランジスタアレイおよび薄膜トランジスタアレイ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150306 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170303 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |