CN1218374C - 基于ⅲ族氮化物的半导体基片及其制造方法 - Google Patents

基于ⅲ族氮化物的半导体基片及其制造方法 Download PDF

Info

Publication number
CN1218374C
CN1218374C CN031075320A CN03107532A CN1218374C CN 1218374 C CN1218374 C CN 1218374C CN 031075320 A CN031075320 A CN 031075320A CN 03107532 A CN03107532 A CN 03107532A CN 1218374 C CN1218374 C CN 1218374C
Authority
CN
China
Prior art keywords
substrate
dislocation density
iii nitride
iii
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN031075320A
Other languages
English (en)
Other versions
CN1447448A (zh
Inventor
碓井彰
柴田真佐知
大岛祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saikos Corp
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, NEC Corp filed Critical Hitachi Cable Ltd
Publication of CN1447448A publication Critical patent/CN1447448A/zh
Application granted granted Critical
Publication of CN1218374C publication Critical patent/CN1218374C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

为了提供一种具有较小扭曲的III族氮化物半导体基片，本发明提供了一种方法，该方法包括如下步骤：在蓝宝石衬底31上，外延生长具有GaN低温生长缓冲层的GaN层33；从由生长反应器中取出的基片上去除该蓝宝石衬底31、GaN缓冲层32和一小部分GaN层33，从而获得自承重GaN基片35；并且然后，通过在NH3气氛、1200℃下，将该GaN基片35放入电炉中对其进行热处理24小时；这导致自承重GaN基片35的扭曲明显减小，使得其正面和反面的位错密度为4×107cm-2和8×105cm-2，从而很好地控制这种低位错密度比值为50。

Description

基于III族氮化物的半导体基片及其制造方法
技术领域
本发明涉及一种基于III族氮化物的半导体基片及其制造方法。
背景技术
由于已知氮化物半导体材料具有足够大的能带间隙，并且其带间跃迁为直接跃迁型，所以许多对在短波长发光器件中采用氮化物半导体材料的研究正在进行。而且，由于其电子饱和漂移速度高，且在它们的异质结中可以使用二维电子气，所以氮化物半导体材料也被认为非常适用于电子器件。
可以通过用汽相沉积法，例如金属有机汽相处延(MOVPE)法、分子束外延(MBE)法或氢化物汽相处延(HVPE)法在基体衬底上外延生长来获得构成这些器件的氮化物半导体层。然而，任何一种基体衬底的晶格常数都与此氮化物半导体层的晶格常数不匹配，因此难以获得优质的生长层，而且获得的氮化物半导体层易含有大量晶体缺陷。因为这些晶体缺陷正是妨碍器件性能提高的因素，所以到目前为止已经试验了许多种减少氮化物半导体层内晶体缺陷的方法。
作为获得含晶体缺陷数相对少的基于III族元素氮化物晶体的方法之一，已经知道一种方法，其中在不同材料如蓝宝石的衬底上形成低温沉积缓冲层，并在其上形成外延生长层。在使用低温沉积缓冲层的晶体生长方法中，首先采用约500℃的温度将AlN或GaN沉积到蓝宝石等衬底上，形成非晶膜或部分含多晶的连续膜。通过将此沉积物加热至高达约1000℃，一部分沉积物被蒸发掉，剩余物转变为晶体，形成高密度的晶核。使用它们作为晶体生长的晶核可以形成结晶质量较高的GaN层。然而，即使使用包括形成低温沉积物缓冲层步骤的方法，其仍然含有许多晶体缺陷，例如螺型位错和空位(vacant pipes)，因此其结晶质量不足以提供符合目前需要的这种高性能器件。
另外，已经深入研究了另一种方法，其中使用GaN基片作为晶体生长的衬底，在其上形成构成器件部分的半导体多层膜。在下文中，将这种用于晶体生长的GaN基片称为自承重GaN基片。在制备自承重GaN基片的方法之中，广泛知道的是ELO(外延横向过度生长)法。ELO是这样一种技术，其中在基体衬底上形成具有条状开口的掩模层，从开口处开始横向生长，从而获得具有一些位错的GaN层。在日本专利申请公开No.251253/1999中，提出使用此ELO法在蓝宝石衬底上形成GaN层，此后通过蚀刻等方法除去该蓝宝石衬底，制备自承重GaN基片。
此外，已经研制出FIELO(小面引发外延横向过度生长)技术(A.Usui et al.，Jpn.J.Appl.Phys.，Vol.36(1997)pp.L899-L902)，其是由ELO法发展来的方法之一。此方法与ELO的共同点在于使用二氧化硅掩模进行选择性生长，但与ELO不同之处在于在掩模开口部分中形成小面(facet)。小面的形成改变了位错的扩展方向，因此减少了到达外延生长层顶部的螺型位错的数目。用此方法，可以通过在例如蓝宝石的基体衬底上生长厚的GaN层然后从其上除去基体衬底的方法来获得晶体缺陷数量相对较少的高质量自承重GaN基片。
发明内容
然而，对于用这种方法制造的自承重GaN基片，仍然存在要解决的问题。最主要的问题是出现扭曲。例如，已知从其上除去蓝宝石衬底的自承重GaN基片像拱形一样向内弯曲，其上方具有生长面。此弯曲的曲率半径可以达到几十厘米左右的水平。如果此扭曲严重，当使用其作为基片，在其上用MOVPE装置等生长用于器件的层状结构时，该基片不能粘附到其基片座上，从而产生的温度分布造成不能实现成分和掺杂密度的均匀分布。而且，因为难以在其上均匀地进行光刻，所以器件的产率大幅下降。当然，弯曲的程度越小越好，理想的是使曲率半径不小于1米。
考虑到上述问题，本发明的目的是提供一种弯曲减小的基于III族氮化物的自承重半导体基片。
本发明人进行的研究表明：自承重基片的扭曲是基片内各种位错密度造成的，也就是说基片正面的位错密度(特别是刃型位错的密度)平均值与反面的位错密度平均值不同。换句话说，基片一个表面的位错密度与另一个表面的位错密度之间的差别越大，弯曲的程度就越严重。因此，为了缩小扭曲，控制此位错密度的分布是特别重要的。
可以用以下方式解释位错的密度梯度或者一个表面与另一个表面之间在刃型位错密度方面的差异导致基片扭曲的现象。在GaN六方晶体中，当存在具有高密度的晶粒时，其晶格与不同材料的衬底失配导致晶粒方向发生轻微变化，因此，这将导致在它们的边界上产生许多刃型位错。已发现刃型位错密度与晶粒尺寸之间几乎为线性关系，还发现此晶粒尺寸d0与在基片内部积累的应力量ε之间存在以下关系方程：
ε＝Δ/d0               (1)
其中，Δ几乎等于刃型位错的柏格斯矢量。因此，假设在基片一个表面与另一个表面上的位错密度之间存在差异，则基片内部的应力量有变化，这造成了扭曲的产生。
在实践中，当通过外延生长在不同材料的衬底上生长GaN层，然后除去不同材料的衬底来制造自承重GaN基片时，由于晶格失配导致衬底与GaN层间界面上的刃型位错密度高达109-1011cm-2。使用这种晶体，通过各种减少位错数目的方法，例如横向生长或厚膜生长的方法可以将GaN层上表面上的位错密降低至105-107cm-2的低水平。对于这种基片扭曲，通常观察到：一个表面的刃型位错密度约为109cm-2，另一个表面的刃型位错密度约为106cm-2。在厚度为200微米的自承重GaN基片的情况下，扭曲变得非常严重，曲率半径为20厘米左右，因此难以将这种基片照原样用于器件。然而，如果将密度较高侧表面的刃型位错密度水平降低至107cm-2左右，对于弯曲而言，可以形成明显的改进，扭曲的曲率半径达到10米左右，从而可以获得适用于器件的基片。
到目前为止，已经明确地描述了为什么可以通过控制刃型位错密度来抑制基片扭曲的原因，但是，相似地，可以通过控制包括刃型位错密度在内的总位错密度来有效地抑制基片的扭曲。
因此，本发明以上述观点为基础；从而，通过控制总位错密度，更特别的是通过控制刃型位错密度来抑制基片的扭曲。
本发明提供一种基于III族氮化物的自承重半导体基片；其中
当将其位错密度较低一侧表面的位错密度设为n1，将其位错密度较高一侧表面的位错密度设为n2时，其比值n2/n1小于750。
本发明对于基片的扭曲产生了明显的改进。由于其能稳定地产生减小扭曲的效果，因此也能获得优异的加工稳定性。
在本发明的基于III族氮化物的半导体基片中，优选地，将n1设定为不大于1×108cm-2，更优选的是不大于1×107cm-2。这将实现有效地抑制扭曲，同时实现优异的结晶质量。
本发明进一步提供一种自承重基于III族氮化物的半导体基片；其中当将其刃型位错密度较低一侧表面的刃型位错密度设为m1，将刃型位错密度较高一侧表面的刃型位错密度设为m2时，其比值m2/m1小于1000。
本发明的这个方面对于基片的扭曲产生了明显的改进。由于其能稳定地产生减小扭曲的效果，因此也能获得优异的加工稳定性。
在本发明基于III族氮化物的半导体基片中，优选地，将m1设定为不大于5×107cm-2，更优选的是不大于5×106cm-2。这可以实现有效地抑制扭曲，同时实现优异的结晶质量。
而且，本发明提供一种制造基于III族氮化物的半导体基片的方法，该方法包括以下步骤：
在不同材料衬底的顶部上形成基于III族氮化物的半导体层；
将所述的基于III族氮化物的半导体层与所述的不同材料的衬底分离；并且
在所述基于III族氮化物的半导体层位于所述不同材料衬底由之分离一侧的表面上施加减少位错密度的处理。
而且，本发明提供一种制造基于III族氮化物的半导体基片的方法，该方法包括以下步骤：
通过外延生长在不同材料衬底的顶部上形成基于III族氮化物的半导体层，然后将所述的基于III族氮化物的半导体层与所述的不同材料衬底分离；其中
在生长所述的基于III族氮化物的半导体层的过程中，或者在生长所述的基于III族氮化物的半导体层后，在不低于1150℃的温度下进行热处理。此制造方法可以进一步包括以下步骤：在所述基于III族氮化物的半导体层位于所述不同材料衬底由之分离一侧的表面上施加减少位错密度的处理。
根据上述制造方法，可以稳定地获得在基质扭曲方面有明显改进的自承重基于III族氮化物的半导体基片。
在本发明这些制造基于III族氮化物的半导体基片的方法中，它们可以有以下构成，其中所述减少位错密度的处理包括从所述不同材料衬底由之分离的一侧上除去所述的基于III族氮化物的半导体层至厚度不小于100微米的步骤。
而且，在本发明这些制造基于III族氮化物的半导体基片的方法中，它们可以有以下构成，其中所述减少位错密度的处理包括在不低于1150℃的温度下，在所述的基于III族氮化物的半导体层上进行热处理的步骤。这样，可以有效地减少位错密度。在此，优选的是设定处理持续时间为10分钟或更长。而且，由于目的是稳定地减少位错密度，所以优选的是在不低于1200℃的温度下进行热处理。
此外，本发明中使用的位错密度和刃型位错密度指的是特定平面上的密度平均值。例如，在通过掩模生长与一些生长方法一起制造基于III族氮化物的半导体基片的情况下，在基片的一个表面内也会存在位错密度变化。即使存在这种位错密度平面内分布的变化，也可以通过使平均位错密度和平均刃型位错密度取如上所述各个范围内的数值而有效地减小基片的扭曲。
附图说明
图1(a)-(d)是一系列剖面图，表示本发明制造自承重GaN基片的方法中一个实施例的步骤。
图2是说明用于如实施例中所描述用于GaN生长的氢化物汽相处延装置的示意图。
图3(a)和(b)是一系列剖面图，表示本发明制造自承重GaN基片的方法中另一个实施例的步骤。
图4(a)-(c)是一系列剖面图，表示本发明制造自承重GaN基片的方法中另一个实施例的步骤。
图5(a)-(c)是一系列剖面图，表示本发明制造自承重GaN基片的方法中另一个实施例的步骤。
图6说明本发明制造自承重基片的方法中所采用温度分布的一个例子。
图7说明本发明制造自承重基片的方法中所采用温度分布的另一个例子。
图8是说明基片的曲率半径对在自承重GaN基片正面和反面观测到的总位错比值的相关性的图示。
图9是说明基片的曲率半径对在自承重GaN基片正面和反面观测到的刃型位错比值的相关性的散点图示。
具体实施方式
本发明中使用的“自承重”基片指的是能够保持其自身形状并具有不致引起任何处理不便的足够机械强度的任何基片。为了具有这样的强度，优选的是将自承重基片的厚度设定为不小于30微米，更优选的是不小于50微米。而且，考虑到诸如器件形成后容易解理这样的因素，优选的是将自承重基片的厚度设定为不大于1毫米，更优选的是不大于300微米。如果基片过厚，其解理变得困难，这会造成解理面粗糙。因此，当应用于例如半导体激光器等时，会出现由反射损失引起的器件退化问题。
对于本发明中的基于III族氮化物的半导体，可以提供用InxGayAl1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示的半导体。在这类半导体中，优选的是使用GaN、AlGaN等，因为它们较好地满足基片材料所需的质量，包括机械强度和制造稳定性。
在本发明中，通过减少自承重基片中的位错密度，特别是其中的刃型位错密度来抑制基片的扭曲。为了表征位错，通常使用术语“刃型”和“螺型”。刃型位错和螺型位错分别表示柏格斯矢量b垂直和平行于位错线走向的情况。在位错具有刃型位错和螺型位错的混合特征的情况下，换句话说，在柏格斯矢量b与位错线倾斜的情况下，称其为“混合位错”。现在，在位错图纹线内，有时位错线的方向相对于柏格斯矢量b的方向发生变化。位错不必沿直线运动，而常常是弯曲的。作为一个极端的例子，假设这样一种情况，其中位错线形成一个环，其平行于柏格斯矢量b的部分属于螺型位错，而其垂直于柏格斯矢量b的部分属于刃型位错。本发明中使用的“刃型位错”包括这样一种情况，即只有一部分位错属于刃型位错。
可以通过例如使用透射电子显微术(TEM)来确定位错的性质。当所选晶格衍射平面的法向矢量g(在下文中称为“衍射矢量”)垂直于位错线的柏格斯矢量b时，换句话说，当这些矢量的内积为零(衍射矢量g·柏格斯矢量b＝0)时，在TEM视场中，位错的对比度消失。利用这点，可以确定未知位错的性质(刃型位错、螺型位错或混合位错)。
而且，也可以根据蚀坑形状和深度的观测结果来鉴别位错的性质，其中蚀坑是通过用化学试剂的溶液对其进行选择性蚀刻形成的。
可以通过用FIELO或悬挂外延(pendeo-epitaxy)技术在不同材料的衬底上生长基于III族氮化物的半导体层，然后除去不同材料的衬底来形成本发明自承重基于III族氮化物的半导体基片。当用这样一种方法进行制造时，可以在其表面上稳定地制造位错密度低的基片。FIELO方法是这样一种方法，其中首先形成具有许多开口的掩模，然后，在通过将该开口设定为其生长区以形成小面结构的同时，用气相沉积方法生长GaN层。从相邻开口接合处生长GaN晶体，从而位错的传播方向改变为平行于基片的方向，并可以获得在其表面上具有低位错密度的GaN层。通过将此GaN层与不同材料的衬底分离，可以获得高质量的自承重GaN基片。同时，在悬挂外延方法中，首先在不同材料的衬底上形成由AlxGa1-xN(0≤x≤1)构成的低温生长缓冲层，然后在其上形成由AlyGa1-yN(0≤y≤1)构成的第一结晶层。在此结晶层上形成具有许多条状开口的掩模之后，进行刻蚀以将第一AlyGa1-yN层构图成为条状。接着，以此为起点，用气相沉积生长AlzGa1-zN(0≤z≤1)晶体以形成由AlzGa1-zN厚膜构成的第二单晶体层。此后，通过将第二单晶体层与不同材料的衬底分离，可以获得高质量的自承重基片。
然而，当用这些方法制造基片时，尽管可以减少其位错并获得优异的结晶质量，但是其扭曲的程度呈现进一步增长的趋势。虽然在一定程度上有效减少了形成器件的表面上的位错，但与形成器件表面相反的表面上仍然存在许多位错。因此，基片正面位错密度与反面位错密度的比值变得更加大于通常仅试图减少位错的情况。当应用于这种位错减少的基片时，本发明可以显现明显的效果，并可以有效地抑制扭曲，同时达到优异的结晶质量。
实施例
参考实施例，下面进一步详细说明本发明。实施例中使用的术语“总位错密度”和“刃型位错密度”表示基片正面或反面上相应密度的平均值。
实施例1
在本实施例中，通过用上述FIELO在蓝宝石衬底上生长GaN外延层，然后除去蓝宝石衬底来制造自承重GaN基片，并对该基片进行评估。下面，将参考图1说明本实施例制造自承重GaN基片的方法。
首先，如图1(a)所示，使用蓝宝石衬底11，生长GaN外延层12，并在其上形成具有条状开口的二氧化硅掩模13，然后，将该衬底放到如图2所示的HVPE沉积装置中。此装置能够将III族元素的卤化物GaCl输送到衬底24上，然后通过金属Ga 21和通过供气管22与载气H2或N2一起供应的HCl反应而在衬底上形成GaCl本身。在其基片区，混合GaCl和通过供气管23供应的NH3，通过它们的反应，用气相沉积在衬底24上形成GaN。通过用电炉25加热来将基片区的温度设定为1000℃。而且，源材料GaCl和NH3的分压分别为5×10-3大气压和0.3大气压。在这些条件下，其生长速率约为50微米/小时。如图1(b)所示，通过掺杂气体供应管26供应作为基片区掺杂源气体的SiH2Cl2来进行掺杂，并生长厚度约为350微米的硅掺杂GaN层14。
现在，如图1(c)所示，从反应器中取出此衬底，从厚层上去除蓝宝石衬底以及一部分、厚度约几微米的GaN层，从而获得自承重GaN基片15。作为除去蓝宝石衬底的方法，可以使用如机械抛光，或用强碱性或强酸性化学试剂刻蚀的方法。而且，也可以使用带电粒子束或中性粒子束进行物理刻蚀。此外，可以通过向其施加紫外激光束来除去蓝宝石衬底，该激光束可以穿透蓝宝石衬底，但是被GaN所吸收，从而熔化其靠近界面的部分。
对此自承重GaN基片15中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为5×109cm-2，而生长前沿面的密度值为1×106cm-2。其中，背面和前面单刃型位错密度值分别为4.5×109cm-2和3.5×105cm-2。在此，为了确定位错密度，当位错密度超过108cm-2时，特别是对于基片反面，对其下表面和垂直截面用透射电子显微术(TEM)进行观察，但是当位错密度不超过108cm-2时，首先用化学溶液对其进行选择性蚀刻，并用光学显微镜或扫描电子显微镜计算形成的蚀坑数目。可以粗略地将蚀坑的形状分为两组，其中具有相应浅坑的一组与刃型位错相对应。可以根据如下所述的方法来检验此分类。当使用透射电子显微术获取具有蚀坑的样品的垂直截面暗场图像时，可以根据电子束的g矢量与其中位错线方向之间的关系来确定位错的柏格斯矢量，从而可以根据此结果来确定位错的性质。
对制造的自承重GaN基片15的扭曲的测量表明：其曲率半径值为30厘米。对于此扭曲的测量方法，例如可以通过X-射线摆动曲线测量而容易地获得很准确的结果。简言之，监视布拉格角θB的变化，同时将具有扭曲的样品沿横向移动x，从而可以由以下的关系式给出曲率半径ρ：
(1/ρ)＝dθB/dx
然后，如图1(d)所示，从蓝宝石衬底由之分离的那个表面上去除厚度高达150微米的区域16，从而获得自承重GaN基片17。对于这种去除，可使用熔融KOH。因为此蚀刻剂只能有选择地刻蚀N-平面，所以可以使用它特别方便地刻蚀GaN层的反面(与生长前沿面相反的那侧)。而且，如果在GaN正面上形成SiO2等的保护膜，那么仍然可以在GaN反面上进行不具有刻蚀选择性的化学刻蚀，此外，还可以通过机械抛光进行这种去除。
因此，在自承重GaN基片17中，蓝宝石衬底由之分离的那个表面的总位错密度和刃型位错密度分别降低至5×107cm-2和3×107cm-2。当测量此基片的扭曲时，测得曲率半径为5米，这表明对扭曲有明显的改进。在此基片上，通过试验生长基于InGaN的激光器的层状结构，并制造激光器。因为减少的扭曲对光刻步骤下的曝光均匀性没有不利的影响，所以可以大幅提高产品产率。
实施例2
在本实施例中，通过用上述ELO法(S.Nakamura，et al.，MRSInternet.J.Nitride Semicond.Res.，4S1，G1.1(1999))在蓝宝石衬底上生长GaN外延层，然后除去该蓝宝石衬底来制造自承重GaN基片，并对该基片进行评估。下面，将参考图4说明本实施例制造自承重GaN基片的方法。
首先，如图4(b)所示，使用蓝宝石衬底41，外延生长薄GaN层42，并在其上形成具有沿GaN的[1-100]方向条状开口的二氧化硅掩模43，然后，使用三甲基镓(TMGa)和NH3作为主要的源材料，通过MOVPE法生长平坦的GaN层44至厚度为10微米。
然后，将此衬底放到上述图2所示的HVPE生长装置中。通过用电炉25加热来将基片区的温度设定为1000℃。而且，源材料GaCl和NH3的分压分别为5×10-3大气压和0.3大气压。在这些条件下，其生长速率约为50微米/小时。而且，如图4(c)所示，通过掺杂气体供应管26供应作为基片区掺杂源气体的SiH2Cl2来进行掺杂，生长厚度约为350微米的硅掺杂GaN层45。此后，从反应器中取出此衬底，按照与图1(c)所示相似的方式，从厚层上去除蓝宝石衬底以及厚度约为几微米的GaN层，从而获得自承重基片形式的GaN层45。作为除去蓝宝石衬底的方法，可以使用如机械抛光，或用强碱性或强酸性化学试剂刻蚀的方法。而且，也可以使用带电粒子束或中性粒子束进行物理刻蚀。此外，可以通过向其施加紫外激光束来除去蓝宝石衬底，该激光束可以穿透蓝宝石衬底，但是被GaN所吸收，从而熔化其靠近界面的部分。对此GaN层45中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为1.5×109cm-2，而生长前沿面的密度值为2×106cm-2。其中，后面和前面单刃型位错密度值分别为1×109cm-2和1×106cm-2。
对制得的自承重GaN层45(自承重GaN基片)的扭曲测量表明：其曲率半径值为1米。
然后，按照与图1(d)所示相似的方式，从蓝宝石衬底由之分离的那个表面上去除厚度高达约150微米的区域。对于此去除，可使用熔融的KOH。因为此蚀刻剂只能有选择地刻蚀N-平面，所以可以使用它特别方便地刻蚀GaN层的反面(与生长前沿面相反的那侧)。而且，如果在GaN正面上形成SiO2等的保护膜，那么仍然可以在GaN反面上进行不具有刻蚀选择性的化学刻蚀，此外，还可以通过机械抛光进行这种去除。
因此，在GaN层45中，蓝宝石衬底由之分离的那个表面的总位错密度和刃型位错密度分别降低至5×108cm-2和2.5×108cm-2。当测量此基片的扭曲时，测得曲率半径为3米，这表明对扭曲有明显的改进。在此基片上，通过试验生长基于InGaN的激光器的层状结构，并制造激光器。因为减少的扭曲对光刻步骤下的曝光均匀性没有不利的影响，所以可以大幅提高产品产率。
实施例3
在本实施例中，通过用被称为PENDEO的方法(T.S.Zheleva，MRSInternet.J.Nitride Semicond.Res.，4S1，G3.38(1999))在蓝宝石衬底上生长GaN外延层，然后除去蓝宝石衬底来制造自承重GaN基片，并对该基片进行评估。下面，将参考图5说明本实施例制造自承重GaN基片的方法。
首先，如图5(b)所示，使用蓝宝石衬底51，在薄GaN层52上形成具有沿GaN的[1-100]方向条状开口的二氧化硅掩模53，然后，通过干蚀刻等，刻蚀一部分GaN外延层52和其中蓝宝石衬底的一些部分54。然后，如图5(c)所示，通过使用三甲基镓(TMGa)和NH3作为主要源材料的MOVPE法生长平坦的GaN层55至厚度为10微米。剩余部分经干蚀刻的部分作为间隙空间(gap space)。
然后，将此衬底放到上述图2所示的HVPE生长装置中。在该装置中，通过用电炉25加热来将基片区的温度设定为1000℃。而且，源材料GaCl和NH3的分压分别为5×10-3大气压和0.3大气压。在这些条件下，其生长速率约为50微米/小时。而且，如图5(c)所示，通过掺杂气体供应管供应作为基片掺杂源气体的SiH2Cl2来进行掺杂，生长厚度约为350微米的通过所述掺杂技术掺杂了硅的GaN层56。
从反应器中取出此衬底，按照与图1(c)所示相似的方式，从厚层上去除蓝宝石衬底以及厚度约为几微米的GaN层，从而获得自承重基片形式的GaN层56。作为除去蓝宝石衬底的方法，可以使用如机械抛光，或用强碱性或强酸性化学试剂刻蚀的方法。而且，也可以使用带电粒子束或中性粒子束进行物理刻蚀。此外，可以通过向其施加紫外线激光束来除去蓝宝石衬底，该激光束可以穿透蓝宝石衬底，但是被GaN所吸收，从而熔化其靠近界面的部分。对此GaN层56中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为3×109cm-2，而生长前沿面的密度值为3×106cm-2。其中，后面和前面单刃型位错密度值分别为2.4×109cm-2和1.2×106cm-2。
对制得的自承重基片形式的GaN层56的扭曲的测量表明：其曲率半径值为80厘米。
然后，按照与图1(d)所示相似的方式，从蓝宝石衬底由之分离的那个表面上去除厚度高达约150微米的区域。对于此去除，可使用熔融的KOH。因为此蚀刻剂只能有选择地刻蚀N-平面，所以可以使用它特别方便地刻蚀GaN层的反面(与生长前沿面相反的那侧)。而且，如果在GaN正面上形成SiO2等的保护膜，那么仍然可以在GaN反面上进行不具有刻蚀选择性的化学刻蚀，此外，还可以通过机械抛光进行这种去除。
因此，在GaN层56中，蓝宝石衬底由之分离的那个表面的总位错密度和刃型位错密度分别降低至3.5×108cm-2和1×108cm-2。当测量此基片的扭曲时，测量的曲率半径为4米，这表明对扭曲有明显的改进。
在此基片上，通过试验生长基于InGaN的激光器的层状结构，并制造激光器。因为减少的扭曲对光刻步骤下的曝光均匀性没有不利的影响，所以可以大幅提高产品产率。
实施例4
在本实施例中，通过热处理控制自承重基片表面的位错密度。下面，将参考图3说明本实施例制造自承重GaN基片的方法。
首先，使用蓝宝石衬底31，用上述图2(图3(a))的HVPE生长装置在GaN低温生长缓冲层32上形成GaN层33。在该装置内的基片区中，混合通过供气管23供应的GaCl和NH3，在相互作用的同时，通过汽相沉积在基片24上形成GaN。使用电炉25，将基片区的温度设定为1000℃。而且，皆为源气体的GaCl和NH3的分压分别为5×10-3大气压和0.3大气压。在这些条件下，其生长速率约为50微米/小时。而且，通过掺杂气体供应管26供应作为基片掺杂源气体的SiH2Cl2来进行掺杂。这样，外延生长获得厚度约为200微米的通过所述掺杂技术掺杂了Si的GaN层33。
然后，从该反应器中取出此衬底，除去蓝宝石衬底31、GaN低温生长缓冲层32和一小部分GaN层(图3(b))。因此，在图3(b)中，将图3(a)中所示的GaN层33分为自承重GaN基片35和已经从该自承重GaN基片上去除的GaN层34。将待除去的GaN层34的厚度设定为约几十微米。
作为除去蓝宝石衬底31的方法，可以使用如机械抛光，或用强碱性或强酸性化学试剂刻蚀的方法。而且，也可以使用带电粒子束或中性粒子束进行物理刻蚀。此外，可以通过向其施加紫外线激光束来除去蓝宝石衬底，该激光束可以穿透蓝宝石衬底，但是被GaN所吸收，从而熔化其靠近界面的部分。
对按上述方法获得的自承重GaN基片35中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为9×109cm-2，而生长前沿面的密度值为1×107cm-2。其中，后面和前面单刃型位错密度值分别为7×109cm-2和5×106cm-2。对自承重GaN基片35扭曲的测量表明：其曲率半径值大至90厘米。
将此自承重GaN基片35放到电炉中，并在NH3气氛、1200℃下进行热处理24小时。选择NH3气氛以防止在热处理过程中产生分解，但是如果可以很好地密封样品，就不必供应NH3。热处理后，再检查一次位错密度，发现蓝宝石衬底由之分离的那个表面的位错密度变为4×107cm-2，而生长前沿面的密度变为8×105cm-2，这表明对位错密度有明显的改进。其中，后面和前面单刃型位错的密度值分别为1×107cm-2和3×105cm-2。当测量热处理后的自承重GaN基片35的扭曲时，测得其曲率半径为6米，这表明对扭曲有明显的改进。
在此基片上，通过试验生长基于InGaN的激光器的层状结构，并制造激光器。因为减少的扭曲对光刻步骤下的曝光均匀性没有不利的影响，所以可以大幅提高产品产率。
实施例5
在本实施例中，通过在外延生长当中加入热处理步骤来控制自承重基片表面的位错密度。下面，将说明本实施例制造自承重GaN基片的方法。
在本实施例中，使用蓝宝石C-平面衬底，用上述图2的HVPE装置通过图3所示的步骤来生长GaN层。于是，根据图6所示的温度顺序进行GaN层33的生长和热处理。在生长的过程中，将GaCl和NH3的分压分别设定为5×10-3大气压和0.3大气压。
首先，将炉温设定在1200℃，并在H2气流中进行蓝宝石衬底的热清洁。接着，使炉温降低至500℃，并沉积GaN低温生长缓冲层32。然后，将炉温升高至1000℃，并生长GaN层至厚度为50微米。于是，停止Ga源供给一次并进行热处理。也即，在NH3气氛下，将炉温升高至1400℃，并保持10分钟。此后，将炉温降低至500℃，并保持5分钟。完成此热处理程序后，再次将炉温升高至1000℃。随后，进一步生长厚达150微米的GaN层，从而获得薄膜总厚度为200微米的GaN层33。
此后，从该反应器中取出此衬底，除去蓝宝石衬底31、GaN低温生长缓冲层32和一小部分GaN层(图3(b))。这里，在图3(b)中，将图3(a)中所示的GaN层33分为自承重GaN基片35和已经从自承重GaN基片上去除的GaN层34。将待除去的GaN层34设为约几十微米厚。作为除去蓝宝石衬底31的方法，可以使用上述方法之一。
对按上述方法获得的自承重GaN基片35中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为4×107cm-2，而生长前沿面的密度值为5×106cm-2。其中，后面和前面单刃型位错密度值分别为1.5×107cm-2和2×106cm-2。对GaN层扭曲的测量表明：其曲率半径值为7米。当不进行热处理步骤来生长该层时，蓝宝石衬底由之分离的那个表面的密度值为9×109cm-2，而生长前沿面的密度值为1×107cm-2。其中，后面和前面单刃型位错的密度值分别为7×109cm-2和5×106cm-2。对此GaN层扭曲的测量表明：其为具有严重扭曲的基片，曲率半径为90厘米，从而证实通过加入热处理步骤的确可以对扭曲产生明显的改进。
实施例6
在本实施例中，通过在外延生长当中加入若干热处理步骤而以较高准确性来控制自承重基片表面的位错密度。下面，将说明本实施例制造自承重GaN基片的方法。
在本实施例中，使用蓝宝石C-平面衬底，用上述图2的HVPE装置通过图3所示的步骤来生长GaN层。于是，根据图7所示的温度顺序进行GaN层33的生长和热处理。在生长过程中，将GaCl和NH3的分压分别设定为5×10-3大气压和0.3大气压。
首先，将炉温设定在1200℃，并在H2气流中进行蓝宝石衬底的热清洁。接着，使炉温降低至500℃，并沉积GaN低温生长缓冲层32。然后，将炉温升高至1000℃，并生长GaN层至厚度为25微米。于是，停止Ga源供给一次并进行热处理。也即，在NH3气氛下，将炉温升高至1400℃，并保持10分钟。此后，将炉温降低至500℃，并保持5分钟。完成此热处理程序后，再次将炉温升高至1000℃。此后，每当该GaN层进一步生长使厚度增加25微米时，就中止生长，随后进行相似的热处理，从而获得薄膜总厚度为200微米的GaN层33。
此后，从该反应器中取出此衬底，除去蓝宝石衬底31、GaN低温生长缓冲层32和一小部分GaN层(图3(b))。这里，在图3(b)中，将图3(a)中所示的GaN层33分为自承重GaN基片35和已经从自承重GaN基片上去除的GaN层34。将待除去的GaN层34设定为约几十微米厚。作为除去蓝宝石衬底31的方法，可以使用上述方法之一。
对按上述方法获得的自支持GaN基片35中的位错密度进行检验表明：蓝宝石衬底由之分离的那个表面的密度值为2×107cm-2，而生长前沿面的密度值为4×106cm-2。其中，后面和前面单刃型位错密度值分别为9×106cm-2和1.5×106cm-2。对GaN层扭曲的测量表明：其曲率半径值为10米。当不进行任何热处理步骤来生长该层时，蓝宝石衬底由之分离的那个表面的密度值为9×109cm-2，而生长前沿面的密度值为1×107cm-2。其中，后面和前面单刃型位错的密度值分别为7×109cm-2和5×106cm-2。对此GaN层扭曲的测量表明：其为具有严重扭曲的基片，曲率半径为90厘米，从而证实通过加入热处理步骤的确可以对扭曲产生明显的改进。
实施例7
在本实施例中，通过采用使自承重基片的器件形成面覆盖以掩模的方法对其进行热处理，通过进行这种热处理来控制自承重基片表面的位错密度。下面，将说明本实施例制造自承重GaN基片的方法。
在本实施例中，使用蓝宝石C-平面衬底，用上述图2的HVPE装置通过图3所示的步骤来生长GaN层。首先，在蓝宝石衬底31上形成GaN低温生长缓冲层32。随后，按以下步骤生长GaN层33。首先，在图2的装置中，通过用电炉25进行加热将基片区的温度设定为1000℃，将皆为源气体的GaCl和NH3在基片区的分压分别设定为5×10-3大气压和0.3大气压。在这些条件下，其生长速率约为50微米/小时。而且，通过掺杂气体供应管26供应作为基片掺杂源气体的SiH2Cl2来进行掺杂。这样，生长出厚度约为200微米的Si掺杂GaN层33。
此后，从该反应器中取出此衬底，除去蓝宝石衬底31、GaN低温生长缓冲层32和一小部分GaN层(图3(b))。这里，在图3(b)中，将图3(a)中所示的GaN层33分为自承重GaN基片35和已经从自承重GaN基片上去除的GaN层34。将待除去的GaN层34设定为约几十微米厚。作为除去蓝宝石衬底31的方法，可以使用上述方法之一。
对按如上所述步骤获得的自承重GaN基片35中的位错密度进行检查表明：蓝宝石衬底由之分离的那个表面的密度值为9×109cm-2，而生长前沿面的密度值为1×107cm-2。其中，后面和前面单刃型位错的密度值分别为7×109cm-2和5×106cm-2。对此GaN层扭曲的测量表明：其为具有较大扭曲的基片，曲率半径为90厘米。
接着，用SiO2膜覆盖该自承重GaN基片35的整个表面。薄膜沉积通过CVD(化学气相淀积)方法进行。即使在相当高的温度下进行热处理时，这也可以防止GaN基片的分解。随后，将此自承重GaN基片35放到电炉中，并在空气中在1600℃下进行热处理2小时。热处理后，再次检测位错密度，发现：蓝宝石衬底由之分离的那个表面的密度变为6×107cm-2，而生长前沿面的密度变为9×105cm-2，表明对位错密度有明显的改进。其中，后面和前面单刃型位错的密度值分别为4×107cm-2和3.5×105cm-2。当测量热处理后的自承重GaN基片35的扭曲时，测得其曲率半径为3.5米，这表明对扭曲有明显的改进。在此基片上，通过试验生长基于InGaN的激光器的层状结构，并制造激光器。因为扭曲减小对光刻步骤中的曝光均匀性没有不利的影响，所以可以大幅提高产品产率。
上述各实施例的结果概括于表1和表2中。此外，在图8和图9中，画出了在所制得的自承重GaN基片中，基片的曲率半径对正面位错密度与反面位错密度的比值的相关性。如图8和图9的结果所示，当总位错密度的比值小于750(图8中的直线表示总位错密度的比值为750)时，并且刃型位错密度的比值小于1000(图9中的直线表示刃型位错密度的比值为1000)时，曲率半径急剧增加，从而扭曲程度下降。
表1
         实施例1           实施例2
    不处理     处理   不处理   处理
位错密度(cm-2)   后面   5×109   5×107   1.5×109   5×108
  生长前沿面   1×106   1×106   2×106   2×106
  刃型位错密度(cm-2)   后面   4.5×109   3×107   1×109   2.5×108
  生长前沿面   3.5×105   3.5×105   1×106   1×106
  总位错密度比：n2/n1   5000   50   750   250
  刃型位错密度比：m2/m1   13000   86   1000   250
  曲率半径(米)   0.3   5   1   3
               实施例3     实施例4
  不处理     处理   不处理   处理
  位错密度(cm-2)     后面   3×109     3.5×109   9×109   4×107
    生长前沿面   3×106     3×106   1×107   8×105
  刃型位错密度(cm-2)     后面   2.4×109     1×108   7×109   1×107
    生长前沿面   1.2×105     1.2×105   5×106   3×105
    总位错密度比：n2/n1   1000     120     900   50
    刃型位错密度比：m2/m1   2000     83     1400   33
    曲率半径(米)   0.8     4     0.9   6
表2
           实施例5     实施例6
  不处理     处理   不处理   处理
  位错密度(cm-2)   后面   9×109     4×107   9×109     2×107
  生长前沿面   1×107     5×106   1×107     4×106
  刃型位错密度(cm-2)   后面   7×109     1.5×107   7×109     9×106
  生长前沿面   5×106     2×106   5×106     1.5×106
  总位错密度比：n2/n1   900     8   900     5
  刃型位错密度比：m2/m1   1400     7.5   1400     6
  曲率半径(米)   0.9     7   0.9     10
          实施例7
    不处理     处理
    位错密度(cm-2)     后面     9×109     6×107
    生长前沿面     1×107     9×105
 刃型位错密度(cm-2)     后面     7×109     4×107
    生长前沿面     5×106     3.5×105
    总位错密度比：n2/n1     900     67
    刃型位错密度比：m2/m1     1400     114
    曲率半径(米)     0.9     3.5
虽然已经参考实施例描述了优选的实施方案，然而本领域技术人员应该理解：以上描述是用来说明本发明的，在结合此处描述的实施例方法时可以进行多种改变和调整而不偏离本发明的精神和范围，而所述改变和调整落入本发明的技术范围内。例如，在实施例5或实施例6中，去除蓝宝石衬底后，可以进行减少位错的附加处理。例如，可以进行从不同材料衬底由之分离的那侧上去除厚度为100微米或更厚的区域的步骤。或者，可以在不低于1150℃的温度下进行对自承重GaN基片进行热处理的步骤。
此外，虽然实施例中给出了制造自承重GaN基片方法的例子，但是也可将本发明应用于自承重AlGaN基片。
如上所述，在本发明中，因为可以很好地控制基片中的位错密度，特别是其中的刃型位错密度，所以可以稳定地获得扭曲减小的自承重的基于III族氮化物的半导体基片。
应用本发明的基片能够按照设计实现发光器件和电子器件的高产率制造。

Claims (11)

1.一种基于III族氮化物的半导体基片，其为自承重基片；其特征在于
当将其位错密度较低一侧表面的位错密度设为n1，并且将其位错密度较高一侧表面的位错密度设为n2时，其n2/n1的比值在5≤n2/n1≤250的范围内。
2.如权利要求1所述的基于III族氮化物的半导体基片，其中n1不大于1×108cm-2。
3.一种基于III族氮化物的半导体基片，其为自承重基片；其特征在于
当将其刃型位错密度较低一侧表面的刃型位错密度设为m1，并且将其刃型位错密度较高一侧表面的刃型位错密度设为m2时，其m2/m1的比值在6≤m2/m1≤250的范围内。
4.如权利要求3所述的基于III族氮化物的半导体基片，其中m1不大于5×107cm-2。
5.如权利要求1-4任一所述的基于III族氮化物的半导体基片，其中其厚度不小于30微米，但不大于1毫米。
6.如权利要求5所述的基于III族氮化物的半导体基片，其中它包括由GaN或AlGaN构成的层。
7.一种制造基于III族氮化物的半导体基片的方法，其特征在于
该方法包括以下步骤：
在与基于III族氮化物的半导体不同的材料衬底的顶部上形成基于III族氮化物的半导体层；
将所述不同材料的衬底从所述基于III族氮化物的半导体层分离；并且
在所述基于III族氮化物的半导体层位于所述不同材料衬底由之分离一侧的表面上施加减少位错密度的处理，
其中所述减少位错密度的处理包括从所述不同材料衬底由之分离一侧上除去厚度至少为几微米的所述基于III族氮化物的半导体层的步骤。
8.一种制造基于III族氮化物的半导体基片的方法，其特征在于
该方法包括以下步骤：
通过外延生长在与基于III族氮化物的半导体不同的材料衬底的顶部上形成基于III族氮化物的半导体层，然后将所述不同材料的衬底从所述基于III族氮化物的半导体层分离；其中
在生长所述的基于III族氮化物的半导体层的过程中，或者在生长所述的基于III族氮化物的半导体层后，在不低于1150℃的温度下进行热处理。
9.如权利要求8所述的制造基于III族氮化物的半导体基片的方法，
其中该方法进一步包括在所述基于III族氮化物的半导体层位于所述不同材料衬底由之分离一侧的表面上施加减少位错密度的处理的步骤，
其中所述减少位错密度的处理包括从所述不同材料衬底由之分离一侧上除去厚度至少为几微米的所述基于III族氮化物的半导体层的步骤。
10.如权利要求9所述的制造基于III族氮化物的半导体基片的方法，
其中，所述减少位错密度的处理包括从所述不同材料衬底由之分离一侧上除去厚度不小于100微米的所述基于III族氮化物的半导体层的步骤。
11.如权利要求7所述的制造基于III族氮化物的半导体基片的方法，
其中，所述的减少位错密度的处理进一步包括在不低于1150℃的温度下在所述基于III族氮化物的半导体层上施加热处理的步骤。
CN031075320A 2002-03-26 2003-03-26 基于ⅲ族氮化物的半导体基片及其制造方法 Expired - Lifetime CN1218374C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002084963A JP4932121B2 (ja) 2002-03-26 2002-03-26 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP084963/2002 2002-03-26

Publications (2)

Publication Number Publication Date
CN1447448A CN1447448A (zh) 2003-10-08
CN1218374C true CN1218374C (zh) 2005-09-07

Family

ID=28449231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031075320A Expired - Lifetime CN1218374C (zh) 2002-03-26 2003-03-26 基于ⅲ族氮化物的半导体基片及其制造方法

Country Status (5)

Country Link
US (2) US7097920B2 (zh)
JP (1) JP4932121B2 (zh)
KR (1) KR100557199B1 (zh)
CN (1) CN1218374C (zh)
DE (1) DE10313062A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
JP5719493B2 (ja) 2003-12-09 2015-05-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面粗化による高効率の（Ｂ，Ａｌ，Ｇａ，Ｉｎ）Ｎベースの発光ダイオード
JP4507810B2 (ja) * 2004-01-21 2010-07-21 三菱化学株式会社 窒化物半導体基板の製造方法及び窒化物半導体基板
WO2005074048A1 (en) * 2004-01-31 2005-08-11 Itswell Co. Ltd. Free-standing semiconductor substrate and the manufacturing method and manufacturing apparatus thereof
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
KR100619441B1 (ko) * 2004-06-30 2006-09-08 서울옵토디바이스주식회사 기판제거가 용이한 질화갈륨 성장 방법
KR20070058465A (ko) 2004-08-06 2007-06-08 미쓰비시 가가꾸 가부시키가이샤 Ｇａ 함유 질화물 반도체 단결정, 그 제조 방법, 그리고 그결정을 사용한 기판 및 디바이스
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
JP4529846B2 (ja) * 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
TWI257723B (en) 2005-09-15 2006-07-01 Epitech Technology Corp Vertical light-emitting diode and method for manufacturing the same
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
CN100431183C (zh) * 2005-11-02 2008-11-05 元砷光电科技股份有限公司 垂直型发光二极管及其制造方法
KR101155061B1 (ko) * 2006-03-22 2012-06-11 삼성코닝정밀소재 주식회사 질화물 반도체 기판 및 이의 제조방법
JP2007290895A (ja) * 2006-04-24 2007-11-08 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板の製造方法およびｉｉｉ族窒化物半導体自立基板
JP4689526B2 (ja) * 2006-04-24 2011-05-25 古河機械金属株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP4832221B2 (ja) * 2006-09-01 2011-12-07 パナソニック株式会社 半導体レーザ装置の製造方法
US20080132081A1 (en) * 2006-12-04 2008-06-05 Shaheen Mohamad A Thin III-V semiconductor films with high electron mobility
CN100435279C (zh) * 2006-12-04 2008-11-19 西安电子科技大学 一种大面积自支撑宽禁带半导体材料的制作方法
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
JP4904210B2 (ja) * 2007-06-18 2012-03-28 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
JP5493861B2 (ja) * 2007-10-09 2014-05-14 株式会社リコー Ｉｉｉ族窒化物結晶基板の製造方法
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
JP4525743B2 (ja) * 2007-11-30 2010-08-18 住友電気工業株式会社 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP4888377B2 (ja) * 2007-12-22 2012-02-29 日立電線株式会社 窒化物半導体自立基板
DE102008021706A1 (de) 2008-04-24 2009-11-05 Forschungsverbund Berlin E.V. Auf einem Nitrid der Gruppe III basierenden Halbleitersubstrates mit einem vordefinierten Krümmungsradius und Verfahren zu dessen Herstellung
ES2372886T3 (es) * 2008-06-02 2012-01-27 Nexans Procedimiento para la preparación de un substrato conformado para un conductor recubierto y conductor recubierto utilizando dicho substrato.
WO2010032423A1 (ja) * 2008-09-16 2010-03-25 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
JP2010092934A (ja) * 2008-10-03 2010-04-22 Showa Denko Kk 半導体発光素子の製造方法
JP2010157609A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
US8592240B2 (en) 2008-10-03 2013-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light-emitting element
JP5326787B2 (ja) * 2009-05-11 2013-10-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザダイオード、及びｉｉｉ族窒化物半導体レーザダイオードを作製する方法
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
JP4647020B2 (ja) 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
CN102640307B (zh) * 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
JP5446898B2 (ja) * 2010-01-14 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物単結晶基板の製造方法
CN101976713B (zh) * 2010-09-10 2011-12-28 北京大学 一种基于同质外延制备高效光电子器件的方法
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP2011071546A (ja) * 2010-12-10 2011-04-07 Showa Denko Kk 化合物半導体ウェーハの製造方法
JP2012231103A (ja) 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶
CN103840041A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于氮化物生长的复合衬底结构的制造方法
JP6427330B2 (ja) * 2014-04-04 2018-11-21 古河機械金属株式会社 自立基板の製造方法
US9245747B2 (en) * 2014-05-01 2016-01-26 International Business Machines Corporation Engineered base substrates for releasing III-V epitaxy through spalling
DE102015107661B4 (de) 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
JPWO2022191003A1 (zh) * 2021-03-09 2022-09-15
CN116577340B (zh) * 2023-05-28 2024-01-05 兰州大学 一种区分碳化硅中贯穿螺型位错和贯穿刃型位错的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692452B2 (ja) 1995-09-07 2005-09-07 株式会社日鉱マテリアルズ 窒化ガリウム単結晶厚膜の製造方法
JP3292083B2 (ja) 1997-03-11 2002-06-17 日亜化学工業株式会社 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP4618836B2 (ja) * 2000-01-04 2011-01-26 シャープ株式会社 窒化物系化合物半導体基板およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3636976B2 (ja) * 2000-03-17 2005-04-06 日本電気株式会社 窒化物半導体素子およびその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
WO2003089696A1 (en) * 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
CN1140915C (zh) * 2002-05-31 2004-03-03 南京大学 获得大面积高质量GaN自支撑衬底的方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法

Also Published As

Publication number Publication date
JP2003277195A (ja) 2003-10-02
JP4932121B2 (ja) 2012-05-16
US7097920B2 (en) 2006-08-29
CN1447448A (zh) 2003-10-08
US20030183157A1 (en) 2003-10-02
KR20030077423A (ko) 2003-10-01
KR100557199B1 (ko) 2006-03-10
DE10313062A1 (de) 2003-11-13
US20060191467A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
CN1218374C (zh) 基于ⅲ族氮化物的半导体基片及其制造方法
US9431477B2 (en) Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8274087B2 (en) Nitride semiconductor substrate and manufacturing method of the same
CN1202557C (zh) 基于氮化物的化合物半导体晶体衬底结构及其制造方法
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
US20130337639A1 (en) Method for Substrate Pretreatment To Achieve High-Quality III-Nitride Epitaxy
EP1790759A1 (en) NITRIDE SEMICONDUCTOR SINGLE CRYSTAL INCLUDING Ga, METHOD FOR MANUFACTURING THE SAME, AND SUBSTRATE AND DEVICE USING THE CRYSTAL
US20100065854A1 (en) Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
CN100338733C (zh) Ⅲ族氮化物半导体晶体及其制造方法以及ⅲ族氮化物半导体外延晶片
CN1303131A (zh) 用于晶体生长的基底衬底和用其制造衬底的方法
CN1801459A (zh) 用于制造基于氮化镓的单晶衬底的方法和装置
JP2007204359A (ja) 自立ｉｉｉ−ｎ層の製造方法および自立ｉｉｉ−ｎ基板
CA2475966C (en) Crystal production method
CN1590600A (zh) Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法
CN111593408B (zh) 一种超大尺寸自支撑氮化镓单晶及其制备方法
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
JP2009046369A (ja) Ｉｉｉ−ｖ族窒化物半導体基板及びｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP2001274093A (ja) 半導体基材及びその製造方法
KR101137909B1 (ko) 질화갈륨 기판 및 그 제조 방법
JP4810517B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
KR100764427B1 (ko) 질화물 단결정 후막 제조방법
Jasinski Classic and novel methods of dislocation reduction in heteroepitaxial nitride layers
JP2006232571A (ja) 窒化ガリウム単結晶基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20150114

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150114

Address after: Tokyo, Japan

Patentee after: NEC Corp.

Patentee after: HITACHI METALS, Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: Hitachi Cable Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151026

Address after: Tokyo, Japan

Patentee after: NEC Corp.

Patentee after: Saikos Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: HITACHI METALS, Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160321

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki, Japan

Patentee before: Saikos Corp.

Effective date of registration: 20160321

Address after: Ibaraki, Japan

Patentee after: Saikos Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: Saikos Corp.

CX01 Expiry of patent term

Granted publication date: 20050907

CX01 Expiry of patent term