JP2001274093A - 半導体基材及びその製造方法 - Google Patents
半導体基材及びその製造方法Info
- Publication number
- JP2001274093A JP2001274093A JP2000083324A JP2000083324A JP2001274093A JP 2001274093 A JP2001274093 A JP 2001274093A JP 2000083324 A JP2000083324 A JP 2000083324A JP 2000083324 A JP2000083324 A JP 2000083324A JP 2001274093 A JP2001274093 A JP 2001274093A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- semiconductor
- growth
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 従来の選択成長に用いられるＳｉＯ2などの
マスク材料を用いること無しに転位密度を低減させた、
高品質なエピタキシャル膜を備える半導体基材及び成長
方法を提供すること。 【解決手段】 先ず、基板１の結晶成長面に凸部１１と
凹部１２とを設ける。その後、この基板に例えばＧａＮ
系化合物半導体などの半導体結晶成長用の原料ガスを供
給し、凸部１１の上方部から専ら結晶成長させることで
第１の半導体層２を形成する。この際、ラテラル方向成
長が生じることで凹部１２が空洞部１３となって残留す
る。そして第１の半導体層２の表面に、表面状態を変化
させる物質（アンチサーファクタント材料）を作用さ
せ、アンチサーファクタント材料３を固定化させる。し
かる後、原料ガスを供給し、半導体結晶からなるドット
構造を新たな結晶成長核として生成される第２の半導体
層４を形成して、本発明の半導体基材が完成する。
マスク材料を用いること無しに転位密度を低減させた、
高品質なエピタキシャル膜を備える半導体基材及び成長
方法を提供すること。 【解決手段】 先ず、基板１の結晶成長面に凸部１１と
凹部１２とを設ける。その後、この基板に例えばＧａＮ
系化合物半導体などの半導体結晶成長用の原料ガスを供
給し、凸部１１の上方部から専ら結晶成長させることで
第１の半導体層２を形成する。この際、ラテラル方向成
長が生じることで凹部１２が空洞部１３となって残留す
る。そして第１の半導体層２の表面に、表面状態を変化
させる物質（アンチサーファクタント材料）を作用さ
せ、アンチサーファクタント材料３を固定化させる。し
かる後、原料ガスを供給し、半導体結晶からなるドット
構造を新たな結晶成長核として生成される第２の半導体
層４を形成して、本発明の半導体基材が完成する。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体基材及びそ
の製造方法に関し、特に用いる材料がＧａＮ系化合物半
導体の場合に好適な半導体基材及びその製造方法に関す
るものである。
の製造方法に関し、特に用いる材料がＧａＮ系化合物半
導体の場合に好適な半導体基材及びその製造方法に関す
るものである。
【０００２】
【従来の技術】ＧａＮ系化合物半導体結晶のエピタキシ
ャル成長は、格子整合する基板の入手が困難であるた
め、一般にサファイア基板などの上にバッファ層を介し
て行われている。この場合、エピタキシャル膜と基板と
の格子不整合のため、成長界面から転位などの格子欠陥
が導入され、エピタキシャル膜の表面には約１０10ｃｍ
-2オーダーの転位が存在する。前記エピタキシャル膜中
の転位は、デバイスにおいてリーク電流、非発光センタ
ーや電極材料の拡散の原因となるため、転位密度を減ら
す方法が試みられている。
ャル成長は、格子整合する基板の入手が困難であるた
め、一般にサファイア基板などの上にバッファ層を介し
て行われている。この場合、エピタキシャル膜と基板と
の格子不整合のため、成長界面から転位などの格子欠陥
が導入され、エピタキシャル膜の表面には約１０10ｃｍ
-2オーダーの転位が存在する。前記エピタキシャル膜中
の転位は、デバイスにおいてリーク電流、非発光センタ
ーや電極材料の拡散の原因となるため、転位密度を減ら
す方法が試みられている。
【０００３】その一つとして、例えば特開平１０−３１
２９７１号公報に記載されているような、選択成長を用
いた方法がある。この方法は、ＳｉＯ２などのマスク材
料を用いて基板上にパターニングを施与して選択成長を
行い、さらにこのマスク材料を埋め込むまで成長を続け
ることで、マスク材料により転位が遮断され、或いはマ
スク上における結晶成長過程で転位の伝搬方向が曲げら
れるなどの効果により、転位密度の低減がなされるもの
である。
２９７１号公報に記載されているような、選択成長を用
いた方法がある。この方法は、ＳｉＯ２などのマスク材
料を用いて基板上にパターニングを施与して選択成長を
行い、さらにこのマスク材料を埋め込むまで成長を続け
ることで、マスク材料により転位が遮断され、或いはマ
スク上における結晶成長過程で転位の伝搬方向が曲げら
れるなどの効果により、転位密度の低減がなされるもの
である。
【０００４】
【発明が解決しようとする課題】しかしながら上記の方
法では、マスク材料を埋め込む際に、マスク上を成長面
に対して横方向に成長した結晶が、成長が進むにつれそ
の結晶軸が傾く（Ｔｉｌｔ；チルト）という現象がおこ
る。マスク上ではチルトした結晶同士が合体するのでそ
こで新たな欠陥が発生する。結晶軸がチルトする原因は
定かではないが、マスク材料が影響しているものと考え
られる。また、マスクを作製する工程はエピタキシャル
結晶成長装置から一旦外部に取り出してから行う必要が
あるため、工程の複雑化、基板の汚染、又は基板表面が
損傷を受ける可能性がある等の問題を有している。特に
上記のマスクを使った選択成長プロセスを多重化する場
合の、エピタキシャル成長装置から一旦外部に取り出す
工程の煩雑さと汚染・表面損傷の可能性の問題は大き
い。
法では、マスク材料を埋め込む際に、マスク上を成長面
に対して横方向に成長した結晶が、成長が進むにつれそ
の結晶軸が傾く（Ｔｉｌｔ；チルト）という現象がおこ
る。マスク上ではチルトした結晶同士が合体するのでそ
こで新たな欠陥が発生する。結晶軸がチルトする原因は
定かではないが、マスク材料が影響しているものと考え
られる。また、マスクを作製する工程はエピタキシャル
結晶成長装置から一旦外部に取り出してから行う必要が
あるため、工程の複雑化、基板の汚染、又は基板表面が
損傷を受ける可能性がある等の問題を有している。特に
上記のマスクを使った選択成長プロセスを多重化する場
合の、エピタキシャル成長装置から一旦外部に取り出す
工程の煩雑さと汚染・表面損傷の可能性の問題は大き
い。
【０００５】近年、ハライド気相エピタキシャル法（Ｈ
ＶＰＥ）等を使って高品質のＧａＮ基板が得られる様に
なってきてはいる。しかし、それでも１０5〜１０7cm-2
の転位密度の基板であり、デバイスの高性能化には更に
転位密度を下げることが要求され、また不可欠でもあ
る。
ＶＰＥ）等を使って高品質のＧａＮ基板が得られる様に
なってきてはいる。しかし、それでも１０5〜１０7cm-2
の転位密度の基板であり、デバイスの高性能化には更に
転位密度を下げることが要求され、また不可欠でもあ
る。
【０００６】従って本発明は、ＧａＮ系化合物半導体結
晶のエピタキシャル成長において、従来の選択成長に用
いられるＳｉＯ2などのマスク材料を用いること無しに
転位密度を低減させた、従って成長が進むにつれその結
晶軸が傾くチルト現象が著しく改善された高品質なエピ
タキシャル膜を備える半導体基材、及びエピタキシャル
成長装置に基板を装填してから外部に取り出すことなく
低転位密度のエピタキシャル膜が得られる成長方法を提
供することを目的とし、特に、比較的高品質なＧａＮ基
板を、更に転位密度を低減させ、より高品質なエピタキ
シャル膜を得るための成長方法を提供することを目的と
する。
晶のエピタキシャル成長において、従来の選択成長に用
いられるＳｉＯ2などのマスク材料を用いること無しに
転位密度を低減させた、従って成長が進むにつれその結
晶軸が傾くチルト現象が著しく改善された高品質なエピ
タキシャル膜を備える半導体基材、及びエピタキシャル
成長装置に基板を装填してから外部に取り出すことなく
低転位密度のエピタキシャル膜が得られる成長方法を提
供することを目的とし、特に、比較的高品質なＧａＮ基
板を、更に転位密度を低減させ、より高品質なエピタキ
シャル膜を得るための成長方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明の半導体基材は、
基板の結晶成長面が凹凸面とされ、該凹凸面における凸
部の上方部から専ら結晶成長させて第１半導体層が形成
され、その上にアンチサーファクタント材料が固定化さ
れた界面又は領域を介して第２半導体層が形成されてい
ることを特徴とするものである。
基板の結晶成長面が凹凸面とされ、該凹凸面における凸
部の上方部から専ら結晶成長させて第１半導体層が形成
され、その上にアンチサーファクタント材料が固定化さ
れた界面又は領域を介して第２半導体層が形成されてい
ることを特徴とするものである。
【０００８】また、本発明の半導体基材の製造方法は、
基板上に半導体結晶を気相成長させるにあたり、予め基
板表面に凹凸面加工を施した後に該基板に対して原料ガ
スを供給し、前記凹凸面における凸部の上方部から専ら
結晶成長させて第１の半導体層を形成する工程と、前記
第１の半導体層の表面状態をアンチサーファクタント材
料により変化させ、しかる後原料ガスを供給することで
前記第１の半導体層表面に成長される半導体結晶からな
るドット構造を新たな結晶成長核として生成される第２
の半導体層を形成する工程とを有することを特徴とす
る。
基板上に半導体結晶を気相成長させるにあたり、予め基
板表面に凹凸面加工を施した後に該基板に対して原料ガ
スを供給し、前記凹凸面における凸部の上方部から専ら
結晶成長させて第１の半導体層を形成する工程と、前記
第１の半導体層の表面状態をアンチサーファクタント材
料により変化させ、しかる後原料ガスを供給することで
前記第１の半導体層表面に成長される半導体結晶からな
るドット構造を新たな結晶成長核として生成される第２
の半導体層を形成する工程とを有することを特徴とす
る。
【０００９】上記の場合において、アンチサーファクタ
ント材料としてはＳｉを用いることが好ましい。また、
第１の半導体層の成長を、基板の凹部を第１の半導体層
が覆う前に停止し、次いでその表面状態をアンチサーフ
ァクタント材料により変化させるようにすることは、好
ましい態様である。
ント材料としてはＳｉを用いることが好ましい。また、
第１の半導体層の成長を、基板の凹部を第１の半導体層
が覆う前に停止し、次いでその表面状態をアンチサーフ
ァクタント材料により変化させるようにすることは、好
ましい態様である。
【００１０】
【作用】基板の結晶成長面が凹凸面とし、該凹凸面にお
ける凸部の上方部から専ら結晶成長させて第１半導体層
を形成する過程は、当該凸部からの結晶成長部だけから
発生した、或いは凸部に存する転位線を承継つつ成長す
るモードと、ラテラル方向成長をなし実質的に無転位状
態の成長モードとを有し、約１桁の転位密度低減効果を
生む。本発明においては、このようにして形成した第１
の半導体層の表面状態をアンチサーファクタント材料に
より変化させ、しかる後第２の半導体層を形成する。ア
ンチサーファクタント材料を供給によって改質された表
面には、アンチサーファクタント材料が固定化されるこ
とになるのであるが、当該固定化されたアンチサーファ
クタント材料が転位線の延伸を阻止する作用をなす。こ
れにより、第１の半導体層中に残留している転位線の延
伸が遮断され、その上に成長される第２の半導体層はさ
らなる低転位密度化が図られるものである。
ける凸部の上方部から専ら結晶成長させて第１半導体層
を形成する過程は、当該凸部からの結晶成長部だけから
発生した、或いは凸部に存する転位線を承継つつ成長す
るモードと、ラテラル方向成長をなし実質的に無転位状
態の成長モードとを有し、約１桁の転位密度低減効果を
生む。本発明においては、このようにして形成した第１
の半導体層の表面状態をアンチサーファクタント材料に
より変化させ、しかる後第２の半導体層を形成する。ア
ンチサーファクタント材料を供給によって改質された表
面には、アンチサーファクタント材料が固定化されるこ
とになるのであるが、当該固定化されたアンチサーファ
クタント材料が転位線の延伸を阻止する作用をなす。こ
れにより、第１の半導体層中に残留している転位線の延
伸が遮断され、その上に成長される第２の半導体層はさ
らなる低転位密度化が図られるものである。
【００１１】
【発明の実施の態様】以下図面に基づいて本発明の実施
態様を説明する。図１は本発明にかかる半導体基材の製
造プロセスを示す図である。図において、先ず（ａ）に
示す通り、基板１の結晶成長面に凸部１１と凹部１２と
を設ける。その後、この基板に例えばＧａＮ系化合物半
導体などの半導体結晶成長用の原料ガスを供給し、凸部
１１の上方部から専ら結晶成長させることで第１の半導
体層２を形成する（図１（ｂ））。この際、ラテラル方
向成長が生じることで凹部１２が空洞部１３となって残
留する。そして第１の半導体層２の表面に、表面状態を
変化させる物質（アンチサーファクタント材料）を作用
させ、アンチサーファクタント材料３を固定化させる
（図１（ｃ））。しかる後、原料ガスを供給し、半導体
結晶からなるドット構造を新たな結晶成長核として生成
される第２の半導体層４を形成して（図１（ｄ））、本
発明の半導体基材が完成する。
態様を説明する。図１は本発明にかかる半導体基材の製
造プロセスを示す図である。図において、先ず（ａ）に
示す通り、基板１の結晶成長面に凸部１１と凹部１２と
を設ける。その後、この基板に例えばＧａＮ系化合物半
導体などの半導体結晶成長用の原料ガスを供給し、凸部
１１の上方部から専ら結晶成長させることで第１の半導
体層２を形成する（図１（ｂ））。この際、ラテラル方
向成長が生じることで凹部１２が空洞部１３となって残
留する。そして第１の半導体層２の表面に、表面状態を
変化させる物質（アンチサーファクタント材料）を作用
させ、アンチサーファクタント材料３を固定化させる
（図１（ｃ））。しかる後、原料ガスを供給し、半導体
結晶からなるドット構造を新たな結晶成長核として生成
される第２の半導体層４を形成して（図１（ｄ））、本
発明の半導体基材が完成する。
【００１２】上記した半導体基材について詳述する。基
板1の結晶成長面に形成される凸部１１は、その上方部
から専ら結晶成長が行われるような形状とされる。「上
方部から専ら結晶成長が行われる」とは、凸部１１の頂
点ないし頂面及びその近傍での結晶成長が優勢に行い得
る状態をいい、成長初期には凹部１２での成長が生じて
もよいが最終的には凸部１１の結晶成長が優勢となるこ
とを指す。つまり上方部を新たな結晶成長核としたラテ
ラル成長により低転位領域が形成されれば、従来のマス
クを要する選択成長と同様の効果がある。これが基板へ
の凹凸部施与によりマスクレスで成長可能となる。
板1の結晶成長面に形成される凸部１１は、その上方部
から専ら結晶成長が行われるような形状とされる。「上
方部から専ら結晶成長が行われる」とは、凸部１１の頂
点ないし頂面及びその近傍での結晶成長が優勢に行い得
る状態をいい、成長初期には凹部１２での成長が生じて
もよいが最終的には凸部１１の結晶成長が優勢となるこ
とを指す。つまり上方部を新たな結晶成長核としたラテ
ラル成長により低転位領域が形成されれば、従来のマス
クを要する選択成長と同様の効果がある。これが基板へ
の凹凸部施与によりマスクレスで成長可能となる。
【００１３】この実施例では凸部１１をストライプ状に
形成した場合を示しており、凹凸の形状にもよるが、こ
の場合第１の半導体層２の原料ガスが凹部１２及びその
近傍に十分至らず、凸部１１の上方部からしか結晶成長
が起こらない。従って、結晶成長初期は凸部１１の上方
部にその断面形状がキノコ状の結晶単位が生成される。
このような状況下、結晶成長が続けられると凸部１１の
上方部を起点とし横方向に成長した膜がつながって、や
がて図１(ｂ)のように凹部に空洞部１３を残したまま、
基板１の凹凸面を第１の半導体層１２が覆うことにな
る。この場合、横方向に成長した部分、つまり凹部１２
上部には低転位領域が形成され、作製した膜の高品質化
が図れているのである。
形成した場合を示しており、凹凸の形状にもよるが、こ
の場合第１の半導体層２の原料ガスが凹部１２及びその
近傍に十分至らず、凸部１１の上方部からしか結晶成長
が起こらない。従って、結晶成長初期は凸部１１の上方
部にその断面形状がキノコ状の結晶単位が生成される。
このような状況下、結晶成長が続けられると凸部１１の
上方部を起点とし横方向に成長した膜がつながって、や
がて図１(ｂ)のように凹部に空洞部１３を残したまま、
基板１の凹凸面を第１の半導体層１２が覆うことにな
る。この場合、横方向に成長した部分、つまり凹部１２
上部には低転位領域が形成され、作製した膜の高品質化
が図れているのである。
【００１４】ついで第１の半導体層２の表面にアンチサ
ーファクタント材料を固定化させるのであるが、その方
法としては表面とアンチサーファクタント材料を接触さ
せる手法が挙げられる。接触の方法は限定されないが、
例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いる場
合であれば、ＭＯＣＶＤ装置内に前記第１の半導体層２
を成長させた基板を据え付け、装置内にアンチサーファ
クタント材料を供給すればよい。その供給方法として
は、例えばテトラエチルシラン（ＴＥＳｉ）、シラン
（ＳｉＨ4）等のＳｉを含む化合物をガス状として供給
する方法が挙げられる。
ーファクタント材料を固定化させるのであるが、その方
法としては表面とアンチサーファクタント材料を接触さ
せる手法が挙げられる。接触の方法は限定されないが、
例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いる場
合であれば、ＭＯＣＶＤ装置内に前記第１の半導体層２
を成長させた基板を据え付け、装置内にアンチサーファ
クタント材料を供給すればよい。その供給方法として
は、例えばテトラエチルシラン（ＴＥＳｉ）、シラン
（ＳｉＨ4）等のＳｉを含む化合物をガス状として供給
する方法が挙げられる。
【００１５】アンチサーファクタント材料を表面に作用
させることにより、表面エネルギーが高い、微小な領域
が表面に多数存在するようになる。すなわち、アンチサ
ーファクタント材料３が基板表面に固定化されることに
なる(図１(ｃ))。
させることにより、表面エネルギーが高い、微小な領域
が表面に多数存在するようになる。すなわち、アンチサ
ーファクタント材料３が基板表面に固定化されることに
なる(図１(ｃ))。
【００１６】その後連続して第２の半導体層４の材料と
しての、例えばＧａＮ系化合物半導体材料を供給する
と、表面エネルギーの高い領域からはＧａＮ系化合物半
導体は成長しにくく、ドット構造が形成される。この現
象は、アンチサーファクタント材料が基板上に吸着又は
化学結合により固定化されて結晶表面を覆い、ＧａＮ系
結晶の二次元成長を阻害するとも解釈される。即ち、あ
たかも選択成長に用いるＳｉＯ2マスクの如く作用する
ものであって、このような作用は、Ｇｅ、Ｍｇ、Ｚｎ等
のアンチサーファクタント材料でも得られる。しかしな
がら、結晶の汚染の問題を回避するという点において、
Ｓｉを用いることが望ましい。
しての、例えばＧａＮ系化合物半導体材料を供給する
と、表面エネルギーの高い領域からはＧａＮ系化合物半
導体は成長しにくく、ドット構造が形成される。この現
象は、アンチサーファクタント材料が基板上に吸着又は
化学結合により固定化されて結晶表面を覆い、ＧａＮ系
結晶の二次元成長を阻害するとも解釈される。即ち、あ
たかも選択成長に用いるＳｉＯ2マスクの如く作用する
ものであって、このような作用は、Ｇｅ、Ｍｇ、Ｚｎ等
のアンチサーファクタント材料でも得られる。しかしな
がら、結晶の汚染の問題を回避するという点において、
Ｓｉを用いることが望ましい。
【００１７】本発明におけるドット構造とは、アンチサ
ーファクタント材料が作用していない領域、或いはＧａ
Ｎの成長を阻害しない領域から発生する微小構造体を指
し、その形状は多面構造、ドーム状、棒状など、様々な
形態を呈し、かかる形態は結晶成長条件、下地の結晶
性、アンチサーファクタント材料の分布密度などにより
異なることになる。
ーファクタント材料が作用していない領域、或いはＧａ
Ｎの成長を阻害しない領域から発生する微小構造体を指
し、その形状は多面構造、ドーム状、棒状など、様々な
形態を呈し、かかる形態は結晶成長条件、下地の結晶
性、アンチサーファクタント材料の分布密度などにより
異なることになる。
【００１８】アンチサーファクタント材料が作用する領
域の密度は、アンチサーファクタント材料の供給量、供
給時間または基板の温度などにより制御できる。
域の密度は、アンチサーファクタント材料の供給量、供
給時間または基板の温度などにより制御できる。
【００１９】ドット構造が形成されたあと、さらに連続
してＧａＮ系化合物半導体の成長を行うと、ドット構造
を新たな結晶成長核としてエピタキシャル成長が起こ
り、第２の半導体層４が形成される（図１(ｄ)）。ドッ
ト構造は微小開口領域からのエピタキシャル成長によっ
て形成されるため、転位線がこの開口を通して延伸する
確率は極めて低くなり、また下地から伸びた転位線はア
ンチサーファクタント材料のマスクとしての作用で遮断
されるため、エピタキシャル膜表面での転位密度は低減
されることになる。
してＧａＮ系化合物半導体の成長を行うと、ドット構造
を新たな結晶成長核としてエピタキシャル成長が起こ
り、第２の半導体層４が形成される（図１(ｄ)）。ドッ
ト構造は微小開口領域からのエピタキシャル成長によっ
て形成されるため、転位線がこの開口を通して延伸する
確率は極めて低くなり、また下地から伸びた転位線はア
ンチサーファクタント材料のマスクとしての作用で遮断
されるため、エピタキシャル膜表面での転位密度は低減
されることになる。
【００２０】本発明によれば、基板１への凹凸面形成に
よるラテラル方向成長にて第１の半導体層２を成長し、
その表面上へのアンチサーファクタント材料３の固定化
（原子レベルのマスクといえる）によるラテラル方向成
長にて第２の半導体層４を成長するので、転位線の遮断
を２段階で行うことができるので、成長結晶層の一層の
低転位密度化が図られる。このような多段階の転位線遮
断は、基板１へ施与した凹凸面を第１の半導体層２の表
面に施与することでも達成できるが、この場合は一旦基
板を成長炉から取り出して凹凸加工をせねばならず、作
業性の観点からは不都合が有るが、本発明の方法では連
続的にこれらの工程を行えるので好ましい。
よるラテラル方向成長にて第１の半導体層２を成長し、
その表面上へのアンチサーファクタント材料３の固定化
（原子レベルのマスクといえる）によるラテラル方向成
長にて第２の半導体層４を成長するので、転位線の遮断
を２段階で行うことができるので、成長結晶層の一層の
低転位密度化が図られる。このような多段階の転位線遮
断は、基板１へ施与した凹凸面を第１の半導体層２の表
面に施与することでも達成できるが、この場合は一旦基
板を成長炉から取り出して凹凸加工をせねばならず、作
業性の観点からは不都合が有るが、本発明の方法では連
続的にこれらの工程を行えるので好ましい。
【００２１】なお、第１の半導体層２の成長において、
該層が凹部１２を覆う前に、即ち上述したキノコ状の結
晶単位の段階で第１の半導体層２の成長を停止し、アン
チサーファクタント材料３を前記キノコ状の結晶単位の
表面に固定化するようにしてもよい。転位線は成長条件
によってはラテラル方向に延伸する場合があり、そして
このような転位線の複数が互いに合流して大きな転位欠
陥を生起する場合があるが、キノコ状の結晶単位の段階
でアンチサーファクタント材料３を固定化して転位線の
延伸を遮断すれば、このような転位欠陥の生成を低減で
きる意味において有用である。
該層が凹部１２を覆う前に、即ち上述したキノコ状の結
晶単位の段階で第１の半導体層２の成長を停止し、アン
チサーファクタント材料３を前記キノコ状の結晶単位の
表面に固定化するようにしてもよい。転位線は成長条件
によってはラテラル方向に延伸する場合があり、そして
このような転位線の複数が互いに合流して大きな転位欠
陥を生起する場合があるが、キノコ状の結晶単位の段階
でアンチサーファクタント材料３を固定化して転位線の
延伸を遮断すれば、このような転位欠陥の生成を低減で
きる意味において有用である。
【００２２】上記した基板１とは、各種の半導体結晶層
を成長させるためのベースとなる基板であって、格子整
合のためのバッファ層等も未だ形成されていない状態の
ものを言う。このような基板としては、サファイア（Ｃ
面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、Ｇａ
Ｎ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯなどを
用いることができるが、発明の目的に対応するならばこ
のほかの材料を用いてもよい。なお、基板の面方位は特
に限定されなく、ジャスト基板でも良いしオフ角を付与
した基板であっても良い。更に、サファイア基板などに
数μｍのＧａＮ系半導体をエピタキシャル成長してある
基板を用いても良い。
を成長させるためのベースとなる基板であって、格子整
合のためのバッファ層等も未だ形成されていない状態の
ものを言う。このような基板としては、サファイア（Ｃ
面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、Ｇａ
Ｎ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯなどを
用いることができるが、発明の目的に対応するならばこ
のほかの材料を用いてもよい。なお、基板の面方位は特
に限定されなく、ジャスト基板でも良いしオフ角を付与
した基板であっても良い。更に、サファイア基板などに
数μｍのＧａＮ系半導体をエピタキシャル成長してある
基板を用いても良い。
【００２３】基板1上に成長される半導体結晶としては
種々の半導体材料を用いることができ、ＡｌxＧａ1-x-y
ＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ+ｙ≦１）で
はｘ、ｙの組成比を変化させたＧａＮ、Ａｌ0.5Ｇａ0.5
Ｎ、Ｉｎ0.5Ｇａ0.5Ｎなどが例示できる。
種々の半導体材料を用いることができ、ＡｌxＧａ1-x-y
ＩｎyＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ+ｙ≦１）で
はｘ、ｙの組成比を変化させたＧａＮ、Ａｌ0.5Ｇａ0.5
Ｎ、Ｉｎ0.5Ｇａ0.5Ｎなどが例示できる。
【００２４】中でも、ＡｌＧａＮ等のＡｌを含有する半
導体材料の場合、従来のマスク方式ではＳｉＯ2マスク
層上に成長するという問題があったが、本発明によると
マスクレス化によりかかる問題が解消されるため、従来
できなかったＡｌＧａＮのラテラル成長が可能となり低
転位で高品質な膜の成長が基板直上から可能となる。こ
のため紫外線発光素子等で問題となるＧａＮ層による光
吸収がなくなり応用上特に好適である。
導体材料の場合、従来のマスク方式ではＳｉＯ2マスク
層上に成長するという問題があったが、本発明によると
マスクレス化によりかかる問題が解消されるため、従来
できなかったＡｌＧａＮのラテラル成長が可能となり低
転位で高品質な膜の成長が基板直上から可能となる。こ
のため紫外線発光素子等で問題となるＧａＮ層による光
吸収がなくなり応用上特に好適である。
【００２５】
【実施例】以下具体的な実施例につき説明する。 ［実施例１］ｃ面サファイア基板上にフォトレジストの
パターニング（幅：2μｍ、周期：４μｍ、ストライプ
方位：ストライプ延伸方向がサファイア基板の＜１１−
２０＞方向）を行い、ＲＩＥ（Reactive Ion Etching）
装置で５μｍの深さまで断面方形型にエッチングした。
この時のアスペクト比は２．５であった。フォトレジス
トを除去後、ＭＯＶＰＥ装置に基板を装着した。その
後、水素雰囲気下で１１００℃まで昇温し、サーマルエ
ッチングを行った。その後温度を５００℃まで下げ、３
族原料としてトリメチルガリウム（以下ＴＭＧ）を、Ｎ
原料としてアンモニアを流し、ＧａＮ低温バッファー層
を成長した。つづいて温度を１０００℃に昇温し原料と
してＴＭＧ・アンモニアを、ドーパントとしてシランを
流し、第1の半導体層としてのｎ型ＧａＮ層を成長し
た。その時の成長時間は、通常の凹凸の施していない場
合のＧａＮ成長における４μｍに相当する時間とした。
これにより、図１(ｂ)に示すように凹部に空洞部１３を
残したまま凹凸部を覆い、平坦になったＧａＮ膜からな
る第1の半導体層２が得られた。
パターニング（幅：2μｍ、周期：４μｍ、ストライプ
方位：ストライプ延伸方向がサファイア基板の＜１１−
２０＞方向）を行い、ＲＩＥ（Reactive Ion Etching）
装置で５μｍの深さまで断面方形型にエッチングした。
この時のアスペクト比は２．５であった。フォトレジス
トを除去後、ＭＯＶＰＥ装置に基板を装着した。その
後、水素雰囲気下で１１００℃まで昇温し、サーマルエ
ッチングを行った。その後温度を５００℃まで下げ、３
族原料としてトリメチルガリウム（以下ＴＭＧ）を、Ｎ
原料としてアンモニアを流し、ＧａＮ低温バッファー層
を成長した。つづいて温度を１０００℃に昇温し原料と
してＴＭＧ・アンモニアを、ドーパントとしてシランを
流し、第1の半導体層としてのｎ型ＧａＮ層を成長し
た。その時の成長時間は、通常の凹凸の施していない場
合のＧａＮ成長における４μｍに相当する時間とした。
これにより、図１(ｂ)に示すように凹部に空洞部１３を
残したまま凹凸部を覆い、平坦になったＧａＮ膜からな
る第1の半導体層２が得られた。
【００２６】次にＴＭＧ、アンモニアの供給を止め、成
長温度をそのままとして、続いてＨ２をキャリアガスと
して、アンチサーファクタント材料としてのＳｉを含む
化合物であるテトラエチルシランを供給し、第１の半導
体層２の表面に１０秒間接触させた。
長温度をそのままとして、続いてＨ２をキャリアガスと
して、アンチサーファクタント材料としてのＳｉを含む
化合物であるテトラエチルシランを供給し、第１の半導
体層２の表面に１０秒間接触させた。
【００２７】テトラエチルシランの供給を止め、再び第
２の半導体層４形成のための原料としてのＴＭＧ、アン
モニアを供給し、ＧａＮからなるドット構造を形成し
た。その後連続して原料を供給し、ドット同士が合体
し、表面が平坦に埋め込まれるまで成長を続けた。これ
により、厚さ２μｍのＧａＮからなる第２の半導体層４
を形成した。
２の半導体層４形成のための原料としてのＴＭＧ、アン
モニアを供給し、ＧａＮからなるドット構造を形成し
た。その後連続して原料を供給し、ドット同士が合体
し、表面が平坦に埋め込まれるまで成長を続けた。これ
により、厚さ２μｍのＧａＮからなる第２の半導体層４
を形成した。
【００２８】このようにして成長した第２の半導体層４
表面の転位密度を測定したところ、１０5ｃｍ-2であっ
た。また断面ＴＥＭ観察から、空洞上部での新たな欠陥
の発生は観察されなかった。
表面の転位密度を測定したところ、１０5ｃｍ-2であっ
た。また断面ＴＥＭ観察から、空洞上部での新たな欠陥
の発生は観察されなかった。
【００２９】［実施例２］上記実施例１で得られた半導
体基材における第２の半導体層４の表面に、上記と同様
にしてアンチサーファクタント材料の供給源としてのテ
トラエチルシランを供給し、その後結晶成長させる工程
を繰り返し、アンチサーファクタント材料が固定化され
た界面を５つ多重化したＧａＮ半導体結晶を作製した。
５つ目の界面上に成長したＧａＮ半導体結晶層の転位密
度を測定したところ、１０2ｃｍ-2まで低下した。
体基材における第２の半導体層４の表面に、上記と同様
にしてアンチサーファクタント材料の供給源としてのテ
トラエチルシランを供給し、その後結晶成長させる工程
を繰り返し、アンチサーファクタント材料が固定化され
た界面を５つ多重化したＧａＮ半導体結晶を作製した。
５つ目の界面上に成長したＧａＮ半導体結晶層の転位密
度を測定したところ、１０2ｃｍ-2まで低下した。
【００３０】
【発明の効果】以上説明した通りの本発明の半導体基材
及びその製造方法によれば、マスク材料を用いること無
しに転位密度の低減させることができる。これにより高
品質なＧａＮ系化合物半導体結晶の作製が可能となる。
この上にＬＥＤやＬＤなどの半導体発光素子や受光素
子、電子デバイスを作製すれば、その特性は飛躍的に向
上することが期待される。
及びその製造方法によれば、マスク材料を用いること無
しに転位密度の低減させることができる。これにより高
品質なＧａＮ系化合物半導体結晶の作製が可能となる。
この上にＬＥＤやＬＤなどの半導体発光素子や受光素
子、電子デバイスを作製すれば、その特性は飛躍的に向
上することが期待される。
【図面の簡単な説明】
【図１】本発明の半導体基材の製造工程を示す概略図で
ある。
ある。
１ 基板 １１ 凸部 １２ 凹部 １３ 空洞部 ２ 第１の半導体層 ３ アンチサーファクタント材料 ４ 第２の半導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大内 洋一郎 兵庫県伊丹市池尻４丁目３番地 三菱電線 工業株式会社伊丹製作所内 Ｆターム(参考） 5F041 AA40 CA33 CA40 CA65 CA74 5F045 AA04 AB14 AC01 AC08 AC09 AC12 AF02 AF04 AF09 AF12 AF14 BB12 DA52 DA53 5F073 CA01 CB05 CB19 DA05
Claims (3)
- 【請求項１】 基板の結晶成長面が凹凸面とされ、該凹
凸面における凸部の上方部から専ら結晶成長させて第１
半導体層が形成され、その上にアンチサーファクタント
材料が固定化された界面又は領域を介して第２半導体層
が形成されていることを特徴とする半導体基材。 - 【請求項２】 基板上に半導体結晶を気相成長させるに
あたり、予め基板表面に凹凸面加工を施した後に該基板
に対して原料ガスを供給し、前記凹凸面における凸部の
上方部から専ら結晶成長させて第１の半導体層を形成す
る工程と、前記第１の半導体層の表面状態をアンチサー
ファクタント材料により変化させ、しかる後原料ガスを
供給することで前記第１の半導体層表面に成長される半
導体結晶からなるドット構造を新たな結晶成長核として
生成される第２の半導体層を形成する工程とを有するこ
とを特徴とする半導体基材の成長方法。 - 【請求項３】 アンチサーファクタント材料がＳｉであ
ることを特徴とする請求項１又は２記載の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000083324A JP4665286B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体基材及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000083324A JP4665286B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体基材及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274093A true JP2001274093A (ja) | 2001-10-05 |
| JP4665286B2 JP4665286B2 (ja) | 2011-04-06 |
Family
ID=18599983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000083324A Expired - Fee Related JP4665286B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体基材及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4665286B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217116A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置の製造方法 |
| WO2003071610A1 (fr) * | 2002-02-25 | 2003-08-28 | Mitsubishi Cable Industries, Ltd. | Dispositif de source lumineuse et luminaire en faisant usage |
| EP1508922A1 (en) * | 2002-05-15 | 2005-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| US6927149B2 (en) | 2003-01-14 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate |
| JP2007123927A (ja) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | 発光装置およびそれを用いた照明装置 |
| JP2008219025A (ja) * | 2002-12-05 | 2008-09-18 | Ngk Insulators Ltd | 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
| JP2009510729A (ja) * | 2005-09-30 | 2009-03-12 | 晶能光▲電▼（江西）有限公司 | シリコン基板上に窒化インジウムガリウムアルミニウム薄膜を製造するための方法 |
| JP2009071337A (ja) * | 2008-12-29 | 2009-04-02 | Mitsubishi Chemicals Corp | 発光装置およびそれを用いた照明装置 |
| KR101338698B1 (ko) | 2007-04-16 | 2013-12-06 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079501A (ja) * | 1996-09-03 | 1998-03-24 | Rikagaku Kenkyusho | 量子ドット形成方法及び量子ドット構造体 |
| WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
| JPH11354839A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Cable Ind Ltd | ＧａＮ系半導体発光素子 |
| JP2000077336A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 半導体成長用基板およびその製造方法ならびに半導体装置 |
| JP2001519603A (ja) * | 1997-10-07 | 2001-10-23 | クリー インコーポレイテッド | 導電性緩衝中間層構造を有する炭化ケイ素基質上の第ｉｉｉ族窒化物フォトニックデバイス |
-
2000
- 2000-03-24 JP JP2000083324A patent/JP4665286B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079501A (ja) * | 1996-09-03 | 1998-03-24 | Rikagaku Kenkyusho | 量子ドット形成方法及び量子ドット構造体 |
| JP2001519603A (ja) * | 1997-10-07 | 2001-10-23 | クリー インコーポレイテッド | 導電性緩衝中間層構造を有する炭化ケイ素基質上の第ｉｉｉ族窒化物フォトニックデバイス |
| JPH11354839A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Cable Ind Ltd | ＧａＮ系半導体発光素子 |
| WO1999065068A1 (en) * | 1998-06-10 | 1999-12-16 | North Carolina State University | Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls |
| JP2000077336A (ja) * | 1998-08-28 | 2000-03-14 | Sony Corp | 半導体成長用基板およびその製造方法ならびに半導体装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217116A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置の製造方法 |
| JP4644942B2 (ja) * | 2001-01-18 | 2011-03-09 | ソニー株式会社 | 結晶膜、結晶基板および半導体装置の製造方法 |
| WO2003071610A1 (fr) * | 2002-02-25 | 2003-08-28 | Mitsubishi Cable Industries, Ltd. | Dispositif de source lumineuse et luminaire en faisant usage |
| JP2003249694A (ja) * | 2002-02-25 | 2003-09-05 | Mitsubishi Cable Ind Ltd | 発光装置およびそれを用いた照明装置 |
| EP1508922A1 (en) * | 2002-05-15 | 2005-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| EP1508922A4 (en) * | 2002-05-15 | 2006-09-13 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| US7470608B2 (en) | 2002-05-15 | 2008-12-30 | Panasonics Corporation | Semiconductor light emitting device and fabrication method thereof |
| EP1814166A1 (en) * | 2002-05-15 | 2007-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| EP1970969A1 (en) * | 2002-05-15 | 2008-09-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| JP2008219025A (ja) * | 2002-12-05 | 2008-09-18 | Ngk Insulators Ltd | 半導体積層構造及びｉｉｉ族窒化物層群の転位低減方法 |
| US6927149B2 (en) | 2003-01-14 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate |
| JP2009510729A (ja) * | 2005-09-30 | 2009-03-12 | 晶能光▲電▼（江西）有限公司 | シリコン基板上に窒化インジウムガリウムアルミニウム薄膜を製造するための方法 |
| JP2007123927A (ja) * | 2006-12-18 | 2007-05-17 | Mitsubishi Cable Ind Ltd | 発光装置およびそれを用いた照明装置 |
| KR101338698B1 (ko) | 2007-04-16 | 2013-12-06 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 |
| JP2009071337A (ja) * | 2008-12-29 | 2009-04-02 | Mitsubishi Chemicals Corp | 発光装置およびそれを用いた照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4665286B2 (ja) | 2011-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JP3550070B2 (ja) | ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材 | |
| JP4932121B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 | |
| KR100401898B1 (ko) | 결정 성장용 기판 및 이를 이용한 기판 제조방법 | |
| CN101388338B (zh) | 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法 | |
| US20120187444A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
| US20140127848A1 (en) | Nitride semiconductor light-emittting device and process for producing the same | |
| JP2011084469A (ja) | ＧａＮ単結晶基板の製造方法及びインゴット | |
| JP2005343713A (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体 | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| KR100331447B1 (ko) | ＧａＮ 후막 제조 방법 | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| JP2000277435A (ja) | ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材 | |
| JP2011216549A (ja) | ＧａＮ系半導体エピタキシャル基板の製造方法 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| KR100506739B1 (ko) | 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법 | |
| US20050247942A1 (en) | Epitaxial structure of gallium nitrIde series semiconductor device and process of manufacturing the same | |
| JP3946976B2 (ja) | 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法 | |
| JP2005136200A (ja) | 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 | |
| JP2003257879A (ja) | ３−５族化合物半導体の製造方法及び３−５族化合物半導体 | |
| KR101216363B1 (ko) | 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법. | |
| KR100676881B1 (ko) | 화합물 반도체의 단결정 박막 제조 방법 | |
| KR20090044707A (ko) | 화합물 반도체 기판 제조방법 | |
| KR20030067966A (ko) | 질화갈륨 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090610 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |