CN1216405C - 半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法 - Google Patents

半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法 Download PDF

Info

Publication number
CN1216405C
CN1216405C CN011247398A CN01124739A CN1216405C CN 1216405 C CN1216405 C CN 1216405C CN 011247398 A CN011247398 A CN 011247398A CN 01124739 A CN01124739 A CN 01124739A CN 1216405 C CN1216405 C CN 1216405C
Authority
CN
China
Prior art keywords
layer
sige
distortion
fixing
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN011247398A
Other languages
English (en)
Other versions
CN1336684A (zh
Inventor
水嶋一树
盐野一郎
山口健志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of CN1336684A publication Critical patent/CN1336684A/zh
Application granted granted Critical
Publication of CN1216405C publication Critical patent/CN1216405C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Photovoltaic Devices (AREA)

Abstract

在半导体衬底、场效应晶体管、SiGe层的形成方法及使用了该方法的变形Si层的形成方法和场效应晶体管的制造方法中，降低了SiGe层的贯通错位密度，而且也减小了表面粗糙度。在Si衬底(1)上设置将从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层(2a、12a)和以该倾斜组成层的上表面的Ge组成比在倾斜组成层上配置的SiGe的固定组成层(2b、12b)成为交替地层叠多层的状态而构成的SiGe缓冲层(2、12a)。

Description

半导体衬底、场效应晶体管、 锗化硅层形成方法及其制造方法
技术领域
本发明涉及适合于形成用于高速MOSFET等的半导体衬底、场效应晶体管和变形Si层等的SiGe层的形成方法及使用了该方法的变形Si层的形成方法和场效应晶体管的制造方法。
背景技术
近年来，提出了将在Si(硅)晶片上经SiGe(硅锗)层进行了外延生长的变形Si层用作沟道区的高速的MOSFET、MODFET、HEMT。在该变形Si-FET中，利用与Si相比晶格常数大的SiGe在Si层中产生拉伸变形，因此，Si的能带结构发生变化从而解除简并，载流子的迁移率提高。因而，通过将该变形Si层作为沟道区来使用，可实现通常的约1.5～8倍的高速化。此外，可将利用CZ法作为工艺的通常的Si衬底作为衬底来使用，可用现有的CMOS工序实现高速CMOS。
但是，为了外延生长作为FET所希望的上述变形Si层，必须在Si衬底上外延生长优质的SiGe层，但因为Si与SiGe的晶格常数的差异，故因错位等在结晶性方面存在问题。为此，提出了以下那样的各种方案。
例如，提出了使用以一定的平缓的倾斜度使SiGe的Ge组成比变化的缓冲层的方法、使用以阶梯状使Ge(锗)的组成比变化的缓冲层的方法、使用以超晶格状使Ge组成比变化的缓冲层的方法和使用采用Si的偏移切割晶片以一定的倾斜度使SiGe的Ge组成比变化的缓冲层的方法等(美国专利5,442,205、美国专利5,221,413、PCTWO98/00857、特开平6-252046号公报等)。
但是，在上述现有的技术中，留下了以下那样的问题。
即，使用上述现有的技术进行成膜的SiGe的结晶性的贯通错位密度处于未达到作为器件所要求的水平的较差的状态。此外，关于在实际上制造器件时成为不良原因的表面粗糙度，即使在错位密度低的状态下也难以达到良好的表面粗糙度。该表面粗糙度的因内部的错位而产生的凹凸影响到表面。
例如，在使用使Ge组成比变化的缓冲层的情况下，虽然可较大地降低贯通错位密度，但有表面粗糙度恶化的不良情况，相反，在使用使Ge组成比成为阶梯状的缓冲层的情况下，虽然可较大地减少表面粗糙度，但有贯通错位密度变大的不良情况。此外，在使用偏移切割晶片的情况下，虽然错位不在成膜方向上而是在横方向上消失，但还不能谋求充分地降低错位。
发明内容
本发明是鉴于上述的课题而进行的，其目的在于提供可降低SiGe层的贯通错位密度且可减小表面粗糙度的半导体衬底、场效应晶体管、SiGe层的形成方法及使用了该方法的变形Si层的形成方法和场效应晶体管的制造方法。
本发明为了解决上述问题而采用了以下的结构。即，本发明的半导体衬底的特征在于：在Si衬底上具备将从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层和以该倾斜组成层的上表面的Ge组成比在倾斜组成层上配置的SiGe的固定组成层成为交替地层叠多层的状态而构成的SiGe缓冲层。
此外，本发明的SiGe层的形成方法是在Si衬底上对SiGe层进行成膜的方法，其特征在于：重复进行多次在Si衬底上对从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层进行外延生长的工序和以上述倾斜组成层的最终的Ge组成比在倾斜组成层上对SiGe的固定组成层进行外延生长的工序，对Ge组成比在成膜方向上具有倾斜度而以阶梯状变化的SiGe层进行成膜。
本发明者对SiGe的成膜技术进行了研究的结果，明白了结晶中的错位具有以下那样的趋势。
即，在对SiGe层进行成膜时，成膜中发生的错位具有对于成膜方向容易偏向倾斜方向或横方向(与成膜方向正交的方向：<110>方向)的某一方向的特性。此外，可认为，错位在层的界面上容易偏向横方向，但在组成急剧地变化的界面上，容易偏向上述倾斜方向，同时以高密度发生很多错位。
因而，可认为，如果以单纯的阶梯状对Ge组成比进行成膜，则在成为急剧的组成变化的界面部分上以高密度发生很多错位，同时错位容易偏向成膜方向的倾斜方向，成为贯通错位的可能性较高。此外，如果使Ge组成比单纯平缓地倾斜，则可认为不存在成为偏向上述倾斜方向的错位朝向横方向散逸的开端的部分(界面等)，从而贯通到表面上。
与此不同，在本发明的SiGe层的形成方法中，重复进行多次在Si衬底上对从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层进行外延生长的工序和以上述倾斜组成层的最终的Ge组成比在倾斜组成层上对SiGe的固定组成层进行外延生长的工序，此外，在本发明的半导体衬底中，由于具备使倾斜组成层和固定组成层成为交替地层叠多层的状态而构成的SiGe缓冲层，故交替地形成多级倾斜组成层和固定组成层，成为Ge组成比是倾斜阶梯状的层，可形成错位密度小且表面粗糙度也小的SiGe层。
即，在界面上错位容易偏向横方向，难以产生贯通错位。此外，由于在界面处的组成变化小，故可抑制在界面处的错位发生，在倾斜组成层的层内，错位均等地发生，可抑制表面粗糙度的恶化。
在本发明的半导体衬底中，最好使上述倾斜组成层和上述固定组成层这2层成为一对并使之成为层叠4至7对的状态来构成上述SiGe缓冲层。
此外，在本发明的SiGe层的形成方法中，最好以4至7次的次数重复进行对上述倾斜组成层和上述固定组成层进行外延生长的工序。即，如果将1次的倾斜组成层和固定组成层的形成定为1个步骤，则如以后所述那样，如果增加步骤数，则存在贯通错位密度下降的步骤数，在以4至7个步骤的步骤重复形成倾斜组成层和固定组成层的情况下，可使贯通错位密度下降到1个步骤的一半以下。
在本发明的半导体衬底中，最好使上述倾斜组成层和上述固定组成层这2层成为一对并使之成为层叠3或4对的状态来构成上述SiGe缓冲层。
此外，在本发明的SiGe层的形成方法中，最好以3或4次的次数重复进行对上述倾斜组成层和上述固定组成层进行外延生长的工序。即，如以后所述那样，存在表面粗糙度降到最低的最佳的步骤数，在以3或4个步骤的步骤重复形成倾斜组成层和固定组成层的情况下，可使表面粗糙度降到最低。
在本发明的半导体衬底的上述SiGe缓冲层中，从上述Si衬底一侧起，将上述倾斜组成层和上述固定组成层的厚度逐渐设定得薄这一点也是有效的。
此外，在本发明的SiGe层的形成方法中，每当分别重复进行对上述倾斜组成层和上述固定组成层进行外延生长的工序时，逐渐减薄倾斜组成层和固定组成层的厚度这一点也是有效的。即，由于Ge组成比越高、越容易发生错位，故在以同一厚度重复进行成膜的情况下，越朝向上层、错位发生得越多，与此不同，通过如本发明那样在每次重复中逐渐减薄倾斜组成层和固定组成层的厚度，可在各层中更均等地发生错位。
本发明的半导体衬底是在Si衬底上形成了SiGe层的半导体衬底，其特征在于：利用上述本发明的SiGe层的形成方法形成了上述SiGe层。在该半导体衬底中，由于利用上述本发明的SiGe层的形成方法形成了SiGe层，故可得到错位密度小且表面粗糙度小的优质的SiGe层，适合于作为用于在SiGe层上形成例如变形Si层的衬底。
本发明的半导体衬底的特征在于：在上述本发明的半导体衬底的上述SiGe缓冲层上具备直接或经其它的SiGe层配置的变形Si层。
此外，本发明的变形Si层的形成方法是在Si衬底上经SiGe层形成变形Si层的形成方法，其特征在于，具有：利用上述本发明的SiGe层的形成方法在Si衬底上对SiGe缓冲层进行外延生长的工序；以及在该SiGe缓冲层上直接或经其它的SiGe层对变形Si层进行外延生长的工序。
此外，本发明的半导体衬底是在Si衬底上经SiGe层形成了变形Si层的半导体衬底，其特征在于：利用上述本发明的变形Si层的形成方法形成了上述变形Si层。
在上述半导体衬底中，在上述本发明的半导体衬底的上述SiGe缓冲层上具备直接或经其它的SiGe层配置的变形Si层，此外，在上述变形Si层的形成方法中，在利用上述本发明的SiGe层的形成方法进行了外延生长的SiGe缓冲层上直接或经其它的SiGe层对变形Si层进行外延生长，此外，在上述半导体衬底中，由于利用上述本发明的变形Si层的形成方法形成了变形Si层，故可在表面状态良好的SiGe层上对Si层进行成膜，可形成优质的变形Si层。适合于作为使用了将例如变形Si层作为沟道区的MOSFET的集成电路用的衬底。
本发明的场效应晶体管是在SiGe层上进行了外延生长的变形Si层中形成沟道区的场效应晶体管，其特征在于：在上述本发明的半导体衬底的上述变形Si层中形成了上述沟道区。
此外，本发明的场效应晶体管的制造方法是在SiGe层上进行了外延生长的变形Si层中形成沟道区的场效应晶体管的制造方法，其特征在于：利用上述本发明的变形Si层的形成方法形成上述变形Si层。
此外，本发明的场效应晶体管是在SiGe层上进行了外延生长的变形Si层中形成沟道区的场效应晶体管，其特征在于：利用上述本发明的变形Si层的形成方法形成了上述变形Si层。
在这些场效应晶体管和场效应晶体管的制造方法中，由于在上述本发明的半导体衬底的上述变形Si层中形成沟道区，或利用上述本发明的变形Si层的形成方法形成了形成沟道区的变形Si层，故可利用优质的变形Si层以高的成品率得到高特性的场效应晶体管。
按照本发明，可得到以下的效果。
按照本发明的半导体衬底，具备使倾斜组成层和固定组成层成为交替地层叠多层的状态而构成的SiGe缓冲层，此外，按照本发明的SiGe层的形成方法，重复进行对倾斜组成层进行外延生长和对固定组成层进行外延生长的工序，对Ge组成比在成膜方向上具有倾斜度而以阶梯状变化的SiGe层进行成膜，故可抑制在界面处的集中的错位发生，进而可使错位偏向横方向、使其不贯通到表面上。
因而，使在晶格缓和方面所必要的错位均等地发生并使表面粗糙度减少，同时可尽可能使错位偏向横方向、使贯通错位减少来进行成膜，可得到贯通错位密度和表面粗糙度小的良好的结晶性。
此外，按照具备本发明的变形Si层的半导体衬底，在上述本发明的半导体衬底的上述SiGe缓冲层上具备直接或经其它的SiGe层配置的变形Si层，此外，按照本发明的变形Si层的形成方法，在利用上述本发明的SiGe层的形成方法进行了外延生长的SiGe缓冲层上直接或经其它的SiGe层对变形Si层进行外延生长，因此，可在表面状态良好的SiGe层上对Si层进行成膜，可形成优质的变形Si层。
此外，按照本发明的场效应晶体管，在上述本发明的半导体衬底的上述变形Si层中形成沟道区，此外，按照本发明的场效应晶体管的制造方法，利用上述本发明的变形Si层的形成方法，形成了成为沟道区的变形Si层，因此，可利用优质的变形Si层以高的成品率得到高特性的场效应晶体管。
附图说明
图1是示出本发明的第1实施例中的半导体晶片的剖面图。
图2是示出本发明的第1实施例中的Ge组成比对于阶梯倾斜层的曲线图。
图3是示出本发明的第1实施例中的阶梯倾斜层的剖面图。
图4是示出本发明的第1实施例中的步骤数与贯通错位密度的关系的曲线图。
图5是示出本发明的第1实施例中的步骤数与表面粗糙度的关系的曲线图。
图6是示出本发明的第1实施例中的MOSFET的概略的剖面图。
图7是示出本发明的第2实施例中的Ge组成比对于阶梯倾斜层的曲线图。
图8是示出本发明的第2实施例中的阶梯倾斜层的剖面图。
具体实施方式
以下，一边参照图1至图6，一边说明本发明的第1实施例。
图1中示出具备本发明的半导体晶片(半导体衬底)WO和变形Si层的半导体晶片(半导体衬底)W的剖面结构，如果将该半导体晶片的结构与其制造工艺合起来进行说明，则首先如图1中所示，利用减压CVD法在用CZ法向上生长而制造的Si衬底1上对Ge组成比x从0到y(例如，y＝0.3)在成膜方向上具有倾斜度而以阶梯状变化的Si1-xGex的阶梯倾斜层(SiGe缓冲层)2进行外延生长。再有，在利用上述减压CVD法进行的成膜中，使用H2作为运载气体，使用SiH4和GeH4作为源气体。
其次，在阶梯倾斜层2上外延生长Ge组成比为一定的Si1-yGey的缓和层3，制造半导体晶片WO。再者，通过以Ge组成比z(在本实施例中，z＝y)在Si1-zGez的缓和层3上外延生长硅，形成变形Si层4，制造具备本实施例的变形Si层的半导体晶片W。再有，关于各层的膜厚，阶梯倾斜层2为1.5微米，缓和层3为0.7～0.8微米，变形Si层4为15～22nm。
如图2和图3中所示，重复进行多次对从基底材料的Ge组成比起使Ge组成比逐渐增加到规定值的SiGe的倾斜组成层2a进行外延生长的工序和以倾斜组成层2a的最终的Ge组成比在倾斜组成层2a上对SiGe的固定组成层2b进行外延生长的工序来进行上述阶梯倾斜层2的成膜。
例如，在本实施例中，重复进行4次倾斜组成层2a和固定组成层2b的外延生长工序，形成阶梯倾斜层2。即，如果假定将1次倾斜组成层2a和固定组成层2b的外延生长工序定为1个步骤，则首先，作为最初的步骤，在Si衬底1上使Ge组成比从0到0.075逐渐增加来生长第1倾斜组成层2a，在其上形成Ge组成比为0.075的第1固定组成层2b。其次，作为第2步骤，在Ge组成比为0.075的第1固定组成层2b上使Ge组成比从0.075到0.15逐渐增加来生长第2倾斜组成层2a，在其上形成Ge组成比为0.15的第2固定组成层2b。
然后，作为第3步骤，在Ge组成比为0.15的第2固定组成层2b上使Ge组成比从0.15到0.225逐渐增加来生长第3倾斜组成层2a，在其上形成Ge组成比为0.225的第3固定组成层2b。再者，作为最后的步骤，在Ge组成比为0.225的第3固定组成层2b上使Ge组成比从0.225到0.3逐渐增加来生长第4倾斜组成层2a，在其上形成Ge组成比为0.225的第4固定组成层2b。再有，将各倾斜组成层2a和各固定组成层2b的膜厚都设定为相同。
之所以重复进行4次(步骤数为4)上述倾斜组成层2a和固定组成层2b的外延生长工序，是为了能降低贯通错位密度和表面粗糙度这两者。即，关于重复进行该外延生长工序的情况的步骤数与成膜表面的贯通错位密度的关系，根据实验结果，如图4中所示，步骤数为4至7之间的贯通错位密度为步骤数为1的贯通错位密度的一半以下。此外，关于步骤数与表面粗糙度的关系，根据实验结果，如图5中所示，在步骤数为3或4时为最小。再有，在图5中，以RMS(均方根)来表示表面粗糙度。
如图4和图5中所示，关于倾斜组成层2a和固定组成层2b的外延生长工序，与步骤数为1的情况相比，在多个步骤数的情况下，贯通错位密度和表面粗糙度都降低，但都具有存在极小部分的趋势，如果将步骤数设定为4，则可有效地降低贯通错位密度和表面粗糙度这两者。
在本实施例的半导体衬底WO和具备变形Si层的半导体衬底W中，由于重复进行多次对从基底材料(生长时的基底在Si衬底1的情况下为Si，或在固定组成层2b的情况下为SiGe)的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层2a进行外延生长的工序和以倾斜组成层2a的最终的Ge组成比在倾斜组成层2a上对SiGe的固定组成层2b进行外延生长的工序，故交替地形成多级倾斜组成层2a和固定组成层2b，成为Ge组成比为倾斜阶梯状的层，如上所述，可形成错位密度小且表面粗糙度也小的SiGe层。
即，在本实施例中，由于能以下述方式对SiGe层进行成膜，即，利用上述成膜方法，使在晶格缓和方面所必要的错位均等地发生，同时可尽可能使错位偏向横方向而不贯通到表面上，故这样可得到良好的表面状态。
其次，参照图6，将使用了具备本发明的上述变形Si层的半导体晶片W的场效应晶体管(MOSFET)与其制造工艺合起来进行说明。
图6示出本发明的场效应晶体管的概略结构，为了制造该场效应晶体管，在具备用上述的制造工序制造的变形Si层的半导体晶片W的的变形Si层4上依次淀积SiO2的栅氧化膜5和栅多晶硅膜6。然后，在成为沟道区的部分上的栅多晶硅膜6上对栅电极(图示省略)进行构图来形成。
其次，也对栅氧化膜5进行构图，除去栅电极下以外的部分。再者，通过利用栅电极为掩模的离子注入，以自对准的方式在变形Si层4和缓和层3中形成n型或p型的源区S和漏区D。其后，在源区S和漏区D上分别形成源电极和漏电极(图示省略)，制造变形Si层4成为沟道区的n型或p型的MOSFET。
在以这种方式制造的MOSFET中，由于在具备用上述制造方法制造的变形Si层的半导体衬底W的变形Si层4中形成沟道区，故可利用优质的变形Si层4以高的成品率得到高特性的MOSFET。
其次，参照图7和图8，说明本发明的第2实施例。
第2实施例与第1实施例的不同点在于，在第1实施例中的阶梯倾斜层2中，分别将倾斜组成层2a和固定组成层2b的膜厚设定为相同，而在第2实施例中，如图7和图8中所示，在外延生长倾斜组成层12a和固定组成层12b的工序中，分别在每次重复中逐渐减薄倾斜组成层12a和固定组成层12b的厚度，形成了阶梯倾斜层12。
即，在本实施例中，在倾斜组成层12a和固定组成层12b的外延生长工序中，在生长了第1倾斜组成层12a和第1固定组成层12b后，生长比第1倾斜组成层12a和第1固定组成层12b薄的第2倾斜组成层12a和第2固定组成层12b。再者，以同样的方式，生长比第2倾斜组成层12a和第2固定组成层12b薄的第3倾斜组成层12a和第3固定组成层12b，最后，生长比第3倾斜组成层12a和第3固定组成层12b薄的第4倾斜组成层12a和第4固定组成层12b，形成阶梯倾斜层12。
即，如果将第1倾斜组成层12a和第1固定组成层12b定为I1，将第2倾斜组成层12a和第2固定组成层12b定为I2，将第3倾斜组成层12a和第3固定组成层12b定为I3，将第4倾斜组成层12a和第4固定组成层12b定为I4，则以I1＞I2＞I3＞I4的方式进行层叠。
再有，虽然错位产生的极限膜厚随Ge组成比而改变，但将上述各层设定为比该极限膜厚厚，使在晶格缓和方面所必要的错位在各层中均等地发生。
此外，将各倾斜组成层12a中的Ge组成比的倾斜度分别设定为相同。
如上所述，由于Ge组成比越高越容易发生错位，故在如第1实施例那样以同一厚度重复进行成膜的情况下，越朝向上层、错位发生得越多，与此不同，如本实施例那样，通过在每次重复中逐渐减薄倾斜组成层12a和固定组成层12b的厚度，可在各层中更均等地发生错位。
再有，本发明的技术范围不限定于上述实施例，在不脱离本发明的要旨的范围内，可增加各种变更。
例如，在本发明中也包含在上述各实施例的半导体晶片W的变形Si层4上还具备SiGe层的半导体衬底。
在上述各实施例中，将重复进行倾斜组成层和固定组成层的外延生长工序的次数定为4次(步骤数为4)，但也可设定为其它的次数。再有，如上所述，有效地使贯通错位密度和表面粗糙度下降的次数为4次，但如果设定为4至7次的次数，则可使贯通错位密度为步骤数1的一半以下，如果设定为3或4次，则可使表面粗糙度为最小。
此外，在上述实施例中，作为MOSFET的衬底，制造了具有SiGe层的半导体衬底，但也可作成应用于其它的用途的衬底。例如，可将本发明的SiGe层的形成方法和半导体衬底应用于太阳电池用的衬底。即，在上述的各实施例的任一硅衬底上，以在最外表面上为100％Ge的方式对使Ge组成比逐渐增加的倾斜组成层的SiGe层进行成膜，进而通过在其上对GaAs(砷化镓)进行成膜，可制造太阳电池用的衬底。此时，可得到低错位密度、高特性的太阳电池用的衬底。
其次，说明实际上制造本发明的半导体衬底时的TEM像的观察结果。
首先，为了比较起见，利用现有技术、即、利用使Ge组成比线性地增加来对SiGe层进行成膜的现有技术(A)和使Ge组成比阶梯状地增加来对SiGe层进行成膜的现有技术(B)进行制造，观察了该比较晶片的TEM像。
在现有技术(A)中，在TEM像中，观察到以比较随机的方式形成了错位的情况，因为在Ge组成比为恒定的上层几乎未看到错位，故可认为错位在横(晶片的边缘)方向延伸的机构起了作用，但同时也观察到发生了很多朝向表面方向延伸的的错位等。
另一方面，在现有技术(B)中，观察到错位集中地发生在使组成变化的部位上，此外，从TEM像和腐蚀坑的观察结果可知，该错位的密度非常高。此时，也可认为错位在横方向延伸的机构起了作用，但由于原来的错位的核形成密度非常大，故也发生了很多朝向表面方向延伸的的错位等，贯通错位密度变高了。
与此不同，在利用上述实施例制造的本发明的半导体晶片、即、使Ge组成比以倾斜阶梯状增加来对SiGe层进行成膜的晶片中，观察到在倾斜组成层中错位均匀地发生、以比较整齐的形状在横方向上消失的情况。关于这一点，虽然可认为错位朝向横方向延伸的机构和朝向表面方向延伸的错位等起了作用，但可认为朝向表面方向延伸的错位由于在组成倾斜中途使组成为恒定的界面的效果而被引导到横方向上。
这样，在用本发明的制造方法制造的半导体晶片中，与现有技术相比，可从TEM像观察到错位不是集中于界面上、而是均匀地发生的情况。

Claims (10)

1.一种半导体衬底(WO)，其特征在于：
在Si衬底(1)上具备从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层(2a，12a)和以该倾斜组成层的上表面的Ge组成比在倾斜组成层上配置的SiGe的固定组成层(2b，12b)成为交替地层叠多层的状态而构成的SiGe缓冲层(2，12)。
2.如权利要求1中所述的半导体衬底(WO)，其特征在于：
使上述倾斜组成层(2a，12a)和上述固定组成层(2b，12b)这2层成为一对并使之成为层叠3至7对的状态来构成上述SiGe缓冲层(2，12)。
3.如权利要求1中所述的半导体衬底(WO)，其特征在于：
在上述SiGe缓冲层(12)中，从上述Si衬底(1)一侧起，将上述倾斜组成层(12a)和上述固定组成层(12b)的厚度逐渐设定得薄。
4.一种半导体衬底(W)，其特征在于：
在权利要求1至3的任一项中所述的半导体衬底(WO)的SiGe缓冲层(2，12)上具备直接或经其它的SiGe层配置的变形Si层(4)。
5.一种场效应晶体管，该场效应晶体管在SiGe层上的变形Si层(4)中具有沟道区，其特征在于：
在权利要求4中所述的半导体衬底的上述变形Si层(4)中具有沟道区。
6.一种SiGe层的形成方法，其中，在Si衬底(1)上对SiGe层进行成膜，其特征在于：
重复进行多次在Si衬底(1)上对从基底材料的Ge组成比起使Ge组成比逐渐增加的SiGe的倾斜组成层(2a，12a)进行外延生长的工序和以上述倾斜组成层(2a，12a)的最终的Ge组成比在倾斜组成层上对SiGe的固定组成层(2b，12b)进行外延生长的工序，对Ge组成比在成膜方向上具有倾斜度而以阶梯状变化的SiGe层进行成膜。
7.如权利要求6中所述的SiGe层的形成方法，其特征在于：
以4至7次的次数重复进行对上述倾斜组成层(2a，12a)和上述固定组成层(2b，12b)进行外延生长的工序。
8.如权利要求6中所述的SiGe层的形成方法，其特征在于：
每当分别重复进行对上述倾斜组成层(12a)和上述固定组成层(12b)进行外延生长的工序时，逐渐减薄倾斜组成层和固定组成层的厚度。
9.一种变形Si层的形成方法，其中，在Si衬底(1)上经SiGe层形成变形Si层(4)，其特征在于，具有：
利用权利要求6至8的任一项中所述的SiGe层的形成方法在Si衬底(1)上对SiGe缓冲层(2，12)进行外延生长的工序；以及
在该SiGe缓冲层(2，12)上直接或经其它的SiGe层对变形Si层(4)进行外延生长的工序。
10.一种场效应晶体管的制造方法，在该场效应晶体管中，在SiGe层上进行了外延生长的变形Si层(4)中形成沟道区，其特征在于：
利用权利要求9中所述的变形Si层的形成方法形成上述变形Si层(4)。
CN011247398A 2000-08-01 2001-08-01 半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法 Expired - Fee Related CN1216405C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000233640 2000-08-01
JP233640/2000 2000-08-01
JP2001165695A JP4269541B2 (ja) 2000-08-01 2001-05-31 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP165695/2001 2001-05-31

Publications (2)

Publication Number Publication Date
CN1336684A CN1336684A (zh) 2002-02-20
CN1216405C true CN1216405C (zh) 2005-08-24

Family

ID=26597197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011247398A Expired - Fee Related CN1216405C (zh) 2000-08-01 2001-08-01 半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法

Country Status (6)

Country Link
US (1) US6525338B2 (zh)
JP (1) JP4269541B2 (zh)
KR (1) KR100650454B1 (zh)
CN (1) CN1216405C (zh)
DE (1) DE10137369B4 (zh)
TW (1) TW517284B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047748A (zh) * 2015-05-28 2015-11-11 中山大学 一种硅锗异质结太阳电池及其制备方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503773B2 (en) * 2000-01-20 2003-01-07 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
JP4207548B2 (ja) * 2002-11-28 2009-01-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
GB0212616D0 (en) * 2002-05-31 2002-07-10 Univ Warwick Formation of lattice-tuning semiconductor substrates
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US7071014B2 (en) * 2002-10-30 2006-07-04 Amberwave Systems Corporation Methods for preserving strained semiconductor substrate layers during CMOS processing
JP3851950B2 (ja) * 2002-11-19 2006-11-29 国立大学法人名古屋大学 シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
DE602004020181D1 (de) * 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP4306266B2 (ja) 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
US7247583B2 (en) 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
GB2411047B (en) * 2004-02-13 2008-01-02 Iqe Silicon Compounds Ltd Compound semiconductor device and method of producing the same
US7767619B2 (en) * 2004-07-09 2010-08-03 Sud-Chemie Inc. Promoted calcium-aluminate supported catalysts for synthesis gas generation
JP2006080278A (ja) 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US20060088966A1 (en) * 2004-10-21 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a smooth EPI layer and a method for its manufacture
CN1808268B (zh) * 2005-01-18 2010-10-06 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的金属硬掩模方法和结构
US7176072B2 (en) * 2005-01-28 2007-02-13 Sharp Laboratories Of America, Inc Strained silicon devices transfer to glass for display applications
EP1705697A1 (en) * 2005-03-21 2006-09-27 S.O.I. Tec Silicon on Insulator Technologies S.A. Composition graded layer structure and method for forming the same
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007088213A (ja) * 2005-09-22 2007-04-05 Tokyo Univ Of Agriculture & Technology 半導体薄膜素子およびその製造方法
KR100712535B1 (ko) * 2005-09-26 2007-04-27 삼성전자주식회사 측부 성장을 억제할 수 있는 선택적 에피택셜 성장층을갖는 반도체 소자 및 그 제조방법
US7427765B2 (en) * 2005-10-03 2008-09-23 Jeol, Ltd. Electron beam column for writing shaped electron beams
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US7531854B2 (en) 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010141272A (ja) 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
EP2415083B1 (en) * 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8504766B2 (en) 2010-04-15 2013-08-06 Netapp, Inc. Methods and apparatus for cut-through cache management for a mirrored virtual volume of a virtualized storage system
US8609453B2 (en) * 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9607990B2 (en) 2015-08-28 2017-03-28 International Business Machines Corporation Method to form strained nFET and strained pFET nanowires on a same substrate
US9666669B1 (en) 2015-12-22 2017-05-30 International Business Machines Corporation Superlattice lateral bipolar junction transistor
US10170660B2 (en) * 2015-12-22 2019-01-01 International Business Machines Corporation Digital alloy germanium heterojunction solar cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JPH0982944A (ja) * 1995-09-18 1997-03-28 Toshiba Corp 歪シリコン電界効果トランジスタ及びその製造方法
US6039803A (en) 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047748A (zh) * 2015-05-28 2015-11-11 中山大学 一种硅锗异质结太阳电池及其制备方法
CN105047748B (zh) * 2015-05-28 2017-08-11 中山大学 一种硅锗异质结太阳电池及其制备方法

Also Published As

Publication number Publication date
KR20020011338A (ko) 2002-02-08
TW517284B (en) 2003-01-11
KR100650454B1 (ko) 2006-11-28
CN1336684A (zh) 2002-02-20
US6525338B2 (en) 2003-02-25
DE10137369A1 (de) 2002-04-25
JP4269541B2 (ja) 2009-05-27
US20020017642A1 (en) 2002-02-14
DE10137369B4 (de) 2012-08-09
JP2002118254A (ja) 2002-04-19

Similar Documents

Publication Publication Date Title
CN1216405C (zh) 半导体衬底、场效应晶体管、锗化硅层形成方法及其制造方法
CN1210763C (zh) 半导体器件及其生产工艺
JP4306266B2 (ja) 半導体基板の製造方法
CN1770391A (zh) 半导体结构及其制造方法
US20060131606A1 (en) Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
CN1492476A (zh) 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN1630087A (zh) 具有通过层叠模板层的局部非晶化和再结晶而形成的选定半导体晶向的平坦衬底
JP2005537672A (ja) 格子調整半導体基板の形成
KR20050013563A (ko) 격자-조율 반도체 기판의 제조
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP2007513499A (ja) 格子チューニング半導体基板の形成
CN1627535A (zh) 金刚石半导体器件及其制造方法
JP4207548B2 (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP2008514021A (ja) 格子調整半導体基板の作製
JP3985519B2 (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP4039013B2 (ja) 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP4854871B2 (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
CN1828943A (zh) 半导体装置及半导体装置的制造方法
JP2005244187A (ja) 歪みシリコンウエハおよびその製造方法
CN1610113A (zh) 一种三维互补金属氧化物半导体器件结构及其制备方法
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
JP4277467B2 (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2004349522A (ja) 半導体基板の製造方法
JP4254102B2 (ja) 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2002356399A (ja) 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUMCO CORP.

Free format text: FORMER OWNER: MITSUBISHI MATERIALS CORP.

Effective date: 20111031

Free format text: FORMER OWNER: SUMCO CORP.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: SUMCO Corp.

Patentee after: Mitsubishi Materials Corp.

Address before: Tokyo, Japan

Co-patentee before: SUMITOMO MITSUBISHI SILICON Corp.

Patentee before: Mitsubishi Materials Corp.

TR01 Transfer of patent right

Effective date of registration: 20111031

Address after: Tokyo, Japan

Patentee after: SUMCO Corp.

Address before: Tokyo, Japan

Co-patentee before: Sumco Corp.

Patentee before: Mitsubishi Materials Corp.

Effective date of registration: 20111031

Address after: Tokyo, Japan

Co-patentee after: SUMITOMO MITSUBISHI SILICON Corp.

Patentee after: Mitsubishi Materials Corp.

Address before: Tokyo, Japan

Co-patentee before: Sumitomo Mitsubishi Silicon Corp.

Patentee before: Mitsubishi Materials Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050824

Termination date: 20200801

CF01 Termination of patent right due to non-payment of annual fee