JP4306266B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4306266B2 JP4306266B2 JP2003027596A JP2003027596A JP4306266B2 JP 4306266 B2 JP4306266 B2 JP 4306266B2 JP 2003027596 A JP2003027596 A JP 2003027596A JP 2003027596 A JP2003027596 A JP 2003027596A JP 4306266 B2 JP4306266 B2 JP 4306266B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige layer
- sige
- composition ratio
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 152
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 462
- 230000015572 biosynthetic process Effects 0.000 claims description 65
- 238000010438 heat treatment Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 39
- 238000005498 polishing Methods 0.000 claims description 30
- 239000010408 film Substances 0.000 description 161
- 230000003746 surface roughness Effects 0.000 description 59
- 230000006866 deterioration Effects 0.000 description 29
- 230000000694 effects Effects 0.000 description 27
- 230000005669 field effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000033001 locomotion Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000004439 roughness measurement Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 229910052986 germanium hydride Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- -1 moisture Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速ＭＯＳＦＥＴ等に用いられる半導体基板及び電界効果型トランジスタ並びにこれらの製造方法に係に関する。
【０００２】
【従来の技術】
近年、Ｓｉ（シリコン）基板上にＳｉＧｅ（シリコン・ゲルマニウム）層を介してエピタキシャル成長した歪みＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴが提案されている。この歪みＳｉ−ＦＥＴでは、Ｓｉに比べて格子定数の大きいＳｉＧｅによりＳｉ層に引っ張り歪みが生じ、そのためＳｉのバンド構造が変化して縮退が解けてキャリア移動度が高まる。したがって、この歪みＳｉ層をチャネル領域として用いることにより通常の１．３〜８倍程度の高速化が可能になるものである。また、プロセスとしてＣＺ法による通常のＳｉ基板を基板として使用でき、従来のＣＭＯＳ工程で高速ＣＭＯＳを実現可能にするものである。
【０００３】
しかしながら、ＦＥＴのチャネル領域として要望される上記歪みＳｉ層をエピタキシャル成長するには、Ｓｉ基板上に良質なＳｉＧｅ層をエピタキシャル成長する必要があるが、ＳｉとＳｉＧｅとの格子定数の違いから、転位等により結晶性に問題があった。このために、従来、以下のような種々の提案が行われていた。
【０００４】
例えば、ＳｉＧｅのＧｅ組成比を一定の緩い傾斜で変化させたバッファ層を用いる方法、Ｇｅ（ゲルマニウム）組成比をステップ状（階段状）に変化させたバッファ層を用いる方法、Ｇｅ組成比を超格子状に変化させたバッファ層を用いる方法及びＳｉのオフカットウェーハを用いてＧｅ組成比を一定の傾斜で変化させたバッファ層を用いる方法等が提案されている。
【０００５】
【特許文献１】
米国特許第６，１０７，６５３号明細書
【特許文献２】
米国特許第５，４４２，２０５号明細書
【特許文献３】
米国特許第５，２２１，４１３号明細書
【特許文献４】
国際公開第９８／００８５７号パンフレット
【特許文献５】
特開平６−２５２０４６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。
すなわち、上記従来の技術を用いて成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。
例えば、Ｇｅ組成比を傾斜させたバッファ層を用いる場合では、貫通転位密度を比較的低くすることができるが、表面ラフネスが悪化してしまう不都合があり、逆にＧｅ組成比を階段状にしたバッファ層を用いる場合では、表面ラフネスを比較的少なくすることができるが、貫通転位密度が大きくなってしまう不都合があった。また、オフカットウェーハを用いる場合では、転位が成膜方向ではなく横に抜け易くなるが、まだ十分な低転位化を図ることができていない。表面ラフネスについても、近年のＬＳＩ等におけるフォトリソグラフィ工程に要求されるレベルにはまだ至っていない。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、貫通転位密度を低くかつ表面ラフネスも実用レベルまで小さくすることができる半導体基板及び電界効果型トランジスタ並びにこれらの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、前記第２のＳｉＧｅ層を、Ｇｅ組成比が前記第１のＳｉＧｅ層との接触面で０とされかつ層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成領域として形成することにより上記課題を解決した。
本発明において、前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることが望ましい。
また、本発明において、前記第２のＳｉＧｅ層は、前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層であることが好ましい。
本発明の前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明の半導体基板の製造方法は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層をエピタキシャル成長する工程と、
前記傾斜組成層の最終的なＧｅ組成比で傾斜組成層上にＳｉＧｅの一定組成層をエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して、Ｇｅ組成比が成膜方向に傾斜をもって階段状に変化する前記第２のＳｉＧｅ層を成膜し、
該第２のＳｉＧｅ層下面のＧｅ組成比を０とすることにより上記課題を解決した。
本発明において、前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明はＳｉ基板上にＳｉＧｅ層を介して歪みＳｉ層が形成された半導体基板の製造方法であって、
上記のいずれか記載の半導体基板の製造方法により作製された半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して前記歪みＳｉ層をエピタキシャル成長する、ことが可能である。
本発明の半導体基板は、Ｓｉ基板と、
該Ｓｉ基板上の第１のＳｉＧｅ層と、
該第１のＳｉＧｅ層上に直接又はＳｉ層を介して配された第２のＳｉＧｅ層とを備え、
前記第１のＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄い膜厚であり、
前記第２のＳｉＧｅ層は、そのＧｅ組成比が少なくとも前記第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有し、
上記の半導体基板の製造方法により作製されたことにより上記課題を解決した。
本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが一定であることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明の前記第２のＳｉＧｅ層は、前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層であることが可能である。
本発明において、上記の半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して配された歪みＳｉ層を備えていることが好ましい。
本発明の半導体基板は、Ｓｉ基板と、
該Ｓｉ基板上の第１のＳｉＧｅ層と、
該第１のＳｉＧｅ層上に直接又はＳｉ層を介して配された第２のＳｉＧｅ層とを備え、
前記第１のＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄い膜厚であり、
前記第２のＳｉＧｅ層は、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして構成され、
前記第２のＳｉＧｅ層下面のＧｅ組成比は、前記第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く構成され、
上述の半導体基板の製造方法により作製されたことにより上記課題を解決した。
本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが一定であり、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さであることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明において、上記の半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して配された歪みＳｉ層を備えていることが可能である。
本発明の電界効果型トランジスタの製造方法は、ＳｉＧｅ層上にエピタキシャル成長された歪みＳｉ層にチャネル領域が形成される電界効果型トランジスタの製造方法であって、
また、前述した半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層に前記チャネル領域を形成することにより上記課題を解決した。
本発明の電界効果型トランジスタは、ＳｉＧｅ層上にエピタキシャル成長された歪みＳｉ層にチャネル領域が形成される電界効果型トランジスタであって、
前述の電界効果型トランジスタの製造方法により作製されたことにより上記課題を解決した。
【０００９】
本発明の半導体基板の製造方法は、第１の層形成工程と第２の層形成工程と熱処理工程と研磨工程とを有することで、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層のＧｅ組成比を少なくとも第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、第２のＳｉＧｅ層は少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有するので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができ、さらに、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後にエピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させ表面ラフネスの悪化により生じた凹凸を研磨除去して表面が平坦化されることになる。したがって、この基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
【００１０】
上記の熱処理工程および研磨工程は、第１の層形成工程、第２の層形成工程のいずれかの工程途中または形成後におこなうことができる。
【００１１】
ここで、第１のＳｉＧｅ層が臨界膜厚の２倍より薄く成膜されるため、第１のＳｉＧｅ層成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位はほとんど生成しない。次に、第２のＳｉＧｅ層のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層両側の界面及び第２のＳｉＧｅ層内の第１のＳｉＧｅ層側からはじまり、第１のＳｉＧｅ層及び第２のＳｉＧｅ層の格子緩和が始まる。このとき、第２のＳｉＧｅ層のＧｅ組成比が第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層両側の界面に沿って集中し生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助け、第２のＳｉＧｅ層内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層表面の表面ラフネスの悪化も抑制される。
【００１２】
さらに、第２のＳｉＧｅ層の傾斜組成領域では、転位が均等に生成し、転位同士の絡み合いが起こり、傾斜組成領域中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
従来の第１のＳｉＧｅ層がない場合の傾斜組成領域では、傾斜組成領域の膜厚が所定の膜厚以上になり臨界膜厚を越えたときに転位の生成がはじまり、いったん転位密度の増加を経た後に、さらに傾斜組成祖領域を形成した場合に、前記の効果が得られる。すなわち、従来の構造では、傾斜組成領域の上側の一部の領域においてのみ前記の効果が得られる。
一方、第１のＳｉＧｅ層がある本発明の構造では、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層内ではじまるため、第２のＳｉＧｅ層内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層は、Ｓｉ基板表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板の表面汚染に起因した欠陥を抑制する効果がある。
【００１３】
なお、第１のＳｉＧｅ層の成膜中に転位が生成しはじめると、転位が多方向に成長し始めるため、転位の成長する方向を抑制することが困難になり、貫通転位や表面ラフネスを低減させることが難しい。そこで、第１のＳｉＧｅ層の膜厚は、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚に設定する必要がある。同時に、第１のＳｉＧｅ層の膜厚は、実際に転位の生成や格子緩和が顕著にはじまる膜厚に近い膜厚であるほど効果的である。実際に転位の生成や格子緩和が顕著にはじまる膜厚は、成膜の温度条件等によって異なる。そこで、それぞれの成膜条件において、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚付近で、本発明の効果が効果的に得られる膜厚を選べばよい。
【００１４】
また、本発明の半導体基板及び半導体基板の製造方法では、上述したように、第１のＳｉＧｅ層のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。また、これらの半導体基板及び半導体基板の製造方法では、第１のＳｉＧｅ層を上記関係式を満たす臨界膜厚（成膜温度にかかわらず、Ｇｅ組成比及び格子定数のみから算出される転位が発生して格子緩和が生ずる膜厚をいう）ｔcの２倍未満の厚さにすることにより、第１のＳｉＧｅ層の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００１５】
すなわち、上記実際に転位の生成や格子緩和が顕著にはじまる膜厚は成膜温度により変化するため、Ｇｅ組成比ｘ及び格子定数のみから理論的に求めた理想的な臨界膜厚ｔcの２倍未満とすれば、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄くなり、本発明の効果を得ることができる。なお、上記臨界膜厚は、平衡状態で成膜されることを前提にしているため、成膜温度にかかわらずＧｅ組成比及び格子定数のみで決定されるが、実際に転位の生成や格子緩和が顕著にはじまる膜厚は、平衡状態だけでなく低温成長などの非平衡状態で成膜された場合も含めたものであり、成膜温度に応じて決定される。
【００１６】
さらに、上記のように本発明の半導体基板及び半導体基板の製造方法では、前記第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５以上かつ０．３以下であるため、実際に転位の生成や格子緩和が顕著にはじまる膜厚が薄すぎたり厚すぎたりすることがなく、適度な厚さの第１のＳｉＧｅ層で本発明の効果が効果的に得られる。
すなわち、第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５より小さい場合は、実際に転位の生成や格子緩和が顕著にはじまる膜厚が厚くなりすぎるため、第１のＳｉＧｅ層の成膜に要する時間が長くなり、しかも、第１のＳｉＧｅ層の表面ラフネスが悪化してしまう。
一方、第１のＳｉＧｅ層のＧｅ組成比ｘが０．３より大きい場合は、ごく薄い膜厚で、実際に転位の生成や格子緩和が顕著にはじまってしまうため、第１のＳｉＧｅ層を制御性よく形成することが難しい。
また、前記第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５以上かつ０．３以下であれば、実際に転位の生成や格子緩和が顕著にはじまる膜厚が適度な厚さとなり、第１のＳｉＧｅ層両側の界面に沿って転位が集中して生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助ける効果を効果的に得られる。
【００１７】
これらの半導体基板及び半導体基板の製造方法では、前記第２のＳｉＧｅ層が前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層からなるため、本発明の効果を得るために必要な層が無駄なく配され、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
【００１８】
本発明における半導体基板及び半導体基板の製造方法では、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層下面のＧｅ組成比を第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低くするので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができ、さらに、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後にエピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させ表面ラフネスの悪化により生じた凹凸を研磨除去して表面が平坦化されることになる。したがって、この基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
【００１９】
ここで、第１のＳｉＧｅ層が臨界膜厚の２倍より薄く成膜されるため、第１のＳｉＧｅ層成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位はほとんど生成しない。次に、第２のＳｉＧｅ層のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層両側の界面及び第２のＳｉＧｅ層内の第１のＳｉＧｅ層側からはじまり、第１のＳｉＧｅ層及び第２のＳｉＧｅ層の格子緩和が始まる。このとき、第２のＳｉＧｅ層のＧｅ組成比が第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層両側の界面に沿って集中し生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助け、第２のＳｉＧｅ層内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層表面の表面ラフネスの悪化も抑制される。さらに、第１のＳｉＧｅ層は、Ｓｉ基板表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板の表面汚染に起因した欠陥を抑制する効果がある。
【００２０】
なお、第１のＳｉＧｅ層の成膜中に転位が生成しはじめると、転位が多方向に成長し始めるため、転位の成長する方向を抑制することが困難になり、貫通転位や表面ラフネスを低減させることが難しい。そこで、第１のＳｉＧｅ層の膜厚は、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚に設定する必要がある。同時に、第１のＳｉＧｅ層の膜厚は、実際に転位の生成や格子緩和が顕著にはじまる膜厚に近い膜厚であるほど効果的である。実際に転位の生成や格子緩和が顕著にはじまる膜厚は、成膜の温度条件等によって異なる。そこで、それぞれの成膜条件において、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚付近で、本発明の効果が効果的に得られる膜厚を選べばよい。
【００２１】
また、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして第２のＳｉＧｅ層とするので、第２のＳｉＧｅ層全体としてＧｅ組成比が傾斜階段状の層となり、界面において転位が横方向に走り易くなり、貫通転位が生じ難くなると共に、界面での組成変化が小さいので、界面での転位発生が抑制され、傾斜組成層の層内で転位が均等に発生して、表面ラフネスの悪化を抑制することができる。
【００２２】
本発明者らは、ＳｉＧｅの成膜技術について研究を行ってきた結果、結晶中の転位が以下のような傾向を有することがわかった。
すなわち、ＳｉＧｅ層を成膜する際に、成膜中に発生する転位は成膜方向に対して斜め方向又は横方向（成膜方向に直交する方向：＜１１０＞方向）のいずれかに走り易い特性を持っている。また、転位は層の界面で横方向に走り易いが、組成が急峻に変化する界面では、上記斜め方向に走り易くなると共に多くの転位が高密度に発生すると考えられる。
したがって、Ｇｅ組成比を単純な階段状にして成膜すると、急峻な組成変化となる界面部分で多くの転位が高密度に生じると共に、転位が成膜方向の斜め方向に走り易く、貫通転位となるおそれが高いと考えられる。また、Ｇｅ組成比を単純に緩く傾斜させて成膜すると、上記斜め方向に走った転位が横方向に逃げるきっかけとなる部分（界面等）が無く、表面にまで貫通してしまうと考えられる。
【００２３】
これらに対し、本発明の半導体基板の製造方法では、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層をエピタキシャル成長する工程と、前記傾斜組成層の最終的なＧｅ組成比で傾斜組成層上にＳｉＧｅの一定組成層をエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して、Ｇｅ組成比が成膜方向に傾斜をもって階段状に変化する前記第２のＳｉＧｅ層を成膜するので、傾斜組成層と一定組成層とが交互に複数段形成されてＧｅ組成比が傾斜階段状の層となり、転位密度が小さくかつ表面ラフネスが小さいＳｉＧｅ層を形成することができる。
すなわち、界面において転位が横方向に走り易くなり、貫通転位が生じ難くなる。また、界面での組成変化が小さいので、界面での転位発生が抑制され、傾斜組成層の層内で転位が均等に発生して、表面ラフネスの悪化を抑制することができる。
【００２４】
さらに、第２のＳｉＧｅ層の傾斜組成領域では、転位が均等に生成し、転位同士の絡み合いが起こり、傾斜組成領域中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
従来の第１のＳｉＧｅ層がない場合の傾斜組成領域では、傾斜組成領域の膜厚が所定の膜厚以上になり臨界膜厚を越えたときに転位の生成がはじまり、いったん転位密度の増加を経た後に、さらに傾斜組成祖領域を形成した場合に、前記の効果が得られる。すなわち、従来の構造では、傾斜組成領域の上側の一部の領域においてのみ前記の効果が得られる。
一方、第１のＳｉＧｅ層がある本発明の構造では、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層内ではじまるため、第２のＳｉＧｅ層内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
【００２５】
これらの半導体基板及び半導体基板の製造方法では、前記ＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して歪みＳｉ層をエピタキシャル成長するので、欠陥が少なく、表面ラフネスの小さな良質な歪みＳｉ層が得られ、また、研磨工程後にＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して歪みＳｉ層がエピタキシャル成長されるので、表面状態が良好なＳｉＧｅ層上にＳｉ層が成膜され、良質な歪みＳｉ層を有することができるため、例えば歪みＳｉ層をチャネル領域とするＭＯＳＦＥＴ等を用いた集積回路用の半導体基板及びその製造方法として好適である。
【００２６】
これらの電界効果型トランジスタ及び電界効果型トランジスタの製造方法では、上記本発明の半導体基板又は上記本発明の半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層にチャネル領域を有するので、デバイス製造時に熱処理が施されても表面状態が良好なＳｉＧｅ層上に良質な歪みＳｉ層が得られ、高特性な電界効果型トランジスタを高歩留まりで得ることができる。
【００２７】
【発明の実施の形態】
以下、本発明に係る第１実施形態を、図面に基づいて説明する。
【００２８】
図１は、本発明の歪みＳｉ層を備えた半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハＷの構造をその製造プロセスと合わせて説明すると、まず、図１及び図２に示すように、Ｓｉ基板１上に、Ｇｅ組成比ｘが０から０．３まで成膜方向に（表面に向けて）傾斜をもって漸次増加する傾斜組成層（傾斜組成領域）である第１のＳｉＧｅ層２を減圧ＣＶＤ法によりエピタキシャル成長する。なお、上記減圧ＣＶＤ法による成膜は、キャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００２９】
次に、第１のＳｉＧｅ層２上に該第１のＳｉＧｅ層２の最終的なＧｅ組成比（０．３）で一定組成層かつ緩和層である第２のＳｉＧｅ層３をエピタキシャル成長する。これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３は、歪みＳｉ層を成膜するためのＳｉＧｅバッファ層として機能する。
【００３０】
そして、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、図３の（ａ）に示すように、熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させておく。この熱処理条件は、例えば８００℃〜１１００℃といった温度でＳｉＧｅ層のエピタキシャル成長の温度を越える温度と１分〜２００分といった熱処理時間に設定される。なお、本実施形態では、第２のＳｉＧｅ層３の成膜途中で、一旦ソースガスの供給を停止して成膜を止め、この状態で１０００℃まで昇温した状態で１０分のアニールを行う。このアニール処理後に、第２のＳｉＧｅ層３の成膜温度まで降温し、ソースガスを再び供給して残りの成膜を行う。
【００３１】
次に、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、図３の（ｂ）に示すように、ＣＭＰ(Chemical Mechanical Polishing)等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
なお、上記第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の膜厚は、例えばそれぞれ１．５μｍ及び０．７５μｍとしている。
さらに、研磨された第２のＳｉＧｅ層３上に、図３の（ｃ）に示すように、Ｓｉ層をエピタキシャル成長して歪みＳｉ層５を形成し、半導体ウェーハＷを製作する。
【００３２】
本実施形態では、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
また、第１のＳｉＧｅ層２が、Ｇｅ組成比が表面に向けて漸次増加する傾斜組成領域であるので、ＳｉＧｅ層中の特に表面側で転位の密度を抑制することができる。
【００３３】
次に、本発明に係る上記実施形態の半導体基板を用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、その製造プロセスと合わせて図４を参照して説明する。
【００３４】
図４は、本発明の電界効果型トランジスタの概略的な構造を示すものであって、この電界効果型トランジスタを製造するには、上記の製造工程で作製した歪みＳｉ層を備えた半導体ウェーハＷ表面の歪みＳｉ層５上にＳｉＯ２のゲート酸化膜６及びゲートポリシリコン膜７を順次堆積する。そして、チャネル領域となる部分上のゲートポリシリコン膜７上にゲート電極（図示略）をパターニングして形成する。
【００３５】
次に、ゲート酸化膜６もパターニングしてゲート電極下以外の部分を除去する。さらに、ゲート電極をマスクに用いたイオン注入により、歪みＳｉ層５及び第２のＳｉＧｅ層３にｎ型あるいはｐ型のソース領域Ｓ及びドレイン領域Ｄを自己整合的に形成する。この後、ソース領域Ｓ及びドレイン領域Ｄ上にソース電極及びドレイン電極（図示略）をそれぞれ形成して、歪みＳｉ層５がチャネル領域となるｎ型あるいはｐ型ＭＯＳＦＥＴが製造される。
【００３６】
このように作製されたＭＯＳＦＥＴでは、上記製法で作製された歪みＳｉ層を備えた半導体ウェーハＷ上の歪みＳｉ層５にチャネル領域が形成されるので、デバイス製造時において熱処理が加わっても表面や界面のラフネスの悪化が発生せず、良質な歪みＳｉ層５により動作特性に優れたＭＯＳＦＥＴを高歩留まりで得ることができる。例えば、上記ゲート酸化膜６を形成する際、熱酸化膜を形成するために半導体ウェーハＷが加熱されるが、半導体ウェーハＷが予め事前熱履歴をおっており、熱酸化膜形成時においてＳｉＧｅ層や歪みＳｉ層に表面や界面のラフネスの悪化が発生しない。
【００３７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、ＳｉＧｅ層の熱処理を第２のＳｉＧｅ層の形成途中で行ったが、第１のＳｉＧｅ層の形成途中や第２のＳｉＧｅ層の形成後に熱処理を行っても構わない。
また、上記実施形態の歪みＳｉ層を備えた半導体ウェーハＷの歪みＳｉ層上に、さらにＳｉＧｅ層を備えた半導体ウェーハも本発明に含まれる。また、第２のＳｉＧｅ層上に直接歪みＳｉ層を成膜したが、第２のＳｉＧｅ層上にさらに他のＳｉＧｅ層を成膜し、該ＳｉＧｅ層を介して歪みＳｉ層をエピタキシャル成長しても構わない。
【００３８】
また、本実施形態では、ＭＯＳＦＥＴ用の基板としてＳｉＧｅ層を有する半導体ウェーハを作製したが、他の用途に適用する基板としても構わない。例えば、本発明の半導体基板を太陽電池用の基板に適用してもよい。すなわち、上述した各実施形態のＳｉ基板上に最表面で１００％ＧｅとなるようにＧｅ組成比を漸次増加させた傾斜組成領域であるＳｉＧｅ層を成膜し、さらにこの上にＧａＡｓ（ガリウムヒ素）を成膜することで、太陽電池用基板を作製してもよい。この場合、低転位密度で高特性の太陽電池用基板が得られる。
【００３９】
以下、本発明に係る第２実施形態を、図面に基づいて説明する。
本実施形態においては、前述の実施形態と第１、第２のＳｉＧｅ層が異なっている。
【００４０】
図５は、本発明の半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハの構造をその製造プロセスと合わせて説明すると、まず、ＣＺ法等で引上成長して作製されたｐ型あるいはｎ型Ｓｉ基板１上に、図５及び図６に示すように、Ｇｅ組成比ｘが一定（例えばｘ＝０．１５）で上述した実際に転位の生成や格子緩和が顕著にはじまる膜厚よりも薄い厚さ（例えば３００ｎｍ）の第１のＳｉＧｅ層２を例えば減圧ＣＶＤ法によりエピタキシャル成長する。
【００４１】
この際、第１のＳｉＧｅ層２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く成膜されるため、第１のＳｉＧｅ層２成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位や格子緩和はほとんど発生しない。
なお、第１のＳｉＧｅ層２の厚さは、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さにする。
【００４２】
次に、第１のＳｉＧｅ層２上に第２のＳｉＧｅ層３をエピタキシャル成長する。この第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低く設定される。また、第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが表面に向けて漸次増える傾斜組成層（例えば、Ｇｅ組成比ｙが０から０．３まで増加する層）（傾斜組成領域）であり、例えば１．１μｍの厚さまで成膜される。
【００４３】
ここで、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、上述の第１実施形態で図３の（ａ）に示す熱処理と同等の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、上述の第１実施形態で図３の（ｂ）に示すように、ＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００４４】
第２のＳｉＧｅ層３のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層２両側の界面及び第２のＳｉＧｅ層３内の第１のＳｉＧｅ層２側からはじまり、第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の格子緩和が始まる。このとき、第２のＳｉＧｅ層３のＧｅ組成比が第１のＳｉＧｅ層２の接触面で第１のＳｉＧｅ層２におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層２両側の界面２ａ、２ｂに沿って集中し生成し、第１のＳｉＧｅ層２両側の界面２ａ、２ｂにおける転位の生成が、第２のＳｉＧｅ層３の格子緩和を助け、第２のＳｉＧｅ層３内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層３表面の表面ラフネスの悪化も抑制される。
【００４５】
さらに、Ｇｅ組成比ｚが第２のＳｉＧｅ層３の最終的なＧｅ組成比と同じ（例えば、ｚが０．３）で一定組成比のＳｉＧｅ緩和層４を所定厚さ（例えば、０．４μｍ）だけエピタキシャル成長し、次に、該ＳｉＧｅ緩和層４上に単結晶Ｓｉをエピタキシャル成長して歪みＳｉ層５を研磨後に所定厚さ（例えば、２０ｎｍ）となるように形成することにより、本実施形態の半導体ウェーハＷが作製される。
【００４６】
なお、上記減圧ＣＶＤ法による成膜は、キャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００４７】
このように本実施形態の半導体ウェーハＷでは、前述の第１実施形態と同様に、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができるとともに、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く第１のＳｉＧｅ層２の膜厚を設定し、第２のＳｉＧｅ層３のＧｅ組成比ｙを少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低くするので、Ｓｉ基板１と第１のＳｉＧｅ層２との界面２ａ及び第１のＳｉＧｅ層２と第２のＳｉＧｅ層３との界面２ｂに効率的に転位を集中させることができ、貫通転位密度及び表面ラフネスを低減すること等ができる。
【００４８】
また、第１のＳｉＧｅ層２のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
また、第１のＳｉＧｅ層２を上記関係式を満たす臨界膜厚ｔｃの２倍未満の厚さにすることにより、後述する実験結果に基づいて、第１のＳｉＧｅ層２の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００４９】
また、本実施形態では、第２のＳｉＧｅ層３がＧｅ組成比を漸次増加させた傾斜組成層（傾斜組成領域）とされることにより、転位が均等に生成し、転位同士の絡み合いが起こり、第２のＳｉＧｅ層３中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
【００５０】
また、本実施形態では、第２のＳｉＧｅ層３の成膜前にすでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層３内ではじまるため、第２のＳｉＧｅ層３内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層３の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層２は、Ｓｉ基板１表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板１の表面汚染に起因した欠陥を抑制する効果がある。
【００５１】
なお、本実施形態においても、上記の半導体ウェーハＷを用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、前述した第１実施形態における図４のように製造することができる。
【００５２】
次に、本発明に係る第３実施形態を、図７に基づいて説明する。
【００５３】
本実施形態と第３実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、本実施形態では、図７に示すように、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とし、Ｇｅ組成比ｘを漸次減少させている点である。
【００５４】
すなわち、本実施形態では、第１のＳｉＧｅ層１２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させて最終的にはＧｅ組成比ｘをほぼ０まで変化させ、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）だけ成長させた傾斜組成層とする。
【００５５】
本実施形態では、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とすることにより、成膜時の歪みエネルギーがＳｉ基板１との界面側に集中することになり、第２のＳｉＧｅ層３成膜開始時に生じる格子緩和の際に、第２のＳｉＧｅ層３との界面よりもＳｉ基板１との界面に多くの転位を発生させることができる。これにより、第２のＳｉＧｅ層３表面側から離れた位置に転位を集中させることができ、前述の実施形態と同様に、貫通転位や表面ラフネスを低減させることが可能になる。
【００５６】
次に、本発明に係る第４実施形態を、図８に基づいて説明する。
【００５７】
本実施形態と第２実施形態との異なる点は、第３実施形態の第２のＳｉＧｅ層１２が、Ｇｅ組成比を漸次減少させた傾斜組成層であるのに対し、第３実施形態では、図８に示すように、第１のＳｉＧｅ層２２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させてＧｅ組成比ｘをほぼ０まで変化させて所定厚さ（例えば、３５０ｎｍ）成膜した後、さらに再びＧｅ組成比ｘを徐々に増加させて最終的に０．３まで所定厚さ（例えば、３５０ｎｍ）成膜した組成変化層とした点で異なっている。
【００５８】
なお、この第１のＳｉＧｅ層２２の厚さも、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定する。
この第４実施形態においても、第１のＳｉＧｅ層２２のＧｅ組成比ｘがＳｉ基板１及び第２のＳｉＧｅ層３との接触面で層中の最大値となるので、第２実施形態と同様に、Ｓｉ基板１及び第２のＳｉＧｅ層３との界面に多くの転位を発生させることができる。
【００５９】
次に、本発明に係る第５および第６実施形態を、図９および図１０に基づいて説明する。
【００６０】
第５実施形態と第２実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、第５実施形態では、図９に示すように、第１のＳｉＧｅ層３２のＧｅ組成比ｘをほぼ０から徐々に増加させて最終的に０．３まで実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）成膜している点である。
【００６１】
また、第６実施形態と第２実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、第６実施形態では、図１０に示すように、第１のＳｉＧｅ層４２のＧｅ組成比ｘをほぼ０から徐々に増加させて０．３まで所定厚さ（例えば、３５０ｎｍ）成膜し、さらにその後Ｇｅ組成比ｘを０．３から徐々に減少させてほぼ０まで所定厚さ（例えば、３５０ｎｍ）成膜している点である。なお、第１のＳｉＧｅ層４２の厚さは、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定される。
【００６２】
これらの第５及び第６実施形態では、上記の実施形態と同等の効果を得ることができるとともに、いずれも第１のＳｉＧｅ層３２、４２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚で形成されるので、第２のＳｉＧｅ層３の成膜時に第１のＳｉＧｅ層３２、４２の両側の界面に転位が集中的に発生し、貫通転位や表面ラフネスを低減することができる。なお、第５及び第６実施形態では、第１のＳｉＧｅ層３２、４２の層中におけるＧｅ組成比の最大値がＳｉ基板１との界面側にないため、第２及び第３実施形態の方が、より貫通転位及び表面ラフネスの改善効果を得ることができる。
【００６３】
なお、上記の第２〜第６実施形態では、第１のＳｉＧｅ層中において膜厚に対するＧｅ組成比の分布として５通りの分布としたが、他の分布としても構わない。例えば、第１のＳｉＧｅ層をＧｅ組成比が異なる複数のＳｉＧｅ層からなる多層膜としても構わない。また、前記多層膜でＳｉ層を含む多層膜としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層内でＧｅ組成比を変化させる場合、膜厚に対して一定割合で蘇生を変化させたが、その割合を一定でなくした構造としても構わない。さらに、第１のＳｉＧｅ層は、Ｇｅを含む層であり、歪みエネルギーを蓄積できればよく、これら以外のいかなるＧｅ組成比の分布であっても構わない。また、上記各実施形態では、第２のＳｉＧｅ層内でＧｅ組成比を表面に向けて漸次増加させた傾斜組成領域を、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。また、その組成傾斜を階段状のＧｅ組成比の変化としても構わない。また、上記各実施形態では、第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層を配したが、Ｓｉ層を介して第２のＳｉＧｅ層を配しても構わない。また、上記各実施形態の半導体ウェーハＷの歪みＳｉ層上に、さらにＳｉＧｅ層を成膜しても構わない。
【００６４】
次に、本発明に係る第７実施形態を、図面に基づいて説明する。
【００６５】
図１１は、本実施形態の半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハの構造をその製造プロセスと合わせて説明すると、まず、ＣＺ法等で引上成長して作製されたｐ型あるいはｎ型Ｓｉ基板１上に、図１１及び図１２に示すように、Ｇｅ組成比ｘが一定（例えばｘ＝０．１５）で上述した実際に転位の生成や格子緩和が顕著にはじまる膜厚よりも薄い厚さ（例えば３００ｎｍ）の第１のＳｉＧｅ層２を例えば減圧ＣＶＤ法によりエピタキシャル成長する。
【００６６】
この際、第１のＳｉＧｅ層２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く成膜されるため、第１のＳｉＧｅ層２成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位や格子緩和はほとんど発生しない。
なお、第１のＳｉＧｅ層２の厚さは、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さにする。
【００６７】
次に、第１のＳｉＧｅ層２上に第２のＳｉＧｅ層３をエピタキシャル成長する。この第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低く設定される。また、第２のＳｉＧｅ層３は、Ｇｅ組成比ｘが０からｙ（例えばｙ＝０．３）まで成膜方向に傾斜をもって階段状に変化するＳｉ１−ｘＧｅｘのステップ傾斜層である。
【００６８】
次に、第２のＳｉＧｅ層３上にＧｅ組成比が一定であるＳｉ１−ｙＧｅｙの緩和層４をエピタキシャル成長する。さらに、Ｇｅ組成比ｚ（本実施形態ではｚ＝ｙ）でＳｉ１−ｚＧｅｚの緩和層４上にＳｉをエピタキシャル成長して歪みＳｉ層５を形成することにより、本実施形態の歪みＳｉ層を備えた半導体ウェーハＷが作製される。なお、各層の膜厚は、例えば、第２のＳｉＧｅ層３が１．５μｍ、緩和層４が０．７〜０．８μｍ、歪みＳｉ層５が１５〜２２ｎｍである。
【００６９】
上記第２のＳｉＧｅ層３の成膜は、図１２から図１４に示すように、表面に向けてＧｅ組成比を所定値まで漸次増加させたＳｉＧｅの傾斜組成層３ａをエピタキシャル成長する工程と、傾斜組成層３ａの最終的なＧｅ組成比で傾斜組成層３ａ上にＳｉＧｅの一定組成層３ｂをエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して行われる。また、第２のＳｉＧｅ層３下面のＧｅ組成比は、第１のＳｉＧｅ層２上面のＧｅ組成比以下に設定される。なお、本実施形態では、第２のＳｉＧｅ層３のＧｅ組成比をゼロから漸次増加させている。
【００７０】
例えば、本実施形態では、傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を５回繰り返し行って第２のＳｉＧｅ層３を形成する。すなわち、１回の傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を１ステップとすると、まず最初のステップとして第１の傾斜組成層３ａをＳｉ基板１上に、Ｇｅ組成比を０から０．０６まで漸次増加させて成長し、その上にＧｅ組成比が０．０６の第１の一定組成層３ｂを形成する。次に、第２のステップとして、Ｇｅ組成比０．０６の第１の一定組成層３ｂ上に第２の傾斜組成層３ａを、Ｇｅ組成比を０．０６から０．１２まで漸次増加させて成長し、その上にＧｅ組成比が０．１２の第２の一定組成層３ｂを形成する。
【００７１】
そして、第３のステップとして、Ｇｅ組成比０．１２の第２の一定組成層３ｂ上に第３の傾斜組成層３ａを、Ｇｅ組成比を０．１２から０．１８まで漸次増加させて成長し、その上にＧｅ組成比が０．１８の第３の一定組成層３ｂを形成する。次に、第４のステップとして、Ｇｅ組成比０．１８の第３の一定組成層３ｂ上に第４の傾斜組成層３ａを、Ｇｅ組成比を０．１８から０．２４まで漸次増加させて成長し、その上にＧｅ組成比が０．２４の第４の一定組成層３ｂを形成する。さらに、最後のステップとして、Ｇｅ組成比０．２４の第４の一定組成層３ｂ上に第５の傾斜組成層３ａを、Ｇｅ組成比を０．２４から０．３まで漸次増加させて成長し、その上にＧｅ組成比が０．３の第５の一定組成層３ｂを形成する。なお、本実施形態では、各傾斜組成層３ａ及び各一定組成層３ｂの膜厚は、いずれも同じに設定されている。
【００７２】
上記第２のＳｉＧｅ層３のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層２両側の界面及び第２のＳｉＧｅ層３内の第１のＳｉＧｅ層２側からはじまり、第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の格子緩和が始まる。このとき、第２のＳｉＧｅ層３のＧｅ組成比が第１のＳｉＧｅ層２の接触面で第１のＳｉＧｅ層２におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層２両側の界面２ａ、２ｂに沿って集中し生成し、第１のＳｉＧｅ層２両側の界面２ａ、２ｂにおける転位の生成が、第２のＳｉＧｅ層３の格子緩和を助け、第２のＳｉＧｅ層３内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層３表面の表面ラフネスの悪化も抑制される。
【００７３】
ここで、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、上述の第１実施形態で図３の（ａ）に示す熱処理と同等の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、上述の第１実施形態で図３の（ｂ）に示すように、ＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００７４】
さらに、Ｇｅ組成比ｚが第２のＳｉＧｅ層３の最終的なＧｅ組成比と同じ（例えば、ｚが０．３）で一定組成比のＳｉＧｅ緩和層４を所定厚さ（例えば、０．７５μｍ）だけエピタキシャル成長し、次に、該ＳｉＧｅ緩和層４上に単結晶Ｓｉをエピタキシャル成長して歪みＳｉ層５を所定厚さ（例えば、２０ｎｍ）だけ形成することにより、本実施形態の半導体ウェーハＷが作製される。
なお、上記減圧ＣＶＤ法による成膜は、例えばキャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００７５】
このように本実施形態の半導体ウェーハＷでは、前述の第１実施形態と同様に、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができるとともに、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く第１のＳｉＧｅ層２の膜厚を設定し、第２のＳｉＧｅ層３のＧｅ組成比ｙを少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低くするので、Ｓｉ基板１と第１のＳｉＧｅ層２との界面２ａ及び第１のＳｉＧｅ層２と第２のＳｉＧｅ層３との界面２ｂに効率的に転位を集中させることができ、貫通転位密度及び表面ラフネスを低減すること等ができる。
【００７６】
また、第１のＳｉＧｅ層２のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
また、第１のＳｉＧｅ層２を上記関係式を満たす臨界膜厚ｔｃの２倍未満の厚さにすることにより、後述する実験結果に基づいて、第１のＳｉＧｅ層２の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００７７】
また、本実施形態では、第２のＳｉＧｅ層３の成膜前にすでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層３内ではじまるため、第２のＳｉＧｅ層３内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層３の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層２は、Ｓｉ基板１表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板１の表面汚染に起因した欠陥を抑制する効果がある。
【００７８】
また、本実施形態では、第２のＳｉＧｅ層３の形成において、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層３ａをエピタキシャル成長する工程と、傾斜組成層３ａの最終的なＧｅ組成比で傾斜組成層３ａ上にＳｉＧｅの一定組成層３ｂをエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返すので、傾斜組成層３ａと一定組成層３ｂとが交互に複数段形成されてＧｅ組成比が傾斜階段状の層となり、上述したように転位密度が少なくかつ表面ラフネスが少ないＳｉＧｅ層を形成することができる。
すなわち、本実施形態では、格子緩和に必要な転位を均等に発生させると共に、転位をできるだけ横方向に走らせて表面上に貫通して出ないようにＳｉＧｅ層を成膜することができるので、良好な表面状態を得ることができる。
【００７９】
なお、本実施形態においても、上記の半導体ウェーハＷを用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、前述した第１実施形態における図４のように製造することができる。
【００８０】
次に、本発明に係る第８実施形態を、図１５および図１６に基づいて説明する。
【００８１】
本実施形態と第７実施形態との異なる点は、第７実施形態における第２のＳｉＧｅ層３では、傾斜組成層３ａ及び一定組成層３ｂの膜厚がそれぞれ同一に設定されているのに対し、第８実施形態では、図１５および図１６に示すように、傾斜組成層１３ａ及び一定組成層１３ｂをエピタキシャル成長する工程において、それぞれ繰り返す毎に傾斜組成層１３ａ及び一定組成層１３ｂの厚さを漸次薄くして第２のＳｉＧｅ層１３を形成している点である。なお、本実施形態では、傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を５回繰り返し行っているが、本実施形態では、傾斜組成層１３ａ及び一定組成層１３ｂのエピタキシャル成長工程を４回繰り返し行って第２のＳｉＧｅ層１３を形成している点でも異なっている。
【００８２】
すなわち、本実施形態では、傾斜組成層１３ａ及び一定組成層１３ｂのエピタキシャル成長工程において、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂを成長した後に、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂより薄く第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂを成長する。さらに、同様にして第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂより薄く第３の傾斜組成層１３ａ及び第２の一定組成層１３ｂを成長し、最後に第３の傾斜組成層１３ａ及び第３の一定組成層１３ｂより薄く第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂを成長して第２のＳｉＧｅ層１３を形成する。
【００８３】
ここで、これらの第４の一定組成層１３ｂの形成途中又は形成後に、上述の実施形態と同様の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第４の一定組成層１３ｂの表面をＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００８４】
すなわち、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂをｌ１、第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂをｌ２、第３の傾斜組成層１３ａ及び第３の一定組成層１３ｂをｌ３、第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂをｌ４とすると、ｌ１＞ｌ２＞ｌ３＞ｌ４となるように積層する。ここで、第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂをｌ４は研磨後を示している。
なお、転位が生じる限界膜厚はＧｅ組成比によって変わるが、上記各層は、この限界膜厚よりは厚く設定され、格子緩和に必要な転位を各層で均等に生じるようにしている。
また、各傾斜組成層１３ａにおけるＧｅ組成比の傾斜は、それぞれ同じになるように設定されている。
【００８５】
前述したように、転位はＧｅ組成比が高いほど発生し易くなるので、第７実施形態のように同一厚さで成膜を繰り返した場合、上層ほど転位が多く発生してしまうのに対し、本実施形態のように、繰り返す毎に傾斜組成層１３ａ及び一定組成層１３ｂの厚さを漸次薄くすることにより、各層でより転位を均等に発生させることができる。
【００８６】
次に、本発明に係る第９実施形態を、図１７に基づいて説明する。
【００８７】
本実施形態と第７実施形態との異なる点は、第７実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、本実施形態では、図１７に示すように、第１のＳｉＧｅ層のＧｅ組成比ｘが一定でない点である。例えば、本実施形態の第１の例は、図１７の（ａ）に示すように、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とし、Ｇｅ組成比ｘを漸次減少させている。
【００８８】
すなわち、本実施形態の第１の例では、第１のＳｉＧｅ層１２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させて最終的にはＧｅ組成比ｘをほぼ０まで変化させ、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）だけ成長させた傾斜組成層とする。
【００８９】
本実施形態では、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とすることにより、成膜時の歪みエネルギーがＳｉ基板１との界面側に集中することになり、第２のＳｉＧｅ層３成膜開始時に生じる格子緩和の際に、第２のＳｉＧｅ層３との界面よりもＳｉ基板１との界面に多くの転位を発生させることができる。これにより、第２のＳｉＧｅ層３表面側から離れた位置に転位を集中させることができ、第７実施形態と同様に、貫通転位や表面ラフネスを低減させることが可能になる。
【００９０】
また、本実施形態の第２の例は、図１７の（ｂ）に示すように、第１のＳｉＧｅ層２２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させてＧｅ組成比ｘをほぼ０まで変化させて所定厚さ（例えば、３５０ｎｍ）成膜した後、さらに再びＧｅ組成比ｘを徐々に増加させて最終的に０．３まで所定厚さ（例えば、３５０ｎｍ）成膜した組成変化層としている。
【００９１】
なお、この第１のＳｉＧｅ層２２の厚さも、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定する。
この第２の例においても、第１のＳｉＧｅ層２２のＧｅ組成比ｘがＳｉ基板１及び第２のＳｉＧｅ層３との接触面で層中の最大値となるので、第１実施形態と同様に、Ｓｉ基板１及び第２のＳｉＧｅ層３との界面に多くの転位を発生させることができる。
【００９２】
また、本実施形態の第３の例は、図１７の（ｃ）に示すように、第１のＳｉＧｅ層３２のＧｅ組成比ｘをほぼ０から徐々に増加させて最終的に０．３まで実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）成膜している。
【００９３】
また、本実施形態の第４の例は、図１７の（ｄ）に示すように、第１のＳｉＧｅ層４２のＧｅ組成比ｘをほぼ０から徐々に増加させて０．３まで所定厚さ（例えば、３５０ｎｍ）成膜し、さらにその後Ｇｅ組成比ｘを０．３から徐々に減少させてほぼ０まで所定厚さ（例えば、３５０ｎｍ）成膜している。なお、第１のＳｉＧｅ層４２の厚さは、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定される。
【００９４】
これらの第４及び第５の例では、いずれも第１のＳｉＧｅ層３２、４２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚で形成されるので、第２のＳｉＧｅ層３の成膜時に第１のＳｉＧｅ層３２、４２の両側の界面に転位が集中的に発生し、貫通転位や表面ラフネスを低減することができる。なお、第４及び第５の例では、第１のＳｉＧｅ層３２、４２の層中におけるＧｅ組成比の最大値がＳｉ基板１との界面側にないため、第１及び第２実施形態の方が、より貫通転位及び表面ラフネスの改善効果を得ることができる。
【００９５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００９６】
例えば、上記各実施形態では、第１のＳｉＧｅ層中において膜厚に対するＧｅ組成比の分布として５通りの分布としたが、他の分布としても構わない。例えば、第１のＳｉＧｅ層をＧｅ組成比が異なる複数のＳｉＧｅ層からなる多層膜としても構わない。また、前記多層膜でＳｉ層を含む多層膜としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層内でＧｅ組成比を変化させる場合、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。
さらに、第１のＳｉＧｅ層は、Ｇｅを含む層であり、歪みエネルギーを蓄積できればよく、これら以外のいかなるＧｅ組成比の分布であっても構わない。
【００９７】
また、上記各実施形態では、第２のＳｉＧｅ層内でＧｅ組成比を表面に向けて漸次増加させた傾斜組成層を、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層を配したが、Ｓｉ層を介して第２のＳｉＧｅ層を配しても構わない。
また、上記各実施形態の半導体ウェーハの歪みＳｉ層上に、さらにＳｉＧｅ層を成膜しても構わない。
【００９８】
また、上記各実施形態では、ＭＯＳＦＥＴ用の基板としてＳｉＧｅ層を有する半導体ウェーハを作製したが、他の用途に適用する基板としても構わない。例えば、本発明の半導体基板の製造方法及び半導体基板を太陽電池や光素子用の基板に適用してもよい。すなわち、上述した各実施形態において、最表面で６５％から１００％Ｇｅあるいは１００％Ｇｅとなるように第２のＳｉＧｅ層及び第３のＳｉＧｅ層を成膜し、さらにこの上にＩｎＧａＰ（インジウムガリウムリン）あるいはＧａＡｓ（ガリウムヒ素）やＡｌＧａＡｓ（アルミニウムガリウムヒ素）を成膜することで、太陽電池や光素子用基板を作製してもよい。この場合、低転位密度で高特性の太陽電池用基板が得られる。
【００９９】
【実施例】
次に、上記実施形態に基づいて研磨前熱処理をした場合の表面や界面のラフネスの悪化を、図１８，図１９を参照して具体的に説明する。
【０１００】
上記第７実施形態に基づき、実施例及び比較例として、いずれも直径２００ｍｍのＳｉ基板１を用い、枚葉式減圧型エピタキシャル成膜装置によって、キャリア水素にＳｉＨ４及びＧｅＨ４を混ぜ、圧力（５０００〜１５０００Ｐａ）及び温度６８０〜８５０℃の範囲で成膜を行った。これら実施例及び比較例の作製フローチャートを、図１８に示す。
【０１０１】
この場合、アニール処理及び研磨処理前に、図１９に示すように、第１のＳｉＧｅ層２、第２のＳｉＧｅ層３、緩和層４及び歪みＳｉ層５を、それぞれ３０ｎｍ、２．０μｍ、１．０μｍ、及び２０ｎｍ成膜した。なお、第１のＳｉＧｅ層２のＧｅ組成比は、０．１５とするとともに、第２のＳｉＧｅ層３は、傾斜組成層３ａが３層形成され、最表面の傾斜組成層３ａで最終的なＧｅ組成比を０．３０とした。
【０１０２】
研磨前のアニール処理は、枚葉式減圧型エピ成膜装置により、窒素ガスフロー中、１１００℃３０分で実施した。
また、アニール処理後の研磨処理（ＣＭＰ処理）は、研磨代を０．５μｍとし、この研磨処理後に一般的なＳＣ１洗浄を実施した。
次に、ＳＣ１洗浄後、第２のＳｉＧｅ層３を当初と同じ成膜条件で、０．５μｍ再成膜、さらに歪みＳｉ層４を、２０ｎｍ成膜した。
最後に、デバイス製造工程中熱処理の模試として、本実施例及び比較例の熱耐性を比較するために、横型熱処理炉を用い、窒素ガスフロー中、１１００℃３０分の熱処理をさらに実施した。
【０１０３】
上記のように作製した本実施例及び比較例について、表面粗さ計による測定を行った。なお、比較のため、研磨前及びデバイス熱処理の模試の前後においてそれぞれ測定を行った。
なお、表面粗さ計での測定は、走査線長さ１ｍｍ、カットオフ長０．１ｍｍ、測定ステップ０．２μｍで行った。
【０１０４】
これらの測定の結果は、以下の通りである。
＜粗さ測定：1＞（本実施例及び比較例：研磨前ウェーハ）
ＲＭＳ：１．７５ｎｍ
＜粗さ測定：2-1＞（本実施例：研磨後再成膜直後ウェーハ）
ＲＭＳ：０．２４ｎｍ
＜粗さ測定：2-2＞（比較例：研磨後再成膜直後ウェーハ）
ＲＭＳ：０．７５ｎｍ
＜粗さ測定：3-1＞（本実施例：熱処理模試後ウェーハ）
ＲＭＳ：０．．０ｎｍ
＜粗さ測定：3-2＞（比較例：熱処理模試後ウェーハ）
ＲＭＳ：０．８５ｎｍ
【０１０５】
上記結果から、本実施例は比較例に比べて、熱処理模試後におけるＲＭＳの変化が非常に少なく、良好な表面状態であることが分かる。
【０１０６】
【発明の効果】
本発明によれば、以下の効果を奏する。
（１）本発明の半導体基板及び半導体基板の製造方法によれば、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層のＧｅ組成比を少なくとも第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、第２のＳｉＧｅ層は少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有するので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができる。
（２）本発明の半導体基板及び半導体基板の製造方法によれば、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、事前熱履歴による表面の凹凸が研磨除去されたこの基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスが再び悪化することを防ぐことができる。
（３）本発明の半導体基板及び半導体基板の製造方法によれば、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして第２のＳｉＧｅ層を構成し、第２のＳｉＧｅ層下面のＧｅ組成比を、第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低くするので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができると共に、さらに転位を横方向に走らせて表面上に貫通して出ないようにすることができる。したがって、これらの相乗効果によって、貫通転位密度及び表面ラフネスの小さい良質な結晶性の基板を得ることができる。
（４）また、本発明の電界効果型トランジスタ及び電界効果型トランジスタの製造方法によれば、上記本発明の半導体基板又は上記本発明の半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層に前記チャネル領域が形成されるので、良質な歪みＳｉ層により高特性なＭＯＳＦＥＴを高歩留まりで得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る第１実施形態における半導体基板を示す断面図である。
【図２】 本発明に係る第１実施形態における歪みＳｉ層を備えた半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図３】 本発明に係る第１実施形態における熱処理と研磨と歪みＳｉ層形成とを工程順に示す断面図である。
【図４】 本発明に係る実施形態におけるＭＯＳＦＥＴを示す概略的な断面図である。
【図５】 本発明に係る第２実施形態における半導体基板を示す断面図である。
【図６】 本発明に係る第２実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図７】 本発明に係る第３実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図８】 本発明に係る第４実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図９】 本発明に係る第５実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１０】 本発明に係る第６実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１１】 本発明に係る第７実施形態における半導体基板を示す断面図である。
【図１２】 本発明に係る第７実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１３】 本発明に係る第７実施形態における第２のＳｉＧｅ層を示す断面図である。
【図１４】 本発明に係る第７実施形態における第２のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１５】 本発明に係る第８実施形態における第２のＳｉＧｅ層を示す断面図である。
【図１６】 本発明に係る第８実施形態の各例における第１のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１７】 本発明に係る第９実施形態の各例における第１のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１８】 本発明に係る実施例及び比較例における製造フローチャートを示す図である。
【図１９】 本発明に係る実施例及び比較例における研磨前ウェーハの層構造及びＧｅ組成比を示す説明図である。
【符号の説明】
１… Ｓｉ基板
２、１２、２２、３２、４２…第１のＳｉＧｅ層
３…第２のＳｉＧｅ層
３ａ、１３ａ…傾斜組成層
３ｂ、１３ｂ…一定組成層
４…ＳｉＧｅ緩和層
５…歪みＳｉ層
６…ＳｉＯ２ゲート酸化膜
７…ゲートポリシリコン膜
Ｓ…ソース領域
Ｄ…ドレイン領域
Ｗ…半導体ウェーハ（半導体基板）
【発明の属する技術分野】
本発明は、高速ＭＯＳＦＥＴ等に用いられる半導体基板及び電界効果型トランジスタ並びにこれらの製造方法に係に関する。
【０００２】
【従来の技術】
近年、Ｓｉ（シリコン）基板上にＳｉＧｅ（シリコン・ゲルマニウム）層を介してエピタキシャル成長した歪みＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴが提案されている。この歪みＳｉ−ＦＥＴでは、Ｓｉに比べて格子定数の大きいＳｉＧｅによりＳｉ層に引っ張り歪みが生じ、そのためＳｉのバンド構造が変化して縮退が解けてキャリア移動度が高まる。したがって、この歪みＳｉ層をチャネル領域として用いることにより通常の１．３〜８倍程度の高速化が可能になるものである。また、プロセスとしてＣＺ法による通常のＳｉ基板を基板として使用でき、従来のＣＭＯＳ工程で高速ＣＭＯＳを実現可能にするものである。
【０００３】
しかしながら、ＦＥＴのチャネル領域として要望される上記歪みＳｉ層をエピタキシャル成長するには、Ｓｉ基板上に良質なＳｉＧｅ層をエピタキシャル成長する必要があるが、ＳｉとＳｉＧｅとの格子定数の違いから、転位等により結晶性に問題があった。このために、従来、以下のような種々の提案が行われていた。
【０００４】
例えば、ＳｉＧｅのＧｅ組成比を一定の緩い傾斜で変化させたバッファ層を用いる方法、Ｇｅ（ゲルマニウム）組成比をステップ状（階段状）に変化させたバッファ層を用いる方法、Ｇｅ組成比を超格子状に変化させたバッファ層を用いる方法及びＳｉのオフカットウェーハを用いてＧｅ組成比を一定の傾斜で変化させたバッファ層を用いる方法等が提案されている。
【０００５】
【特許文献１】
米国特許第６，１０７，６５３号明細書
【特許文献２】
米国特許第５，４４２，２０５号明細書
【特許文献３】
米国特許第５，２２１，４１３号明細書
【特許文献４】
国際公開第９８／００８５７号パンフレット
【特許文献５】
特開平６−２５２０４６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。
すなわち、上記従来の技術を用いて成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。
例えば、Ｇｅ組成比を傾斜させたバッファ層を用いる場合では、貫通転位密度を比較的低くすることができるが、表面ラフネスが悪化してしまう不都合があり、逆にＧｅ組成比を階段状にしたバッファ層を用いる場合では、表面ラフネスを比較的少なくすることができるが、貫通転位密度が大きくなってしまう不都合があった。また、オフカットウェーハを用いる場合では、転位が成膜方向ではなく横に抜け易くなるが、まだ十分な低転位化を図ることができていない。表面ラフネスについても、近年のＬＳＩ等におけるフォトリソグラフィ工程に要求されるレベルにはまだ至っていない。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、貫通転位密度を低くかつ表面ラフネスも実用レベルまで小さくすることができる半導体基板及び電界効果型トランジスタ並びにこれらの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、前記第２のＳｉＧｅ層を、Ｇｅ組成比が前記第１のＳｉＧｅ層との接触面で０とされかつ層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成領域として形成することにより上記課題を解決した。
本発明において、前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることが望ましい。
また、本発明において、前記第２のＳｉＧｅ層は、前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層であることが好ましい。
本発明の前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明の半導体基板の製造方法は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層をエピタキシャル成長する工程と、
前記傾斜組成層の最終的なＧｅ組成比で傾斜組成層上にＳｉＧｅの一定組成層をエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して、Ｇｅ組成比が成膜方向に傾斜をもって階段状に変化する前記第２のＳｉＧｅ層を成膜し、
該第２のＳｉＧｅ層下面のＧｅ組成比を０とすることにより上記課題を解決した。
本発明において、前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明はＳｉ基板上にＳｉＧｅ層を介して歪みＳｉ層が形成された半導体基板の製造方法であって、
上記のいずれか記載の半導体基板の製造方法により作製された半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して前記歪みＳｉ層をエピタキシャル成長する、ことが可能である。
本発明の半導体基板は、Ｓｉ基板と、
該Ｓｉ基板上の第１のＳｉＧｅ層と、
該第１のＳｉＧｅ層上に直接又はＳｉ層を介して配された第２のＳｉＧｅ層とを備え、
前記第１のＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄い膜厚であり、
前記第２のＳｉＧｅ層は、そのＧｅ組成比が少なくとも前記第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有し、
上記の半導体基板の製造方法により作製されたことにより上記課題を解決した。
本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが一定であることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明の前記第２のＳｉＧｅ層は、前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層であることが可能である。
本発明において、上記の半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して配された歪みＳｉ層を備えていることが好ましい。
本発明の半導体基板は、Ｓｉ基板と、
該Ｓｉ基板上の第１のＳｉＧｅ層と、
該第１のＳｉＧｅ層上に直接又はＳｉ層を介して配された第２のＳｉＧｅ層とを備え、
前記第１のＳｉＧｅ層は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄い膜厚であり、
前記第２のＳｉＧｅ層は、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして構成され、
前記第２のＳｉＧｅ層下面のＧｅ組成比は、前記第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く構成され、
上述の半導体基板の製造方法により作製されたことにより上記課題を解決した。
本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが一定であり、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さであることが望ましい。
また、本発明において、前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下である手段を採用することもできる。
本発明において、上記の半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して配された歪みＳｉ層を備えていることが可能である。
本発明の電界効果型トランジスタの製造方法は、ＳｉＧｅ層上にエピタキシャル成長された歪みＳｉ層にチャネル領域が形成される電界効果型トランジスタの製造方法であって、
また、前述した半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層に前記チャネル領域を形成することにより上記課題を解決した。
本発明の電界効果型トランジスタは、ＳｉＧｅ層上にエピタキシャル成長された歪みＳｉ層にチャネル領域が形成される電界効果型トランジスタであって、
前述の電界効果型トランジスタの製造方法により作製されたことにより上記課題を解決した。
【０００９】
本発明の半導体基板の製造方法は、第１の層形成工程と第２の層形成工程と熱処理工程と研磨工程とを有することで、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層のＧｅ組成比を少なくとも第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、第２のＳｉＧｅ層は少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有するので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができ、さらに、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後にエピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させ表面ラフネスの悪化により生じた凹凸を研磨除去して表面が平坦化されることになる。したがって、この基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
【００１０】
上記の熱処理工程および研磨工程は、第１の層形成工程、第２の層形成工程のいずれかの工程途中または形成後におこなうことができる。
【００１１】
ここで、第１のＳｉＧｅ層が臨界膜厚の２倍より薄く成膜されるため、第１のＳｉＧｅ層成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位はほとんど生成しない。次に、第２のＳｉＧｅ層のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層両側の界面及び第２のＳｉＧｅ層内の第１のＳｉＧｅ層側からはじまり、第１のＳｉＧｅ層及び第２のＳｉＧｅ層の格子緩和が始まる。このとき、第２のＳｉＧｅ層のＧｅ組成比が第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層両側の界面に沿って集中し生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助け、第２のＳｉＧｅ層内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層表面の表面ラフネスの悪化も抑制される。
【００１２】
さらに、第２のＳｉＧｅ層の傾斜組成領域では、転位が均等に生成し、転位同士の絡み合いが起こり、傾斜組成領域中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
従来の第１のＳｉＧｅ層がない場合の傾斜組成領域では、傾斜組成領域の膜厚が所定の膜厚以上になり臨界膜厚を越えたときに転位の生成がはじまり、いったん転位密度の増加を経た後に、さらに傾斜組成祖領域を形成した場合に、前記の効果が得られる。すなわち、従来の構造では、傾斜組成領域の上側の一部の領域においてのみ前記の効果が得られる。
一方、第１のＳｉＧｅ層がある本発明の構造では、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層内ではじまるため、第２のＳｉＧｅ層内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層は、Ｓｉ基板表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板の表面汚染に起因した欠陥を抑制する効果がある。
【００１３】
なお、第１のＳｉＧｅ層の成膜中に転位が生成しはじめると、転位が多方向に成長し始めるため、転位の成長する方向を抑制することが困難になり、貫通転位や表面ラフネスを低減させることが難しい。そこで、第１のＳｉＧｅ層の膜厚は、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚に設定する必要がある。同時に、第１のＳｉＧｅ層の膜厚は、実際に転位の生成や格子緩和が顕著にはじまる膜厚に近い膜厚であるほど効果的である。実際に転位の生成や格子緩和が顕著にはじまる膜厚は、成膜の温度条件等によって異なる。そこで、それぞれの成膜条件において、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚付近で、本発明の効果が効果的に得られる膜厚を選べばよい。
【００１４】
また、本発明の半導体基板及び半導体基板の製造方法では、上述したように、第１のＳｉＧｅ層のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。また、これらの半導体基板及び半導体基板の製造方法では、第１のＳｉＧｅ層を上記関係式を満たす臨界膜厚（成膜温度にかかわらず、Ｇｅ組成比及び格子定数のみから算出される転位が発生して格子緩和が生ずる膜厚をいう）ｔcの２倍未満の厚さにすることにより、第１のＳｉＧｅ層の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００１５】
すなわち、上記実際に転位の生成や格子緩和が顕著にはじまる膜厚は成膜温度により変化するため、Ｇｅ組成比ｘ及び格子定数のみから理論的に求めた理想的な臨界膜厚ｔcの２倍未満とすれば、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄くなり、本発明の効果を得ることができる。なお、上記臨界膜厚は、平衡状態で成膜されることを前提にしているため、成膜温度にかかわらずＧｅ組成比及び格子定数のみで決定されるが、実際に転位の生成や格子緩和が顕著にはじまる膜厚は、平衡状態だけでなく低温成長などの非平衡状態で成膜された場合も含めたものであり、成膜温度に応じて決定される。
【００１６】
さらに、上記のように本発明の半導体基板及び半導体基板の製造方法では、前記第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５以上かつ０．３以下であるため、実際に転位の生成や格子緩和が顕著にはじまる膜厚が薄すぎたり厚すぎたりすることがなく、適度な厚さの第１のＳｉＧｅ層で本発明の効果が効果的に得られる。
すなわち、第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５より小さい場合は、実際に転位の生成や格子緩和が顕著にはじまる膜厚が厚くなりすぎるため、第１のＳｉＧｅ層の成膜に要する時間が長くなり、しかも、第１のＳｉＧｅ層の表面ラフネスが悪化してしまう。
一方、第１のＳｉＧｅ層のＧｅ組成比ｘが０．３より大きい場合は、ごく薄い膜厚で、実際に転位の生成や格子緩和が顕著にはじまってしまうため、第１のＳｉＧｅ層を制御性よく形成することが難しい。
また、前記第１のＳｉＧｅ層のＧｅ組成比ｘが０．０５以上かつ０．３以下であれば、実際に転位の生成や格子緩和が顕著にはじまる膜厚が適度な厚さとなり、第１のＳｉＧｅ層両側の界面に沿って転位が集中して生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助ける効果を効果的に得られる。
【００１７】
これらの半導体基板及び半導体基板の製造方法では、前記第２のＳｉＧｅ層が前記第１のＳｉＧｅ層上に直接配され、かつ、層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成層からなるため、本発明の効果を得るために必要な層が無駄なく配され、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
【００１８】
本発明における半導体基板及び半導体基板の製造方法では、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層下面のＧｅ組成比を第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低くするので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができ、さらに、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後にエピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させ表面ラフネスの悪化により生じた凹凸を研磨除去して表面が平坦化されることになる。したがって、この基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
【００１９】
ここで、第１のＳｉＧｅ層が臨界膜厚の２倍より薄く成膜されるため、第１のＳｉＧｅ層成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位はほとんど生成しない。次に、第２のＳｉＧｅ層のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層両側の界面及び第２のＳｉＧｅ層内の第１のＳｉＧｅ層側からはじまり、第１のＳｉＧｅ層及び第２のＳｉＧｅ層の格子緩和が始まる。このとき、第２のＳｉＧｅ層のＧｅ組成比が第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層両側の界面に沿って集中し生成し、第１のＳｉＧｅ層両側の界面における転位の生成が、第２のＳｉＧｅ層の格子緩和を助け、第２のＳｉＧｅ層内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層表面の表面ラフネスの悪化も抑制される。さらに、第１のＳｉＧｅ層は、Ｓｉ基板表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板の表面汚染に起因した欠陥を抑制する効果がある。
【００２０】
なお、第１のＳｉＧｅ層の成膜中に転位が生成しはじめると、転位が多方向に成長し始めるため、転位の成長する方向を抑制することが困難になり、貫通転位や表面ラフネスを低減させることが難しい。そこで、第１のＳｉＧｅ層の膜厚は、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚に設定する必要がある。同時に、第１のＳｉＧｅ層の膜厚は、実際に転位の生成や格子緩和が顕著にはじまる膜厚に近い膜厚であるほど効果的である。実際に転位の生成や格子緩和が顕著にはじまる膜厚は、成膜の温度条件等によって異なる。そこで、それぞれの成膜条件において、臨界膜厚の２倍を越えない範囲で、実際に転位の生成や格子緩和が顕著にはじまる膜厚付近で、本発明の効果が効果的に得られる膜厚を選べばよい。
【００２１】
また、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして第２のＳｉＧｅ層とするので、第２のＳｉＧｅ層全体としてＧｅ組成比が傾斜階段状の層となり、界面において転位が横方向に走り易くなり、貫通転位が生じ難くなると共に、界面での組成変化が小さいので、界面での転位発生が抑制され、傾斜組成層の層内で転位が均等に発生して、表面ラフネスの悪化を抑制することができる。
【００２２】
本発明者らは、ＳｉＧｅの成膜技術について研究を行ってきた結果、結晶中の転位が以下のような傾向を有することがわかった。
すなわち、ＳｉＧｅ層を成膜する際に、成膜中に発生する転位は成膜方向に対して斜め方向又は横方向（成膜方向に直交する方向：＜１１０＞方向）のいずれかに走り易い特性を持っている。また、転位は層の界面で横方向に走り易いが、組成が急峻に変化する界面では、上記斜め方向に走り易くなると共に多くの転位が高密度に発生すると考えられる。
したがって、Ｇｅ組成比を単純な階段状にして成膜すると、急峻な組成変化となる界面部分で多くの転位が高密度に生じると共に、転位が成膜方向の斜め方向に走り易く、貫通転位となるおそれが高いと考えられる。また、Ｇｅ組成比を単純に緩く傾斜させて成膜すると、上記斜め方向に走った転位が横方向に逃げるきっかけとなる部分（界面等）が無く、表面にまで貫通してしまうと考えられる。
【００２３】
これらに対し、本発明の半導体基板の製造方法では、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層をエピタキシャル成長する工程と、前記傾斜組成層の最終的なＧｅ組成比で傾斜組成層上にＳｉＧｅの一定組成層をエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して、Ｇｅ組成比が成膜方向に傾斜をもって階段状に変化する前記第２のＳｉＧｅ層を成膜するので、傾斜組成層と一定組成層とが交互に複数段形成されてＧｅ組成比が傾斜階段状の層となり、転位密度が小さくかつ表面ラフネスが小さいＳｉＧｅ層を形成することができる。
すなわち、界面において転位が横方向に走り易くなり、貫通転位が生じ難くなる。また、界面での組成変化が小さいので、界面での転位発生が抑制され、傾斜組成層の層内で転位が均等に発生して、表面ラフネスの悪化を抑制することができる。
【００２４】
さらに、第２のＳｉＧｅ層の傾斜組成領域では、転位が均等に生成し、転位同士の絡み合いが起こり、傾斜組成領域中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
従来の第１のＳｉＧｅ層がない場合の傾斜組成領域では、傾斜組成領域の膜厚が所定の膜厚以上になり臨界膜厚を越えたときに転位の生成がはじまり、いったん転位密度の増加を経た後に、さらに傾斜組成祖領域を形成した場合に、前記の効果が得られる。すなわち、従来の構造では、傾斜組成領域の上側の一部の領域においてのみ前記の効果が得られる。
一方、第１のＳｉＧｅ層がある本発明の構造では、すでに第１のＳｉＧｅ層に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層内ではじまるため、第２のＳｉＧｅ層内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
【００２５】
これらの半導体基板及び半導体基板の製造方法では、前記ＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して歪みＳｉ層をエピタキシャル成長するので、欠陥が少なく、表面ラフネスの小さな良質な歪みＳｉ層が得られ、また、研磨工程後にＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して歪みＳｉ層がエピタキシャル成長されるので、表面状態が良好なＳｉＧｅ層上にＳｉ層が成膜され、良質な歪みＳｉ層を有することができるため、例えば歪みＳｉ層をチャネル領域とするＭＯＳＦＥＴ等を用いた集積回路用の半導体基板及びその製造方法として好適である。
【００２６】
これらの電界効果型トランジスタ及び電界効果型トランジスタの製造方法では、上記本発明の半導体基板又は上記本発明の半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層にチャネル領域を有するので、デバイス製造時に熱処理が施されても表面状態が良好なＳｉＧｅ層上に良質な歪みＳｉ層が得られ、高特性な電界効果型トランジスタを高歩留まりで得ることができる。
【００２７】
【発明の実施の形態】
以下、本発明に係る第１実施形態を、図面に基づいて説明する。
【００２８】
図１は、本発明の歪みＳｉ層を備えた半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハＷの構造をその製造プロセスと合わせて説明すると、まず、図１及び図２に示すように、Ｓｉ基板１上に、Ｇｅ組成比ｘが０から０．３まで成膜方向に（表面に向けて）傾斜をもって漸次増加する傾斜組成層（傾斜組成領域）である第１のＳｉＧｅ層２を減圧ＣＶＤ法によりエピタキシャル成長する。なお、上記減圧ＣＶＤ法による成膜は、キャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００２９】
次に、第１のＳｉＧｅ層２上に該第１のＳｉＧｅ層２の最終的なＧｅ組成比（０．３）で一定組成層かつ緩和層である第２のＳｉＧｅ層３をエピタキシャル成長する。これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３は、歪みＳｉ層を成膜するためのＳｉＧｅバッファ層として機能する。
【００３０】
そして、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、図３の（ａ）に示すように、熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させておく。この熱処理条件は、例えば８００℃〜１１００℃といった温度でＳｉＧｅ層のエピタキシャル成長の温度を越える温度と１分〜２００分といった熱処理時間に設定される。なお、本実施形態では、第２のＳｉＧｅ層３の成膜途中で、一旦ソースガスの供給を停止して成膜を止め、この状態で１０００℃まで昇温した状態で１０分のアニールを行う。このアニール処理後に、第２のＳｉＧｅ層３の成膜温度まで降温し、ソースガスを再び供給して残りの成膜を行う。
【００３１】
次に、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、図３の（ｂ）に示すように、ＣＭＰ(Chemical Mechanical Polishing)等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
なお、上記第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の膜厚は、例えばそれぞれ１．５μｍ及び０．７５μｍとしている。
さらに、研磨された第２のＳｉＧｅ層３上に、図３の（ｃ）に示すように、Ｓｉ層をエピタキシャル成長して歪みＳｉ層５を形成し、半導体ウェーハＷを製作する。
【００３２】
本実施形態では、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができる。
また、第１のＳｉＧｅ層２が、Ｇｅ組成比が表面に向けて漸次増加する傾斜組成領域であるので、ＳｉＧｅ層中の特に表面側で転位の密度を抑制することができる。
【００３３】
次に、本発明に係る上記実施形態の半導体基板を用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、その製造プロセスと合わせて図４を参照して説明する。
【００３４】
図４は、本発明の電界効果型トランジスタの概略的な構造を示すものであって、この電界効果型トランジスタを製造するには、上記の製造工程で作製した歪みＳｉ層を備えた半導体ウェーハＷ表面の歪みＳｉ層５上にＳｉＯ２のゲート酸化膜６及びゲートポリシリコン膜７を順次堆積する。そして、チャネル領域となる部分上のゲートポリシリコン膜７上にゲート電極（図示略）をパターニングして形成する。
【００３５】
次に、ゲート酸化膜６もパターニングしてゲート電極下以外の部分を除去する。さらに、ゲート電極をマスクに用いたイオン注入により、歪みＳｉ層５及び第２のＳｉＧｅ層３にｎ型あるいはｐ型のソース領域Ｓ及びドレイン領域Ｄを自己整合的に形成する。この後、ソース領域Ｓ及びドレイン領域Ｄ上にソース電極及びドレイン電極（図示略）をそれぞれ形成して、歪みＳｉ層５がチャネル領域となるｎ型あるいはｐ型ＭＯＳＦＥＴが製造される。
【００３６】
このように作製されたＭＯＳＦＥＴでは、上記製法で作製された歪みＳｉ層を備えた半導体ウェーハＷ上の歪みＳｉ層５にチャネル領域が形成されるので、デバイス製造時において熱処理が加わっても表面や界面のラフネスの悪化が発生せず、良質な歪みＳｉ層５により動作特性に優れたＭＯＳＦＥＴを高歩留まりで得ることができる。例えば、上記ゲート酸化膜６を形成する際、熱酸化膜を形成するために半導体ウェーハＷが加熱されるが、半導体ウェーハＷが予め事前熱履歴をおっており、熱酸化膜形成時においてＳｉＧｅ層や歪みＳｉ層に表面や界面のラフネスの悪化が発生しない。
【００３７】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、ＳｉＧｅ層の熱処理を第２のＳｉＧｅ層の形成途中で行ったが、第１のＳｉＧｅ層の形成途中や第２のＳｉＧｅ層の形成後に熱処理を行っても構わない。
また、上記実施形態の歪みＳｉ層を備えた半導体ウェーハＷの歪みＳｉ層上に、さらにＳｉＧｅ層を備えた半導体ウェーハも本発明に含まれる。また、第２のＳｉＧｅ層上に直接歪みＳｉ層を成膜したが、第２のＳｉＧｅ層上にさらに他のＳｉＧｅ層を成膜し、該ＳｉＧｅ層を介して歪みＳｉ層をエピタキシャル成長しても構わない。
【００３８】
また、本実施形態では、ＭＯＳＦＥＴ用の基板としてＳｉＧｅ層を有する半導体ウェーハを作製したが、他の用途に適用する基板としても構わない。例えば、本発明の半導体基板を太陽電池用の基板に適用してもよい。すなわち、上述した各実施形態のＳｉ基板上に最表面で１００％ＧｅとなるようにＧｅ組成比を漸次増加させた傾斜組成領域であるＳｉＧｅ層を成膜し、さらにこの上にＧａＡｓ（ガリウムヒ素）を成膜することで、太陽電池用基板を作製してもよい。この場合、低転位密度で高特性の太陽電池用基板が得られる。
【００３９】
以下、本発明に係る第２実施形態を、図面に基づいて説明する。
本実施形態においては、前述の実施形態と第１、第２のＳｉＧｅ層が異なっている。
【００４０】
図５は、本発明の半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハの構造をその製造プロセスと合わせて説明すると、まず、ＣＺ法等で引上成長して作製されたｐ型あるいはｎ型Ｓｉ基板１上に、図５及び図６に示すように、Ｇｅ組成比ｘが一定（例えばｘ＝０．１５）で上述した実際に転位の生成や格子緩和が顕著にはじまる膜厚よりも薄い厚さ（例えば３００ｎｍ）の第１のＳｉＧｅ層２を例えば減圧ＣＶＤ法によりエピタキシャル成長する。
【００４１】
この際、第１のＳｉＧｅ層２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く成膜されるため、第１のＳｉＧｅ層２成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位や格子緩和はほとんど発生しない。
なお、第１のＳｉＧｅ層２の厚さは、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さにする。
【００４２】
次に、第１のＳｉＧｅ層２上に第２のＳｉＧｅ層３をエピタキシャル成長する。この第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低く設定される。また、第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが表面に向けて漸次増える傾斜組成層（例えば、Ｇｅ組成比ｙが０から０．３まで増加する層）（傾斜組成領域）であり、例えば１．１μｍの厚さまで成膜される。
【００４３】
ここで、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、上述の第１実施形態で図３の（ａ）に示す熱処理と同等の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、上述の第１実施形態で図３の（ｂ）に示すように、ＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００４４】
第２のＳｉＧｅ層３のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層２両側の界面及び第２のＳｉＧｅ層３内の第１のＳｉＧｅ層２側からはじまり、第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の格子緩和が始まる。このとき、第２のＳｉＧｅ層３のＧｅ組成比が第１のＳｉＧｅ層２の接触面で第１のＳｉＧｅ層２におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層２両側の界面２ａ、２ｂに沿って集中し生成し、第１のＳｉＧｅ層２両側の界面２ａ、２ｂにおける転位の生成が、第２のＳｉＧｅ層３の格子緩和を助け、第２のＳｉＧｅ層３内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層３表面の表面ラフネスの悪化も抑制される。
【００４５】
さらに、Ｇｅ組成比ｚが第２のＳｉＧｅ層３の最終的なＧｅ組成比と同じ（例えば、ｚが０．３）で一定組成比のＳｉＧｅ緩和層４を所定厚さ（例えば、０．４μｍ）だけエピタキシャル成長し、次に、該ＳｉＧｅ緩和層４上に単結晶Ｓｉをエピタキシャル成長して歪みＳｉ層５を研磨後に所定厚さ（例えば、２０ｎｍ）となるように形成することにより、本実施形態の半導体ウェーハＷが作製される。
【００４６】
なお、上記減圧ＣＶＤ法による成膜は、キャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００４７】
このように本実施形態の半導体ウェーハＷでは、前述の第１実施形態と同様に、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができるとともに、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く第１のＳｉＧｅ層２の膜厚を設定し、第２のＳｉＧｅ層３のＧｅ組成比ｙを少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低くするので、Ｓｉ基板１と第１のＳｉＧｅ層２との界面２ａ及び第１のＳｉＧｅ層２と第２のＳｉＧｅ層３との界面２ｂに効率的に転位を集中させることができ、貫通転位密度及び表面ラフネスを低減すること等ができる。
【００４８】
また、第１のＳｉＧｅ層２のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
また、第１のＳｉＧｅ層２を上記関係式を満たす臨界膜厚ｔｃの２倍未満の厚さにすることにより、後述する実験結果に基づいて、第１のＳｉＧｅ層２の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００４９】
また、本実施形態では、第２のＳｉＧｅ層３がＧｅ組成比を漸次増加させた傾斜組成層（傾斜組成領域）とされることにより、転位が均等に生成し、転位同士の絡み合いが起こり、第２のＳｉＧｅ層３中の転位密度が減少するとともに、転位の成長が横方向に誘導されることにより表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される効果がある。
【００５０】
また、本実施形態では、第２のＳｉＧｅ層３の成膜前にすでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層３内ではじまるため、第２のＳｉＧｅ層３内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層３の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層２は、Ｓｉ基板１表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板１の表面汚染に起因した欠陥を抑制する効果がある。
【００５１】
なお、本実施形態においても、上記の半導体ウェーハＷを用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、前述した第１実施形態における図４のように製造することができる。
【００５２】
次に、本発明に係る第３実施形態を、図７に基づいて説明する。
【００５３】
本実施形態と第３実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、本実施形態では、図７に示すように、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とし、Ｇｅ組成比ｘを漸次減少させている点である。
【００５４】
すなわち、本実施形態では、第１のＳｉＧｅ層１２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させて最終的にはＧｅ組成比ｘをほぼ０まで変化させ、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）だけ成長させた傾斜組成層とする。
【００５５】
本実施形態では、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とすることにより、成膜時の歪みエネルギーがＳｉ基板１との界面側に集中することになり、第２のＳｉＧｅ層３成膜開始時に生じる格子緩和の際に、第２のＳｉＧｅ層３との界面よりもＳｉ基板１との界面に多くの転位を発生させることができる。これにより、第２のＳｉＧｅ層３表面側から離れた位置に転位を集中させることができ、前述の実施形態と同様に、貫通転位や表面ラフネスを低減させることが可能になる。
【００５６】
次に、本発明に係る第４実施形態を、図８に基づいて説明する。
【００５７】
本実施形態と第２実施形態との異なる点は、第３実施形態の第２のＳｉＧｅ層１２が、Ｇｅ組成比を漸次減少させた傾斜組成層であるのに対し、第３実施形態では、図８に示すように、第１のＳｉＧｅ層２２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させてＧｅ組成比ｘをほぼ０まで変化させて所定厚さ（例えば、３５０ｎｍ）成膜した後、さらに再びＧｅ組成比ｘを徐々に増加させて最終的に０．３まで所定厚さ（例えば、３５０ｎｍ）成膜した組成変化層とした点で異なっている。
【００５８】
なお、この第１のＳｉＧｅ層２２の厚さも、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定する。
この第４実施形態においても、第１のＳｉＧｅ層２２のＧｅ組成比ｘがＳｉ基板１及び第２のＳｉＧｅ層３との接触面で層中の最大値となるので、第２実施形態と同様に、Ｓｉ基板１及び第２のＳｉＧｅ層３との界面に多くの転位を発生させることができる。
【００５９】
次に、本発明に係る第５および第６実施形態を、図９および図１０に基づいて説明する。
【００６０】
第５実施形態と第２実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、第５実施形態では、図９に示すように、第１のＳｉＧｅ層３２のＧｅ組成比ｘをほぼ０から徐々に増加させて最終的に０．３まで実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）成膜している点である。
【００６１】
また、第６実施形態と第２実施形態との異なる点は、第２実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、第６実施形態では、図１０に示すように、第１のＳｉＧｅ層４２のＧｅ組成比ｘをほぼ０から徐々に増加させて０．３まで所定厚さ（例えば、３５０ｎｍ）成膜し、さらにその後Ｇｅ組成比ｘを０．３から徐々に減少させてほぼ０まで所定厚さ（例えば、３５０ｎｍ）成膜している点である。なお、第１のＳｉＧｅ層４２の厚さは、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定される。
【００６２】
これらの第５及び第６実施形態では、上記の実施形態と同等の効果を得ることができるとともに、いずれも第１のＳｉＧｅ層３２、４２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚で形成されるので、第２のＳｉＧｅ層３の成膜時に第１のＳｉＧｅ層３２、４２の両側の界面に転位が集中的に発生し、貫通転位や表面ラフネスを低減することができる。なお、第５及び第６実施形態では、第１のＳｉＧｅ層３２、４２の層中におけるＧｅ組成比の最大値がＳｉ基板１との界面側にないため、第２及び第３実施形態の方が、より貫通転位及び表面ラフネスの改善効果を得ることができる。
【００６３】
なお、上記の第２〜第６実施形態では、第１のＳｉＧｅ層中において膜厚に対するＧｅ組成比の分布として５通りの分布としたが、他の分布としても構わない。例えば、第１のＳｉＧｅ層をＧｅ組成比が異なる複数のＳｉＧｅ層からなる多層膜としても構わない。また、前記多層膜でＳｉ層を含む多層膜としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層内でＧｅ組成比を変化させる場合、膜厚に対して一定割合で蘇生を変化させたが、その割合を一定でなくした構造としても構わない。さらに、第１のＳｉＧｅ層は、Ｇｅを含む層であり、歪みエネルギーを蓄積できればよく、これら以外のいかなるＧｅ組成比の分布であっても構わない。また、上記各実施形態では、第２のＳｉＧｅ層内でＧｅ組成比を表面に向けて漸次増加させた傾斜組成領域を、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。また、その組成傾斜を階段状のＧｅ組成比の変化としても構わない。また、上記各実施形態では、第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層を配したが、Ｓｉ層を介して第２のＳｉＧｅ層を配しても構わない。また、上記各実施形態の半導体ウェーハＷの歪みＳｉ層上に、さらにＳｉＧｅ層を成膜しても構わない。
【００６４】
次に、本発明に係る第７実施形態を、図面に基づいて説明する。
【００６５】
図１１は、本実施形態の半導体ウェーハ（半導体基板）Ｗの断面構造を示すものであり、この半導体ウェーハの構造をその製造プロセスと合わせて説明すると、まず、ＣＺ法等で引上成長して作製されたｐ型あるいはｎ型Ｓｉ基板１上に、図１１及び図１２に示すように、Ｇｅ組成比ｘが一定（例えばｘ＝０．１５）で上述した実際に転位の生成や格子緩和が顕著にはじまる膜厚よりも薄い厚さ（例えば３００ｎｍ）の第１のＳｉＧｅ層２を例えば減圧ＣＶＤ法によりエピタキシャル成長する。
【００６６】
この際、第１のＳｉＧｅ層２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く成膜されるため、第１のＳｉＧｅ層２成膜中では膜厚に応じて歪みエネルギーが大きくなるが転位や格子緩和はほとんど発生しない。
なお、第１のＳｉＧｅ層２の厚さは、次の関係式；
ｔｃ（ｎｍ）＝（１．９×１０−３／ε（ｘ）２）・ｌｎ（ｔｃ／０．４）
ε（ｘ）＝（ａ０＋０．２００３２６ｘ＋０．０２６１７４ｘ２）／ａ ０
ａ ０＝０．５４３ｎｍ（ａ０は、Ｓｉの格子定数）
を満たす臨界膜厚ｔｃの２倍未満の厚さにする。
【００６７】
次に、第１のＳｉＧｅ層２上に第２のＳｉＧｅ層３をエピタキシャル成長する。この第２のＳｉＧｅ層３は、そのＧｅ組成比ｙが少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低く設定される。また、第２のＳｉＧｅ層３は、Ｇｅ組成比ｘが０からｙ（例えばｙ＝０．３）まで成膜方向に傾斜をもって階段状に変化するＳｉ１−ｘＧｅｘのステップ傾斜層である。
【００６８】
次に、第２のＳｉＧｅ層３上にＧｅ組成比が一定であるＳｉ１−ｙＧｅｙの緩和層４をエピタキシャル成長する。さらに、Ｇｅ組成比ｚ（本実施形態ではｚ＝ｙ）でＳｉ１−ｚＧｅｚの緩和層４上にＳｉをエピタキシャル成長して歪みＳｉ層５を形成することにより、本実施形態の歪みＳｉ層を備えた半導体ウェーハＷが作製される。なお、各層の膜厚は、例えば、第２のＳｉＧｅ層３が１．５μｍ、緩和層４が０．７〜０．８μｍ、歪みＳｉ層５が１５〜２２ｎｍである。
【００６９】
上記第２のＳｉＧｅ層３の成膜は、図１２から図１４に示すように、表面に向けてＧｅ組成比を所定値まで漸次増加させたＳｉＧｅの傾斜組成層３ａをエピタキシャル成長する工程と、傾斜組成層３ａの最終的なＧｅ組成比で傾斜組成層３ａ上にＳｉＧｅの一定組成層３ｂをエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して行われる。また、第２のＳｉＧｅ層３下面のＧｅ組成比は、第１のＳｉＧｅ層２上面のＧｅ組成比以下に設定される。なお、本実施形態では、第２のＳｉＧｅ層３のＧｅ組成比をゼロから漸次増加させている。
【００７０】
例えば、本実施形態では、傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を５回繰り返し行って第２のＳｉＧｅ層３を形成する。すなわち、１回の傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を１ステップとすると、まず最初のステップとして第１の傾斜組成層３ａをＳｉ基板１上に、Ｇｅ組成比を０から０．０６まで漸次増加させて成長し、その上にＧｅ組成比が０．０６の第１の一定組成層３ｂを形成する。次に、第２のステップとして、Ｇｅ組成比０．０６の第１の一定組成層３ｂ上に第２の傾斜組成層３ａを、Ｇｅ組成比を０．０６から０．１２まで漸次増加させて成長し、その上にＧｅ組成比が０．１２の第２の一定組成層３ｂを形成する。
【００７１】
そして、第３のステップとして、Ｇｅ組成比０．１２の第２の一定組成層３ｂ上に第３の傾斜組成層３ａを、Ｇｅ組成比を０．１２から０．１８まで漸次増加させて成長し、その上にＧｅ組成比が０．１８の第３の一定組成層３ｂを形成する。次に、第４のステップとして、Ｇｅ組成比０．１８の第３の一定組成層３ｂ上に第４の傾斜組成層３ａを、Ｇｅ組成比を０．１８から０．２４まで漸次増加させて成長し、その上にＧｅ組成比が０．２４の第４の一定組成層３ｂを形成する。さらに、最後のステップとして、Ｇｅ組成比０．２４の第４の一定組成層３ｂ上に第５の傾斜組成層３ａを、Ｇｅ組成比を０．２４から０．３まで漸次増加させて成長し、その上にＧｅ組成比が０．３の第５の一定組成層３ｂを形成する。なお、本実施形態では、各傾斜組成層３ａ及び各一定組成層３ｂの膜厚は、いずれも同じに設定されている。
【００７２】
上記第２のＳｉＧｅ層３のエピタキシャル成長を始めると、すでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成と成長が、第１のＳｉＧｅ層２両側の界面及び第２のＳｉＧｅ層３内の第１のＳｉＧｅ層２側からはじまり、第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の格子緩和が始まる。このとき、第２のＳｉＧｅ層３のＧｅ組成比が第１のＳｉＧｅ層２の接触面で第１のＳｉＧｅ層２におけるＧｅ組成比の層中の最大値より低いため、転位は、第１のＳｉＧｅ層２両側の界面２ａ、２ｂに沿って集中し生成し、第１のＳｉＧｅ層２両側の界面２ａ、２ｂにおける転位の生成が、第２のＳｉＧｅ層３の格子緩和を助け、第２のＳｉＧｅ層３内での転位の生成や成長が抑制されると共に、第２のＳｉＧｅ層３表面の表面ラフネスの悪化も抑制される。
【００７３】
ここで、これらの第１のＳｉＧｅ層２及び第２のＳｉＧｅ層３の形成途中又は形成後に、上述の第１実施形態で図３の（ａ）に示す熱処理と同等の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第２のＳｉＧｅ層３の表面を、上述の第１実施形態で図３の（ｂ）に示すように、ＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００７４】
さらに、Ｇｅ組成比ｚが第２のＳｉＧｅ層３の最終的なＧｅ組成比と同じ（例えば、ｚが０．３）で一定組成比のＳｉＧｅ緩和層４を所定厚さ（例えば、０．７５μｍ）だけエピタキシャル成長し、次に、該ＳｉＧｅ緩和層４上に単結晶Ｓｉをエピタキシャル成長して歪みＳｉ層５を所定厚さ（例えば、２０ｎｍ）だけ形成することにより、本実施形態の半導体ウェーハＷが作製される。
なお、上記減圧ＣＶＤ法による成膜は、例えばキャリアガスとしてＨ２を用い、ソースガスとしてＳｉＨ４及びＧｅＨ４を用いている。
【００７５】
このように本実施形態の半導体ウェーハＷでは、前述の第１実施形態と同様に、第２のＳｉＧｅ層３をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、第２のＳｉＧｅ層３形成後に熱処理で生じた表面の凹凸を研磨により除去するので、基板に事前熱履歴をおわせて格子緩和や転位の運動による表面ラフネスの悪化を予め発生させているため、デバイス製造工程等で熱処理を施した際に、表面や界面のラフネスの悪化が再び発生するを防ぐことができるとともに、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く第１のＳｉＧｅ層２の膜厚を設定し、第２のＳｉＧｅ層３のＧｅ組成比ｙを少なくとも第１のＳｉＧｅ層２との接触面で第１のＳｉＧｅ層２におけるＧｅ組成比ｘの層中の最大値より低くするので、Ｓｉ基板１と第１のＳｉＧｅ層２との界面２ａ及び第１のＳｉＧｅ層２と第２のＳｉＧｅ層３との界面２ｂに効率的に転位を集中させることができ、貫通転位密度及び表面ラフネスを低減すること等ができる。
【００７６】
また、第１のＳｉＧｅ層２のＧｅ組成比が一定であるため、同じＧｅ組成比で実際に転位の生成や格子緩和が顕著にはじまる膜厚が最も薄くなり、最も薄い膜厚で本発明の効果が得られ、成膜に要する時間が短いという利点がある。
また、第１のＳｉＧｅ層２を上記関係式を満たす臨界膜厚ｔｃの２倍未満の厚さにすることにより、後述する実験結果に基づいて、第１のＳｉＧｅ層２の膜厚を容易に実際に転位の生成や格子緩和が顕著にはじまる膜厚内に設定することができる。
【００７７】
また、本実施形態では、第２のＳｉＧｅ層３の成膜前にすでに第１のＳｉＧｅ層２に歪みエネルギーが蓄積されているため、第２のＳｉＧｅ層３の膜厚が薄い段階で、転位の生成が第２のＳｉＧｅ層３内ではじまるため、第２のＳｉＧｅ層３内の傾斜組成領域全体で前記の効果が得られ、第２のＳｉＧｅ層３の表面領域における貫通転位密度が減少し、表面ラフネスの悪化も抑制される。
さらに、第１のＳｉＧｅ層２は、Ｓｉ基板１表面における水分や酸素成分あるいは炭素成分といった不純物を除去する層として機能し、Ｓｉ基板１の表面汚染に起因した欠陥を抑制する効果がある。
【００７８】
また、本実施形態では、第２のＳｉＧｅ層３の形成において、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層３ａをエピタキシャル成長する工程と、傾斜組成層３ａの最終的なＧｅ組成比で傾斜組成層３ａ上にＳｉＧｅの一定組成層３ｂをエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返すので、傾斜組成層３ａと一定組成層３ｂとが交互に複数段形成されてＧｅ組成比が傾斜階段状の層となり、上述したように転位密度が少なくかつ表面ラフネスが少ないＳｉＧｅ層を形成することができる。
すなわち、本実施形態では、格子緩和に必要な転位を均等に発生させると共に、転位をできるだけ横方向に走らせて表面上に貫通して出ないようにＳｉＧｅ層を成膜することができるので、良好な表面状態を得ることができる。
【００７９】
なお、本実施形態においても、上記の半導体ウェーハＷを用いた電界効果型トランジスタ（ＭＯＳＦＥＴ）を、前述した第１実施形態における図４のように製造することができる。
【００８０】
次に、本発明に係る第８実施形態を、図１５および図１６に基づいて説明する。
【００８１】
本実施形態と第７実施形態との異なる点は、第７実施形態における第２のＳｉＧｅ層３では、傾斜組成層３ａ及び一定組成層３ｂの膜厚がそれぞれ同一に設定されているのに対し、第８実施形態では、図１５および図１６に示すように、傾斜組成層１３ａ及び一定組成層１３ｂをエピタキシャル成長する工程において、それぞれ繰り返す毎に傾斜組成層１３ａ及び一定組成層１３ｂの厚さを漸次薄くして第２のＳｉＧｅ層１３を形成している点である。なお、本実施形態では、傾斜組成層３ａ及び一定組成層３ｂのエピタキシャル成長工程を５回繰り返し行っているが、本実施形態では、傾斜組成層１３ａ及び一定組成層１３ｂのエピタキシャル成長工程を４回繰り返し行って第２のＳｉＧｅ層１３を形成している点でも異なっている。
【００８２】
すなわち、本実施形態では、傾斜組成層１３ａ及び一定組成層１３ｂのエピタキシャル成長工程において、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂを成長した後に、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂより薄く第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂを成長する。さらに、同様にして第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂより薄く第３の傾斜組成層１３ａ及び第２の一定組成層１３ｂを成長し、最後に第３の傾斜組成層１３ａ及び第３の一定組成層１３ｂより薄く第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂを成長して第２のＳｉＧｅ層１３を形成する。
【００８３】
ここで、これらの第４の一定組成層１３ｂの形成途中又は形成後に、上述の実施形態と同様の熱処理を施し、予めＳｉＧｅ層に表面ラフネスの悪化を発生させるとともに、熱処理によって表面に表面ラフネスの悪化による凹凸が発生した第４の一定組成層１３ｂの表面をＣＭＰ等により研磨し、平坦化して表面ラフネスの悪化により生じた凹凸を除去する。
【００８４】
すなわち、第１の傾斜組成層１３ａ及び第１の一定組成層１３ｂをｌ１、第２の傾斜組成層１３ａ及び第２の一定組成層１３ｂをｌ２、第３の傾斜組成層１３ａ及び第３の一定組成層１３ｂをｌ３、第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂをｌ４とすると、ｌ１＞ｌ２＞ｌ３＞ｌ４となるように積層する。ここで、第４の傾斜組成層１３ａ及び第４の一定組成層１３ｂをｌ４は研磨後を示している。
なお、転位が生じる限界膜厚はＧｅ組成比によって変わるが、上記各層は、この限界膜厚よりは厚く設定され、格子緩和に必要な転位を各層で均等に生じるようにしている。
また、各傾斜組成層１３ａにおけるＧｅ組成比の傾斜は、それぞれ同じになるように設定されている。
【００８５】
前述したように、転位はＧｅ組成比が高いほど発生し易くなるので、第７実施形態のように同一厚さで成膜を繰り返した場合、上層ほど転位が多く発生してしまうのに対し、本実施形態のように、繰り返す毎に傾斜組成層１３ａ及び一定組成層１３ｂの厚さを漸次薄くすることにより、各層でより転位を均等に発生させることができる。
【００８６】
次に、本発明に係る第９実施形態を、図１７に基づいて説明する。
【００８７】
本実施形態と第７実施形態との異なる点は、第７実施形態における第１のＳｉＧｅ層２では、Ｇｅ組成比が一定に設定されているのに対し、本実施形態では、図１７に示すように、第１のＳｉＧｅ層のＧｅ組成比ｘが一定でない点である。例えば、本実施形態の第１の例は、図１７の（ａ）に示すように、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とし、Ｇｅ組成比ｘを漸次減少させている。
【００８８】
すなわち、本実施形態の第１の例では、第１のＳｉＧｅ層１２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させて最終的にはＧｅ組成比ｘをほぼ０まで変化させ、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）だけ成長させた傾斜組成層とする。
【００８９】
本実施形態では、第１のＳｉＧｅ層１２のＧｅ組成比ｘをＳｉ基板１との接触面で層中の最大値とすることにより、成膜時の歪みエネルギーがＳｉ基板１との界面側に集中することになり、第２のＳｉＧｅ層３成膜開始時に生じる格子緩和の際に、第２のＳｉＧｅ層３との界面よりもＳｉ基板１との界面に多くの転位を発生させることができる。これにより、第２のＳｉＧｅ層３表面側から離れた位置に転位を集中させることができ、第７実施形態と同様に、貫通転位や表面ラフネスを低減させることが可能になる。
【００９０】
また、本実施形態の第２の例は、図１７の（ｂ）に示すように、第１のＳｉＧｅ層２２の形成工程において、成膜開始時ではＧｅ組成比ｘを０．３とし、その後徐々に減少させてＧｅ組成比ｘをほぼ０まで変化させて所定厚さ（例えば、３５０ｎｍ）成膜した後、さらに再びＧｅ組成比ｘを徐々に増加させて最終的に０．３まで所定厚さ（例えば、３５０ｎｍ）成膜した組成変化層としている。
【００９１】
なお、この第１のＳｉＧｅ層２２の厚さも、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定する。
この第２の例においても、第１のＳｉＧｅ層２２のＧｅ組成比ｘがＳｉ基板１及び第２のＳｉＧｅ層３との接触面で層中の最大値となるので、第１実施形態と同様に、Ｓｉ基板１及び第２のＳｉＧｅ層３との界面に多くの転位を発生させることができる。
【００９２】
また、本実施形態の第３の例は、図１７の（ｃ）に示すように、第１のＳｉＧｅ層３２のＧｅ組成比ｘをほぼ０から徐々に増加させて最終的に０．３まで実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い所定厚さ（例えば、３５０ｎｍ）成膜している。
【００９３】
また、本実施形態の第４の例は、図１７の（ｄ）に示すように、第１のＳｉＧｅ層４２のＧｅ組成比ｘをほぼ０から徐々に増加させて０．３まで所定厚さ（例えば、３５０ｎｍ）成膜し、さらにその後Ｇｅ組成比ｘを０．３から徐々に減少させてほぼ０まで所定厚さ（例えば、３５０ｎｍ）成膜している。なお、第１のＳｉＧｅ層４２の厚さは、実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄く設定される。
【００９４】
これらの第４及び第５の例では、いずれも第１のＳｉＧｅ層３２、４２が実際に転位の生成や格子緩和が顕著にはじまる膜厚より薄い膜厚で形成されるので、第２のＳｉＧｅ層３の成膜時に第１のＳｉＧｅ層３２、４２の両側の界面に転位が集中的に発生し、貫通転位や表面ラフネスを低減することができる。なお、第４及び第５の例では、第１のＳｉＧｅ層３２、４２の層中におけるＧｅ組成比の最大値がＳｉ基板１との界面側にないため、第１及び第２実施形態の方が、より貫通転位及び表面ラフネスの改善効果を得ることができる。
【００９５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００９６】
例えば、上記各実施形態では、第１のＳｉＧｅ層中において膜厚に対するＧｅ組成比の分布として５通りの分布としたが、他の分布としても構わない。例えば、第１のＳｉＧｅ層をＧｅ組成比が異なる複数のＳｉＧｅ層からなる多層膜としても構わない。また、前記多層膜でＳｉ層を含む多層膜としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層内でＧｅ組成比を変化させる場合、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。
さらに、第１のＳｉＧｅ層は、Ｇｅを含む層であり、歪みエネルギーを蓄積できればよく、これら以外のいかなるＧｅ組成比の分布であっても構わない。
【００９７】
また、上記各実施形態では、第２のＳｉＧｅ層内でＧｅ組成比を表面に向けて漸次増加させた傾斜組成層を、膜厚に対して一定割合で組成を変化させたが、その割合を一定でなくした構造としても構わない。
また、上記各実施形態では、第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層を配したが、Ｓｉ層を介して第２のＳｉＧｅ層を配しても構わない。
また、上記各実施形態の半導体ウェーハの歪みＳｉ層上に、さらにＳｉＧｅ層を成膜しても構わない。
【００９８】
また、上記各実施形態では、ＭＯＳＦＥＴ用の基板としてＳｉＧｅ層を有する半導体ウェーハを作製したが、他の用途に適用する基板としても構わない。例えば、本発明の半導体基板の製造方法及び半導体基板を太陽電池や光素子用の基板に適用してもよい。すなわち、上述した各実施形態において、最表面で６５％から１００％Ｇｅあるいは１００％Ｇｅとなるように第２のＳｉＧｅ層及び第３のＳｉＧｅ層を成膜し、さらにこの上にＩｎＧａＰ（インジウムガリウムリン）あるいはＧａＡｓ（ガリウムヒ素）やＡｌＧａＡｓ（アルミニウムガリウムヒ素）を成膜することで、太陽電池や光素子用基板を作製してもよい。この場合、低転位密度で高特性の太陽電池用基板が得られる。
【００９９】
【実施例】
次に、上記実施形態に基づいて研磨前熱処理をした場合の表面や界面のラフネスの悪化を、図１８，図１９を参照して具体的に説明する。
【０１００】
上記第７実施形態に基づき、実施例及び比較例として、いずれも直径２００ｍｍのＳｉ基板１を用い、枚葉式減圧型エピタキシャル成膜装置によって、キャリア水素にＳｉＨ４及びＧｅＨ４を混ぜ、圧力（５０００〜１５０００Ｐａ）及び温度６８０〜８５０℃の範囲で成膜を行った。これら実施例及び比較例の作製フローチャートを、図１８に示す。
【０１０１】
この場合、アニール処理及び研磨処理前に、図１９に示すように、第１のＳｉＧｅ層２、第２のＳｉＧｅ層３、緩和層４及び歪みＳｉ層５を、それぞれ３０ｎｍ、２．０μｍ、１．０μｍ、及び２０ｎｍ成膜した。なお、第１のＳｉＧｅ層２のＧｅ組成比は、０．１５とするとともに、第２のＳｉＧｅ層３は、傾斜組成層３ａが３層形成され、最表面の傾斜組成層３ａで最終的なＧｅ組成比を０．３０とした。
【０１０２】
研磨前のアニール処理は、枚葉式減圧型エピ成膜装置により、窒素ガスフロー中、１１００℃３０分で実施した。
また、アニール処理後の研磨処理（ＣＭＰ処理）は、研磨代を０．５μｍとし、この研磨処理後に一般的なＳＣ１洗浄を実施した。
次に、ＳＣ１洗浄後、第２のＳｉＧｅ層３を当初と同じ成膜条件で、０．５μｍ再成膜、さらに歪みＳｉ層４を、２０ｎｍ成膜した。
最後に、デバイス製造工程中熱処理の模試として、本実施例及び比較例の熱耐性を比較するために、横型熱処理炉を用い、窒素ガスフロー中、１１００℃３０分の熱処理をさらに実施した。
【０１０３】
上記のように作製した本実施例及び比較例について、表面粗さ計による測定を行った。なお、比較のため、研磨前及びデバイス熱処理の模試の前後においてそれぞれ測定を行った。
なお、表面粗さ計での測定は、走査線長さ１ｍｍ、カットオフ長０．１ｍｍ、測定ステップ０．２μｍで行った。
【０１０４】
これらの測定の結果は、以下の通りである。
＜粗さ測定：1＞（本実施例及び比較例：研磨前ウェーハ）
ＲＭＳ：１．７５ｎｍ
＜粗さ測定：2-1＞（本実施例：研磨後再成膜直後ウェーハ）
ＲＭＳ：０．２４ｎｍ
＜粗さ測定：2-2＞（比較例：研磨後再成膜直後ウェーハ）
ＲＭＳ：０．７５ｎｍ
＜粗さ測定：3-1＞（本実施例：熱処理模試後ウェーハ）
ＲＭＳ：０．．０ｎｍ
＜粗さ測定：3-2＞（比較例：熱処理模試後ウェーハ）
ＲＭＳ：０．８５ｎｍ
【０１０５】
上記結果から、本実施例は比較例に比べて、熱処理模試後におけるＲＭＳの変化が非常に少なく、良好な表面状態であることが分かる。
【０１０６】
【発明の効果】
本発明によれば、以下の効果を奏する。
（１）本発明の半導体基板及び半導体基板の製造方法によれば、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、第２のＳｉＧｅ層のＧｅ組成比を少なくとも第１のＳｉＧｅ層あるいは前記Ｓｉ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く、かつ、第２のＳｉＧｅ層は少なくとも一部にＧｅ組成比が表面に向けて漸次増加した傾斜組成領域を有するので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができ、第２のＳｉＧｅ層表面の貫通転位密度及び表面ラフネスを低減することができる。
（２）本発明の半導体基板及び半導体基板の製造方法によれば、ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施し、ＳｉＧｅ層形成後に熱処理で生じた表面の凹凸を研磨により除去するので、事前熱履歴による表面の凹凸が研磨除去されたこの基板にデバイス製造工程等で熱処理を施しても、表面や界面のラフネスが再び悪化することを防ぐことができる。
（３）本発明の半導体基板及び半導体基板の製造方法によれば、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く第１のＳｉＧｅ層の膜厚を設定し、表面に向けてＧｅ組成比が漸次増加するＳｉＧｅの傾斜組成層と該傾斜組成層の上面のＧｅ組成比で傾斜組成層上に配されたＳｉＧｅの一定組成層とを交互にかつ連続したＧｅ組成比で複数層積層状態にして第２のＳｉＧｅ層を構成し、第２のＳｉＧｅ層下面のＧｅ組成比を、第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低くするので、Ｓｉ基板と第１のＳｉＧｅ層との界面及び第１のＳｉＧｅ層と第２のＳｉＧｅ層との界面付近に効率的に転位を集中させることができると共に、さらに転位を横方向に走らせて表面上に貫通して出ないようにすることができる。したがって、これらの相乗効果によって、貫通転位密度及び表面ラフネスの小さい良質な結晶性の基板を得ることができる。
（４）また、本発明の電界効果型トランジスタ及び電界効果型トランジスタの製造方法によれば、上記本発明の半導体基板又は上記本発明の半導体基板の製造方法により作製された半導体基板の前記歪みＳｉ層に前記チャネル領域が形成されるので、良質な歪みＳｉ層により高特性なＭＯＳＦＥＴを高歩留まりで得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る第１実施形態における半導体基板を示す断面図である。
【図２】 本発明に係る第１実施形態における歪みＳｉ層を備えた半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図３】 本発明に係る第１実施形態における熱処理と研磨と歪みＳｉ層形成とを工程順に示す断面図である。
【図４】 本発明に係る実施形態におけるＭＯＳＦＥＴを示す概略的な断面図である。
【図５】 本発明に係る第２実施形態における半導体基板を示す断面図である。
【図６】 本発明に係る第２実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図７】 本発明に係る第３実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図８】 本発明に係る第４実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図９】 本発明に係る第５実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１０】 本発明に係る第６実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１１】 本発明に係る第７実施形態における半導体基板を示す断面図である。
【図１２】 本発明に係る第７実施形態における半導体基板の膜厚に対するＧｅ組成比を示すグラフである。
【図１３】 本発明に係る第７実施形態における第２のＳｉＧｅ層を示す断面図である。
【図１４】 本発明に係る第７実施形態における第２のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１５】 本発明に係る第８実施形態における第２のＳｉＧｅ層を示す断面図である。
【図１６】 本発明に係る第８実施形態の各例における第１のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１７】 本発明に係る第９実施形態の各例における第１のＳｉＧｅ層の膜厚に対するＧｅ組成比を示すグラフである。
【図１８】 本発明に係る実施例及び比較例における製造フローチャートを示す図である。
【図１９】 本発明に係る実施例及び比較例における研磨前ウェーハの層構造及びＧｅ組成比を示す説明図である。
【符号の説明】
１… Ｓｉ基板
２、１２、２２、３２、４２…第１のＳｉＧｅ層
３…第２のＳｉＧｅ層
３ａ、１３ａ…傾斜組成層
３ｂ、１３ｂ…一定組成層
４…ＳｉＧｅ緩和層
５…歪みＳｉ層
６…ＳｉＯ２ゲート酸化膜
７…ゲートポリシリコン膜
Ｓ…ソース領域
Ｄ…ドレイン領域
Ｗ…半導体ウェーハ（半導体基板）
Claims (8)
- Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、前記第２のＳｉＧｅ層を、Ｇｅ組成比が前記第１のＳｉＧｅ層との接触面で第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く０とされかつ層全体がＧｅ組成比が表面に向けて漸次増加した傾斜組成領域として形成することを特徴とする半導体基板の製造方法。 - 請求項１記載の半導体基板の製造方法において、
前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることを特徴とする半導体基板の製造方法。 - 請求項１または２記載の半導体基板の製造方法において、
前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下であることを特徴とする半導体基板の製造方法。 - Ｓｉ基板上にＳｉＧｅ層を介して歪みＳｉ層が形成された半導体基板の製造方法であって、
請求項１から３のいずれか記載の半導体基板の製造方法により作製された半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して前記歪みＳｉ層をエピタキシャル成長することを特徴とする半導体基板の製造方法。 - Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Ｓｉ基板上に、第１のＳｉＧｅ層をエピタキシャル成長する第１の層形成工程と、
前記第１のＳｉＧｅ層上に直接第２のＳｉＧｅ層をエピタキシャル成長する第２の層形成工程と、
前記ＳｉＧｅ層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記ＳｉＧｅ層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第１の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の２倍より薄く前記第１のＳｉＧｅ層の膜厚を設定し、
前記第２の層形成工程は、表面に向けてＧｅ組成比を漸次増加させたＳｉＧｅの傾斜組成層をエピタキシャル成長する工程と、
前記傾斜組成層の最終的なＧｅ組成比で傾斜組成層上にＳｉＧｅの一定組成層をエピタキシャル成長する工程とを連続したＧｅ組成比で複数回繰り返して、Ｇｅ組成比が成膜方向に傾斜をもって階段状に変化する前記第２のＳｉＧｅ層を成膜し、
該第２のＳｉＧｅ層下面のＧｅ組成比を第１のＳｉＧｅ層におけるＧｅ組成比の層中の最大値より低く０とすることを特徴とする半導体基板の製造方法。 - 請求項５記載の半導体基板の製造方法において、
前記第１の層形成工程は、前記第１のＳｉＧｅ層のＧｅ組成比ｘが一定にすることを特徴とする半導体基板の製造方法。 - 請求項５または６記載の半導体基板の製造方法において、
前記第１のＳｉＧｅ層は、Ｇｅ組成比ｘが０．０５以上かつ０．３以下であることを特徴とする半導体基板の製造方法。 - Ｓｉ基板上にＳｉＧｅ層を介して歪みＳｉ層が形成された半導体基板の製造方法であって、
請求項５から７のいずれか記載の半導体基板の製造方法により作製された半導体基板の前記第２のＳｉＧｅ層上に直接又は他のＳｉＧｅ層を介して前記歪みＳｉ層をエピタキシャル成長することを特徴とする半導体基板の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027596A JP4306266B2 (ja) | 2003-02-04 | 2003-02-04 | 半導体基板の製造方法 |
| US10/544,310 US7405142B2 (en) | 2003-02-04 | 2003-02-06 | Semiconductor substrate and field-effect transistor, and manufacturing method for same |
| CN038262592A CN1759468B (zh) | 2003-02-04 | 2003-02-06 | 半导体衬底和场效应晶体管以及它们的制造方法 |
| AU2003303885A AU2003303885A1 (en) | 2003-02-04 | 2003-02-06 | Semiconductor substrate, field-effect transistor, and their production methods |
| EP03815734.3A EP1592048B1 (en) | 2003-02-04 | 2003-02-06 | Production methods for a semiconductor susbtrate |
| KR1020057014232A KR100778196B1 (ko) | 2003-02-04 | 2003-02-06 | 반도체 기판과 전계 효과형 트랜지스터 및 이들의 제조방법 |
| EP13165728.0A EP2631933B1 (en) | 2003-02-04 | 2003-02-06 | Manufacturing method for a semiconductor substrate |
| PCT/JP2003/001242 WO2004070800A1 (ja) | 2003-02-04 | 2003-02-06 | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 |
| TW092102412A TWI222106B (en) | 2003-02-04 | 2003-02-06 | Semiconductor substrate, field-effect transistor, and their production methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003027596A JP4306266B2 (ja) | 2003-02-04 | 2003-02-04 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241507A JP2004241507A (ja) | 2004-08-26 |
| JP4306266B2 true JP4306266B2 (ja) | 2009-07-29 |
Family
ID=32844177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003027596A Expired - Fee Related JP4306266B2 (ja) | 2003-02-04 | 2003-02-04 | 半導体基板の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7405142B2 (ja) |
| EP (2) | EP2631933B1 (ja) |
| JP (1) | JP4306266B2 (ja) |
| KR (1) | KR100778196B1 (ja) |
| CN (1) | CN1759468B (ja) |
| AU (1) | AU2003303885A1 (ja) |
| TW (1) | TWI222106B (ja) |
| WO (1) | WO2004070800A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2411047B (en) * | 2004-02-13 | 2008-01-02 | Iqe Silicon Compounds Ltd | Compound semiconductor device and method of producing the same |
| JP2006108365A (ja) * | 2004-10-05 | 2006-04-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20060088966A1 (en) * | 2004-10-21 | 2006-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a smooth EPI layer and a method for its manufacture |
| DE102004053307B4 (de) | 2004-11-04 | 2010-01-07 | Siltronic Ag | Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung |
| US7229901B2 (en) * | 2004-12-16 | 2007-06-12 | Wisconsin Alumni Research Foundation | Fabrication of strained heterojunction structures |
| DE102005000826A1 (de) * | 2005-01-05 | 2006-07-20 | Siltronic Ag | Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung |
| JP2006210698A (ja) * | 2005-01-28 | 2006-08-10 | Toshiba Ceramics Co Ltd | 歪みシリコンウェーハ |
| JP2007194336A (ja) * | 2006-01-18 | 2007-08-02 | Sumco Corp | 半導体ウェーハの製造方法 |
| JP4271210B2 (ja) * | 2006-06-30 | 2009-06-03 | 株式会社東芝 | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 |
| JP5141029B2 (ja) | 2007-02-07 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US8957454B2 (en) | 2011-03-03 | 2015-02-17 | International Rectifier Corporation | III-Nitride semiconductor structures with strain absorbing interlayer transition modules |
| US8466502B2 (en) | 2011-03-24 | 2013-06-18 | United Microelectronics Corp. | Metal-gate CMOS device |
| US8445363B2 (en) | 2011-04-21 | 2013-05-21 | United Microelectronics Corp. | Method of fabricating an epitaxial layer |
| US8324059B2 (en) | 2011-04-25 | 2012-12-04 | United Microelectronics Corp. | Method of fabricating a semiconductor structure |
| US8426284B2 (en) | 2011-05-11 | 2013-04-23 | United Microelectronics Corp. | Manufacturing method for semiconductor structure |
| US8481391B2 (en) | 2011-05-18 | 2013-07-09 | United Microelectronics Corp. | Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure |
| US8431460B2 (en) | 2011-05-27 | 2013-04-30 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US8716750B2 (en) | 2011-07-25 | 2014-05-06 | United Microelectronics Corp. | Semiconductor device having epitaxial structures |
| US8575043B2 (en) | 2011-07-26 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
| US8647941B2 (en) | 2011-08-17 | 2014-02-11 | United Microelectronics Corp. | Method of forming semiconductor device |
| US8674433B2 (en) | 2011-08-24 | 2014-03-18 | United Microelectronics Corp. | Semiconductor process |
| US8476169B2 (en) | 2011-10-17 | 2013-07-02 | United Microelectronics Corp. | Method of making strained silicon channel semiconductor structure |
| US8691659B2 (en) | 2011-10-26 | 2014-04-08 | United Microelectronics Corp. | Method for forming void-free dielectric layer |
| US8754448B2 (en) | 2011-11-01 | 2014-06-17 | United Microelectronics Corp. | Semiconductor device having epitaxial layer |
| US8647953B2 (en) | 2011-11-17 | 2014-02-11 | United Microelectronics Corp. | Method for fabricating first and second epitaxial cap layers |
| US8709930B2 (en) | 2011-11-25 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
| US9136348B2 (en) | 2012-03-12 | 2015-09-15 | United Microelectronics Corp. | Semiconductor structure and fabrication method thereof |
| US9202914B2 (en) | 2012-03-14 | 2015-12-01 | United Microelectronics Corporation | Semiconductor device and method for fabricating the same |
| US8664069B2 (en) | 2012-04-05 | 2014-03-04 | United Microelectronics Corp. | Semiconductor structure and process thereof |
| US8866230B2 (en) | 2012-04-26 | 2014-10-21 | United Microelectronics Corp. | Semiconductor devices |
| US8835243B2 (en) | 2012-05-04 | 2014-09-16 | United Microelectronics Corp. | Semiconductor process |
| US8951876B2 (en) | 2012-06-20 | 2015-02-10 | United Microelectronics Corp. | Semiconductor device and manufacturing method thereof |
| US8796695B2 (en) | 2012-06-22 | 2014-08-05 | United Microelectronics Corp. | Multi-gate field-effect transistor and process thereof |
| US8969190B2 (en) * | 2012-08-24 | 2015-03-03 | Globalfoundries Inc. | Methods of forming a layer of silicon on a layer of silicon/germanium |
| US8710632B2 (en) | 2012-09-07 | 2014-04-29 | United Microelectronics Corp. | Compound semiconductor epitaxial structure and method for fabricating the same |
| CN103107227B (zh) * | 2012-12-06 | 2016-08-31 | 杭州赛昂电力有限公司 | 非晶硅薄膜太阳能电池及其制作方法 |
| CN103107233B (zh) * | 2012-12-06 | 2016-08-10 | 杭州赛昂电力有限公司 | 单晶硅太阳能电池及其制作方法 |
| US9117925B2 (en) | 2013-01-31 | 2015-08-25 | United Microelectronics Corp. | Epitaxial process |
| US8753902B1 (en) | 2013-03-13 | 2014-06-17 | United Microelectronics Corp. | Method of controlling etching process for forming epitaxial structure |
| US9034705B2 (en) | 2013-03-26 | 2015-05-19 | United Microelectronics Corp. | Method of forming semiconductor device |
| KR20140122328A (ko) * | 2013-04-09 | 2014-10-20 | 에스케이하이닉스 주식회사 | 반도체 기판 및 제조 방법과, 이를 이용한 반도체 장치 및 제조 방법 |
| US9064893B2 (en) | 2013-05-13 | 2015-06-23 | United Microelectronics Corp. | Gradient dopant of strained substrate manufacturing method of semiconductor device |
| US8853060B1 (en) | 2013-05-27 | 2014-10-07 | United Microelectronics Corp. | Epitaxial process |
| US9076652B2 (en) | 2013-05-27 | 2015-07-07 | United Microelectronics Corp. | Semiconductor process for modifying shape of recess |
| US8765546B1 (en) | 2013-06-24 | 2014-07-01 | United Microelectronics Corp. | Method for fabricating fin-shaped field-effect transistor |
| US8895396B1 (en) | 2013-07-11 | 2014-11-25 | United Microelectronics Corp. | Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures |
| US8981487B2 (en) | 2013-07-31 | 2015-03-17 | United Microelectronics Corp. | Fin-shaped field-effect transistor (FinFET) |
| KR102104062B1 (ko) * | 2013-10-31 | 2020-04-23 | 삼성전자 주식회사 | 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법 |
| US9362277B2 (en) * | 2014-02-07 | 2016-06-07 | Globalfounries Inc. | FinFET with multilayer fins for multi-value logic (MVL) applications and method of forming |
| KR102257423B1 (ko) * | 2015-01-23 | 2021-05-31 | 삼성전자주식회사 | 반도체 기판 및 이를 포함하는 반도체 장치 |
| US9922941B1 (en) * | 2016-09-21 | 2018-03-20 | International Business Machines Corporation | Thin low defect relaxed silicon germanium layers on bulk silicon substrates |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442205A (en) | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| US5221413A (en) * | 1991-04-24 | 1993-06-22 | At&T Bell Laboratories | Method for making low defect density semiconductor heterostructure and devices made thereby |
| US5352912A (en) | 1991-11-13 | 1994-10-04 | International Business Machines Corporation | Graded bandgap single-crystal emitter heterojunction bipolar transistor |
| JP3270945B2 (ja) * | 1992-06-04 | 2002-04-02 | 富士通株式会社 | ヘテロエピタキシャル成長方法 |
| KR0131183B1 (ko) * | 1993-12-03 | 1998-08-17 | 양승택 | V-홈을 이용한 이종접합 구조의 박막 제조방법 |
| US6039803A (en) | 1996-06-28 | 2000-03-21 | Massachusetts Institute Of Technology | Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon |
| ATE283549T1 (de) | 1997-06-24 | 2004-12-15 | Massachusetts Inst Technology | Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung |
| US6723621B1 (en) * | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| FR2773177B1 (fr) * | 1997-12-29 | 2000-03-17 | France Telecom | Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| JP4269541B2 (ja) | 2000-08-01 | 2009-05-27 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| JP3488914B2 (ja) | 2001-01-19 | 2004-01-19 | 名古屋大学長 | 半導体装置製造方法 |
| JP2002241195A (ja) * | 2001-02-15 | 2002-08-28 | Mitsubishi Materials Silicon Corp | エピタキシャル多層膜の製造方法及びエピタキシャル多層膜 |
| JP2002289533A (ja) * | 2001-03-26 | 2002-10-04 | Kentaro Sawano | 半導体表面の研磨方法、半導体デバイスの製造方法および半導体デバイス |
| JP2002359188A (ja) * | 2001-05-31 | 2002-12-13 | Mitsubishi Materials Silicon Corp | 歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法、及び半導体基板と電界効果型トランジスタ |
| JP4296727B2 (ja) * | 2001-07-06 | 2009-07-15 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
| KR100710513B1 (ko) * | 2001-08-06 | 2007-04-23 | 가부시키가이샤 섬코 | 반도체 기판 및 전계 효과형 트랜지스터 및 그 제조 방법 |
-
2003
- 2003-02-04 JP JP2003027596A patent/JP4306266B2/ja not_active Expired - Fee Related
- 2003-02-06 KR KR1020057014232A patent/KR100778196B1/ko active IP Right Grant
- 2003-02-06 US US10/544,310 patent/US7405142B2/en not_active Expired - Lifetime
- 2003-02-06 EP EP13165728.0A patent/EP2631933B1/en not_active Expired - Lifetime
- 2003-02-06 AU AU2003303885A patent/AU2003303885A1/en not_active Abandoned
- 2003-02-06 EP EP03815734.3A patent/EP1592048B1/en not_active Expired - Lifetime
- 2003-02-06 CN CN038262592A patent/CN1759468B/zh not_active Expired - Lifetime
- 2003-02-06 WO PCT/JP2003/001242 patent/WO2004070800A1/ja active Application Filing
- 2003-02-06 TW TW092102412A patent/TWI222106B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI222106B (en) | 2004-10-11 |
| US7405142B2 (en) | 2008-07-29 |
| CN1759468B (zh) | 2010-05-12 |
| EP1592048A4 (en) | 2011-03-02 |
| TW200415707A (en) | 2004-08-16 |
| KR100778196B1 (ko) | 2007-11-22 |
| KR20050097970A (ko) | 2005-10-10 |
| AU2003303885A1 (en) | 2004-08-30 |
| WO2004070800A1 (ja) | 2004-08-19 |
| EP1592048B1 (en) | 2016-11-16 |
| US20060258126A1 (en) | 2006-11-16 |
| EP1592048A1 (en) | 2005-11-02 |
| JP2004241507A (ja) | 2004-08-26 |
| EP2631933A1 (en) | 2013-08-28 |
| CN1759468A (zh) | 2006-04-12 |
| EP2631933B1 (en) | 2016-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4306266B2 (ja) | 半導体基板の製造方法 | |
| JP4269541B2 (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP4207548B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| KR100571333B1 (ko) | 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의제조 방법 및 반도체 기판 및 전계 효과형 트랜지스터 | |
| JP2006080278A (ja) | 歪みシリコンウエハおよびその製造方法 | |
| TWI234811B (en) | Manufacturing method for semiconductor substrate, semiconductor substrate and semiconductor device | |
| JP3985519B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| US7138650B2 (en) | Semiconductor substrate, field-effect transistor, and their manufacturing method of the same | |
| JP4039013B2 (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP4296727B2 (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP4325139B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
| JP4345249B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP4378904B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
| JP4557505B2 (ja) | 半導体基板の製造方法 | |
| JP4254102B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP4221928B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP2004349314A (ja) | 歪みｓｏｉ基板ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4306266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |