CN1201490C - 相位同步循环电路以及数据再生装置 - Google Patents
相位同步循环电路以及数据再生装置 Download PDFInfo
- Publication number
- CN1201490C CN1201490C CNB021262543A CN02126254A CN1201490C CN 1201490 C CN1201490 C CN 1201490C CN B021262543 A CNB021262543 A CN B021262543A CN 02126254 A CN02126254 A CN 02126254A CN 1201490 C CN1201490 C CN 1201490C
- Authority
- CN
- China
- Prior art keywords
- phase
- mentioned
- comparator
- data
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title abstract 2
- 230000000630 rising effect Effects 0.000 claims abstract description 31
- 230000001351 cycling effect Effects 0.000 claims description 36
- 230000008929 regeneration Effects 0.000 claims description 34
- 238000011069 regeneration method Methods 0.000 claims description 34
- 230000000052 comparative effect Effects 0.000 claims description 26
- 230000001502 supplementing effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008676 import Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 241001269238 Data Species 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000018199 S phase Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100173726 Arabidopsis thaliana OR23 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明提供可以缩短数据再生装置的初始调整所需要的处理时间的相位同步循环电路，以及数据再生装置。在具有数据的相位调整和占空调整的2个控制功能的数字数据再生装置中，用相位同步循环电路(33)，只在相位调整时进行单边沿的相位比较，该相位同步循环电路(33)具有边沿切换装置(4)，它控制上述相位比较器(1)，使得在进行2值化数据和位同步时钟的相位比较时，切换并输出相位比较器(1)的只是上述2值化数据的上升或者下降的单边沿的比较结果和两边沿的比较结果。
Description
技术领域
本发明涉及数字信号的相位同步循环电路和数据再生装置的控制方法，特别涉及具有可以相互独立调整比较器的限幅电平和PLL的相位的构成的控制方法。
背景技术
来自光盘等的数字数据再生用电路，一般把来自盘的信号用比较器2值化，其后，用相位同步循环电路(以下，称为PLL)生成位同步时钟。在此为了改善被称为抖动的数据信号和位同步时钟的相位偏差，具有在开始时从1个抖动检测装置等中调整比较器的限幅电平和PLL的相位的电路。但是，在这些比较器的限幅电平和PLL的相位的调整中，不可能不相互影响地独立进行调整。
图5是展示具有该构成的数据再生装置的一例。在图5所示的以往的数据再生装置，具备比较器31、接受其输出的PLL35、相位偏差检测装置34，在上述比较器31中还具备限幅电平调整电路32。此外，上述PLL35，具备相位比较器1、相位调整电路5、供给泵2、电压控制发振器(以下，还称为VCO)3。
以下，说明其动作。
上述比较器31，把来自光盘等记录介质的信号RF作为输入，将其2值化之后输出到后面的PLL35。成为比较器31的阈值的限幅电平，根据观察比较器输出数据和相位同步时钟CLK的相位差的量等，用限幅电平调整电路32将抖动量(数据信号和位同步时钟的相位偏差)调整为最小。
上述PLL35，根据从比较器31输出的2值化信号数据，生成并输出时钟CLK。在此，比较从VCO3输出的相位同步时钟CLK和来自比较器31的数据的相位，用供给泵(charge pump)2确定对VCO3的控制电压，通过反馈锁定相位。
相位调整电路5，控制供给泵2的电流量，这是应对因构成供给泵2的PMOS晶体管和NMOS晶体管的电流量的不同，PLL生成时钟的上升沿和下降沿的斜率变化，产生相位误差的办法，通过测定上述抖动量设置成最小等调整。
图6是具有上述那样的构成的以往的数据再生装置中的时序图。
构成PLL35的相位比较器1，为了通过增加相位比较的频度提高相位同步的精度，检测数据的上升和下降的两个沿，比较各个沿和CLK的单边(上升或者下降)的相位。在PLL35始终用经限幅电平调整后的比较器31的输出，进行相位调整的上述构成中，根据作为比较器31的输出的数据的由限幅电平调整的占空变化，PLL如以下那样进行锁定，即，数据的下降定时如图6所示那样变化，随之，上升的相位也偏移。因此，在每次进行限幅电平调整时，需要数据的相位调整。即，数据的相位调整不能在限幅电平的调整前进行。
此外，在占空和相位的两方都未被调整的状态下，数据和CLK的相位偏差的原因是，因为不能判断是由数据的相位引起的还是由占空引起的，所以也不可能在相位调整前只进行采用限幅电平调整的占空补正。
即，当使用了采用两边沿检测的相位比较器的情况下，不能独立地先进行限幅电调整和相位调整的某一项。因此，在以往的技术中必须组合2个调整模式的全部，确定最佳的限幅电平以及相位。
这在有X种的限幅电平调整和Y种的相位调整的分割的情况下，在数据再生装置全体中的调整模式变为X*Y种。例如，如果X、Y分别是8位的256种，则在全部中也变为65536种，调整所需要的处理时间变长。这种数据再生装置中，抖动补正控制的初始调整在每次盘起动时进行，但特别是在盘的转速变为高倍速时，包含其他功能块的装置全体的效率改善变得更加严峻。
以往的相位同步循环电路，以及数据再生装置的控制方法如以下那样构成，因为根据比较器的限幅电平的变化，PLL的锁定动作也连动变化，所以存在不能相互不影响地独立进行限幅电平和PLL的相位的调整，不能缩短数据再生装置的初始调整所需要的时间的问题。
发明内容
本发明就是为了解决上述那样的问题而提出的，其目的在于提供一种可以缩短数据再生装置的初始调整所需要的处理时间的相位同步循环电路，以及数据再生装置。
本发明的技术方案1的相位同步循环电路包含：相位比较器，比较2值化数据的上升和下降两边沿和位同步时钟的相位；供给泵，根据从上述相位比较器输出的相位比较结果，生成控制电压；电压控制发振器，根据从上述供给泵输出的控制电压，生成上述位同步时钟，其中上述相位比较器，使得在对上述2值化数据和位同步时钟进行相位比较时，切换并输出上述2值化数据的只是上升或者下降单边沿的相位比较结果和两边沿的比较结果。
此外，本发明的技术方案2的相位同步循环电路，在技术方案1所述的相位同步循环电路中设置成，上述相位比较器具有：对上述2值化数据的下降沿和位同步时钟的相位进行比较的第1相位比较器，对上述2值化数据的上升沿和位同步时钟的相位进行比较的第2相位比较器，边沿切换装置，切换并输出由上述2个相位比较器的“或”得到的上述2值化数据的两边沿的相位比较结果、上述2个相位比较器的其中1个的相位比较结果。
此外，本发明的技术方案3所述的相位同步循环电路，在技术方案1所述的相位同步循环电路中设置成，上述相位比较器具有：检测上述2值化数据的下降沿的第1相位比较器，检测上述2值化数据的上升沿的第2相位比较器，边沿切换装置，切换并输出由上述2个相位比较器的“或”得到的上述2值化数据的两边沿的相位比较结果、用复位信号固定上述2个相位比较器中的一个相位比较器的输出而得到的仅仅是单边沿的相位比较结果。
此外，本发明的技术方案4的数据再生装置，包含：比较器，把来自盘的再生信号2值化，生成数据信号；限幅调整电路，调整上述比较器的限幅电平，进行上述数据信号的占空的补正；相位同步循环电路，包括以下部分：相位比较器，具备切换并输出在进行2值化数据和位同步时钟的相位比较时的、上述2值化数据的只是上升或者下降单边沿的相位比较结果和两边沿的相位比较结果的边沿切换装置；供给泵，根据从该相位比较器输出的相位比较结果生成控制电压；电压控制发振器，根据从该供给泵输出的控制电压生成上述位同步时钟；相位调整电路，控制构成上述相位同步循环电路的供给泵进行相位补正；相位偏差检测装置，控制上述占空补正和相位补正。
此外，本发明的技术方案5的数据再生装置，在技术方案4所述的数据再生装置中，在把相位调整值设置为X个，把限幅电平调整值设置成Y个时，在从X种的相位调整值中选择相位偏差最小时的值后，用该相位调整值，从Y种的限幅电平值中选择占空最佳时的值。
附图说明
图1是展示本发明的相位同步循环电路(PLL)的概念性构成的方框图。
图2是把上述相位同步循环电路(PLL)的具体构成作为实施方案1展示的方框图。
图3是把上述相位同步循环电路(PLL)的具体构成作为实施方案2展示的方框图。
图4是展示本发明的实施方案3的数据再生装置的构成的方框图。
图5是展示以往的数据再生装置的构成的方框图。
图6是展示以往的数据再生装置中的时间图的图。
具体实施方式
以下，参照附图说明本发明的实施方案1的相位同步循环电路以及数据再生装置的控制方法。
(实施方案1)
图1是展示本发明的实施方案1的相位同步电路的方框图。在图1中，33是相位同步循环电路，具备相位比较器1、供给泵2、电压控制发振器(VCO)3。此外，相位比较器1具备边沿切换装置4。进而，在该图中省略了输出输入2值化信号(数据)的比较器。
具备上述边沿切换装置的相位比较器1对以下信号进行相位比较：输入2值化信号数据的上升沿和由VCO3生成的位同步时钟CLK、或输入2值化信号数据的下降沿和位同步时钟CLK、或输入2值化信号数据的两个边沿和位同步时钟CLK，切换并输出该相位比较结果，供给泵2根据该结果向VCO3输出控制电压。
图2是上述边沿切换装置4以及相位比较器1的一实施例。在图2中，33a展示由相位比较器A(11)、相位比较器B(12)构成上述相位比较器1，由OR电路13、开关14构成上述边沿切换装置4的相位同步循环电路。
有关2个相位比较器的相位比较器A(11)和相位比较器B(12)，一方(例如，相位比较器B)进行数据的上升沿和位同步时钟CLK的相位比较，另一方(例如，相位比较器A)相位比较器进行数据的下降沿和相位同步时钟CLK的相位比较。可以这样构成，通过用后面的OR电路13把这2个相位比较结果取“或”，可以实现采用数据两边沿的相位比较，此外，由于具备开关14，因而可以不通过OR电路13只选择某一方的相位比较器，即单边的相位比较器结果。
如果采用本实施方案1，因为，作为比较输入2值化信号(数据)的输出和位同步时钟CLK的相位比较器1，设置进行上述输入2值化信号(数据)的下降沿和位同步时钟CLK的相位比较的这1类型，和进行输入2值化信号(数据)的上升沿和位同步时钟CLK的相位比较的这一类型的2个相位比较器11、12，进而设置取各个比较器的输出的“或”的OR电路13、切换输出该OR电路13的输出和上述相位比较器11、12的某一方的输出(在此，是相位比较器12)的开关14，所以，例如在进行PLL相位调整时，使开关14动作，把相位比较器1中的边检测设置成只选择边沿的上升沿，此外，在进行限幅电平的调整时用OR电路13的输出，由相位比较器11、12进行两边沿的相位比较，由此，可以独立地调整PLL相位调整和比较器的占空。
进而，在本实施方案1中，设置成把相位比较器B(12)的输出连接到开关14上，但也可以把相位比较器A(11)的输出连接到开关14上，把相位比较器1中的边检测设置成只选择边沿的下降沿，起到同样的效果。
(实施方案2)
以下说明本发明的实施方案2的相位同步循环电路。图3是展示本实施方案2的相位同步循环电路的构成的方框图。在图3中，和图2相同的符号表示相同或者相当的部分，相位比较器具备相位比较器A(21)和相位比较器B(22)2个，它们用OR电路23合成连接。
对于上述2个相位比较器A(21)和B(22)，其一方(例如，相位比较器B)，进行输入2值化信号(数据)的上升沿和位同步时钟CLK的相位比较，另一方相位比较器(例如，相位比较器A)进行数据的下降沿和位同步时钟CLK的相位比较。
此外，上述2个相位比较器A、B，和上述实施方案1一样通过用OR电路23取“或”，实现采用数据的两边的相位比较，而在此，在2个相位比较器的一个(在此是相位比较器A)上设置复位功能，用复位输入R把输出固定在低输出，由此只有另一方的相位比较器(在此是相位比较器B)的输出变为有效。其结果，可以只选择单边的相位比较器。
如果采用本实施方案2，因为，作为比较输入2值化信号(数据)的输出和位同步时钟CLK的相位比较器1，设置进行上述输入2值化信号(数据)的下降沿和位同步时钟CLK的相位比较的这一类型，和进行上述输入2值化信号(数据)的上升沿和位同步时钟CLK的相位比较的这一类型的2个相位比较器11、12，进而设置取各个比较器的输出的“或”的OR电路23，由于设置成通过输入被设置在上述相位比较器21上的复位输入R，把相位比较器21固定在低输出上的构成，因而可以从OR电路23分别得到采用2个相位比较器的输出，和一个的相位比较器(相位比较器22)的输出，所以，例如在进行PLL相位调整时，输入复位输入R，从OR23中只输出相位比较器1中的边沿检测的边沿的上升，此外，在进行限幅电平的调整时，用作为2个相位比较器21、22的输出的“或”的OR电路13的输出，由相位比较器11、12进行两边沿的相位比较，由此，可以独立地调整PLL相位调整和比较器的占空。
进而，在本实施方案2中，设置成把相位比较器A(21)的输出，用复位输入R固定在低输出，但也可以是把相位比较器B(22)的输出，用复位输入R固定在低输出，设置成只选择在相位比较器1中的边沿检测的边沿的下降，可以起到同样的效果。
(实施方案3)
以下说明本发明的实施方案3中的数据再生装置。图4是展示本实施方案3的数据再生装置的方框图。在图4中，和图1相同的符号表示相同或者相当的部分，数据再生装置，具备比较器31和限幅电平调整电路32和PLL33。此外，该PLL33，具备相位调整电路5，这些限幅电平和相位的调整，由相位差检测装置34控制。
上述比较器31，输入来自光盘等的记录介质的信号，把它2值化后作为数据输出到PLL33。在此成为比较器31的阈值的限幅电平，根据观察数据和CLK的相位差的量等，调整抖动量为最小。
此外，在上述PLL33中，因为由于在供给泵2中的PMOS和NMOS的电流量不同，产生时钟相位误差，所以具有可以调整该供给泵2的电流量的相位补正装置5。
在此，如在以往例的课题中所示那样，在每次进行限幅电平调整时，控制用边沿切换装置4只在PLL33的相位调整时，在数据的单边进行相位比较，使得不需要数据的相位调整。
例如，当是生成如图6的时间图所示那样的数据和CLK的数据再生装置的情况下，使用具有在实施方案1或者2中所示那样的构成的边沿切换装置4，只在PLL的相位调整时使相位比较器1在数据的，例如上升沿动作。而后，在相位调整后用边沿切换装置4，切换到数据的两边的相位比较，进行限幅电平的调整。于是，可以独立地顺序补正相位和占空，可以随之顺序确定上升沿和下降沿。
如果设置成限幅调整不影响相位调整的构成，则例如即使在有256种的限幅电平调整值，和256种的相位调整值的情况下，在数据再生装置全体的调整中，仅用256+256种的测定次数就可以完成处理。这在和如果不用全部的调整模式的组合进行抖动测定，就不能检测最适宜的2个调整值的以往例子的情况下的65536种相比，可以以百分之一以下的处理时间进行。
如果采用这样的本实施方案3，因为，把相位比较器1设置成进行输入2值化信号(数据)的下降沿、上升沿，或者两方和相位同步时钟CLK的相位比较，用边比较装置4，使相位比较器1只在数据的，例如上升沿，或者下降沿动作，进行PLL的相位调整，在相位调整后用边转换装置4，转换为数据的两边沿的相位比较，用限幅电平调整电路32调整比较器31的限幅电平，所以，可以分别各自独立地进行比较器31的限幅电平调整和PLL33的相位调整，其结果，可以缩短数据再生装置的初始调整所需要的处理时间。
如上所述，如果采用本发明的技术方案1的相位同步循环电路，因为包含：相位比较器，它比较2值化数据的上升和下降两边沿和相位同步时钟的相位；供给泵，根据上述相位比较器的输出生成控制电压；电压控制发振器，根据上述供给泵输出生成上述位同步时钟；边沿切换装置，控制上述相位比较器，使得在上述相位比较器的，所述上述2值化数据和位同步时钟的相位比较时，切换并输出只是上述2值化数据的上升或者下降的单边沿的比较结果和两边沿的比较结果。所以，通过把这种相位同步循环电路组装入数据再生装置，由于切换相位比较器的比较边沿，因而具有可以不影响与位同步时钟的相位偏差地调整数据信号的占空的效果，还具有可以不依赖占空只调整相位的偏差的效果。
此外，如果采用本发明的技术方案2的相位同步循环电路，则在技术方案1所述的相位同步循环电路中，因为，上述相位比较器具有检测上述2值化数据下降沿的第1相位比较器，和检测上述2值化数据的上升沿的第2相位比较器，上述边沿切换装置，用上述2个相位比较器的“或”进行上述2值化数据的两边沿的相位比较，此外通过切换并取出上述2个相位比较器某一方的输出，只进行单边沿的相位比较。所以，通过把这样的相位同步循环电路组装入数据再生装置，切换相位比较器的比较边沿，具有可以不影响与位同步时钟的相位偏差地调整数据信号的占空的效果，还具有可以以简单的构成，用不需要进行大的电路修改的方法，得到不依赖于占空只调整相位的偏差的效果。
此外，如果采用本发明的技术方案3所述的相位同步循环电路，则在技术方案1所述的相位同步循环电路中，因为，上述相位比较器具有检测上述2值化数据下降沿的第1相位比较器，和检测上述2值化数据的上升沿的第2相位比较器，上述边沿切换装置，用上述2个相位比较器的“或”进行上述2值化数据的两边沿的相位比较，此外用复位信号固定上述2个相位比较器中某一个相位比较器的输出，只进行单边沿的相位比较。所以，通过把这样的相位同步循环电路组装入数据再生装置，并通过切换相位比较器的比较边沿，具有可以不影响与位同步时钟的相位偏差地调整数据信号的占空的效果，还具有可以以简单的构成，用不需要进行大的电路修改的方法，得到不依赖于占空只调整相位的偏差的效果。
此外，如果采用本发明的技术方案4的数据再生装置，因为，包含：比较器，把来自盘的再生信号2值化，生成数据信号；限幅电平调整电路，调整上述比较器的限幅电平，进行上述数据信号的占空的补正；相位同步循环电路，包括：比较2值化数据的上升和下降两边沿和位同步时钟的相位的相位比较器、根据该相位比较器的输出生成控制电压的供给泵、根据该供给泵的输出生成上述位同步时钟的电压发振器、控制上述相位比较器，使得在进行上述2值化数据和位同步时钟的相位比较时，切换输出在上述相位比较器的只是上述2值化数据的上升或者下降单边沿的比较结果和两边沿的比较结果的边沿切换装置组成的相位同步循环电路；相位调整电路，控制构成上述相位同步循环电路的供给泵进行相位补正。所以，可以得到不影响位同步时钟的相位偏差地调整数据信号的占空的效果，还可以得到可以不依赖于占空只调整相位的偏差的效果。
此外，本发明的技术方案5的数据再生装置，在技术方案4所述的数据再生装置中，因为，设置成在把相位调整值设置为X个，把限幅电平调整值设置成Y个时，在从X种的相位调整值中选择相位偏差最小时的值后，用该相位调整值，从Y种的限幅电平值中选择占空最好时的值。所以，通过只在数据再生装置的相位调整时进行单边的相位比较，具有可以缩短控制所需要的处理时间的效果。
Claims (5)
1、一种相位同步循环电路，其特征在于包含：
相位比较器，比较2值化数据的上升和下降两边沿和位同步时钟的相位；
供给泵，根据从上述相位比较器输出的相位比较结果，生成控制电压；
电压控制发振器，根据从上述供给泵输出的控制电压，生成上述位同步时钟，其中
上述相位比较器，使得在对上述2值化数据和位同步时钟进行相位比较时，切换并输出上述2值化数据的只是上升或者下降单边沿的相位比较结果和两边沿的比较结果。
2、权利要求1所述的相位同步循环电路，其特征在于：
上述相位比较器具有：
对上述2值化数据的下降沿和位同步时钟的相位进行比较的第1相位比较器，
对上述2值化数据的上升沿和位同步时钟的相位进行比较的第2相位比较器，
边沿切换装置，切换并输出由上述2个相位比较器的“或”得到的上述2值化数据的两边沿的相位比较结果、上述2个相位比较器的其中1个的相位比较结果。
3、权利要求1所述的相位同步循环电路，其特征在于：
上述相位比较器具有：
检测上述2值化数据的下降沿的第1相位比较器，
检测上述2值化数据的上升沿的第2相位比较器，
边沿切换装置，切换并输出由上述2个相位比较器的“或”得到的上述2值化数据的两边沿的相位比较结果、用复位信号固定上述2个相位比较器中的一个相位比较器的输出而得到的仅仅是单边沿的相位比较结果。
4、一种数据再生装置，其特征在于包含：
比较器，把来自盘的再生信号2值化，生成数据信号；
限幅调整电路，调整上述比较器的限幅电平，进行上述数据信号的占空的补正；
相位同步循环电路，包括以下部分：相位比较器，具备切换并输出在进行2值化数据和位同步时钟的相位比较时的、上述2值化数据的只是上升或者下降单边沿的相位比较结果和两边沿的相位比较结果的边沿切换装置；供给泵，根据从该相位比较器输出的相位比较结果生成控制电压；电压控制发振器，根据从该供给泵输出的控制电压生成上述位同步时钟；
相位调整电路，控制构成上述相位同步循环电路的供给泵进行相位补正；
相位偏差检测装置，控制上述占空补正和相位补正。
5、权利要求4所述的数据再生装置，其特征在于：
在把相位调整值设置为X个，把限幅电平调整值设置成Y个时，在从X种的相位调整值中选择相位偏差最小时的值后，用该相位调整值，从Y种的限幅电平值中选择占空最佳时的值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP218990/2001 | 2001-07-19 | ||
| JP2001218990A JP3502618B2 (ja) | 2001-07-19 | 2001-07-19 | 位相同期ループ回路、及びデータ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1399409A CN1399409A (zh) | 2003-02-26 |
| CN1201490C true CN1201490C (zh) | 2005-05-11 |
Family
ID=19053072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021262543A Expired - Lifetime CN1201490C (zh) | 2001-07-19 | 2002-07-17 | 相位同步循环电路以及数据再生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (5) | US6828865B2 (zh) |
| JP (1) | JP3502618B2 (zh) |
| CN (1) | CN1201490C (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947498B2 (en) * | 2001-04-13 | 2005-09-20 | Sarnoff Corporation | Method and apparatus for performing joint timing recovery of multiple received signals |
| US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| JP3502618B2 (ja) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | 位相同期ループ回路、及びデータ再生装置 |
| US7120102B2 (en) * | 2002-10-24 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Jitter detection apparatus and jitter detection method |
| US7149914B1 (en) * | 2003-09-26 | 2006-12-12 | Altera Corporation | Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths |
| CN1671050B (zh) * | 2004-09-30 | 2010-04-14 | 东南大学 | 压控振荡器用稳幅电路 |
| DE102005005326A1 (de) | 2005-02-04 | 2006-08-10 | Infineon Technologies Ag | Synchronisations- und Datenrückgewinnungseinrichtung |
| TWI313970B (en) * | 2006-03-30 | 2009-08-21 | Realtek Semiconductor Corp | Method and apparatus for generating output signal |
| DE102006024470B4 (de) * | 2006-05-24 | 2015-07-09 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| US8736323B2 (en) * | 2007-01-11 | 2014-05-27 | International Business Machines Corporation | Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops |
| JP4942195B2 (ja) * | 2007-02-27 | 2012-05-30 | キヤノン株式会社 | データ通信装置、データ通信システム及びデータ通信方法 |
| TWI463865B (zh) * | 2007-11-23 | 2014-12-01 | Mstar Semiconductor Inc | 多切割之水平同步訊號之產生裝置及方法 |
| TWI362834B (en) * | 2008-05-26 | 2012-04-21 | Novatek Microelectronics Corp | Differential transmitter and auto-adjustment method of data strobe thereof |
| JP5633132B2 (ja) * | 2009-09-30 | 2014-12-03 | 日本電気株式会社 | データ伝送システム及び方法、データ送信装置及び受信装置 |
| JP2013110569A (ja) * | 2011-11-21 | 2013-06-06 | Sony Corp | 画像処理装置、位置情報付加方法およびプログラム |
| CN103152036B (zh) * | 2011-12-07 | 2016-02-10 | 珠海扬智电子科技有限公司 | 鉴相滤波器、数字锁相环电路和时钟发生方法 |
| CN102930835B (zh) * | 2012-11-16 | 2015-02-04 | 深圳市华星光电技术有限公司 | 背光调光电路及背光调光方法 |
| US9584303B1 (en) | 2015-10-28 | 2017-02-28 | Futurewei Technologies, Inc. | Reference-less frequency detector with high jitter tolerance |
| US20240088904A1 (en) * | 2022-09-12 | 2024-03-14 | Microchip Technology Incorporated | Determining a locked status of a clock tracking circuit |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933950A (ja) | 1982-08-18 | 1984-02-24 | Matsushita Electric Ind Co Ltd | クロツク抽出回路 |
| US4852126A (en) | 1986-02-07 | 1989-07-25 | Matsushita Electric Industrial Co., Ltd. | Digital information reproducing apparatus |
| DE3732111A1 (de) * | 1987-09-24 | 1989-04-06 | Bosch Gmbh Robert | Verfahren zur laufzeitanpassung von video- und audiosignalen an ein referenzsignal |
| US5157277A (en) | 1990-12-28 | 1992-10-20 | Compaq Computer Corporation | Clock buffer with adjustable delay and fixed duty cycle output |
| JP2854777B2 (ja) | 1992-04-27 | 1999-02-03 | 株式会社東芝 | 位相同期ループ回路と信号抽出方法 |
| KR100188084B1 (ko) * | 1995-05-12 | 1999-06-01 | 김광호 | 비디오 신호선을 이용한 오디오 데이타의 전달 장치 및 그 방법 |
| DE69631002T2 (de) * | 1995-09-28 | 2004-09-16 | Sanyo Electric Co., Ltd., Moriguchi | Einstellbarer Frequenzteiler |
| JP3033520B2 (ja) | 1997-05-13 | 2000-04-17 | 日本電気株式会社 | クロック抽出回路 |
| EP0905909B1 (en) * | 1997-09-29 | 2005-12-07 | Texas Instruments Incorporated | Phase locked loop and method of recovering a clock signal |
| JP3176331B2 (ja) | 1997-10-15 | 2001-06-18 | 山形日本電気株式会社 | Ｐｌｌ回路 |
| JP2898957B1 (ja) * | 1998-03-12 | 1999-06-02 | 日本テキサス・インスツルメンツ株式会社 | 位相比較回路 |
| US6060953A (en) | 1998-04-08 | 2000-05-09 | Winbond Electronics Corporation | PLL response time accelerating system using a frequency detector counter |
| US6631103B1 (en) | 1998-04-09 | 2003-10-07 | Texas Instruments Incorporated | Jitter feedback slicer |
| US6285726B1 (en) * | 1998-05-18 | 2001-09-04 | National Semiconductor Corporation | 10/100 mb clock recovery architecture for switches, repeaters and multi-physical layer ports |
| US6563888B1 (en) * | 1998-10-06 | 2003-05-13 | Minolta Co., Ltd. | Data transmission/reception system and data reception device |
| DE69929016D1 (de) | 1998-10-07 | 2006-01-26 | Fujitsu Ltd | Phasenkomparatorschaltung |
| US6211741B1 (en) | 1998-10-16 | 2001-04-03 | Cypress Semiconductor Corp. | Clock and data recovery PLL based on parallel architecture |
| US6166606A (en) | 1999-02-10 | 2000-12-26 | Zilog, Inc. | Phase and frequency locked clock generator |
| US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| US6275072B1 (en) | 1999-10-07 | 2001-08-14 | Velio Communications, Inc. | Combined phase comparator and charge pump circuit |
| WO2001054283A1 (fr) * | 2000-01-17 | 2001-07-26 | Fujitsu Limited | Boucle a phase asservie |
| EP1250638B1 (en) | 2000-01-24 | 2008-07-16 | Broadcom Corporation | System and method for compensating for supply voltage induced signal delay mismatches |
| WO2002025946A1 (fr) * | 2000-09-25 | 2002-03-28 | Matsushita Electric Industrial Co., Ltd. | Systeme de transmission de signaux, emetteur de signaux et recepteur de signaux |
| JP3502618B2 (ja) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | 位相同期ループ回路、及びデータ再生装置 |
| JP2003077145A (ja) | 2001-08-31 | 2003-03-14 | Sony Corp | ディスクドライブ装置及びトラックジャンプ制御方法 |
-
2001
- 2001-07-19 JP JP2001218990A patent/JP3502618B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-17 US US10/197,021 patent/US6828865B2/en not_active Expired - Lifetime
- 2002-07-17 CN CNB021262543A patent/CN1201490C/zh not_active Expired - Lifetime
-
2004
- 2004-06-30 US US10/881,883 patent/US7034622B2/en not_active Expired - Lifetime
-
2006
- 2006-03-15 US US11/375,814 patent/US7362186B2/en not_active Expired - Lifetime
-
2007
- 2007-05-23 US US11/805,556 patent/US7501902B2/en not_active Expired - Lifetime
-
2009
- 2009-01-30 US US12/363,156 patent/US7746180B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003032106A (ja) | 2003-01-31 |
| US7034622B2 (en) | 2006-04-25 |
| US7362186B2 (en) | 2008-04-22 |
| US20030016087A1 (en) | 2003-01-23 |
| CN1399409A (zh) | 2003-02-26 |
| US20060176089A1 (en) | 2006-08-10 |
| US20070279134A1 (en) | 2007-12-06 |
| US20090140818A1 (en) | 2009-06-04 |
| US20040232998A1 (en) | 2004-11-25 |
| US7746180B2 (en) | 2010-06-29 |
| US7501902B2 (en) | 2009-03-10 |
| US6828865B2 (en) | 2004-12-07 |
| JP3502618B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1201490C (zh) | 相位同步循环电路以及数据再生装置 | |
| CN1883119A (zh) | 具有增强的信号稳定性的锁相环结构 | |
| CN1768479A (zh) | 用于抖动补偿的方法和*** | |
| CN1266873C (zh) | 同步电路 | |
| CN1815892A (zh) | 一种检测相位误差并产生控制信号的电路 | |
| EP3577847B1 (en) | Clock data recovery with non-uniform clock tracking | |
| US20100301953A1 (en) | Phase lock loop with a multiphase oscillator | |
| CN1202042A (zh) | 环路状态受控的多频带锁相环频率合成器 | |
| CN1630196A (zh) | 时钟同步器 | |
| CN1691511A (zh) | 锁相环中的直流偏移的矫正 | |
| CN1893277A (zh) | 可调整增益曲线的相位检测电路与其方法 | |
| US6377127B1 (en) | Phase locked loop circuit | |
| US10050611B2 (en) | Oscillation circuit, voltage controlled oscillator, and serial data receiver | |
| CN1788417A (zh) | 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器 | |
| CN101064511A (zh) | Pll电路及其干扰防止方法及搭载了此电路的光盘装置 | |
| CN1252932C (zh) | 半导体集成电路 | |
| CN1217486C (zh) | 相位比较电路 | |
| TW202133560A (zh) | 時脈產生器 | |
| CN1224178C (zh) | 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法 | |
| CN1794618A (zh) | 数字时钟滤波器 | |
| CN1172443C (zh) | 输出相对输入时钟具有固定相位差的时钟的pll电路 | |
| CN86101017A (zh) | 振荡电路 | |
| KR100325192B1 (ko) | 다수 결정 회로를 사용하는 오버 샘플링형 클록 복구 회로 | |
| CN1156085C (zh) | 数字处理锁相环的相位补偿电路 | |
| CN1745518A (zh) | 包括可变延迟和离散延迟的锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200601 Address after: Kyoto, Japan Patentee after: Panasonic semiconductor solutions Co.,Ltd. Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050511 |