CN1200432C - 电荷泵电路 - Google Patents

Abstract

电荷泵电路包括第一泵部分。该第一泵部分包括具有第一控制端的第一转换元件、具有第二控制端的第二转换元件和分别耦合到第一转换元件和第二转换元件上的一个节点。所述电荷泵电路响应第一驱动电压信号和第二驱动电压信号通过第一转换元件和第二转换元件的互补作用将输入电压转换成输出电压，并经过输出端输出电压。所述节点和所述输出端都与第一控制端和第二控制端电隔离。

Description

电荷泵电路

技术领域

本发明涉及一种电荷泵电路，特别涉及一种在半导体集成电路(IC)中用于根据外加电源产生提升或降低电源电平的电荷泵。

背景技术

DRAM(动态随机存取存储器)和闪速存储器由于它们结构的原因需要提升或降低电源电平或需要提高它们的工作速度。如果能够利用***到所述芯片中的内部电源电路产生提升或降低的电平，将其作为结果加到芯片值上。

在一个芯片上产生提升或降低电源电平的一般方法使用一个电荷泵电路。IC上的电荷泵通常包括作为一个整流元件的晶体管。

例如，在公开号为No.6-14529的日本未授权专利中建议了一种电荷泵。后面，这个公知技术将结合附图予以描述。

图18的电路示出了在前述文献中描述的电荷泵。图19示出了图18所示电荷泵电路的工作波形。如图18所示，所述电荷泵电路包括整流晶体管Q1和Q2，予充电晶体管Q3和Q4以及电容器C1和C2。

响应信号φ1(具有第一驱动电位)和φ2(具有第二驱动电位)，通过整流晶体管Q1和予充电晶体管Q3和整流晶体管Q2和予充电晶体管Q4的互补作用，输入电压Vdd被转换成输出电压Vpp。

特别是，当信号φ1为高时，电容器C1使节点N1(耦合到晶体管Q1的栅极)的电位增加。当信号φ1处于H(高)电平(即：在这个例子中的Vdd电平)时，在节点N1处出现的电荷被保持在2Vdd，和晶体管Q1的栅极电位被显著地提高。然后，节点N1处的电荷被传输给输出节点Npp。

但是，就予充电晶体管Q3来讲，例如，在节点N2处出现的电荷被输出给输出节点Npp和因此在整个时间内被减少。特别是在输入电压Vdd很低的情况下，予充电晶体管Q3的栅极电位没有被足够的增加，从而使予充电晶体管Q3不能够以Vdd足够地对节点N1予充电。因此，节点N1的电位不能够响应电容器C1的驱动增加到2Vdd。结果是电荷泵电路输出小于理想电荷的电荷(Vpp)，因而导致电压转换处理的很大损失。

即使是电荷泵电路工作于理想方式下，晶体管Q1-Q4的电位幅值也最好是等于或低于Vdd(由于栅极电位位于Vdd和2Vdd之间)。因此，在输入电压Vdd低于1V的地电压状态下，晶体管Q1-Q4中每一个晶体管的通-断电流差变得很小。结果是存储在电容器C1和C2中的电荷不能够迅速传输给输出节点Npp。

再有，定时控制电路TMG和用于驱动电荷泵的驱动电路IV1和IV2在低于1V的输入电压Vdd的低电压状态下不能迅速驱动电荷泵电路(该电路构成一个基本负载)。这导致所述电荷泵不能输出足够的电流。

发明内容

根据本发明的电荷泵电路包括第一泵部分，所述第一泵部分包括：

包括第一整流晶体管和第二整流晶体管的第一转换元件；

包括第一予充电晶体管和第二予充电晶体管的第二转换元件；

通过第一电容器耦合到第一转换元件的第一节点；和

通过第二电容器耦合到第二转换元件的第二节点；

其中，所述电荷泵电路分别响应第一驱动电压信号和第二驱动电压信号通过第一转换元件和第二转换元件的互补作用将输入电压转换成输出电压，并经过输出端输出输出电压，

所述第一整流晶体管和第二整流晶体管分别具有第一整流控制端和第二整流控制端；

所述第一予充电晶体管和第二予充电晶体管分别具有第一予充电控制端和第二予充电控制端；

所述第一节点、第二节点和所述输出端都不与第一和第二整流控制端以及第一和第二予充电控制端电隔离电连接；其特征在于；

所述第一和第二整流控制端以及第一和第二予充电控制端每一个都接收幅值大于输入电压幅值的一个电压。

在本发明的一个实施例中，当电荷泵电路处于第一状态时，第一整流晶体管将存储在第一电容器中的电荷提供给输出端且第二予充电晶体管将输入电压提供给第二电容器；

当电荷泵电路处于第二状态时，第二整流晶体管将存储在第二电容器中的电荷提供给输出端且第一予充电晶体管将输入电压提供给第一电容器。

在本发明的在一个实施例中，所述电荷泵电路还包括用于驱动所述第一和第二整流控制端以及第一和第二予充电控制端的第二泵部分；

所述第二泵部分包括第一子晶体管、第二子晶体管、第一子电容器和第二子电容器；

所述第一子晶体管和第二子晶体管分别具有第一子控制端和第二子控制端；

第一组控制端包括第一整流控制端、第二予充电控制端和第二子控制端，用于经过第一子电容器接收第一驱动电压信号；以及

第二组控制端包括第二整流控制端、第一予充电控制端和第一子控制端，用于经过第二子电容器接收第二驱动电压信号。

在本发明的再一个实施例中，所述第二泵部分还包括用于产生保证第一转换元件和第二转换元件基本处于截止状态的第一电压的装置；

所述第一组控制端在第一状态下接收第二电压并在第二状态下接收第一电压，所述第二电压高于所述的输入电压；和

所述第二组控制端在第一状态下接收第一电压和在第二状态下接收第二电压；

所述由第二泵部分驱动的第一和第二整流控制端以及第一和第二予充电控制端在低于所述第二状态下的电压的一个电压下放电。

因此，这里所描述的本发明具有如下优点：(1)提供在电压转换处理期间引起很小损失的电荷泵电路；和(2)能够提供在1V或更低输入电压的低电压状态下迅速提供电源电平提升和降低的电荷泵电路。

在阅读和理解了下面结合附图的详细描述以后，本专业技术领域内的普通技术人员将能够更清楚地了解本发明的上述和其它优点。

附图说明

图1示出了根据本发明第一个例子的电荷泵电路；

图2示出了图1所示电荷泵电路的工作波形；

图3示出了图1所示电荷泵电路的变形；

图4示出了图3所示电荷泵电路的工作波形；

图5示出了根据本发明用于产生降低电源电平的电荷泵电路；

图6示出了图5所示电荷泵电路的工作波形；

图7A示出了根据本发明第二个例子的电荷泵电路；

图7B示出了图7A所示电荷泵电路的工作波形；

图8A示出了在根据本发明的电荷泵电路中的典型的子泵部分；

图8B示出了在根据本发明的电荷泵电路中的另一个典型的子泵部分；

图8C示出了在根据本发明的电荷泵电路中的另一个典型的子泵部分；

图8D示出了在根据本发明的电荷泵电路中的另一个典型的子泵部分；

图8E示出了图8D所示子泵部分的工作波形；

图9示出了根据本发明第三个例子的电荷泵的电路；

图10示出了图9所示电荷泵电路的工作波形；

图11示出了根据本发明第四个例子的电荷泵的电路；

图12示出了图11所示电荷泵电路的工作波形；

图13示出了根据本发明第五个例子的电荷泵的电路；

图14示出了图13所示电荷泵电路的工作波形；

图15示出了根据本发明第五个例子的电荷泵电路的变形；

图16示出了图15所示电荷泵电路的工作波形；

图17A示出了根据本发明第六个例子的逻辑电路的原理；

图17B示出了根据本发明第六个例子用于产生提升电源电平的电荷泵电路；

图18示出了传统的电荷泵电路；和

图19示出了图18所示传统电荷泵电路的工作波形。

下面，结合附图描述本发明电荷泵电路的例子。在附图中，相同的标号表示相同的构成元件。

在整个说明书中，术语“电压”和术语“电位”在适当的场合可以互换使用。

(例1)

图1示出了根据本发明例1的电荷泵电路。该电荷泵电路包括主泵部分1a和子泵部分2a。

主泵部分1a包括主电容器C1a和C2a、整流晶体管Q1a和Q2a以及予充电晶体管Q3a和Q4a。子泵部分2a包括子电容器SC1a和SC2a以及晶体管SQ1a和SQ2a。

主泵部分1a和子泵部分2a中的每一个接收并被信号φ1(具有第一驱动电位)和φ2(具有第二驱动电位)驱动。信号φ1和φ2最好是具有1800(即：具有相反相位)相位差的方波信号。

子泵部分2a向主泵部分1a输出信号SN1a和SN2a(其相位分别与信号φ1和φ2的相位同步)。输出电压Vdd(正电压)被提供给节点Ndd。

图2示出了图1所示电荷泵电路的工作波形。本发明电荷泵电路的工作将结合附图1和2予以描述。

当信号φ1变高从而启动第一泵部分T1时，由于电容器C1a而使由信号φ1驱动的节点N1a的电位增加。节点N2a被晶体管SQ1a以电压Vdd予充电，当信号φ1变高从而使子电容器SC1a被驱动时，节点N2a的电位从Vdd增加到基本等于2Vdd。

应当说明，与传统的电荷泵电路不同，予充电晶体管Q4a的栅极G4a在第一泵周期期间(即：当予充电晶体管Q4a处于导通状态时)没有被耦合到节点N1a。结果是电压2Vdd(或高于输入电压Vdd的第一电压)在基本上没有被减少的情况下被施加到予充电晶体管Q4a。因此，节点N2能够被充分地予充电。

电位2Vdd还在整个第一泵周期内被施加到整流晶体管Q1a的栅极G1a。结果是在节点N1a处出现的电荷没有任何损失地输出给节点Npp。

当信号φ1变低时，第一泵周期结束。一旦信号φ1变低，电压Vdd(或基本上等于输入电压Vdd的第二电压)被分别施加给晶体管Q1a和Q4a的栅极G1a和G2a，从而使晶体管Q1a和Q4a处于截止状态。

为了避免电荷逆向流动，必须保证在第二信号φ2变高从而启动第二泵周期T2之前使晶体管Q1a和Q4a处于完全截止状态。特别是，尽管会导致电位提高效率(被规定为输出电荷量和输入电荷量值比)的减少，但是在截止/导通裕度是零或小于零(在晶体管Q1a和Q4a的导通周期与晶体管Q2a和Q3a的导通周期重叠的情况下)之前预定周期MG(规定截止/导通裕度)必须消逝。

一旦信号φ2变高，电容器C2a和SC2a被驱动，和节点N2a和SN1a的电位提高，从而使晶体管Q2a和Q3a处于导通状态。在节点N2a处出现的电荷经过整流晶体管Q2a输出给输出节点Npp。

节点N1a被以Vdd电平经过予充电晶体管Q3a予充电。当信号φ2低时，第二泵周期结束。在通/断裕度周期MG之后，信号φ1再次变高，并再次启动第一泵周期T1。

在图18所示的传统电荷泵电路中，予充电晶体管Q3和Q4的栅极G3和G4经过节点N2和N1耦合到输出节点Vpp上，这使得节点N2和N1的电位从2Vdd附近朝着Vpp减少。结果是在输入电压Vdd很低的情况下，予充电晶体管Q3和Q4不能向节点N1和N2充分充电。这导致高度效率被降低。

另一方面，在当前的例子中，子泵部分2a控制整流晶体管Q1a和Q2a的栅极G1a和G2a以及予充电晶体管Q3a和Q4a的栅极G3a和G4a。

在当前的例子中，整流晶体管Q1a、Q2a、Q3a和Q4a的各自栅极G1a、G2a、G3a和G4a与节点N2a和N1a以及输出节点Npp绝缘。结果是栅极G1a、G2a、G3a和G4a的电位在整个时间内没有被相继减少，因此，能够在具有低输入电压Vdd的低电压工作中高效提供被提升的电源电平。

子泵部分2a必须具有比主泵部分1a驱动功率小的驱动功率。例如，子电容器SC1a和SC2a的电容值最好分别是主电容器C1a和C2a电容值的约1/10。

图2所示的波形示出了一种平衡状态，在这种状态下，电荷泵电路的输出电流(Npp)与输出节点Npp输出的负载电流相平衡。在电路初始化期间或当负载增加时，输出节点Npp的电位变得低于平衡状态下的电位。结果是与节点N1a和N2a相关的波形将朝较低的电位移动。

图3示出了图1所示电荷泵电路的变形。该电荷泵电路包括主泵部分1b和子泵部分2b。为简化起见，图3所示的电荷泵电路仅仅示出了图1所示电荷泵电路整个结构的一侧。

在图1所示的电荷泵电路中，主泵部分1a包括二个电容器C1a和C2a，这两个电容器以互补方式驱动。

另一方面，在图3所示的电荷泵电路中，主泵部分1b包括和驱动一个主电容器C1b。主泵部分1b还包括整流晶体管Q1b和予充电晶体管Q3b，节点N1b位于整流晶体管Q1b和予充电晶体管Q3b之间。

图4示出了图3所示电荷泵电路的工作波形。如图4所示，图3所示的电荷泵电路利用在两个相邻泵周期T1之间的予充电周期工作。结果是输出节点Npp的电位比图1所示电荷泵电路输出节点Npp的电位变化更大。

图5示出了根据本发明用于产生被降低电源电平的电荷泵电路，其中主泵部分1c包括主电容器C1c和C2c、整流晶体管Q1c和Q2c以及予充电晶体管Q3c和Q4c，节点类似地为N1c和N2c。子泵部分2c包括子电容器SC1c和SC2c以及晶体管SQ1c和SQ2c，向主泵部分1c输出信号SN1c和SN2c。图6示出了图5所示电荷泵电路的工作波形。

图5所示电荷泵电路不同于图1所示电荷泵电路之处在于；(1)整流晶体管Q1c和Q2c以及予充电晶体管Q3c和Q4c使用了PMOS晶体管，而不是NMOS晶体管；和(2)所提供的输入电压是与Vdd相反的Vss。

虽然已经示出了Vss基本等于0伏的情况，但是，Vss并不局限于是0伏。

虽然已经示出了Vss基本等于0伏的情况，但是，Vss并不局限于0伏，并且可以是预定的任一适当值。

当前例示出了Vss基本等于地电位(即：GND)的情况。另外，Vss可以是除地电位以外的任一适当值。

晶体管Q1c、Q4c和SQ2c中的每一个当信号φ1变低时接收电压-Vdd(或低于地电位Vss的第一电压)，而当信号φ1变高时接收的电压Vss(或基本等于输入电压Vss的第二电压)。

如图5和图6所述，在下述例的任一个当中，通过交换晶体管(NMOS或PMOS)的极性和电源的极性可以实现用于产生降低电源电平的电荷泵电路，而不是用于产生提升电源电平的电荷泵电路。

(例2)

图7示出了根据本发明例2的电荷泵电路。

在图1所示例1的电荷泵电路中，由子泵部分产生的电压幅值(在Vdd和2Vdd之间)是Vdd，因此，在整流晶体管Q1a和Q2a的栅极G1a和G2a处的电压幅值和在予充电晶体管Q3a和Q4a栅极G3a和G4a处的电压幅值都不超过Vdd。结果是在所提供的输入电压Vdd小于1伏比较多(例如是0.5伏)的情况下，电荷不能迅速传输给输出节点Npp。

在当前例中，如图7A所示，由子泵部分2d产生在Vss(或基本等于保证整流晶体管Q1d和Q2d以及予充电晶体管Q3d和Q4d处完全截止状态的第一电压)和2Vdd(或高于输入电压Vdd的第二电压)之间的电压。

整流晶体管Q1d和Q2d、予充电晶体管Q3d和Q4d以及子晶体管SQ1d和SQ2d接收具有从幅值Vss到2Vdd的电压，该电压大于输入电压Vdd。电压Vss(或第一电压)特别接近为保证整流晶体管Q1d和Q2d、予充电晶体管Q3d和Q4d以及子晶体管SQ1d和SQ2d处于截止状态所需要的预定电压。这里的例子示出了电压Vss基本等于0伏的情况。

当前例示出了Vss(或第一电压)基本等于地电位(例如：GND)的情况。另外，Vss也可以是除地电位以外的其它任何预定值。

结果是整流晶体管Q1d和Q2d，预充电晶体管Q3d和Q4d及子晶体管SQ1d和SQ2d的栅极电位的幅值被提高到2Vdd。

整流晶体管Q1d和Q2d，预充电晶体管Q3d和Q4d的源极电位至少等于或大于Vdd。因此，当Vss提供给它们各自的删极时，NMOS晶体管Q1d，Q2d，Q3d，和Q4d的栅极处于反偏压状态。这进一步保证了晶体管Q1d，Q2d，Q3d，和Q4d处于完全截止状态。

晶体管的漏电流(或亚阈值电流)可以拥下述等式表示：

        I leak＝r(W/L)·10^-(VT/S)

其中，相应字符字母规定如下：

r：系数；

W：晶体管栅极宽度；

L：栅极长度；

S：斜率因数(即：在亚阈值范围中，驱动电流I相对于Vgs的斜率)；和

Vt：阈值。

由于斜率因数S的值处于70到100mV的范围之中(注意，在PMOS晶体管的情况下取负值)，所以，当阈值Vt减少0.1伏时，漏电流将增加一阶幅值。

驱动电流Ids可由下式表示：

               Ids＝β(Vgs-Vt)α

驱动电流Ids对应于所谓的饱和电压，它不属于亚阈值范围。

特别是，晶体管在截止期间的漏电流是由值(Vgs-Vt)确定的。如果在子泵部分2d中可以产生Bss电位电平，那么，截止期间的Vgs的值等于-Vdd。这允许晶体管Q1d、Q2d、Q3d和Q4d的阈值被设置成低于Vdd的值，然后，这个值被用于图1所示的结构中(其中，Vgs＝0V)。

这样，根据当前例，整流晶体管Q1d和Q2d以及予充电晶体管Q3d和Q4d的阈值电压可以被规定为非常小的值。但是，当晶体管处于导通状态时，(Vgs-Vt)变得大于图1所示结构的值。结果是实现了电荷的迅速传输。

图7A所示的子泵部分2d接收信号φ1和φ2并输出子泵输出信号SN1d和SN2d，以便控制主泵部分1d的整流晶体管Q1d和Q2d以及予充电晶体管Q3d和Q4d的栅极。子泵部分2d包括：予充电晶体管SQ1d和SQ2d；分别用于在节点N1d和N4d之间实现绝缘和在节点N2d和N3d之间实现绝缘的晶体管SQ4d和SQ3d；和用于将信号SN1d和SN2d的电压放电到Vss的晶体管SQ5d和SQ6d。除晶体管Q1d、Q2d、Q3d和Q4d具有较低的阈值以外，主泵部分1d具有与图1所示例1主泵1a相同的结构。

图7B示出了图7A所示电荷泵电路的工作波形。当信号φ2变低之后信号φ1变高时，以Vdd予充电的节点N3d的电压增加到2Vdd，同时，晶体管SQ3d的栅极电位是Vdd。结果，节点N3d处的电荷经过晶体管SQ3d传输给节点N6d。因此，节点N6d的电位增加。

一旦节点N6d的电位增加，晶体管SQ6d导通，从而使节点N5d的电位等于Vss。由于节点N5d的电位等于Vss，晶体管SQ5d截止，从而使节点N6d的电位增加到基本等于2Vdd的值。

在节点N6d的电位被增加的时刻和晶体管SQ5d被截止的时刻之间有一个时滞。因此，似乎节点N6d的电位不必增加到2Vdd。

但是，在晶体管SQ5d的阈值电压足够高的场合，由晶体管SQ5d引起的节点N6d处的高度损失并不重要。其理由在于：由于信号φ2的电压已经被减少，所以，节点N5d的电位几乎总是Vdd，借此导致低压(例如Vdd＝0.5V)工作。

即使是在电压Vdd高于0.5V的情况下，如果晶体管SQ5d相对在节点N3d出现的电荷量是“小尺寸”的和经过晶体管SQ5d只有很小的电荷量损失，那么，节点N6d处的高度损失仍然很小。子泵部分2d只需要具有足够控制主泵部分1d的晶体管Q1d、Q2d、Q3d和Q4d栅极的驱动功率。因此，由于在晶体管变成截止之前的时滞引起的损失对于图7A所示整个电荷泵电路的效率并不重要。

当信号φ1变低之后信号φ2变高时，节点N5d的电压增加。结果是晶体管SQ5d导通，从而使节点N6d的电位降低到vss。由于节点N4d的电位增加到2Vdd，所以，晶体管SQ3d截止，和节点N6d和N3d彼此电隔离。节点N3d的电位决不会变得小于予充电电位Vdd。

由此，根据当前例，晶体管Q3d和Q4d的栅-源电压在导通状态下变成-Vdd。结果是相应晶体管的电压幅值被增加到2Vdd，这允许使用低阈值晶体管。结果是实现了电荷的迅速传输。

根据PMOS晶体管Q3d和Q4d的源-漏电压，几乎在所有的时间周期内，节点N3d具有高于节点N6d的电位和节点N4d具有高于节点N5d的电位。因此，如果PMOS晶体管Q3d和Q4d的电位分别等于节点N3d和N4d的电位，那么，不会发生“锁定”现象。

通过如上所述在子泵部分中产生Vss和Vdd之间的一个电压，在与低输入电压Vdd相关的低电压状态下，可以有效提供被提升的电源电平。

图8A到8C示出了根据本发明的电荷泵电路中的子泵部分的电路。在图8A到8C中，信号SN1d和SN2d是子泵输出信号，例如，用于分别控制主泵部分1d(未示出)的整流晶体管Q1d和Q2d以及予充电晶体管Q3d和Q4d的栅极。在各个实施例中，子电容器分别用SC1g和SC2g(图8A)、SC1h和SC2h(图8B)、SC1i和SC2i(图8C)、SC1m和SC2m(图8D)表示。

在图8A中，晶体管SQ1g和SQ2g是予充电晶体管。晶体管SQ3g和SQ4g被用于使节点N5d和N6d的最低电压保持在Vdd。晶体管SQ5g和SQ6g被用于使节点SN1d和SN2d的电压放电到Vss。

当信号φ1变高时，节点N3g被从放电电压Vdd提高到2Vdd增加了Vdd。随后信号φ1变低，从而使节点N4g等于予充电电位Vdd。结果是晶体管SQ3g导通，使在节点N5d处出现2Vdd。晶体管SQ5g的栅极被耦合到节点N5d。

晶体管SQ5g的源极被耦合到信号φ2上，借此，在节点N6d(它被耦合到晶体管SQ5g的漏极)处的电荷被放电到Vss。因此，节点N6d的电位是Vss。

此时，节点N6d的电位Vss被耦合到晶体管SQ6g(它处于截止状态)的栅极，而信号φ2的电位Vdd被耦合到晶体管SQ6g的源极。结果是栅-源电压被反向偏置。这使得即使是在低阈值晶体管被用做晶体管SQ5g和SQ6g的情况下也能够保持所述漏电流。因此，可以在小于1V的输入电压Vdd例如0.5V的低电压情况下，迅速将输出信号SN1d和SN2d放电到Vss。

图8B和8C示出了图8A所示子泵部分的两种变形。在这两种结构中，反向偏置电压Vdd被提供给晶体管SQ5h和SQ6h或SQ5i和SQ6i(这些晶体管被用于施加Vss给节点N1d和N2d)，当晶体管SQ5h和SQ6h或SQ5i和SQ6i处于截止状态时。

因此，减少晶体管SQ5h，SQ6h，SQ5i和SQ6i的阈值是可能的。这样，例如，在输入电压Vdd小于1V的低电压条件下，可获得快速升高运行。

在图8B所示的结构中，子泵部分2h的子晶体管SC1h和SC2h经驱动器(在该说明的示例中为逆变器)由信号Φ1和Φ2所驱动。

在节点N5d和N6d增加到2Vdd之前它们的电位被减少到Vss。这在晶体管SQ3h和SQ4h截止的时刻和电容器SC1h和SC2h被驱动的时刻之间提供了截止/导通裕度。再有，晶体管SQ1h和SQ3h被避免瞬时导通和晶体管SQ2h和SQ4h被避免瞬时导通。结果是从输出节点Npp(未示出)到输出电压Vdd的漏电流基本被消除。图8C所示的结构也提供了这些优点。

类似的，在节点N3h和N4h的电位被减少到Vdd之前，节点N5d和N6d的电位被减少到Vss。因此，通过将PMOS晶体管SQ3h和SQ4h的电位阱分别耦合到节点N3h和N4h，避免所述阱电位变得低于源极电位或漏极电位。这提供了一个改进的锁定电阻。

图8D示出了根据本发明电荷泵电路中子泵部分的另一种变形。图8E示出了图8D所示子泵部分的工作波形。

前述子泵部分包括多个用于实现在予充电节点和Vss之间绝缘的PMOS晶体管。但是，由于在承受变化的阱电位和源极电位的场合使用PMOS晶体管难以导致锁定，所以，最好这个结构不包括PMOS晶体管。

在图8D所示的子泵部分2m中，利用在其间的某些时滞执行予充电功能和放电到Vss的功能，借此，可以完全在NMOS晶体管的基础上执行两种功能(即；予充电和放电到Vss的功能)。

下面，结合图8E描述子泵部分2m的操作。在信号φ1变低之前的一个点处，节点N6m和N5m分别处于高电平和低电平，和晶体管SQ8m和SQ7m分别处于导通状态和截止状态。当信号φ1变低(即：信号φ2变高)时，Vdd经过晶体管SQ8m施加给节点N5m。结果是晶体管SQ7m导通，和节点N6m的电位等于Vss。

当节点N6m的电位等于Vss时，晶体管SQ8m导通，从而使节点N5m的电位增加到不高于阈值Vt。然后，已经被延迟电路22m延迟的信号SD2m被增加，和节点N5m的电位被增加到(Vt+Vdd)。在信号SD1m被减少之后，Vss仍然被施加给节点N6m。

根据这个结构，可以在不使用PMOS晶体管的情况下在所述子泵部分中的Vss和(Vdd+Vt)之间产生一个电压。结果是可以在不引起锁定问题的情况下实现电源高度功能。

(例3)

根据例2，即使是在与低输入电压Vdd相关的低压状态下，也可以有效操作电荷泵电路本身。但是，迅速操作用于产生信号φ1和φ2的控制电路和在Vdd＝约0.5V的低压状态下的驱动电路是困难的。由于电荷泵电路的输出电流取决于泵电容器的电容值和泵的驱动频率，所以，这使得从电荷泵电路中获得大电流很困难。

图9示出了根据本发明第三例的电荷泵电路。图10示出了图9所示电荷泵电路的工作波形。为了克服上述问题，根据这个例子的电荷泵电路除例2所述结构以外还包括泵驱动器3e和4e。

泵驱动器3e包括互补晶体管31e和43e，它们的栅极相互连接且漏极相互连接。泵驱动器4e包括互补晶体管41e和42e，它们的栅极互联和漏极互联。泵驱动器3e和4e分别接收信号SN1d和SN2d，借此以驱动主电容器C1d和C2d。

根据当前例，信号φ1和φ2仅需驱动子电容器SC1d和SC2d，和不需要驱动主电容器C1d和C2d。结果是当前例在下述方面提供了一个优于例2的特点，即；用于产生信号φ1和φ2的驱动器具有更少的载荷(由于在信号φ1和φ2上减轻了负载)。

如例2所示，子泵部分2d的输出信号SN1d和SN2d基本是在Vss到Vdd的范围之内摆动。另一方面，泵驱动器3e和4e具有相同的延迟时间，而这个延迟时间对于任何半导体晶体管来讲都是不可避免的。

结果是，通过向泵驱动器3e和4e输入用于驱动电容器C1d和C2d的信号SN1d和SN2d，在时间T101和时间T102之间和在时间T103和时间T104之间分别自动得到定时裕度MG101和MG102(处于晶体管Q3d和Q4d截止的时刻和电容器C1d和C2d被驱动的时刻之间)(其中，时间T101和时间T103规定主泵部分1d的整流晶体管Q1d和Q2d和予充电晶体管Q3d和Q4d的栅极电位变得稳定时的一个时间点；和时间T102和时间T104规定节点N1d和N2d的电位变化的时间点)。

因此，当前例提供了一种电荷泵电路，该电荷泵电路能够在不需要复杂控制方案的情况下，执行比例2引起更小损失的电位提高操作。

另外，由于信号SN1d和SN2d基本是在Vss到2Vdd的范围之内摆动，所以，NMOS晶体管Q1d、Q2d、Q3d和Q4d可以具有如图9所示的较低阈值。其原因在于即使是NMOS晶体管具有较低的阈值，其栅极电位也将比源极电位高Vdd，借此，导致反向偏压状态，从而有效地减少了漏电流。

虽然当前例的结构包括主泵部分1d、泵驱动器3e和4e以及子泵部分2d，但也可以使用其它结构。例如，通过只包括主泵部分1d、泵驱动器3e和4e而省略子泵部分2d也能够达到类似的效果。

如上所述，根据本示例，用于驱动主泵部分1d的泵驱动器的操作速度可被提高，或这些泵驱动器的区域可被减少。这提高了整个电荷泵电路的运行速度。而且，电荷泵电路占用一较少的区域而能实现低电压操作。

(例4)

图11为根据本发明的示例4的电荷泵电路的电路图。图12为图11中所示的电荷泵电路的操作波形的波形图。

在1到3的例子中，子泵部分提升主泵部分中整流晶体管和予充电晶体管的栅极电位。但是，为了将子泵部分的输出提升到2Vdd附近，必须相对于整流晶体管或其它寄生电容的值有效增加子泵部分中子电容器的电容值。在由于大负载被耦合到电荷泵电路输出端而需要大电流驱动主泵部分的情况下，子泵部分的尺寸不可避免的要增加。这可以避免在例如输入电压Vdd是1V或更少的低压状态下重复子泵部分的操作。

为了克服这个缺点，根据当前例，第一子泵部分2d驱动第二子泵部分2f。结果是只要第一子泵部分2d能够驱动第二子泵部分2f，那么，第一子泵部分2d就可以具有不足以驱动主泵部分的驱动功率。第二子泵部分2f向主泵部分输出信号SN3f和SN4f，而且还可利用类似的泵驱动器3f和4f。

在这种情况下，从第一子泵部分2d输出的信号SN1d和SN2d能够产生位于Vss到2Vdd范围的电压，从而使第二子泵部分能够被过驱动，如图9所示。因此，可以将在第一子泵部分2d中的子电容器的电容值规定得大于在第二子泵部分2f中的电容器的电容值。

由此，当前例使用了一定数量的子泵部分，从而使即使在大负载被耦合到主泵部分上的情况下，信号SN1d和SN2d的电位也能够被提升到基本等于2Vdd的一个值。结果是在输入电压是1V或更少的低电压状态下也能够有效提供被提升的电源电平。

根据当前例使用的子泵部分的数量可以是2、3或更多。只要最后的一个子泵部分(即：一个直接耦合到主泵部分上的子泵部分)能够容易地驱动主泵部分和信号φ1和φ2能够容易地驱动第一子泵部分，就可以使用任意数量的子泵部分。

在最后一个子泵部分中用于驱动主泵部分的信号相位相对于信号φ1和φ2的相位被移相与所使用子泵部分数量对应的量。尽管如此，主泵部分以等于信号φ1和φ2频率的频率被驱动。

(例5)

图13示出了根据本发明例5的电荷泵电路。图14示出了图13所示电荷泵电路的工作波形。

由于Vss到Vdd的幅值足以产生主泵部分中的适当栅极电压，所以，例2的电荷泵电路被设计成去产生Vss到2Vdd的幅值。

但是，在输入电压Vdd可能被进一步减少从而导致需要高于2Vdd(或Vss到2dd)的电压去控制主泵部分的整流晶体管和予充电晶体管。但是，当施加到所述晶体管的导通/截止电平之间的电位差增加时，晶体管的驱动功率增加。因此，从子泵部分输出并用于控制主泵部分的电位幅值应当尽可能的大。

如图13所示，节点N3j被经过晶体管SQ1j耦合到节点N2j和节点N4j经过晶体管SQ2j耦合到节点N1j，从而提供一个子泵予充电电源。节点N3j和节点N4j被以电压Vpp或更高电压予充电。结果是子泵部分输出SN1j和SN2j的电位幅值可以被增加到Vss和(Vdd+Vpp)之间。

由此，根据当前例，与例2到4比较，整流晶体管Q1j和Q2j以及予充电晶体管Q3j和Q4j的栅极电位的幅值可以被进一步增加(Vpp-Vdd)。结果是从节点N1j和N2j到输出节点Npp的电荷传输速度可以被进一步改善。

图15示出了根据本发明例5的电荷泵电路的变形。图16示出了图15所示电荷泵电路的工作波形。

如图15和16所示，在节点N1k和N2d之间和在节点N2k和N1d之间分别提供了反馈电容器BC1k和BC2k。在节点N1d或N2d的电位被增加到2Vdd之后，主泵部分1k的电容器C1k或C2k在具有某些延时的情况下被泵驱动器3e或4e驱动。反馈电容器BC1k和BC2k也同时被驱动。

结果是由于在反馈电容器BC1k和BC2k之间的电容耦合，节点N1d和N2d的电位进一步从2Vdd增加。因此，主泵部分1k整流晶体管Q1k和Q2k以及予充电晶体管Q3k和Q4k的栅极电位可以被增加到2Vdd以上。

(例6)

由于半导体电路功耗的减少和引入了更先进的处理技术，所以，还希望减小半导体电路的电源电压。

但是，半导体电路可能部分地包括使用使信号不能利用被减少的电源电压在预定的时间量内被传输到一个适当位置的复杂逻辑操作部分。在这样的部分中，电源电压必须被部分地增加以保证在预定的时间量内所需的信号能够被传输。对半导体电路而言，这将导致需要两电平电源***。

本发明注意到了与半导体电路每个部分相关的功耗以及两电平电源***需要的在电压转换期间的转换损失问题。根据本发明，在电压转换之前可以得到的电压被提供给具有大功耗的部分和由电压转换得到的电压被提供给具有较小功耗的部分。

参看图17A，所示出的半导体电路包括第一电路X1、第二电路X2和电压转换电路X3，其中，第一电路X1的功耗大于第二电路X2。电压转换电路X3将电源电压Vdd转换成电压Vpp，其中，电压Vpp或高于电源电压Vdd或低于地电压Vss。在电压转换电路X3中低电压转换伴随有某些转换损失。电压Vpp(易受某些转换损失影响)被提供给具有比第一电路X1小的功耗的第二电路X2，同时，转换之前的电源电压Vdd被提供给具有比第二电路X2大的功耗的第一电路X1。

由于接收电压Vpp(该电压易受某些转换损失的影响)的第二电路X2具有比第一电路X1小的功耗，所以在第二电路X2中功率损失将不被放大。结果是在整个半导体电路中由于这种转换损失引起的功率损失被减小。由此，可以减少整个半导体电路的功耗。

可以与第一电路X1和第二电路X2一样在同一个芯片上形成电压转换电路X3。另外，可以从外部向其上形成有第一电路X1和第二电路X2的芯片提供电压转换电路X3。

电压转换电路X3可以是任何一种能够将电源电压Vdd转换成电压Vpp的电压转换电路。例如，电压转换电路X3可以是传统的电荷泵电路或DC/DC转换器。

再有，可以使用例1到例5所示的电荷泵电路中的任何一个作为电压转换电路X3。在这种情况下，提供了在电源电压Vdd向电压Vpp转换过程中减少转换损失和在输入电压Vdd是1V或更小的低压状态下电压转换电路X3可以工作的优点。

对于第一电路X1的假定相对较大功耗超过第二电路X2有各种情况。例如，第一电路X1中的转换频率可能高于第二电路X2中的转换频率。另外，第一电路X1可能需要驱动比被第二电路X2驱动的负载更大的负载。

下面将示出的情况是第一电路X1驱动大于由第二电路X2驱动负载的负载。相同的讨论将应用到在第一电路X1中发生的转换频率高于在第二电路X2中发生的转换频率的情况。

图17B示出了根据本发明例6***到电荷泵电路中用于产生提升电源电压的逻辑电路。

所述逻辑电路包括逻辑电路部分S1、驱动器部分S2、电荷泵电路S3和负载CL。逻辑电路S1包括PMOS晶体管Q1和Q2。驱动器部分S2包括一个PMOS晶体管Q3和一个NMOS晶体管Q4。

由于驱动器部分S2驱动大于被逻辑电路S1驱动的负载，所以，驱动器部分S2具有比逻辑电路部分S1大的功耗。因此，根据本发明，电压转换之前的电源电压Vdd被提供给驱动器部分S2。

在电压转换之后获得的提升电压Vpp被提供给需要能够被重复操作的逻辑电路部分S1。由于逻辑电路部分S1的负载小于驱动器部分S2的负载，所以，不管在提升电压Vpp向逻辑电路部分S1提供过程中可能出现的转换损失，在逻辑电路部分S1中这种转换损失将不会扩展。结果是在整个逻辑电路中由转换损失引起的功耗被减少。

由此，通过向驱动器部分S2提供电源电压Vdd和向逻辑电路部分S1提供提升电压Vpp可以减少整个逻辑电路的功耗。

再有，整个逻辑电路的操作速度增加。特别是，逻辑电路部分S1利用所提供的提升电压Vpp迅速工作，而由于使用了低阈值PMOS晶体管Q3使驱动器部分S2能够迅速操作(在例2中描述了如何使用低阈值晶体管有效地增加半导体电路的操作速度)。

但是，具有非常低阈值的晶体管倾向具有较大的漏电流，导致增加工作电流。这可能破坏使用转换之前的电压以获得较小功耗的目的；事实上，这种漏电流可能导致电路功耗的增加。

根据本发明例6的逻辑电路，即使是在低阈值晶体管的情况下，也能够使漏电流被如下所述地减至最小。

逻辑电路S1向驱动器部分S2输出被提升的电压Vpp或地电压Vss。被提升的电压Vpp或地电压Vss被施加给PMOS晶体管Q3和NMOS晶体管Q4的各自栅极。

当被提升的电压Vpp输出给驱动器部分S2时，在驱动器部分S2中提供的PMOS晶体管Q3截止，同时，NMOS晶体管Q4导通。结果是从驱动器部分S2输出地电位Vss。

当地电位被输出给驱动器部分S2时，在驱动器部分S2中提供的PMOS晶体管Q3导通，而NMOS晶体管Q4截止。结果是从驱动器部分S2输出电源电压Vdd。

电源电压Vdd被提供给PMOS晶体管Q3的源极。当被提升的电压Vpp被提供给PMOS晶体管Q3的栅极时，PMOS晶体管Q3截止。因此，在PMOS晶体管Q3的截止状态期间，PMOS晶体管Q3处于反向偏置状态。

由于在截止状态下PMOS晶体管Q3处于反向偏置状态，所以，可以将PMOS晶体管Q3的阈值规定为比将电源电压Vdd施加给PMOS晶体管Q3栅极时更小的值，从而使当电源电压Vdd被施加给PMOS晶体管Q3时PMOS晶体管Q3截止。

因此，根据本发明，由于在截止状态下低阈值晶体管Q3处于反向偏置状态，所以可以使漏电流被减至最小。

例如，假设0.5V的电源电压Vdd被提供给PMOS晶体管Q3的源极和0.75V的被提升电压Vpp被提供给PMOS晶体管Q3的栅极从而使PMOS晶体管Q3处于截止状态，在截止状态期间，PMOS晶体管Q3的栅-源电压Vgs是0.25V。

通常的考虑是如果(Vgs-Vt)等于或大于0.1V，PMOS晶体管的漏电流不会增加到不能接收的地步(研究报告：SEMICON/Kansi 96 ULSITechnology Seminar，1-48到1-49；和ISSCC96/SESSION 10/低功率和通信信号处理/PAPER FA 10.3)。

工作电流被规定为充电/放电电流与漏电流的和。因此，如果(Bgs-Vt)等于或大于0.1V，漏电流不会在工作电流中占较大部分，所以，漏电流不会极大地增加工作电流。

所以，PMOS晶体管Q3的阈值Vt可以被规定为例如是+0.15V的很低的值。

这里，NMOS晶体管的阈值被认为和它的正值减少一样地减少。另一方面，在NMOS晶体管相反的方向上，NMOS晶体管的阈值被认为和它的正值增加一样地减少。因此，下面的描述将使用上述定义。

为了比较，在0.5V的电源电压Vdd被提供给PMOS晶体管的源极和栅极以使PMOS晶体管Q3处于截止状态的传统结构中，处于截止状态的PMOS晶体管Q3具有0V的栅-源电压Vgs。在栅-源电压Vgs＝0V的情况下，PMOS晶体管的阈值Vt必须被规定为-0.1V，以便保持(Vgs-Vt)等于或大于0.1V。

因此，在传统的结构中，PMOS晶体管Q3的阈值Vt只能被减少到-0.1V。另一方面，在根据当前例的结构中，可以将所述阈值减少到+0.15V，这是阈值Vt的最低值。

但是，本发明并不需要将阈值Vt减少到+0.15V。根据本发明的阈值Vt可以被规定为在范围-0.1V到+0.15V内的任意值。这个范围内的任意一个阈值Vt都小于传统的阈值。

如能够看到的，根据当前例的结构允许使用比在传统例中使用的阈值小的0.25V的阈值而不会增加漏电流。因此，由于PMOS晶体管Q3具有很低的阈值，所以，当地电位Vss被提供给晶体管Q3的栅极时，PMOS晶体管Q3可以从截止状态迅速地转换到导通状态。

另一方面，由于截止状态下的NMOS晶体管Q4的栅极电压和源极电压是Vss，所以，截止状态下的NMOS晶体管Q4的栅-源电压是0V。通常认为如果(Vgs-Vt)等于或小于-0.1V，NMOS晶体管的漏电流就不会极大地增加工作电流。

虽然因此可以将阈值Vt减小到0.1V或更小(反之，Vgs-Vt＞-0.1V，这是不希望出现的情况)，但是，栅-源电压Vgs＝0.75V，所以，在没有特别降低阈值电压的情况下应用了大于电源电压Vdd(即0.5)的(Vgs-Vt)值(即0.5)。因此由于处于导通状态下的高栅-源电压Vgs，NMOS晶体管Q4可以从截止状态迅速转换到导通状态。

因此，在驱动器部分S2中的PMOS晶体管Q3和NMOS晶体管Q4可以在截止和导通状态之间迅速转换，借此，允许驱动器部分S2的迅速操作。

另一方面，在逻辑道路部分S1中的PMOS晶体管Q1和Q2的低阈值将使得PMOS晶体管Q1和Q2处于不完全截止状态，从而增加了漏电流。这破坏了从电荷泵电路S3提供被提升电压的目的，即实现迅速操作和小功耗的目的。因此，为了保证小的功耗，最好用比驱动器部分S2中PMOS晶体管Q3的阈值高的值规定在逻辑电路部分S1中PMOS晶体管Q1和Q2的阈值。

但是，由于少量的低阈值晶体管可能只导致不超过可允许范围的可忽略的漏电流，所以，与PMOS晶体管S3类似的低阈值晶体管可被适当地用于逻辑电路S2中的某些PMOS晶体管(应当避免使用大量的低阈值晶体管)。

如上所述，低阈值晶体管被用于驱动器部分S2中的PMOS晶体管Q3，以便驱动大负载，而具有标准阈值的晶体管被用于除PMOS晶体管以外的其它晶体管。通过施加从电荷泵电路S3输出的被提升电压Vpp，可以使逻辑电路S2中的栅极延迟最小。

虽然上述的例子示出了电源电压Vdd被转换成高于电源电压Vdd的电压Vpp从而可以使电压Vpp被用做逻辑电路部分S1的电源电压，但是，通过将电源电压Vdd转换成低于地电压Vss的电压Vss’和使用电压V’作为用于逻辑电路S1的低电压也可以获得类似的效果。在这种情况下，驱动器电路S2中NMOS晶体管Q4的阈值可以被规定为一个较低值。

还可以将电源电压Vdd转换成高于电源电压Vdd的电压Vpp和将电源电压Vdd转换成低于地电压Vss的电压Vss’并组合使用电压Vpp和电压Vss’。在这种情况下，驱动器电路S2中的PMOS晶体管Q3和NMOS晶体管Q4的阈值都可以被规定为较低的值。

如上所述，根据本发明，可以提供具有小电压转换损失的电荷泵电路。

再有，根据本发明，提供了一种能够在1V或更低的输入电压的低压状态下迅速提供被提升或被降低电源电平的高效电荷泵电路。

很明显，对于本技术领域内的普通技术人员来讲可以在不脱离本发明的范围和精神的基础上作出很多其它的修改。因此，希望利用所附权利要求限制上述描述，但所述权利要求应做广泛解释。

Claims (4)

1.包括第一泵部分的电荷泵电路，所述第一泵部分包括：

包括第一整流晶体管和第二整流晶体管的第一转换元件；

包括第一予充电晶体管和第二予充电晶体管的第二转换元件；

通过第一电容器耦合到第一转换元件的第一节点；和

通过第二电容器耦合到第二转换元件的第二节点；

其中，所述电荷泵电路分别响应第一驱动电压信号和第二驱动电压信号通过第一转换元件和第二转换元件的互补作用将输入电压转换成输出电压，并经过输出端输出输出电压，

所述第一整流晶体管和第二整流晶体管分别具有第一整流控制端和第二整流控制端；

所述第一予充电晶体管和第二予充电晶体管分别具有第一予充电控制端和第二予充电控制端；

所述第一节点、第二节点和所述输出端都不与第一和第二整流控制端以及第一和第二予充电控制端电连接；其特征在于

所述第一和第二整流控制端以及第一和第二予充电控制端每一个都接收幅值大于输入电压幅值的一个电压。

2.根据权利要求1所述的电荷泵电路，其特征在于：

当电荷泵电路处于第一状态时，第一整流晶体管将存储在第一电容器中的电荷提供给输出端且第二予充电晶体管将输入电压提供给第二电容器；

当电荷泵电路处于第二状态时，第二整流晶体管将存储在第二电容器中的电荷提供给输出端且第一予充电晶体管将输入电压提供给第一电容器。

3.根据权利要求2所述的电荷泵电路，其特征在于所述电荷泵电路还包括用于驱动所述第一和第二整流控制端以及第一和第二予充电控制端的第二泵部分；

所述第二泵部分包括第一子晶体管、第二子晶体管、第一子电容器和第二子电容器；

所述第一子晶体管和第二子晶体管分别具有第一子控制端和第二子控制端；

第一组控制端包括第一整流控制端、第二予充电控制端和第二子控制端，用于经过第一子电容器接收第一驱动电压信号；以及

第二组控制端包括第二整流控制端、第一予充电控制端和第一子控制端，用于经过第二子电容器接收第二驱动电压信号。

4.根据权利要求3的电荷泵电路，其特征在于所述第二泵部分还包括用于产生保证第一转换元件和第二转换元件基本处于截止状态的第一电压的装置；

所述第一组控制端在第一状态下接收第二电压并在第二状态下接收第一电压，所述第二电压高于所述的输入电压；和

所述第二组控制端在第一状态下接收第一电压和在第二状态下接收第二电压；

所述由第二泵部分驱动的第一和第二整流控制端以及第一和第二予充电控制端在低于所述第二状态下的电压的一个电压下放电。

Images