JP4576199B2 - 降圧電圧出力回路 - Google Patents
降圧電圧出力回路 Download PDFInfo
- Publication number
- JP4576199B2 JP4576199B2 JP2004304610A JP2004304610A JP4576199B2 JP 4576199 B2 JP4576199 B2 JP 4576199B2 JP 2004304610 A JP2004304610 A JP 2004304610A JP 2004304610 A JP2004304610 A JP 2004304610A JP 4576199 B2 JP4576199 B2 JP 4576199B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- signal
- output
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この状態においては、コンデンサ7の一端はVcc端子9、他端はGNDに接続される。コンデンサ7は、M1のオン抵抗(M1がオンである時のドレイン−ソース間の抵抗)RONM1とコンデンサ7の容量C1とによって決定される時定数により充電される。(以下、コンデンサ7に充電されている電圧をVCとする。)電圧VCは電源電圧Vccに等しくなるように制御されることが好ましいため、上記の時定数は、期間T1より充分短くなるよう、M1のトランジスタサイズを決定しておく必要がある。
この状態においては、コンデンサ7の一端はGND、他端はVsub端子10に接続されるので、期間T1でコンデンサ7に充電された電圧VCが放電され、Vsub端子10からは、−VC、つまり−Vccが出力される。
従来例のチャージポンプを用いた降圧電圧出力回路は、期間T1と期間T2との間に、全てのトランジスタを一旦オフさせる期間T3を設ける構成とする事で、上記貫通電流の発生を防止することができる。
本発明に係る降圧電圧出力回路は、発振回路と、前記発振回路の出力信号を入力とする制御ロジック回路と、前記制御ロジックにより制御されかつ電源電圧入力端子からの電源電圧を降圧して降圧電圧出力端子を介して降圧電圧を出力するチャージポンプ回路とを有する降圧電圧出力回路において、前記発振回路の前記出力信号を入力し、前記発振回路の周波数に応じてタイマー時間が設定され、第1のレベルを有する制御信号が入力されている期間、前記第1のレベルを有する制御信号が入力されてから前記タイマー時間が経過するまではロウレベルを有する信号を出力し、前記タイマー時間経過後はハイレベルを有する信号を出力し、前記第1のレベルとは異なる第2のレベルを有する制御信号が入力されている期間、ロウレベルを有する信号を出力するタイマー回路と、前記降圧電圧出力端子に接続されたソースと、接地電位に接続されたドレインと、抵抗を介して前記電源電圧入力端子に接続されたゲートとを有する第1のNチャネル型MOSトランジスタと、前記降圧電圧出力端子に接続されたソースと、前記第1のNチャネル型MOSトランジスタのゲートに接続されたドレインと、前記タイマー回路の出力端に接続されたゲートとを有する第2のNチャネル型MOSトランジスタと、を備えたことを特徴とする。
発振回路の周波数は、発振回路の構成要素によって任意に設定することが可能である。また、タイマー時間は、電源が立ち上がってからチャージポンプ回路が完全に動作を始めるまでの時間に応じて、発振回路の周波数やタイマー回路の構成要素等によって任意に設定することが可能である。
図1〜図4、図8及び図9を参照して、本発明の実施の形態1における降圧電圧出力回路について説明する。図1は、本実施の形態における、チャージポンプ回路を用いた降圧電圧出力回路の構成を示すブロック図である。
この状態においては、コンデンサ7の一端はVcc端子9、他端はGNDに接続される。コンデンサ7は、M1のオン抵抗(M1がオンである時のドレイン−ソース間の抵抗)RONM1とコンデンサ7の容量C1とによって決定される時定数により充電される。(以下、コンデンサ7に充電されている電圧をVCとする)電圧VCは電源電圧Vccに等しくなるように制御されることが好ましいので、上記の時定数は、期間T1より充分短くなるよう、M1のトランジスタサイズを決定しておく必要がある。
この状態においては、コンデンサ7の一端はGND、他端はVsub端子10に接続されるので、期間T1でコンデンサ7に充電された電圧VCが放電され、Vsub端子10からは、−VC、つまり−Vccが出力される。
図3、図5及び図6を参照して、本発明の実施の形態2のチャージポンプ回路を用いた降圧電圧出力回路について説明する。図5は、本実施の形態におけるチャージポンプ回路を用いた降圧電圧出力回路の構成を示すブロック図である。
M7は、ゲートに印加される電圧がHigh(例えば、Vcc電位)である時にオフ、ゲートに印加される電圧がLow(例えば、GND電位)である時にオンとなる。
2 制御ロジック
7 コンデンサ
8 第1の抵抗
9 電源電圧端子
10 降圧電圧出力端子
11 タイマー回路
13 制御信号入力端子
M1、M7 Pチャネル型MOSトランジスタ
M2、M3、M4、M5、M6、M8 Nチャネル型MOSトランジスタ
80 スイッチング制御電圧調整回路(制御電圧調整部)
81 インバータ回路
82 第2の抵抗
83 第3の抵抗
84 第4の抵抗
Claims (2)
- 発振回路と、前記発振回路の出力信号を入力とする制御ロジック回路と、前記制御ロジックにより制御されかつ電源電圧入力端子からの電源電圧を降圧して降圧電圧出力端子を介して降圧電圧を出力するチャージポンプ回路とを有する降圧電圧出力回路において、
前記発振回路の前記出力信号を入力し、前記発振回路の周波数に応じてタイマー時間が設定され、第1のレベルを有する制御信号が入力されている期間、前記第1のレベルを有する制御信号が入力されてから前記タイマー時間が経過するまではロウレベルを有する信号を出力し、前記タイマー時間経過後はハイレベルを有する信号を出力し、前記第1のレベルとは異なる第2のレベルを有する制御信号が入力されている期間、ロウレベルを有する信号を出力するタイマー回路と、
前記降圧電圧出力端子に接続されたソースと、接地電位に接続されたドレインと、抵抗を介して前記電源電圧入力端子に接続されたゲートとを有する第1のNチャネル型MOSトランジスタと、
前記降圧電圧出力端子に接続されたソースと、前記第1のNチャネル型MOSトランジスタのゲートに接続されたドレインと、前記タイマー回路の出力端に接続されたゲートとを有する第2のNチャネル型MOSトランジスタと、
を備えたことを特徴とする降圧電圧出力回路。 - 前記タイマー回路の出力信号がロウレベルである期間、前記タイマー回路の出力を前記第2のNチャネル型MOSトランジスタの閾値電圧より低くかつ前記閾値電圧に近接した所定の電圧を出力する制御電圧調整部をさらに備えたことを特徴とする請求項1記載の降圧電圧出力回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304610A JP4576199B2 (ja) | 2004-10-19 | 2004-10-19 | 降圧電圧出力回路 |
US11/252,508 US7312650B2 (en) | 2004-10-19 | 2005-10-18 | Step-down voltage output circuit |
CNB200510114040XA CN100499331C (zh) | 2004-10-19 | 2005-10-19 | 降压电压输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004304610A JP4576199B2 (ja) | 2004-10-19 | 2004-10-19 | 降圧電圧出力回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006120201A JP2006120201A (ja) | 2006-05-11 |
JP2006120201A5 JP2006120201A5 (ja) | 2007-06-07 |
JP4576199B2 true JP4576199B2 (ja) | 2010-11-04 |
Family
ID=36180154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004304610A Expired - Fee Related JP4576199B2 (ja) | 2004-10-19 | 2004-10-19 | 降圧電圧出力回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7312650B2 (ja) |
JP (1) | JP4576199B2 (ja) |
CN (1) | CN100499331C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106702B2 (en) * | 2009-10-21 | 2012-01-31 | Nanya Technology Corp. | Dynamic enabling pump for power control |
JP6505624B2 (ja) * | 2016-03-15 | 2019-04-24 | 株式会社東芝 | 降圧回路 |
CN107482904B (zh) * | 2017-07-17 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 负压电荷泵 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138348A (ja) * | 1998-08-25 | 2000-05-16 | Toshiba Corp | 半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2787918B2 (ja) * | 1987-07-07 | 1998-08-20 | 三菱電機株式会社 | 半導体集積回路装置 |
JPH02134862A (ja) * | 1988-11-15 | 1990-05-23 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2927487B2 (ja) | 1990-02-05 | 1999-07-28 | 沖電気工業株式会社 | 基板バイアス発生回路 |
JP2904962B2 (ja) | 1991-07-18 | 1999-06-14 | 松下電器産業株式会社 | 昇圧装置 |
JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
JPH06195971A (ja) | 1992-10-29 | 1994-07-15 | Mitsubishi Electric Corp | 基板電位発生回路 |
JP3024399B2 (ja) | 1992-11-13 | 2000-03-21 | 松下電器産業株式会社 | 半導体集積回路 |
JPH0778472A (ja) | 1993-09-10 | 1995-03-20 | Toshiba Corp | 半導体集積回路 |
JP3836898B2 (ja) * | 1994-11-29 | 2006-10-25 | 株式会社ルネサステクノロジ | リセット回路 |
KR100320118B1 (ko) | 1997-02-03 | 2002-04-22 | 모리시타 요이찌 | 충전펌프회로및논리회로 |
JP2880493B2 (ja) | 1997-02-03 | 1999-04-12 | 松下電器産業株式会社 | チャージポンプ回路および論理回路 |
JP3702166B2 (ja) * | 2000-02-04 | 2005-10-05 | 三洋電機株式会社 | チャージポンプ回路 |
JP3509806B2 (ja) | 2001-01-29 | 2004-03-22 | セイコーエプソン株式会社 | 電源装置 |
US7009858B2 (en) | 2001-01-29 | 2006-03-07 | Seiko Epson Corporation | Adjustable current consumption power supply apparatus |
JP3902769B2 (ja) * | 2003-08-29 | 2007-04-11 | 松下電器産業株式会社 | 降圧電圧出力回路 |
JP4440058B2 (ja) | 2004-09-28 | 2010-03-24 | パナソニック株式会社 | 半導体集積回路 |
-
2004
- 2004-10-19 JP JP2004304610A patent/JP4576199B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-18 US US11/252,508 patent/US7312650B2/en not_active Expired - Fee Related
- 2005-10-19 CN CNB200510114040XA patent/CN100499331C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000138348A (ja) * | 1998-08-25 | 2000-05-16 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100499331C (zh) | 2009-06-10 |
US7312650B2 (en) | 2007-12-25 |
JP2006120201A (ja) | 2006-05-11 |
CN1764050A (zh) | 2006-04-26 |
US20060082409A1 (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304530B2 (en) | Utilization of device types having different threshold voltages | |
US7199641B2 (en) | Selectably boosted control signal based on supply voltage | |
JPH0440798B2 (ja) | ||
US6791391B2 (en) | Level shifting circuit | |
US6850090B2 (en) | Level shifter | |
US11356018B2 (en) | Charge pump circuit configured for positive and negative voltage generation | |
JPH0158896B2 (ja) | ||
US6259299B1 (en) | CMOS level shift circuit for integrated circuits | |
JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
JP2001251171A (ja) | 遅延回路 | |
US7030707B2 (en) | Oscillator circuits and methods that change frequency in inverse proportion to power source voltage | |
KR100724559B1 (ko) | 레벨 쉬프터 | |
US8008959B2 (en) | Flip-flop circuit that latches inputted data | |
KR102506190B1 (ko) | 발진회로 및 반도체 집적회로 | |
JPH10163826A (ja) | Cmosインバータの駆動方法及びシュミットトリガ回路 | |
US7068074B2 (en) | Voltage level translator circuit | |
JP3902769B2 (ja) | 降圧電圧出力回路 | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
JP4576199B2 (ja) | 降圧電圧出力回路 | |
JP2769653B2 (ja) | 反転回路 | |
US7948328B2 (en) | Oscillator generating normal clock signal | |
JP2004153577A (ja) | インバータ回路 | |
JPH0427729B2 (ja) | ||
JP2020174323A (ja) | 半導体装置 | |
JP3159182B2 (ja) | 半導体装置の出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4576199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |