CN118117442A - Vcsel器件的制作方法及vcsel器件 - Google Patents
Vcsel器件的制作方法及vcsel器件 Download PDFInfo
- Publication number
- CN118117442A CN118117442A CN202410154528.8A CN202410154528A CN118117442A CN 118117442 A CN118117442 A CN 118117442A CN 202410154528 A CN202410154528 A CN 202410154528A CN 118117442 A CN118117442 A CN 118117442A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- inp
- heavily doped
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 26
- 230000000737 periodic effect Effects 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000001657 homoepitaxy Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000010923 batch production Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 239000003570 air Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本发明公开了一种VCSEL器件的制作方法及VCSEL器件，利用满足布拉格反射条件的氮气(氢气或空气)/InP周期结构作为适用于InP衬底的N型DBR结构，利用满足布拉格反射条件的具有不同折射率的介质膜周期结构作为P型DBR结构，同时利用隧道结(Tunnel Junction)制作VCSEL器件的P型电极和VCSEL器件的限流结构，使得批量生产长波长VCSEL器件成为可能。
Description
技术领域
本发明属于半导体工艺技术领域，具体涉及一种VCSEL器件的制作方法及VCSEL器件。
背景技术
VCSEL(垂直腔面发射激光器)激光器具有阈值电流低、低能耗、圆形光斑、不必解理即可完成芯片制造和检测、易实现高密度二维阵列及光电集成等优点，在现代社会中得到许多应用。
目前在GaAs衬底上制作650nm-980nm波长的VCSEL芯片的技术非常成熟，并都已经产业化，但基于InP衬底的长波长VCSEL芯片却一直没有被产业化。原因在于，在InP衬底上生长的适于InP衬底晶格的材料光学折射率对比非常有限，不同材料的折射率差比较小。因而至今没有合适的InP基外延材料用于制备DBR结构，从而也没有成熟技术来制备InP衬底的长波长VCSEL芯片。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种VCSEL器件的制作方法及VCSEL器件，其能够制作基于InP衬底的长波长VCSEL器件，使批量生产长波长VCSEL器件成为可能。
为了实现上述目的，本发明一具体实施例提供的了一种VCSEL器件的制作方法，包括：
提供InP衬底，所述InP衬底具有相对的第一表面和第二表面，所述第一表面具有第一外延区和第二外延区；
在第一表面上生长外延结构，所述外延结构包括依次生长的缓冲层、N型InGaAs/InP周期结构、谐振腔、P型重掺杂层以及N型重掺杂层；
刻蚀第二外延区内的外延结构至缓冲层以暴露部分所述缓冲层或刻蚀第二外延区内的外延结构至衬底以暴露部分所述衬底；
腐蚀N型InGaAs/InP周期结构内的InGaAs层，以自第二外延区向第一外延区延伸方向去除部分InGaAs层，形成空腔；
在第二外延区内生长绝缘外延材料，形成绝缘外延结构，以封堵InGaAs层内的空腔并支撑InP层；
去除部分N型重掺杂层以暴露出P型重掺杂层；
在所述P型重掺杂层被暴露的表面以及所述N型重掺杂层的部分表面形成P型电极；
在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上形成P型DBR结构；
刻蚀所述P型DBR结构以暴露出部分所述P型电极；
在所述InP衬底的第二表面形成N型电极。
在本发明的一个或多个实施例中，在保护气体环境下，在第二外延区内生长绝缘外延结构，以封堵InGaAs层内的空腔；
其中，所述空腔内填充有所述保护气体，所述保护气体与InP层交替设置以形成N型DBR结构。
在本发明的一个或多个实施例中，所述空腔的高度大致等于其所在的InGaAs层的厚度；所述空腔的面积不小于VCSEL器件的出光口的面积。
在本发明的一个或多个实施例中，所述保护气体选自氮气或氢气。
在本发明的一个或多个实施例中，所述保护气体选自空气。
在本发明的一个或多个实施例中，所述绝缘外延结构生长至与所述外延结构齐平。
在本发明的一个或多个实施例中，所述绝缘外延结构的材料为含Fe的InP材料。
在本发明的一个或多个实施例中，采用H2SO4:H2O2:H2O溶液化学腐蚀N型InGaAs/InP周期结构内的InGaAs层。
在本发明的一个或多个实施例中，所述外延结构、所述绝缘外延结构通过金属有机化学气相沉积外延或同质外延生长。
在本发明的一个或多个实施例中，在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上形成P型DBR结构，包括：
在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上交替镀具有第一折射率的第一介质膜层和具有第二折射率的第二介质膜层，其中，第一折射率不等于第二折射率。
本发明一具体实施例还提供的了一种VCSEL器件，包括：
InP衬底，具有相对的第一表面和第二表面，所述第一表面具有第一外延区和第二外延区；
N型DBR结构，形成于所述第一外延区上，所述N型DBR结构包括依次交替设置的InGaAs层和InP层，所述InGaAs层内形成有空腔，所述空腔内填充有保护气体；
谐振腔，形成于所述N型DBR结构上；
隧道结，形成于所述谐振腔上，所述隧道结包括依次形成的P型重掺杂层和N型重掺杂层，所述N型重掺杂层暴露出部分所述P型重掺杂层；
P型电极，形成于所述P型重掺杂层表面并延伸至所述N型重掺杂层表面；
绝缘外延结构，形成于所述第一表面的第二外延区上；
P型DBR结构，形成于所述隧道结、部分所述P型电极以及所述绝缘外延结构上；以及，
N型电极，形成于所述InP衬底的第二表面。
在本发明的一个或多个实施例中，所述VCSEL器件还包括缓冲层，所述缓冲层形成于所述InP衬底的第一表面上。
在本发明的一个或多个实施例中，所述VCSEL器件还包括缓冲层，所述缓冲层形成于所述InP衬底的第一表面的第一外延区上。
在本发明的一个或多个实施例中，所述绝缘外延结构贴合所述N型DBR结构设置以封堵所述InGaAs层内的空腔。
在本发明的一个或多个实施例中，所述N型DBR结构、所述谐振腔以及所述隧道结的厚度之和等于所述绝缘外延结构的厚度。
在本发明的一个或多个实施例中，所述绝缘外延结构的材料为含Fe的InP材料。
在本发明的一个或多个实施例中，所述空腔的高度大致等于其所在的InGaAs层的厚度；所述空腔的面积不小于VCSEL器件的出光口的面积。
在本发明的一个或多个实施例中，所述保护气体选自氮气或氢气。
在本发明的一个或多个实施例中，所述保护气体选自空气。
在本发明的一个或多个实施例中，所述谐振腔包括依次形成的N型InP层，N型分别限制层、有源区、P型分别限制层以及P型InP层。
在本发明的一个或多个实施例中，所述P型DBR结构包括依次交替设置的具有第一折射率的第一介质膜层和具有第二折射率的第二介质膜层，其中，第一折射率不等于第二折射率。
与现有技术相比，本发明的VCSEL器件的制作方法及VCSEL器件，利用满足布拉格反射条件的氮气(氢气或空气)/InP周期结构作为适用于InP衬底的N型DBR结构，为制作长波长的VCSEL器件提供了新的思路。此N型DBR结构对VCSEL器件波长光的反射率大于99.9％，且InP层和氮气(氢气或空气)的折射率差是固定的，容易控制。
本发明的VCSEL器件的制作方法及VCSEL器件，利用隧道结(Tunnel Junction)制作VCSEL器件的P型电极，工艺上更为简单方便且效率更高。且P型电极的金属材料(GeAu/Ni/Au)与P型重掺杂层之间形成的肖特基结构还能对注入VCSEL器件的电流进行限制注入，可以作为VCSEL器件的限流结构，具有限流的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中VCSEL器件的结构示意图；
图2为本发明一实施例中VCSEL器件的制作方法的工艺流程图；
图3a-图3h为本发明一实施例中VCSEL器件的制作方法的工艺步骤示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如背景技术所言，VCSEL激光器具有阈值电流低、低能耗、圆形光斑、不必解理即可完成芯片制造和检测、易实现高密度二维阵列及光电集成等优点，在现代社会中得到许多应用。目前在GaAs衬底上制作650nm-980nm波长的VCSEL芯片的技术非常成熟，并都已经产业化，但基于InP衬底的长波长VCSEL芯片却一直没有被产业化。原因在于，在InP衬底上生长的适于InP衬底晶格的材料光学折射率对比非常有限，不同材料的折射率差比较小。因而至今没有合适的InP基外延材料用于制备DBR结构，从而也没有成熟技术来制备InP衬底的长波长VCSEL芯片。
基于此，本申请提出了一种新的制作长波长VCSEL器件的工艺路线以及长波长VCSEL器件，利用满足布拉格反射条件的氮气(氢气或空气)/InP周期结构作为适用于InP衬底的N型DBR结构，利用满足布拉格反射条件的具有不同折射率的介质膜周期结构作为P型DBR结构，同时利用隧道结(Tunnel Junction)制作VCSEL器件的P型电极和VCSEL器件的限流结构，使得批量生产长波长VCSEL器件成为可能。
如图1所示，本发明一实施例中的VCSEL器件，包括：InP衬底10，缓冲层11，N型DBR结构20，谐振腔30，隧道结40，P型电极50，绝缘外延结构60，P型DBR结构70以及N型电极80。
InP衬底10为N型掺杂衬底，InP衬底10具有相对的第一表面和第二表面，第一表面具有第一外延区101和第二外延区102。
缓冲层11为N型InP缓冲层，缓冲层11形成于InP衬底10的整个第一表面上；或者，缓冲层11形成于InP衬底10的第一表面的第一外延区101上。
N型DBR结构20形成于第一外延区101和/或第二外延区102内的缓冲层11上。N型DBR结构20包括依次交替设置的InGaAs层20a和InP层20b。InGaAs层20a会部分被化学腐蚀掉，形成空腔21，空腔21内填充有保护气体。InP层20b和保护气体的厚度满足布拉格反射条件，此N型DBR结构20对器件波长光的反射率大于99.9％。
在本实施例中，空腔21可以通过如下方式形成：首先，N型DBR结构20，谐振腔30和隧道结40均依次生长在缓冲层11上；随后，第二外延区102上的缓冲层11以上的外延结构(N型DBR结构20，谐振腔30和隧道结40)会利用光刻、ICP或RIE工艺刻蚀掉；最后，利用化学腐蚀方法把第一外延区101上部的InGaAs层20a部分去掉，最终形成空腔21。空腔21位于InGaAs层20a靠近第二外延区102的一侧，空腔21的高度大致等于其所在的InGaAs层20a的厚度，空腔21的面积不小于VCSEL器件的出光口的面积。
在本实施例中，空腔21内的保护气体选自氮气、氢气或者空气。
谐振腔30形成于N型DBR结构20上。谐振腔30包括依次形成的N型InP层31，N型分别限制层32、有源区33、P型分别限制层34以及P型InP层35。其中，有源区33采用InGaAsP/InGaAsP应变量子阱结构。
隧道结40形成于谐振腔30上，隧道结40包括依次形成的P型重掺杂层41和N型重掺杂层42，利用光刻工艺、ICP或RIE工艺，去除部分N型重掺杂层42，以暴露出部分P型重掺杂层41。
在本实施例中，P型重掺杂层41的掺杂浓度大于1E19/cm3；N型重掺杂层42的掺杂浓度大于1E19/cm3。N型重掺杂层42的厚度为纳米量级。
P型电极50形成于P型重掺杂层41被暴露的表面并延伸至N型重掺杂层42表面。
这里制作电极的金属(GeAu/Ni/Au)与N型重掺杂层42接触形成欧姆接触，金属与暴露出的部分P型重掺杂层41接触形成肖特基结构。施加到VCSEL器件上的电流只流过N型重掺杂层42，而不能流过暴露出的部分P型重掺杂层41，这里形成的肖特基结构起到对注入电流的限制作用，从而降低VCSEL器件的阈值电流。
绝缘外延结构60形成于第一表面的第二外延区102上。绝缘外延结构60贴合N型DBR结构20设置以封堵InGaAs层20a内的空腔，同时支撑体整个VCSEL器件。N型DBR结构20、谐振腔30以及隧道结40的厚度之和等于绝缘外延结构60的厚度。
在本实施例中，绝缘外延结构60的材料为含Fe的InP材料。
P型DBR结构70形成于隧道结40、部分P型电极50以及绝缘外延结构60上。P型DBR结构70包括依次交替设置的具有第一折射率的第一介质膜层70a和具有第二折射率的第二介质膜层70b，其中，第一折射率不等于第二折射率，且第一折射率和第二折射率之间具有一定的差值。高折射率和低折射率介质膜的厚度满足布拉格反射条件，对器件波长光的反射率达到90％以上。
N型电极80形成于InP衬底10的第二表面上。
参考图2、图3a-图3h所示，本发明一实施例还提供了一种VCSEL器件的制作方法，具体包括如下步骤：
S1，提供InP衬底，在InP衬底上生长外延结构。
参考图3a所示，InP衬底10为N型掺杂衬底，InP衬底10具有相对的第一表面和第二表面，第一表面具有第一外延区101和第二外延区102。
在InP衬底10的整个第一表面上生长外延结构，具体包括：利用金属有机化学气相沉积(MOCVD)外延或同质外延生长技术，首先在InP衬底10上生长N型InP缓冲层11、N型掺杂的InGaAs/InP周期结构、谐振腔30、P型重掺杂层41以及N型重掺杂层42。
S2，刻蚀第二外延区内的外延结构至缓冲层以暴露部分缓冲层；或，刻蚀第二外延区内的外延结构至衬底以暴露部分衬底。
在本实施例中，以刻蚀至衬底10为例进行详细说明。
参考图3b所示，外延结构的表面通过黄光工艺、ICP刻蚀技术进行刻蚀，暴露出第二外延区102的衬底10。
可以理解的是，黄光工艺是在半导体行业里，将硅片等晶片进行涂胶、软烘、曝光、显影、硬烤，使其光刻出一定图形的工艺。
S3，腐蚀N型掺杂的InGaAs/InP周期结构内的InGaAs层，形成空腔。
参考图3c所示，采用H2SO4:H2O2:H2O溶液化学腐蚀N型掺杂的InGaAs/InP周期结构内的InGaAs层20a，以自第二外延区102向第一外延区101延伸方向去除部分InGaAs层20a，形成空腔21。空腔21的高度大致等于其所在的InGaAs层20a的厚度。空腔21的面积不小于VCSEL器件的出光口的面积。
S4，在第二外延区内生长绝缘外延结构，以封堵InGaAs层内的空腔。
参考图3d所示，在保护气体环境下，在第二外延区102内采用MOCVD方式生长绝缘外延结构60，以封堵InGaAs层20a内的空腔21，并对掏空处的InP层起到支撑作用。绝缘外延结构60生长至与外延结构齐平。其中，InGaAs层20a内的空腔21在MOCVD生长过程中回填了保护气体，保护气体与InP层20b交替设置以形成N型DBR结构20。保护气体选自氮气或氢气或空气。
在本实施例中，组成N型DBR结构20的InP层20b和氮气(氢气或空气)具有较大的折射率差，且两者的折射率差是固定的，容易控制。此N型DBR结构对VCSEL器件波长光的反射率大于99.9％
在一优选实施例中，绝缘外延结构60的材料为含Fe的InP材料。
S5，去除部分N型重掺杂层以暴露出P型重掺杂层。
参考图3e所示，利用黄光工艺和ICP刻蚀工艺去除部分N型重掺杂层42，暴露出P型重掺杂层41。
S6，在P型重掺杂层被暴露的表面以及N型重掺杂层的部分表面形成P型电极。
参考图3f所示，在P型重掺杂层41被暴露的表面以及N型重掺杂层42的部分表面利用黄光工艺、Ebeam金属蒸镀工艺制备P型电极50。
S7，在P型电极、N型重掺杂层以及绝缘外延结构上形成P型DBR结构。
参考图3g所示，利用AR镀膜设备在P型电极50、N型重掺杂层42以及绝缘外延结构60上交替镀具有第一折射率的第一介质膜层70a和具有第二折射率的第二介质膜层70b，其中，第一折射率高于第二折射率其第一折射率和第二折射率之间具有一定的差值。高折射率和低折射率介质膜的厚度满足布拉格反射条件，对器件波长光的反射率达到90％以上。
S8，刻蚀P型DBR结构以暴露出部分P型电极。
参考图3h所示，利用黄光工艺和ICP刻蚀工艺，把部分P型电极50表面的介质膜刻蚀掉，暴露部分P型电极50。其中，P型电极50被暴露的部分的垂直投影与P型重掺杂层41被暴露的区域完全重合。
S9，在InP衬底的第二表面形成N型电极。
参考图1所示，利用上蜡、减薄、抛光工艺，把InP衬底10减薄到100um-150um，再利用Ebeam金属蒸镀工艺在InP衬底10的第二表面制作N型电极80。
与现有技术相比，本发明的VCSEL器件的制作方法及VCSEL器件，利用满足布拉格反射条件的氮气(氢气或空气)/InP周期结构作为适用于InP衬底的N型DBR结构，为制作长波长的VCSEL器件提供了新的思路。此N型DBR结构对VCSEL器件波长光的反射率大于99.9％，且InP层和氮气(氢气或空气)的折射率差是固定的，容易控制。
本发明的VCSEL器件的制作方法及VCSEL器件，利用隧道结(Tunnel Junction)制作VCSEL器件的P型电极，工艺上更为简单方便且效率更高。且P型电极的金属材料(GeAu/Ni/Au)与P型重掺杂层之间形成的肖特基结构还能对注入VCSEL器件的电流进行限制注入，可以作为VCSEL器件的限流结构，具有限流的效果。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (11)
1.一种VCSEL器件的制作方法，其特征在于，包括：
提供InP衬底，所述InP衬底具有相对的第一表面和第二表面，所述第一表面具有第一外延区和第二外延区；
在第一表面上生长外延结构，所述外延结构包括依次生长的缓冲层、N型InGaAs/InP周期结构、谐振腔、P型重掺杂层以及N型重掺杂层；
刻蚀第二外延区内的外延结构至缓冲层以暴露部分所述缓冲层或刻蚀第二外延区内的外延结构至衬底以暴露部分所述衬底；
腐蚀N型InGaAs/InP周期结构内的InGaAs层，以自第二外延区向第一外延区延伸方向去除部分InGaAs层，形成空腔；
在第二外延区内生长绝缘外延材料，形成绝缘外延结构，以封堵InGaAs层内的空腔并支撑InP层；
去除部分N型重掺杂层以暴露出P型重掺杂层；
在所述P型重掺杂层被暴露的表面以及所述N型重掺杂层的部分表面形成P型电极；
在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上形成P型DBR结构；
刻蚀所述P型DBR结构以暴露出部分所述P型电极；
在所述InP衬底的第二表面形成N型电极。
2.根据权利要求1所述的VCSEL器件的制作方法，其特征在于，在保护气体环境下，在第二外延区内生长绝缘外延结构，以封堵InGaAs层内的空腔；
其中，所述空腔内填充有所述保护气体，所述保护气体与InP层交替设置以形成N型DBR结构。
3.根据权利要求2所述的VCSEL器件的制作方法，其特征在于，所述保护气体选自氮气或氢气；或者，
所述保护气体选自空气。
4.根据权利要求1所述的VCSEL器件的制作方法，其特征在于，所述绝缘外延结构生长至与所述外延结构齐平；和/或，
所述绝缘外延结构的材料为含Fe的InP材料。
5.根据权利要求1所述的VCSEL器件的制作方法，其特征在于，采用H2SO4:H2O2:H2O溶液化学腐蚀N型InGaAs/InP周期结构内的InGaAs层；和/或，
所述外延结构、所述绝缘外延结构通过金属有机化学气相沉积外延或同质外延生长。
6.根据权利要求1所述的VCSEL器件的制作方法，其特征在于，在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上形成P型DBR结构，包括：
在所述P型电极、所述N型重掺杂层以及所述绝缘外延结构上交替镀具有第一折射率的第一介质膜层和具有第二折射率的第二介质膜层，其中，第一折射率不等于第二折射率。
7.一种VCSEL器件，其特征在于，包括：
InP衬底，具有相对的第一表面和第二表面，所述第一表面具有第一外延区和第二外延区；
N型DBR结构，形成于所述第一外延区上，所述N型DBR结构包括依次交替设置的InGaAs层和InP层，所述InGaAs层内形成有空腔，所述空腔内填充有保护气体；
谐振腔，形成于所述N型DBR结构上；
隧道结，形成于所述谐振腔上，所述隧道结包括依次形成的P型重掺杂层和N型重掺杂层，所述N型重掺杂层暴露出部分所述P型重掺杂层；
P型电极，形成于所述P型重掺杂层表面并延伸至所述N型重掺杂层表面；
绝缘外延结构，形成于所述第一表面的第二外延区上；
P型DBR结构，形成于所述隧道结、部分所述P型电极以及所述绝缘外延结构上；以及，
N型电极，形成于所述InP衬底的第二表面。
8.根据权利要求7所述的VCSEL器件，其特征在于，还包括缓冲层，所述缓冲层形成于所述InP衬底的第一表面上；或者，
还包括缓冲层，所述缓冲层形成于所述InP衬底的第一表面的第一外延区上。
9.根据权利要求7所述的VCSEL器件，其特征在于，所述绝缘外延结构贴合所述N型DBR结构设置以封堵所述InGaAs层内的空腔；和/或，
所述N型DBR结构、所述谐振腔以及所述隧道结的厚度之和等于所述绝缘外延结构的厚度；和/或，
所述绝缘外延结构的材料为含Fe的InP材料。
10.根据权利要求7所述的VCSEL器件，其特征在于，所述保护气体选自氮气或氢气；或者，
所述保护气体选自空气。
11.根据权利要求7所述的VCSEL器件，其特征在于，所述谐振腔包括依次形成的N型InP层，N型分别限制层、有源区、P型分别限制层以及P型InP层；和/或，
所述P型DBR结构包括依次交替设置的具有第一折射率的第一介质膜层和具有第二折射率的第二介质膜层，其中，第一折射率不等于第二折射率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410154528.8A CN118117442A (zh) | 2024-02-02 | 2024-02-02 | Vcsel器件的制作方法及vcsel器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410154528.8A CN118117442A (zh) | 2024-02-02 | 2024-02-02 | Vcsel器件的制作方法及vcsel器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118117442A true CN118117442A (zh) | 2024-05-31 |
Family
ID=91216474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410154528.8A Pending CN118117442A (zh) | 2024-02-02 | 2024-02-02 | Vcsel器件的制作方法及vcsel器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118117442A (zh) |
-
2024
- 2024-02-02 CN CN202410154528.8A patent/CN118117442A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| US5034344A (en) | Method of making a surface emitting semiconductor laser | |
| US5390205A (en) | Semiconductor laser | |
| JP3805522B2 (ja) | 長波長放出垂直空洞面放出レーザおよびその製造方法 | |
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| JP3540042B2 (ja) | 半導体デバイスの作製方法 | |
| US5426658A (en) | Semiconductor laser including ridge confining buffer layer | |
| US20050029536A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6990134B2 (en) | GaN series surface-emitting laser diode having spacer for effective diffusion of holes between P-type electrode and active layer, and method for manufacturing the same | |
| US8526480B2 (en) | Semiconductor laser device | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JPH06224512A (ja) | 半導体装置及びその製造プロセス | |
| US7825399B2 (en) | Optical device and method of fabricating an optical device | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| CN118117442A (zh) | Vcsel器件的制作方法及vcsel器件 | |
| JP5217598B2 (ja) | 半導体発光素子の製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| KR101660733B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| CN110048305B (zh) | 石墨烯-介质dbr单模垂直腔面发射激光器及其制备方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| KR100244237B1 (ko) | 매립형 반도체 레이저 다이오드 | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| KR100199005B1 (ko) | 레이저 다이오드의 제조방법 | |
| JP2003324249A (ja) | 面発光型半導体レーザ及びその製造方法 | |
| KR19980030477A (ko) | 양자세선 레이저 다이오드 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |