KR101660733B1 - 질화물 반도체 소자 및 그 제조방법 - Google Patents
질화물 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101660733B1 KR101660733B1 KR1020100016594A KR20100016594A KR101660733B1 KR 101660733 B1 KR101660733 B1 KR 101660733B1 KR 1020100016594 A KR1020100016594 A KR 1020100016594A KR 20100016594 A KR20100016594 A KR 20100016594A KR 101660733 B1 KR101660733 B1 KR 101660733B1
- Authority
- KR
- South Korea
- Prior art keywords
- plane
- substrate
- protrusion
- region
- oxide film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0211—Substrates made of ternary or quaternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
m-면을 이용한 질화물 반도체 소자 및 그 제조방법에 관한 것으로, 제 1 영역과, 적어도 하나의 돌출부를 갖는 제 2 영역을 포함하는 기판과, 기판의 제 2 영역 위에 형성되는 제 1 전극과, 기판의 제 1 영역 위에 형성되고, 다수의 기능층이 적층되는 반도체층과, 반도체층 위에 형성되는 제 2 전극을 포함하여 구성될 수 있다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 m-면을 이용한 질화물 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 레이저 소자의 레이저광은 광통신, 다중통신, 우주통신과 같은 곳에서 현재 실용화되어가고 있다.
이러한 반도체 레이저 소자는 광 통신 등과 같은 통신분야나 컴팩 디스크 플레이어(CDP; Compact Disk Player)나 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disk Player) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.
그 중에서도 질화물(Nitrides) 반도체 레이저 소자는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.
최근에는 비극성, 반극성 질화갈륨(GaN) 기판을 사용하여 유기금속화학기상증착(MOCVD)으로 성장된 활성층은 향상된 고효율, 고성능 특성을 가지므로, 기존의 극성 c-면을 이용한 광학소자보다 향상된 결과를 가져오고 있다.
레이저 소자는 기본적으로 n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 다층 양자 우물 구조(MQW : Multi-Quamtum-Well)의 InGaN으로 이루어지는 활성층을 가지는 구조를 가지고 있으며, 파장의 증감은 InGaN 활성층의 In조성비를 증감하는 것으로 결정된다.
이러한, 레이저 소자는 사파이어 혹은 GaN 기판 면상에, n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순서로 형성되고, p형 질화물 반도체층 일부에 리지 스프라이프(ridge stripe)가 형성되는 구조를 가지고 있다.
레이저 소자 각각의 막에 사용되어지는 재료의 조건은 캐리어(전자와 정공)를 활성층에 가두어 반전분포 상태를 얻기 위하여, 반도체층 재료의 에너지 간격(Eg)은 활성층의 에너지 간격보다 크게 해야 하고, 또한 빛을 활성층에 가두기 위하여, 반도체층의 재료의 굴절률은 활성층 재료의 굴절률보다 작게 할 수 있다.
현재 가장 널리 쓰이고 있는 N형 반도체 층은 Si 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 활성층 구조는 양자 우물 (Quantum well, QW)층과 양자 배리어(Quantum barrier,QB)층을 수차례 반복적으로 겹쳐 형성된 다중 양자 우물(Multi-quantum well,MQW)층이다.
양자 우물층의 재료성분은 주로 InxGa1-xN (0<x≤1)이며, 양자 배리어층 성분은 양자 우물층보다 In 조성이 낮은 InyGa1-yN(0≤y<1, x>y)으로 이루어졌다.
P형 반도체 층은 Mg 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 각각의 반도체층은 GaN 그리고 AlxGa1-xN을 반복적으로 성장 시키는 초격자구조, 혹은 GaN 또는 AlxGa1-xN 의 벌크(Bulk) 형태의 단일막으로 구성되어 있다.
본 발명의 목적은 비극성 m-면 질화갈륨 기판에 기판의 c-면 또는 a-면이 노출되는 미세 패턴을 형성하고 그 위에 전극을 형성함으로써, 전극의 특성을 향상시킬 수 있는 질화물 반도체 소자 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않는 또 다른 기술적 과제들은 아래의 기재들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 질화물 반도체 소자는, 제 1 영역과, 적어도 하나의 돌출부를 갖는 제 2 영역을 포함하는 기판과, 기판의 제 2 영역 위에 형성되는 제 1 전극과, 기판의 제 1 영역 위에 형성되고, 다수의 기능층이 적층되는 반도체층과, 반도체층 위에 형성되는 제 2 전극을 포함하여 구성될 수 있다.
여기서, 기판은 비극성 m-면 질화갈륨 기판이고, 기판의 돌출부는 스트라이프 타입으로 형성되고, 돌출부의 길이 방향은 기판 a-면의 결정 방향이며, 돌출부의 폭 방향에 위치하는 측면은 기판의 c-면이고, 돌출부의 상부면과 서로 인접한 돌출부 사이의 표면은 m-면일 수 있다.
또는, 기판의 돌출부는 스트라이프 타입으로 형성되고, 돌출부의 길이 방향은 기판 c-면의 결정 방향이며, 돌출부의 폭 방향에 위치하는 측면은 기판의 a-면이고, 돌출부의 상부면과 서로 인접한 돌출부 사이의 표면은 m-면일 수 있다.
그리고, 기판의 돌출부는 상부면과 하부면 사이의 높이가 0.1 - 10um이고, 돌출부의 상부면의 폭은 0.1 - 5um일 수 있다.
또한, 서로 인접한 돌출부 사이의 간격은 0.2 - 10um일 수 있고, 돌출부의 하부면과 측면 사이의 경사각은 10 - 80도일 수 있다.
한편, 본 발명에 따른 질화물 반도체 소자 제조방법은, 반도체층이 형성된 기판을 연마하는 단계와, 연마된 기판을 패터닝하여 기판의 c-면 또는 a-면이 노출되도록 적어도 하나의 돌출부를 형성하는 단계와, 돌출부가 형성된 기판 위에 전극을 형성하는 단계를 포함하여 이루어질 수 있다.
여기서, 돌출부를 형성하는 단계는, 연마된 기판 위에 산화막을 형성하는 단계와, 산화막 위에 포토레지스트를 형성하고, 패터닝하여 소정 영역의 산화막을 노출시키는 단계와, 포토레지스트를 마스크로 노출된 산화막을 제거하여 기판을 노출시키는 단계와, 포토레지스트를 제거하고 산화막을 마스크로 노출된 기판을 소정 깊이로 식각하여 기판의 c-면 또는 a-면이 노출되는 적어도 하나의 돌출부를 형성하는 단계를 포함하여 이루어질 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 질화물 반도체 소자 및 그 제조방법은 다음과 같은 효과가 있다.
본 발명은 비극성 m-면 질화갈륨 기판을 사용한 반도체 레이저 다이오드의 n형 오믹 전극을 제작할 때, 건식식각을 통해 기판의 c-면 또는 a-면이 노출되는 미세 패턴을 형성하고 그 위에 n형 오믹 전극을 구현함으로써, 낮은 접촉저항을 확보하고, 내열성을 증진시킬 수 있다.
그리고, 본 발명은 질화물 반도체 소자의 문턱전압(threshold voltage) 및 구동전압 (operation voltage)을 낮추어 레이저의 재현성, 수율 및 신뢰성을 향상시킬 수 있다.
도 1은 톱-톱(Top-Top) 타입의 반도체 레이저 소자를 보여주는 도면
도 2는 톱-다운(Top-down) 타입의 반도체 레이저 소자를 보여주는 도면
도 3은 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 평면도
도 4는 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 단면도
도 5는 질화갈륨 기판의 c-면이 노출된 미세 패턴을 보여주는 확대 사진
도 6은 c-면의 질화갈륨 기판 위에 형성된 전극과 m-면의 질화갈륨 기판 위에 형성된 전극의 저항값을 비교한 그래프
도 7은 m-면 질화갈륨 기판의 식각 전과 식각 후의 전극의 저항값을 비교한 그래프
도 2는 톱-다운(Top-down) 타입의 반도체 레이저 소자를 보여주는 도면
도 3은 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 평면도
도 4는 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 단면도
도 5는 질화갈륨 기판의 c-면이 노출된 미세 패턴을 보여주는 확대 사진
도 6은 c-면의 질화갈륨 기판 위에 형성된 전극과 m-면의 질화갈륨 기판 위에 형성된 전극의 저항값을 비교한 그래프
도 7은 m-면 질화갈륨 기판의 식각 전과 식각 후의 전극의 저항값을 비교한 그래프
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 1은 톱-톱(Top-Top) 타입의 반도체 레이저 소자를 보여주는 도면으로서, 도 1에 도시된 바와 같이, n형 질화갈륨 기판(1) 위에 n형 클래드층(3), n형 웨이브가이드층(5), 활성층(7), p형 웨이브가이드층(9)이 순차적으로 형성되고, 그 위에 리지 형태로 p형 클래드층(11), p형 콘택 질화갈륨층(13), p형 콘택금속층(15)이 순차적으로 형성되며, 리지 양측면에는 차단층(17)이 형성되고, 차단층(17)을 포함한 p형 콘택금속층(15) 위에 p형 전극(19)이 형성된다.
그리고, 메사 식각된 n형 질화갈륨 기판(1) 위에 n형 전극(21)이 형성된 구조로 이루어진다.
도 1의 반도체 레이저 소자는 사파이어 기판 위에 성장된 에피를 이용하여 제작하였기 때문에, 도 1과 같이 상부층을 메사 식각하고, 메사 식각된 상부층 위에 n형 전극을 형성한다.
하지만, 최근에는 질화갈륨 기판의 제조 기술이 발전함으로써, 수 백 um 두께의 저결함 n형 질화갈륨 기판을 이용할 수 있게 되었다.
따라서, 도 2와 같이 톱-다운(Top-down) 타입의 반도체 레이저 소자를 제작할 수 있었다.
도 2는 톱-다운(Top-down) 타입의 반도체 레이저 소자를 보여주는 도면으로서, 도 2에 도시된 바와 같이, 도 1의 톱-톱 타입의 반도체 레이저 소자와 거의 구조가 유사하고, n형 전극을 n형 질화갈륨 기판 하부에 형성한다는 점에서 다르다.
도 2와 같은 타입의 반도체 레이저 소자는 직접도의 향상, 공정의 단순화 등 많은 장점을 가지고 있어, 최근 유수 선진 회사들은 앞다투어 이러한 형태의 질화물계 반도체 레이저 소자 제작 기술 개발에 집중하고 있다.
하지만, 도 2와 같은 타입의 반도체 레이저 소자는 많은 장점을 가지고 있음에도 불구하고, 질화감륨 기판 하부에 형성된 n형 전극은 소자 제작 최종 단계, 즉 래핑(lapping)/폴리싱(polishing) 단계 이후에 형성되어져야 하기 때문에, 일반적으로 수행해오는 열처리를 통한 오믹형성은 제한될 수 밖에 없다.
또한, n형 전극의 내열성이 낮기 때문에, 반사막 형성 이후나 또는 패키징시에 구동 전압을 증가시키는 원인이 되며, 특히 비극성 m-면을 이용한 n형 전극은 결정학적인 구조의 차이로 인하여 c-면과는 다른 특성을 보이게 되므로, 이에 대한 개선 제조기술이 확보되어져야 한다.
따라서, 본 발명은 비극성 m-면 질화갈륨 기판을 사용한 반도체 레이저 다이오드의 n형 오믹 전극을 제작할 때, 건식식각을 통해 기판의 c-면 또는 a-면이 노출되는 미세패턴을 형성하고 그 위에 n형 오믹 전극을 구현함으로써, 낮은 접촉저항을 확보하고, 내열성을 증진시킬 수 있다.
본 발명은 도 1에 도시된 톱-톱 타입의 반도체 레이저 소자에 적용될 수도 있고, 도 2에 도시된 톱-다운 타입의 반도체 레이저 소자에도 적용될 수 있다.
즉, 도 1 및 도 2에 도시된 바와 같이, m-면의 질화갈륨 기판(1)은 p형 전극(15) 및 반도체층이 형성되는 제 1 영역과 n형 전극(21)이 형성되는 제 2 영역으로 구분될 수 있다.
도 1에 도시된 톱-톱 타입의 반도체 레이저 소자는 질화갈륨 기판(1)의 제 1 영역과 제 2 영역이 서로 나란히 배열되고, 도 2에 도시된 톱-다운 타입의 반도체 레이저 소자는 질화갈륨 기판(1)의 제 1 영역과 제 2 영역이 서로 마주보도록 배열된다.
여기서, n형 전극(21)이 형성되는 제 2 영역의 질화갈륨 기판(1) 표면은 적어도 하나의 돌출부를 갖는 미세 패턴을 갖는다.
본 발명은 도 1 및 도 2에 도시된 바와 같이, 제 1 영역과, 적어도 하나의 돌출부를 갖는 제 2 영역을 포함하는 비극성 m-면인 질화갈륨 기판(1)을 준비하고, 질화갈륨 기판(1)의 제 2 영역 위에 n형 전극(21)을 형성한다.
그리고, 질화갈륨 기판(1)의 제 1 영역 위에는 n형 클래드층(3), n형 웨이브가이드층(5), 활성층(7), p형 웨이브가이드층(9), p형 클래드층(11), p형 콘택 질화갈륨층(13), p형 콘택금속층(15), 차단층(17)을 포함하는 다수의 기능층이 적층된 반도체층이 형성된다.
이어, 반도체층 위에 형성되는 p형 전극(19)이 형성된다.
여기서, 기판의 돌출부는 스트라이프(stripe) 타입으로 형성될 수 있다.
도 3은 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 평면도이고, 도 4는 도 1 및 도 2의 질화갈륨 기판에 형성되는 미세 패턴을 보여주는 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 비극성 m-면인 질화갈륨 기판에 형성되는 미세 패턴은 적어도 하나의 돌출부로 이루어지고, 일방향으로 배열되는 스트라이프 형태로 형성될 수 있다.
여기서, 스트라이프 형태의 돌출부는 길이 방향이 질화갈륨 기판의 a-면 방향이고, 폭 방향으로는 측면이 노출되어 위치하는데, 노출된 측면은 질화갈륨 기판의 c-면이 된다.
또한, 스트라이프 형태의 돌출부는 길이 방향이 질화갈륨 기판의 c-면 방향이고, 폭 방향으로 노출된 측면은 질화갈륨 기판의 a-면이 되도록 형성될 수도 있다.
즉, 도 3과 같이, a-스트라이프(stripe)는 돌출부의 길이방향이 a-면 방향이고, 노출되는 측면은 c-면이 된다.
그리고, c-스트라이프(stripe)는 돌출부의 길이방향이 c-면 방향이고, 노출되는 측면은 a-면이 된다.
다음, 비극성 m-면인 질화갈륨 기판의 돌출부는 도 4와 같이, 상부면과 하부면 사이의 높이가 약 0.1 - 10um를 가질 수 있는데, 바람직하게는 약 5um 이내가 좋다.
그리고, 돌출부의 상부면의 폭(노출된 양측면 사이의 간격)은 약 0.1 - 5um을 가질 수 있는데, 바람직하게는 약 2um 이내가 좋다.
또한, 다수의 돌출부가 배열될 경우, 서로 인접한 돌출부 사이의 간격은 약 0.2 - 10um일 수 있는데, 이는 돌출부의 높이 및 폭에 따라 가변될 수 있다.
상기와 같이, 돌출부의 높이와 폭의 범위를 정하는 이유는 상기 범위보다 크면, 전극이 형성시, 돌출부의 단차로 인하여 전극이 단락될 수 있으며, 상기 범위보다 작으면, 기판과 전극과의 접촉 면적이 넓어지지 않아 전극 특성 향상에 효과가 없으며 제작 공정이 매우 어렵다.
이어, 돌출부는 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형태로 형성될 수 있는데, 이에 한정되지는 않는다.
즉, 돌출부는 스트라이프 형태 뿐만 아니라, 다른 미세 요철 구조로 형성하여도 무방하다.
가장 바람직한 구조의 돌출부는 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형태가 안정적일 수 있는데, 돌출부의 하부면과 측면 사이의 경사각은 약 10 - 80도 정도가 될 수 있다.
만일, 상기 경사각의 범위보다 더 크면, 돌출부 위에 형성되는 전극이 돌출부의 측면 부위에서 단락될 수 있으며, 상기 경사각의 범위보다 작으면, 기판과 전극과의 접촉 면적이 넓어지지 않아 전극 특성 향상에 효과가 없을 수 있다.
도 4는 본 발명의 일실시예로 보여주는 돌출부의 형상으로서, 도 4와 같이, 비극성 m-면인 질화갈륨 기판은 건식식각공정으로 식각되어 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형태로 돌출부가 형성되고, 돌출부의 상부면 위에는 마스크로 이용된 SiO2 실리콘 산화막이 남아 있으며, 돌출부를 포함한 질화갈륨 기판 전면에 n형 전극이 형성된다.
도 4와 같은 돌출부를 형성하는 방법을 설명하면 다음과 같다.
먼저, 래핑(lapping) 및 폴리싱(polishing) 공정을 통해, 반도체층이 형성된 질화갈륨 기판을 연마한다.
그리고, 래핑 및 폴리싱 공정이 완료된 질화갈륨 기판에서, n형 전극이 형성될 기판 표면 위에 산화 실리콘막을 형성한다.
이어, 산화 실리콘막 위에 포토레지스트를 형성하고, 그 위에 오픈 영역이 약 4um이고, 오픈 영역의 간격이 약 6um인 스트라이프(stripe) 개구부를 갖는 포토마스크를 사용하여, 포토레지스트를 패터닝함으로써, 스트라이프 패턴의 포토레지스트를 남기고, 소정 영역의 산화 실리콘막을 노출시킨다.
다음, 스트라이프 패턴의 포토레지스트를 마스크로 하여, 노출된 산화 실리콘막을 제거하여 그 하부의 질화갈륨 기판을 노출시킨다.
그리고, 남아 있는 포토레지스트를 제거하고, 산화 실리콘막을 마스크로 하여, 노출된 질화갈륨 기판을 소정 깊이로 식각하여 질화갈륨 기판의 c-면 또는 a-면이 노출되는 적어도 하나의 돌출부를 형성한다.
여기서, 질화갈륨 기판의 식각은 건식식각 공정과 플라즈마 처리공정으로 수행할 수 있다.
이와 같이, 플라즈마 처리 공정까지 수행 한 다음, 돌출부를 갖는 질화갈륨 기판 위에 n형 전극을 형성한다.
여기서, n형 전극은 전자 빔(Electron beam) 장비를 이용하여, Al/Ti/Au을 순차적으로 증착함으로써 형성될 수 있다.
이때, n형 전극의 표면은 도 4와 같이, 기판의 패턴을 따라 요철 형태로 형성될 수도 있고, 도 1 및 도 2와 같이, 평탄하게 형성될 수도 있다.
도 5는 질화갈륨 기판의 c-면이 노출된 미세 패턴을 보여주는 확대 사진으로서, 도 5에 도시된 바와 같이, 스트라이프 형태의 돌출부들이 일정간격을 가지고 나란히 배열되며, 스트라이프 형태의 돌출부들은 a-면 방향으로 길이방향을 가지고, 노출된 측면은 c-면을 가진다.
이와 같이, 미세 패턴 위에 형성된 n형 전극은 낮은 접촉저항을 가지고 내열성이 증진되기 때문에, 질화물 반도체 소자의 문턱전압(threshold voltage) 및 구동전압 (operation voltage)을 낮추어 레이저의 재현성, 수율 및 신뢰성을 향상시킬 수 있다.
도 6은 c-면의 질화갈륨 기판 위에 형성된 전극과 m-면의 질화갈륨 기판 위에 형성된 전극의 저항값을 비교한 그래프이다.
도 6의 측정값은 전극 면적이 약 500 * 300um 이고, 전극간 간격은 약 1,000um이며, RTP(Rapid thermal process) 장비를 이용하여, N2 분위기에서 약 100도 간격으로 온도를 올려가며 저항값을 측정한 결과이다.
여기서, c-면의 질화갈륨 기판 위에 형성된 전극은 상온에서부터 약 700도까지 약 2Ω 이내의 안정적인 값을 보이는 반면에, m-면의 질화갈륨 기판 위에 형성된 전극은 약 200도 부터 300도 까지 높은 저항값을 보이다가 약 400도가 지나면서 다시 안정적인 값을 보이는 것을 볼 수 있다.
일반적으로 반사막 형성시나 패키징시, 약 200도 - 300도 내외에서 공정이 이루어지므로, 이 온도에서 안정적인 값을 보이지 못하면, 소자 제작 후, 레이저 다이오드의 문턱전압(threshold voltage) 및 구동전압(operating voltage)이 증가하게 된다.
이러한 이유로, 본 발명은 m-면 질화갈륨 기판에서도 m-면이 아닌 c-면이나 또는 a-면이 노출되도록 패턴을 형성하고, c-면이나 또는 a-면 위에 전극을 형성함으로써, 안정된 전극 특성을 얻을 수 있는 것이다.
이와 같이, m-면 질화갈륨 기판에서도 m-면이 아닌 다른 결정면을 노출시킴으로써, c-면과 같은 동등한 수준의 전극 특성을 얻을 수 있도록, 패턴 형성 방향 및 식각 높이 미세 패턴의 크기 등을 결정할 수 있다.
또한, 건식식각 조건을 달리하여, 스트라이프(stripe) 패턴의 경사도를 변화시켜 증착 접촉면의 개선을 기대할 수 있다.
그리고, 도 7은 m-면 질화갈륨 기판의 식각 전과 식각 후의 전극의 저항값을 비교한 그래프이다.
도 7에 도시된 바와 같이, m-면 질화갈륨 기판을 식각하여 스트라이프 패턴을 형성한 후, 온도를 올려가며 전극의 저항값을 측정하면, 식각 전과 달리 약 200도 이후에서도 안정적인 저항값을 가지는 것을 볼 수 있다.
상기와 같이 본 발명은 m-면 질화갈륨 기판을 이용하여 질화물계 레이저반도체 다이오드 제작할 때, 전극을 형성할 경우, 산화 실리콘막을 마스크로 건식식각공정을 통해 미세 패턴의 형성 방향 및 식각 높이 등을 조절함으로써, 식각된 바닥과 측면에 각기 다른 결정면을 가질수 있도록 만들 수 있다.
따라서, 본 발명은 m-면 위에만 전극을 형성하는 것보다 c-면 또는 a-면을 노출시켜 그 위에 전극을 형성하는 것이 더 우수한 전기적 특성을 갖는 소자를 만들수 있다.
특히, 약 200 - 300도 영역에서도 안정적인 저항값을 보임으로써, 반사막 형성 이후나, 또는 패키징 이후에도 문턱전압(threshold voltage) 및 구동전압(operation viltage)을 낮추어 레이저 다이오드의 재현성 및 신뢰성을 향상시키게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (12)
- 제 1 영역과, 복수의 돌출부들을 갖는 제 2 영역을 포함하는 기판;
상기 기판의 제 2 영역 위에 형성되는 제 1 전극;
상기 기판의 제 1 영역 위에 형성되고, 다수의 기능층이 적층되는 반도체층; 그리고,
상기 반도체층 위에 형성되는 제 2 전극을 포함하여 구성되고,
상기 돌출부의 단면은, 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형상으로 형성되고,
상기 돌출부의 상부면은, m-면이고, 상기 돌출부의 측면은, c-면 또는 a-면이며,
상기 돌출부의 상부면인 m-면에는, 산화막이 접촉되어 형성되고,
상기 돌출부의 측면인 c-면 또는 a-면에는, 상기 제 1 전극이 접촉되어 형성되는 것을 특징으로 하는 질화물 반도체 소자. - 제 1 항에 있어서, 상기 기판은 비극성 m-면인 질화갈륨 기판인 것을 특징으로 하는 질화물 반도체 소자.
- 제 1 항에 있어서, 상기 기판의 제 1 영역과 제 2 영역은 서로 마주보도록 위치하는 것을 특징으로 하는 질화물 반도체 소자.
- 제 1 항에 있어서, 상기 기판의 돌출부는 스트라이프 타입으로 형성되고, 상기 돌출부의 길이 방향은 상기 기판의 a-면 방향이며, 상기 돌출부의 폭 방향에 위치하는 측면은 기판의 c-면이고, 상기 돌출부의 상부면과 서로 인접한 돌출부 사이의 표면은 m-면인 것을 특징으로 하는 질화물 반도체 소자.
- 제 1 항에 있어서, 상기 기판의 돌출부는 스트라이프 타입으로 형성되고, 상기 돌출부의 길이 방향은 상기 기판의 c-면 방향이며, 상기 돌출부의 폭 방향에 위치하는 측면은 기판의 a-면이고, 상기 돌출부의 상부면과 서로 인접한 돌출부 사이의 표면은 m-면인 것을 특징으로 하는 질화물 반도체 소자.
- 제 1 항에 있어서, 상기 기판의 돌출부는 상부면과 하부면 사이의 높이가 0.1 - 10um이고, 상기 돌출부의 상부면의 폭은 0.1 - 5um인 것을 특징으로 하는 질화물 반도체 소자.
- 삭제
- 제 1 항에 있어서, 상기 복수의 돌출부들 중, 서로 인접한 돌출부 사이의 간격은 0.2 - 10um 인 것을 특징으로 하는 질화물 반도체 소자.
- 제 1 항에 있어서, 상기 돌출부의 하부면과 측면 사이의 경사각은 10 - 80도 인 것을 특징으로 하는 질화물 반도체 소자.
- 반도체층이 형성된 기판을 연마하는 단계;
상기 연마된 기판을 패터닝하여 상기 기판의 c-면 또는 a-면이 노출되도록 복수의 돌출부들을 형성하는 단계; 그리고,
상기 돌출부가 형성된 기판 위에 전극을 형성하는 단계를 포함하여 이루어지고,
상기 복수의 돌출부들을 형성하는 단계는,
상기 연마된 기판 위에 산화막을 형성하는 단계;
상기 산화막 위에 포토레지스트를 형성하고, 패터닝하여 소정 영역의 산화막을 노출시키는 단계;
상기 포토레지스트를 마스크로 상기 노출된 산화막을 제거하여 상기 기판을 노출시키는 단계;
상기 포토레지스트를 제거하고, 상기 산화막을 마스크로 상기 노출된 기판을 소정 깊이로 식각하여 상기 기판의 c-면 또는 a-면이 노출되는 복수의 돌출부들을 형성하는 단계를 포함하여 이루어지며,
상기 돌출부의 단면은, 상부면보다 하부면의 면적이 더 넓은 사다리꼴 형상으로 형성되고,
상기 돌출부의 상부면은, m-면이고, 상기 돌출부의 측면은, c-면 또는 a-면이며,
상기 돌출부의 상부면인 m-면에는, 산화막이 접촉되어 형성되고,
상기 돌출부의 측면인 c-면 또는 a-면에는, 상기 전극이 접촉되어 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조방법. - 삭제
- 제 10 항에 있어서, 상기 기판의 식각은 건식식각 공정과 플라즈마 처리공정으로 수행되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100016594A KR101660733B1 (ko) | 2010-02-24 | 2010-02-24 | 질화물 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100016594A KR101660733B1 (ko) | 2010-02-24 | 2010-02-24 | 질화물 반도체 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110096989A KR20110096989A (ko) | 2011-08-31 |
KR101660733B1 true KR101660733B1 (ko) | 2016-09-28 |
Family
ID=44932077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100016594A KR101660733B1 (ko) | 2010-02-24 | 2010-02-24 | 질화물 반도체 소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101660733B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016110790B4 (de) * | 2016-06-13 | 2022-01-13 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterlaserdiode |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318441A (ja) * | 2001-07-24 | 2003-11-07 | Nichia Chem Ind Ltd | 半導体発光素子 |
WO2009124317A2 (en) * | 2008-04-04 | 2009-10-08 | The Regents Of The University Of California | Mocvd growth technique for planar semipolar (al, in, ga, b)n based light emitting diodes |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2003696B1 (en) * | 2007-06-14 | 2012-02-29 | Sumitomo Electric Industries, Ltd. | GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate |
KR101413910B1 (ko) * | 2007-12-17 | 2014-06-30 | 엘지전자 주식회사 | 질화물계 반도체 레이저 다이오드 및 그 제조방법 |
-
2010
- 2010-02-24 KR KR1020100016594A patent/KR101660733B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318441A (ja) * | 2001-07-24 | 2003-11-07 | Nichia Chem Ind Ltd | 半導体発光素子 |
WO2009124317A2 (en) * | 2008-04-04 | 2009-10-08 | The Regents Of The University Of California | Mocvd growth technique for planar semipolar (al, in, ga, b)n based light emitting diodes |
Also Published As
Publication number | Publication date |
---|---|
KR20110096989A (ko) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080480B2 (en) | Method of forming fine patterns and manufacturing semiconductor light emitting device using the same | |
US8368183B2 (en) | Nitride semiconductor device | |
JP4169821B2 (ja) | 発光ダイオード | |
JP2002016312A (ja) | 窒化物系半導体素子およびその製造方法 | |
US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
US7682852B2 (en) | Method of manufacturing semiconductor laser device including light shield plate | |
JP3970578B2 (ja) | 半導体レーザーダイオードの製造方法 | |
TWI482308B (zh) | 形成細微圖案之方法及製造使用該細微圖案的半導體發光裝置之方法 | |
KR101660733B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
KR100786530B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
JP4111696B2 (ja) | 窒化物系半導体レーザ素子 | |
US5827754A (en) | Fabrication method for high-output quantum wire array diode structure | |
JP2000340886A (ja) | 半導体レーザ素子およびその製造方法 | |
JP4179802B2 (ja) | 半導体レーザ素子とその製造方法 | |
KR101413910B1 (ko) | 질화물계 반도체 레이저 다이오드 및 그 제조방법 | |
JP4890509B2 (ja) | 半導体発光素子の製造方法 | |
JP4497606B2 (ja) | 半導体レーザ装置 | |
JP2001044568A (ja) | 発光素子及びその製造方法 | |
JP4415440B2 (ja) | 半導体レーザの製造方法 | |
KR20110096990A (ko) | 반도체 소자의 패턴 형성방법 | |
KR20050001605A (ko) | 반도체 레이저 소자 및 그 제조방법 | |
JP2001077472A (ja) | 半導体レーザの製造方法 | |
JP5236789B2 (ja) | 半導体発光素子の製造方法 | |
JP2006165051A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |