CN118054797B

CN118054797B - 编码及译码方法、装置、设备

Info

Publication number: CN118054797B
Application number: CN202410431437.4A
Authority: CN
Inventors: 罗映; 赵磊; 高洪旭; 袁亮; 徐熊; 杨雷
Original assignee: Shandong Promote Electromechanical Technology Co ltd
Current assignee: Shandong Promote Electromechanical Technology Co ltd
Filing date: 2024-04-11
Publication date: 2024-06-25
Anticipated expiration: 2044-04-11

Abstract

本公开的实施例提供了一种编码及译码方法、装置、设备。所述编码方法包括：将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链；其中，相邻编码块之间共享部分信息比特；为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；基于第一冗余比特和第二冗余比特，进行迭代编码。所述译码方法包括：分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特；基于选定的译码算法，建立多边EXIT图，确定最优译码门限；基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。以此可以提高纠错编码的纠错能力，提升通信***的通信性能。

Description

编码及译码方法、装置、设备

技术领域

本公开涉及通信技术领域，进一步涉及编解码技术领域，尤其涉及一种编码及译码方法、装置、设备。

背景技术

随着通信技术的发展，数据传输的速率和稳定性成为了通信领域的关键挑战，在激光通信、无线通信、卫星通信、深海通信等复杂通信环境中，受信号衰减、干扰和噪声的影响，数据在传输过程中误码率较高。

纠错编码是用于检测和纠正传输/存储过程中产生的错误，在数据通信领域中至关重要。传统的纠错编码技术通常基于如奇偶校验、汉明码等检错码展开，虽然能够检测并纠正部分错误，但在面对高误码率的通信环境时，其纠错能力有限、可靠性较差。

为有效提高数据传输的速率和稳定性，提升通信性能，亟需一种高效稳定的编码及译码方法。

发明内容

有鉴于此，本公开提供了一种编码及译码方法、装置、设备，可以提高纠错编码的可靠性，提升通信***的通信性能。

根据本公开的第一方面，提供了一种编码方法。该方法包括：

将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链；其中，相邻编码块之间共享部分信息比特；

为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；

基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字。

在第一方面的一些可实现方式中，在基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字之前，该编码方法还包括：

确定各编码块的原始码率，并为耦合编码链预设耦合信息长度及耦合比例，以使耦合编码链具有良好的码率自适应力。

在第一方面的一些可实现方式中，基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字，包括：

第1编码块将第一冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

第2至第N-1编码块分别将前一编码块所共享的部分信息比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

第N编码块将第N-1编码块所共享的部分信息比特、第二冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

完成迭代耦合编码，获得相应的输出码字。

在第一方面的一些可实现方式中，耦合编码链的输出码率为：

其中，R₀为未经耦合的编码块的原始码率；D₁为第1编码块预设冗余比特的长度；D₂为第N编码块的预设冗余比特的长度；D₃为相邻编码块之间共享的部分信息比特的长度；K为每一编码块的输入信息比特段的长度；η为耦合比例，η=（D₁＋D₂＋D₃）/K；N为耦合编码链中编码块的数量。

根据本公开的第二方面，提供了一种译码方法。该方法包括：

分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特；

基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限；

接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。

在第二方面的一些可实现方式中，基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限，包括：

基于选定的译码算法，获取不同耦合情况下的信息比特段；针对不同耦合情况下的不同的信息比特段所具有的不同可靠性的软信息，建立多边EXIT图；多边EXIT图中包含多条不同可靠度的边；

分配不同可靠度的边到一个或多个校验节点上，以便基于多边EXIT图进行可视化分析，确定最优译码门限；

还包括：

对信道容量进行预估，获取信道容量预估结果；将信道容量预估结果与多边EXIT图进行关联；对关联情况进行可视化分析，确定最优译码门限。

在第二方面的一些可实现方式中，接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码，包括：

接收信道信息，基于前向-反向译码算法及所确定的最优译码门限，根据信道信息和冗余比特，进行前向译码，直至第N编码块译码完成，获得每一编码块共享信息比特的预估信息；

基于第N-1编码块共享信息比特的预估信息，进行反向译码，直至第1编码块译码完成；

重复执行上述前向和反向译码步骤，直至达到预设的迭代次数；

还包括：

接收信道信息，基于滑窗译码算法及所确定的最优译码门限，根据信道信息和冗余比特，利用滑窗译码器进行迭代译码，直至达到预设的迭代次数。

根据本公开的第三方面，提供了一种编码装置。该装置包括：

第一处理模块，用于将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链；其中，相邻编码块之间共享部分信息比特；

第二处理模块，用于为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；

第三处理模块，用于基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字。

根据本公开的第四方面，提供了一种译码装置。该装置包括：

第一处理模块，用于分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特；

第二处理模块，用于基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限；

第三处理模块，用于接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。

根据本公开的第四方面，提供了一种电子设备。该电子设备包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如以上所述的编码方法或译码方法。

在本公开中，通过在耦合编码链中相邻编码块之间共享部分信息比特，并为耦合编码链中的第1编码块和第N编码块预设冗余比特，使得耦合编码链具有高可靠性；根据给定的原始码率，利用灵活可调的耦合信息长度及耦合比例，使得耦合编码链具有良好的码率自适应能力；进一步地，设置相应的译码策略，基于选定的译码算法，利用多边EXIT图确定最优译码门限，对最优译码门限进行反复验证以提高译码精度，同时，由于耦合编码链的部分信息耦合特性，使得相应的译码器具有低复杂度及时不变特性。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。附图用于更好地理解本方案，不构成对本公开的限定在附图中，相同或相似的附图标记表示相同或相似的元素，其中：

图1示出了本公开实施例提供的一种编码方法的流程图；

图2示出了本公开实施例提供的一种编码方法的示意图；

图3示出了本公开实施例提供的一种译码方法的流程图；

图4示出了本公开实施例提供的一种译码方法的示意图；

图5示出了本公开实施例提供的示例性Tanner图；

图6示出了本公开实施例提供的示例性编码信息块的结构图；

图7示出了根据本公开的实施例的编码装置的框图；

图8示出了根据本公开的实施例的译码装置的框图；

图9示出了能够实施本公开的实施例的示例性电子设备900的方框图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

针对背景技术中提到的问题，本公开提供了一种编码及译码方法、装置、设备；具体地：

将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链；其中，相邻编码块之间共享部分信息比特；为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字。

分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特；基于选定的译码算法，建立多边EXIT图（Extrinsic Information Transfer chart，外信息转移图）；基于多边EXIT图，确定最优译码门限；接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。以此方式，可以提高纠错编码的纠错能力；相应地，提高译码器的译码精度；从而提升通信***的通信性能。

下面结合附图及具体实施例，对本公开所提供的一种编码及译码方法、装置、设备进行详细的说明。

图1示出了本公开实施例提供的一种编码方法的流程图；如图1所示，编码方法100可以包括以下步骤：

S110，将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链。

其中，多个相邻编码块彼此之间共享部分信息比特。

可以理解的是，待编码的信息比特序列可以是任意长度，也可以是预设长度，划分比例也可进一步设置，本公开在此不做具体限制。

在一些实施例中，编码方法100还可以包括：

确定各编码块的原始码率，并为所述耦合编码链预设耦合信息长度及耦合比例，以使所述耦合编码链具有良好的码率自适应力。

其中，各编码块的原始码率可以给定相同或不同的码率值。

根据本公开的实施例，根据给定的编码块的原始码率，利用灵活可调的耦合信息长度、输入信息比特段的长度及耦合比例，可以使耦合编码链具有良好的码率自适应能力；同时，由于耦合编码链的多个相邻编码块之间共享部分信息比特，因此耦合编码链具有部分信息耦合特性，可以提高纠错编码的纠错能力，也可以使相应的译码器具有低复杂度及时不变特性。

S120，为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特。

为第1编码块预设第一冗余比特、第N编码块预设第二冗余比特，分别给第1编码块和第N编码块提供了部分已知信息，从而使首尾两编码块具有了更好的初始译码性能，以此提高了译码器的译码性能。

不失一般性的，第一冗余比特和第二冗余比特可以是等同数值，也可以均为0。

S130，基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字。

第1编码块将第一冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；第2至第N-1编码块分别将前一编码块所共享的部分信息比特与所输入的信息比特段共同作为输入信息，进行耦合编码；第N编码块将第N-1编码块所共享的部分信息比特、第二冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；完成迭代耦合编码，获得相应的输出码字。

图2示出了本公开实施例提供的示例性编码方法的示意图；如图2所示，含有N个编码块的耦合编码链中相邻编码块彼此之间共享了部分信息比特，且第1编码块中预设了第一冗余比特d_H、第N编码块中预设了第二冗余比特d_T；第1编码块将第一冗余比特d_H与所输入的信息比特段共同作为输入信息，进行耦合编码，获得相应的输出码字；第2至第N-1编码块分别将前一编码块所共享的部分信息比特与所输入的信息比特段共同作为输入信息，进行耦合编码，获得相应的输出码字；第N编码块将第N-1编码块所共享的部分信息比特u_CN-1、第二冗余比特d_T与所输入的信息比特段/>共同作为输入信息，进行耦合编码，获得相应的输出码字；至此迭代耦合编码完成。

进一步地，上述耦合编码链的输出码率为：

根据本公开的实施例，实现了以下技术效果：

利用灵活可调的耦合信息长度、输入信息比特段的长度、原始码率及耦合比例，使耦合编码链具有良好的码率自适应能力；同时，在耦合编码链中相邻编码块之间共享部分信息比特，并为耦合编码链中的第1编码块和第N编码块预设冗余比特，可以提高纠错编码的纠错能力，提升通信***的通信性能。

根据本公开的实施例，本公开还提供了一种译码方法。

图3示出了本公开实施例提供的一种译码方法的流程图；如图3所示，译码方法300可以包括以下步骤：

S310，分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特。

获取耦合编码链中的第1编码块和第N编码块对应的冗余比特即获取二者的部分已知信息，基于部分已知信息展开译码，可以使首尾两编码块具有更好的初始译码性能，提高了译码器的译码性能。

S320，基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限。

具体地，基于选定的译码算法，获取不同耦合情况下的信息比特段；针对不同耦合情况下的不同的信息比特段所具有的不同可靠性的软信息，建立多边EXIT图；多边EXIT图中包含多条不同可靠度的边；分配不同可靠度的边到一个或多个校验节点上，以便基于多边EXIT图进行可视化分析，确定最优译码门限。

进一步地，基于选定的译码算法，获取完美耦合情况下（即极限情况下）和非完美耦合情况下的信息比特段，分析对应的信息比特段的性能边界，针对携带不同可靠度软信息的不同信息比特段，构建一个多边EXIT图模型以反映这些信息比特段的性能特性。将这些不同可靠度的边分配给相应的校验节点，通过利用多边EXIT图进行直观且量化的可视化分析，评估不同可靠度信息比特段之间的信息传递效率和译码算法的性能，以找出在给定条件下译码算法的最佳门限值，从而优化译码性能和提升整个通信***的纠错能力。

在一些实施例中，基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限，还可以包括：

基于选定的译码算法，获取不同耦合情况下的信息比特段；针对不同耦合情况下的不同的信息比特段所具有的不同可靠性的软信息，建立多边EXIT图；对信道容量进行预估，获取信道容量预估结果；将信道容量预估结果与多边EXIT图进行关联；对关联情况进行可视化分析，确定最优译码门限。

进一步地，对信道容量进行预估可以根据已知的信道模型和信道条件（例如，AWGN信道、衰落信道等），计算出相应的信道容量预估值；评估当前信道条件下的最大可传输信息速率，以及选定的译码算法是否能够接近这一理论极限。

进一步地，将信道容量预估结果与多边EXIT图进行关联可以包括以下方法：

在多边EXIT曲线上标注信道容量，即在绘制的多边EXIT图上，通过横坐标轴表示译码迭代次数或相关度量（例如，互信息量或似然比的平均值），纵坐标轴表示信源/信宿间的外信息转移度量；根据信道模型和SNR（信噪比）计算出的信道容量可以作为一条基准线标在多边EXIT曲线上，对比分析实际译码过程中各种耦合情况下的信息转移性能与信道容量的接近程度。

将多边EXIT曲线与信道容量曲线拟合，即将多边EXIT曲线与理论上预测的信道容量随SNR变化的函数曲线进行拟合，寻找两者的交点或拐点，该点往往暗示着译码性能开始趋于饱和的迭代次数或信息阈值。

综合性能指标关联，即通过计算诸如BER（误比特率）或FER（帧误码率）等实际性能指标，并结合信道容量预估结果，在多边EXIT图上添加这些性能指标与迭代次数的关系曲线，进一步关联信道容量与实际***表现。

分段评估和局部优化，即分析多边EXIT图中不同区域（如初始平坦区、快速收敛区和平稳区）的表现，分别与信道容量进行比较，据此制定针对不同耦合结构的局部优化策略。

将信道容量预估值与多边EXIT图相结合，通过比较不同译码迭代阶段的多边EXIT曲线与理想信道容量线的位置关系，可以直观地了解译码性能是否接近最优状态。

根据本公开的实施例，基于选定的译码算法，利用多边EXIT图确定初始译码门限，并对初始译码门限进行反复验证以获取最优译码门限及相关译码策略，以此可以提高译码精度。

S330，接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。

具体地，接收信道信息，选定前向-反向译码算法，基于所确定的最优译码门限，根据信道信息和冗余比特，进行前向译码，直至第N编码块译码完成，获得每一编码块共享信息比特的预估信息；基于第N-1编码块共享信息比特的预估信息，进行反向译码，直至第1编码块译码完成；重复执行上述前向和反向译码步骤，直至达到预设的迭代次数。

在一些实施例中，接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码，还可以包括：

接收信道信息，选定滑窗译码算法，基于所确定的最优译码门限，根据信道信息和冗余比特，利用滑窗译码器进行迭代译码，直至达到预设的迭代次数。

下面结合图2、图4-图6以一具体实施例对上述编码方法100及译码方法300进行更加详细地说明。

图2示出了本公开实施例提供的示例性编码方法的示意图；如图2所示，d_H和d_T分别表示第1编码块和第N编码块输入信息中的已知冗余比特，不失一般性地，可以令d_H=d_T=0。

分别表示每个编码块实际有效的输入信息比特。对第一编码块的编码器而言，/>构成了其输入信息块。这里，/>表示将两个长度为L₁和L₂的二进制序列结合构成一个长度为L₁+L₂的二进制序列，但d_H和/>中的比特在u₁中的顺序并未指定。

编码器根据u₁生成校验信息P₁，P₁与共同构成了最终输出码字v₁。注意，由于d_H接收端已知，v₁中不包含d_H。对第二编码块的编码器而言，/>构成了其输入信息块。

编码器根据u₂生成校验信息P₂，P₂与共同构成了最终输出码字v₂。需要注意的是，由于/>是/>的一部分，该部分信息已经包含在v₁中，因此，v₂中不包含/>。

同理可得，第3至第N-1编码块编码过程与上述示例中第2编码块的编码过程相同，因此，本公开在此不再赘述。

对第N编码块的编码器而言，构成了其输入信息块，编码器根据u_N生成校验信息P_N，P_N与/>共同构成了最终输出码字v_N。

需要注意的是，由于是/>的一部分，该部分信息已经包含在v_N-1中，d_T接收端已知，因此，v_N中不包含/>和d_T。

上述编码过程中，相邻两个编码块v_m和v_m+1之间通过共享部分信息比特而耦合在一起，从而构成了部分信息耦合编码。由于该耦合码的构造方式只在码块之间共享部分信息比特，故本公开称之为部分信息耦合编码。

为表述简单，假设d_H，d_T和长度均为D；其中，m∈｛1，2，…，N-1｝；令K表示每个编码器输入信息块u_m的长度，其中，m∈｛1，2，…，N｝；假设未耦合的编码块的原始码率为R₀，定义η=D/K为耦合比例，则上述耦合方式构造的部分信息耦合编码的实际有效码率为：

（1）

从式(1)可以看出，当N趋于无穷时，即耦合的编码块数量趋于无穷时，部分信息耦合编码的码率趋近于（K-D）R₀/（K-R₀D）；当耦合信息长度D或耦合比例η趋于零时，部分信息耦合编码的码率趋近于未耦合编码的码率R₀。

从式(1)可以看出，对于给定的非耦合编码的码率R₀，通过改变耦合信息长度D或耦合比例η，即可实现实际输出码率的灵活变化，从而具有良好的码率自适应特性。

在实际应用场景中，可以采用较高的非耦合编码的码率R₀，通过不同的耦合比例η实现一系列连续可变的输出码率。

可以理解的是，上述公式(1)中假设d_H，d_T和长度均为D以简化公式，在实际应用场景中，d_H，d_T和/>均可以设置不同的长度，从而可以进一步调整耦合后的实际码率，增强码率自适应能力。

传统的耦合编码，如空间耦合LDPC码、空间耦合类Turbo码、编织块码和编织卷积码等，其耦合结构（如耦合深度）即决定了码块间的耦合比例，因此，码率的改变需要改变码的耦合结构，从而限制了码率自适应性能。

需要说明的是，图2只是展示了一种可能的耦合结构，即只在两个相邻码块之间共享部分信息比特；实际上也可以在多个相邻的码块间共享部分信息比特，即改变耦合深度，从而改变部分信息耦合码的性能和实际输出码率。

针对图2所示的耦合编码方式，接收端可以采用与非耦合编码相同的译码器对每个子码块进行译码，然后在耦合的码块之间交换与共享信息比特相关的信息来提升译码性能。

图4示出了本公开实施例提供的一种译码方法的示意图。需要说明的是，图4中的CH_m，m∈｛1，2，…，N｝表示每一码块收到的信道信息，APP_m，m∈｛1，2，…，N-1｝表示第m个码块传递给第m+1个码块的关于耦合信息的后验概率信息，APP_m_FB，m∈｛2，…，N｝表示第m个码块传递给第m-1个码块的关于耦合信息/>的后验概率信息。

如图4所示，译码过程从第一码块开始，第一码块的译码基于信道信息CH₁和已知冗余比特d_H，得到u₁的估计信息，其中包含对u_C1的估计信息APP₁。第二码块的译码则基于信道信息CH₂和第一码块译码给出的关于共享信息比特u_C1的估计信息APP₁，得到对u₂的估计信息，其中包含对的估计信息APP₂，持续执行该前向译码过程直至第N个码块译码完成，得到关于u_N的估计信息，其中包含对/>的估计信息APP_N_FB。第N-1个码块则从第N个码块接收关于共享信息比特的反馈信息APP_N_FB，再次进行译码；该译码过程为反向译码，持续执行该反向译码过程直至第1码块译码完成。上述前向-后向译码过程可以根据性能需求进行多次迭代。

从上述译码过程可以看出，与非耦合编码的译码方式不同的是，在非耦合码中，译码器输入信息完全来自于信道；而本公开实施例所提供的译码器输入信息部分来自于与之耦合的信息块，因此具有时不变特性，即使改变耦合信息长度D或耦合比例η，译码器仍然保持不变，不仅如此，即使改变耦合结构（即耦合深度），译码器也仍然保持不变。因此，本公开实施例所提供的译码方法300能够提供良好的码率自适应能力，同时保持低复杂度。

需要注意的是，图4只是展示了一种较为直接的实现方式，也可以采用滑窗法来进行译码。

示例性地，采用滑窗法进行译码的步骤可以如下所示：

设置初始参数，包括窗口大小、步长等参数。

将数据划分为一块块等长的数据段，使每个窗口变成了独立的译码模块；将窗口设置在待译码数据的起始位置，并将窗口内的数据存储在内存中。在此步骤中当交织长度不是窗口长度的整数倍时，可以通过补零的方式将其变为等长。

计算每个比特在每个状态下的对数似然比。为确保每个窗口的最后一个比特值已知，以便进行后向递推，因此需要在滑窗译码算法中引入训练后的后向状态度量值；在第一个窗口运算时，需要先计算训练后的后向状态值，以获得可靠的初始信息。第一个窗口运算的所有的结果值都会被丢弃。在第二个窗口运算时，因为第一个窗口的有效后向状态还没有计算，所以需要将第一个窗口的前向递归值以及最后一个训练后向状态的值存储起来。在第三个窗口运算时，第一个窗口的有效后向状态和前向递归值都已经计算完成，可以将其读取出来计算相应的对数似然比LLR。

更新每个状态的概率为该状态下所有比特的概率之和。按照设定的步长移动窗口，重复步骤上述步骤，直至窗口到达待译码数据的末位。

对于每个窗口，根据算法公式，计算出每个比特的最终解码值，输出译码后的数据。以此方式，可以确保在每个窗口中都能够正确地计算出所需的度量值，从而实现高效的滑窗译码；同时，也需要不断地更新和存储前向递归值和后向状态值，以确保译码的正确性和效率。

进一步地，滑窗译码算法可以采用滑动 Log-MAP 译码算法，利用对数似然比和状态概率来计算每个比特的解码值，通过不断滑动窗口，逐个处理窗口内的数据。

根据本公开的实施例，使用滑动 Log-MAP 译码算法，使得数据的接受方式变为边接收边译码，这在很大程度上减少了中间参数的存储空间，也缩短了译码的时间。

可以理解，也可以采用BP译码算法或其他可以实现同等效果的译码算法。

由于LDPC码和Turbo码具有良好的接近香农极限的能力，Polar码是第一个理论证明的容量可达的信道编码，因此可以将本公开上述实施例所提供的编码方法和译码方法应用于LDPC码、Turbo码、Polar码中，生成部分信息耦合LDPC码、部分信息耦合Turbo码和部分信息耦合Polar码。下面将以部分信息耦合LDPC码、部分信息耦合Turbo码和部分信息耦合Polar码为例，对本公开实施例所提供的编码方法和译码方法进行性能分析。

密度进化是置信传播迭代译码算法下分析码组译码门限的重要理论。利用如图2所示的编码方法构造的部分信息耦合LDPC码和Turbo码均可以用Tanner图表示，因而可以用密度进化理论分析其置信传播迭代译码算法下的译码门限性能。下面以部分信息耦合LDPC码为例展示其分析原理。由于密度进化方法在高斯信道下过于复杂，本公开将从二进制删除信道入手进行分析。

首先考虑部分信息耦合LDPC码的Tanner图表示。图5示出了本公开实施例提供的示例性Tanner图；如图5所示，从一个准循环LDPC码的基础矩阵出开始，通过信息耦合在相邻的基础矩阵间添加额外的边，并最终构造出耦合长度为N=4的部分信息耦合LDPC码的过程。

如图5所示，第一行表示4个完全相同的非耦合LDPC码，该码的基础矩阵可以由下式（2）表示：

（2）

如图5所示，第二行表示4个非耦合LDPC码通过共享部分信息比特在Tanner图中引入了额外的边。通过改变这些额外边的表示方法，得到了第三行表示的部分信息耦合LDPC码的最终Tanner图表示。

上述耦合过程的矩阵可以由下式（3）表示：

（3）

基于图5中第三行的Tanner图表示，可以采用密度进化理论对部分信息耦合编码在二进制删除信道下的译码门限进行分析。具体地：

令表示变量节点v_y出射的第l条边。其中l∈｛1，2，…，/>｝且/>表示变量节点v_y的度；类似的，令/>表示校验节点c_x出射的第m条边,其中m∈｛1，2，…，/>｝且/>表示校验节点c_x的度。

如果，和/>在Tanner图中表示同一条边，那么，变量节点v_y与校验节点c_x相连。在二进制删除信道下，令/>表示在第i次迭代译码中沿着边/>从校验节点c_x发送到变量节点v_y的信息为删除信息的概率。对于校验节点的运算法则而言，如果至少有一个与之相邻的变量节点的信息为删除信息则输出的信息为删除信息。因此，可以由下式(4)计算得出；式(4)：

(4)

其中，表示在上一次迭代中校验节点c_x的输入信息为删除信息的概率且m，m’∈｛1，2，…，/>｝。

令表示在第i次迭代译码中沿着边/>从变量节点v_y发送到校验节点c_x的信息为删除信息的概率；对于变量节点的运算法则而言，如果所有与之相邻的校验节点的信息为删除信息且信道信息也为删除信息时则输出的信息为删除信息。因此，可以由式(5)计算，式(5)：

（5）

其中，为信道删除概率，l,l'∈｛1，2，…，/>｝。对于图5中第三行所表示的部分信息耦合编码的Tanner图，冗余比特对应的变量节点与其它比特对应的变量节点具有不同的信道删除概率。对一个给定的信道删除概率/>，随着迭代次数趋于无穷，如果所有的趋近于于零，则表示所有的变量节点的最终删除概率为零，译码成功；否则，译码失败。使译码成功的最大信道删除概率/>即为部分信息耦合LDPC码的译码门限。

由于Turbo码也可以用Tanner图表示，部分信息耦合Turbo码的分析也可以采用类似部分信息耦合LDPC码的方式进行。其主要区别在于Turbo码译码中，子码译码器为BCJR译码，所以需要分析BCJR译码器的传输函数。

对于部分信息耦合Polar码的性能分析则不同于部分信息耦合LDPC码和Turbo码。在本公开的实施例中将着重分析部分信息耦合Polar码的误码率和误包率。

在非耦合Polar码的分析与设计中，通常采用高斯近似理论在给定信道信噪比条件下计算每个信息比特的错误概率，然后以此作为选择信息比特和冻结比特的依据。根据每个信息比特的错误概率即可计算非耦合Polar码的误包率，该过程如下：

对于给定的高斯信道W，令表示一维噪声方差。假设在信道W传输全零码，则接收到的比特的对数似然比的分布密度函数为均值/>，方差/>的正态分布。令m表示W输出信息的对数似然比密度函数的平均值，/>表示极化后的信道/>输出信息的对数似然比密度函数的平均值。其中1≤i≤N，N为Polar码的长度，给定/>，则对每一个信道变换/>对数似然比密度函数的平均值的进化过程可以表示为：

（6）

式(6)中函数可由下式近似：

（7）

当已知时，在/>上传输的比特的错误概率可以近似为：

（8）

其中：

（9）

进一步地，对顺序消除译码，误包率可以近似为：

（10）

其中，A为所有信息比特在｛1，2，…，N｝中的序号。

对如图2所示的编码方法及如图4所示的译码方法，部分信息耦合Polar码误包率的分析将以式(10)为基础，通过分析前向译码过程中每个码块的错误概率和反向译码过程中每个码块的错误概率来最终得到整个耦合码的误包率性能。

在本实施例中，部分信息耦合编码的优化基于EXIT图进行。图6示出了本公开实施例提供的示例性编码信息块的结构图；如图6所示，基于图2所示的编码方法，一个部分信息耦合编码的第n码块的比特的构成可以如图6所示。

如图6所示，码块的信息比特分为三个部分：前向耦合信息、未耦合信息和后向耦合信息。前向耦合信息是当前码块与其前一个码块共享的信息比特或冗余比特d_H；未耦合信息是只在当前码块中编码的信息比特，后向耦合信息是当前码块与其后一个码块共享的信息比特/>或冗余比特d_T。在第N码块的译码过程中，前向耦合信息比特对应的软信息（如对数似然比）来自于与之耦合的前一个码块，未耦合信息比特对应的软信息来自于信道输出，后向耦合信息比特对应的软信息来自于信道和与之耦合的后一个码块。在如图4所示的译码过程中，未耦合信息比特对应的软信息保持不变，而与前向耦合信息比特和后向耦合信息比特对应的软信息会随着译码过程的推进而改变。因此，对第N码块的译码器而言，其输入软信息随着译码过程的推进而变化。

如果采用普通EXIT图分析一个码块的译码门限，则普通EXIT图会随着如图2所示的译码过程的变化而变化，因而难以用普通EXIT图分析部分信息耦合编码的译码门限；而多边EXIT图可以解决这一问题，通过多边EX1T图，可以对不同的译码方法或算法的性能进行可视化分析和比较，以确定最优的译码门限。具体地：

可以利用多边EXIT图分析极限情况获得译码门限，即利用多边EXIT图分析前向耦合信息及后向耦合信息均完美可知时第N个码块的译码门限。

在此极限情况下，由于不同的信息比特具有不同可靠性的软信息，需要采用多边EXIT图进行分析；下面以部分信息耦合LDPC码为例简要说明基于多边EXIT图的分析优化方法。

前向耦合信息及后向耦合信息均完美可知时，对应编码节点可以认为连接到了理想信道（该信息输入与输出的互信息为1）；而耦合信息则连接到了实际物理信道，假设物理信道噪声方差为。对于一个给定的信息长度为K，码率为R₀的非耦合码，采用耦合比例η构造耦合编码后，对一个译码码块，其Tanner图中一共有2ηK个变量节点连接到理想信道上，一共有K/R₀-2ηK个变量节点连接到实际物理信道上。相对理想信道而言，实际物理信道的信道容量相对较低。因此，如何将K/R₀-2ηK个较差的物理信道分配到K/R₀个变量节点上将影响码块的译码性能。

在本实施例中，令d_v=(d₁，d₂，…，d_v)为非耦合码的变量节点度，λ_j表示度为d_j的变量节点占所有变量节点的比例；令p=(p₁，p₂，…，p_v)，其中p_j表示度为d_j的变量节点中连接到实际物理信道的节点的比例，则：

（11）

对于连接到理想信道上的变量节点，其输出的外在信息永远为1。对于连接到物理信道上的变量节点，其输出外在信息/>可由式(12)计算得出，式(12)：

（12）

其中I_A,VND是校验节点发送给变量节点的平均先验互信息且：

（13）

在式(13)中：

（14）

其中，是/>的反函数。

上述和/>作为校验节点的输入先验信息用于校验节点的译码，注意到校验节点输出的信息的可靠性主要由输入的不可靠信息决定，由于/>，因此分配不同可靠度的边到校验节点上会直接影响校验节点的输出信息可靠性，从而影响译码性能。为表述简单，这里假设校验节点为规则的，即具有统一的度d_c，进一步假设一个校验节点上有i条边具有输入先验信息/>，则称该校验节点为第i类校验节点。

显然，对于度为d_c的LDPC码，最多可能有d_c＋1类校验节点；令q=(q1，q2，…，q_dc)，则：

（15）

其中q_i表示第i类校验节点在所有校验节点中所占的比例。

令一个校验节点向一个变量节点输出的信息为第k类信息，如果该检验节点的其它d_c-1边上有k条边所连接的变量节点连接在实际物理信道上。该第k类信息可以表示为：

（16）

则对于第i类校验节点，它会向i个连接在实际物理信道上的变量节点输出第i-1类信息，同时它会向d_c-i个连接在理想信道上的变量节点输出第i类信息。令u=（u₀，u₁，…，u_dc-1）和r=（r₀，r₁，…，r_dc-1）中的u_k和r_k分别表示校验节点输出的第k类信息中发送到连接在实际物理信道上的变量节点的比例和发送到连接在理想信道上的变量节点的比例，则有：

（17）

最终，连接到实际物理信道上的变量节点和连接到理想信道上的变量节点分别从校验节点收到的平均先验信息量为：

（18）

连接到实际物理信道上的变量节点以为输入先验信息，再次生成输出外在信息/>。虽然连接到理想信道上的变量节点输入先验信息/>随着迭代次数的增加发生变化，但是其输出外在信息/>永远为1。因此，在给定信道噪声方差/>下，如果/>可以逼近1，则译码通道存在。找到存在译码通道的最大信道噪声方差即可确定第N码块在两端耦合信息均为完美信息时的译码门限。在如图2所示的耦合编码方法中，如果d_H，d_T和/>，m∈｛1，2，…，N-1｝的长度均相同，则在所有耦合信息均为完美信息时，所***块的译码门限均相同，此译码门限也是整个部分信息耦合编码的译码门限。

根据本公开的实施例，基于多边EXIT图可以直观的了解译码过程的性能瓶颈；通过分析和比较性能曲线，能够找到最优译码门限，提高纠错编码的可靠性。

进一步地，考虑到非完美耦合信息下的译码门限问题，具体地，利用多边EXIT图解决非完美耦合信息下的译码门限问题的基本步骤可以如下：

构建多边EXIT图，其中每个边代表不同的输入/输出错误比例。在构建多边EXIT图时，需要充分考虑非完美耦合信息的影响，以确保图的准确性。深入分析每一条边是如何影响纠错码的性能的，性能瓶颈通常表现为曲线上升速度放缓或停滞不前的区域，这意味着在这些区域中，信息传递的效率降低，译码性能受到限制，例如，观察边的曲线的形状和斜率，以理解错误传播的方式和程度。

根据多边EXIT图的分析结果，调整相关参数，选择适当的译码门限；对译码门限进行反复验证，获取最优译码门限。同时，除了使用多边EXIT图外，还可以考虑采用信道容量逼近、信道容量估计等方法对信道容量进行预估，获取信道容量预估结果；将所述信道容量预估结果与所述多边EXIT图进行关联；对关联情况进行可视化分析，确定最优译码门限及最佳译码策略；以此解决非完美耦合信息下的译码门限问题。

根据本公开的实施例，通过多边EXIT图，可以更准确地预测在不同输入错误比例下的输出错误比例，确定最佳的译码策略，提高纠错码在非完美耦合信息下的译码性能，从而建立更可靠、更高效的通信环境。

根据本公开的实施例，实现了以下技术效果：

1、通过在耦合编码链中相邻编码块之间共享部分信息比特，并为耦合编码链中的第1编码块和第N编码块预设冗余比特，使得耦合编码链具有高可靠性，基于部分信息耦合的高可靠纠错编码，大幅提升通信链路的可靠性。同时，由于耦合编码链的部分信息耦合特性，使得相应的译码器具有低复杂度及时不变特性。

2、利用灵活可调的耦合信息长度、输入信息比特段的长度、原始码率及耦合比例，使得耦合编码链具有良好的码率自适应能力。

3、利用多边EXIT图确定最优译码门限，并对最优译码门限进行反复验证，提高了译码精度。

4、由于耦合编码链的部分信息耦合特性，使得相应的译码器具有低复杂度及时不变特性。

5、基于部分已知信息展开译码，可以使首尾两编码块具有更好的初始译码性能，提高了译码器的译码性能。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本公开所必须的。

以上是关于方法实施例的介绍，以下通过装置实施例，对本公开所述方案进行进一步说明。

图7示出了根据本公开的实施例的编码装置的框图；如图7所示，编码装置700可以包括：

第一处理模块710，用于将待编码的信息比特序列划分为N个信息比特段，并分别输入对应编码块中，生成含有N个编码块的耦合编码链；其中，相邻编码块之间共享部分信息比特；

第二处理模块720，用于为耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；

第三处理模块730，用于基于第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字。

可以理解的是，图7所示的编码装置700中的各个模块/单元具有实现本公开实施例提供的编码方法100中的各个步骤的功能，并能达到其相应的技术效果，所述描述的模块的具体工作过程，可以参考前述方法实施例中的对应过程，为描述的方便和简洁，在此不再赘述。

图8示出了根据本公开的实施例的译码装置的框图；如图8所示，译码装置800可以包括：

第一处理模块810，用于分别获取耦合编码链中的第1编码块和第N编码块对应的冗余比特；

第二处理模块820，用于基于选定的译码算法，建立多边EXIT图；基于多边EXIT图，确定最优译码门限。

第三处理模块830，用于接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据信道信息和冗余比特进行迭代译码。

可以理解的是，图8所示的译码装置800中的各个模块/单元具有实现本公开实施例提供的译码方法300中的各个步骤的功能，并能达到其相应的技术效果，所述描述的模块的具体工作过程，可以参考前述方法实施例中的对应过程，为描述的方便和简洁，在此不再赘述。

根据本公开的实施例，本公开还提供了一种电子设备、一种计算机可读存储介质。

如图9所示，电子设备900旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。电子设备900包括计算单元，其可以根据存储在ROM中的计算机程序或者从存储单元加载到RAM中的计算机程序，来执行各种适当的动作和处理。在RAM中，还可存储电子设备900操作所需的各种程序和数据。计算单元、ROM以及RAM通过总线彼此相连。I/O接口也连接至总线。

电子设备900中的多个部件连接至I/O接口，包括：输入单元，例如键盘、鼠标等；输出单元，例如各种类型的显示器、扬声器等；存储单元，例如磁盘、光盘等；以及通信单元，例如网卡、调制解调器、无线通信收发机等。通信单元允许电子设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元执行上文所描述的各个方法和处理，例如编码方法100、译码方法300。例如，在一些实施例中，编码方法100或译码方法300可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元。在一些实施例中，计算机程序的部分或者全部可以经由ROM和/或通信单元而被载入和/或安装到电子设备900上。当计算机程序加载到RAM并由计算单元执行时，可以执行上文描述的编码方法100或译码方法300的一个或多个步骤。备选地，在其他实施例中，计算单元可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行编码方法100或译码方法300。

本文中以上描述的***和技术的各种实施方式可以在数字电子电路***、集成电路***、现场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上***（SOC）、负载可编程策略设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程***上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储***、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储***、该至少一个输入装置、和该至少一个输出装置。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行***、装置或设备使用或与指令执行***、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体***、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

可以将此处描述的***和技术实施在包括后台部件的计算***（例如，作为数据服务器）、或者包括中间件部件的计算***（例如，应用服务器）、或者包括前端部件的计算***（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的***和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算***中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将***的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims

1.一种编码方法，其特征在于，所述编码方法包括：

确定各编码块的原始码率，并为所述耦合编码链预设耦合信息长度及耦合比例，以使所述耦合编码链具有良好的码率自适应力；

为所述耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；

基于所述第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字；其中，

所述耦合编码链的输出码率为：

；

其中，R0为未经耦合的编码块的原始码率；D1为第1编码块预设冗余比特的长度；D2 为第N编码块的预设冗余比特的长度；D3为相邻编码块之间共享的部分信息比特的长度；K为每一编码块的输入信息比特段的长度；η为耦合比例，η=(D1＋D2＋D3 )/K；N为所述耦合编码链中编码块的数量。

2.根据权利要求1所述的编码方法，其特征在于，所述基于所述第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字，包括：

所述第1编码块将所述第一冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

所述第2至第N-1编码块分别将前一编码块所共享的部分信息比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

所述第N编码块将第N-1编码块所共享的部分信息比特、所述第二冗余比特与所输入的信息比特段共同作为输入信息，进行耦合编码；

完成迭代耦合编码，获得相应的输出码字。

3.一种译码方法，所述译码方法根据权利要求1-2中任一项所述编码方法所输出的码字进行译码，其特征在于，所述方法包括：

基于选定的译码算法，建立多边EXIT图；基于所述多边EXIT图，确定最优译码门限；

接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据所述信道信息和冗余比特进行迭代译码；其中，

所述基于选定的译码算法，建立多边EXIT图；基于所述多边EXIT图，确定最优译码门限，包括：

基于选定的译码算法，获取不同耦合情况下的信息比特段；针对不同耦合情况下的不同的信息比特段所具有的不同可靠性的软信息，建立多边EXIT图；所述多边EXIT图中包含多条不同可靠度的边；

分配不同可靠度的边到一个或多个校验节点上，以便基于所述多边EXIT图进行可视化分析，确定最优译码门限；

还包括：

对信道容量进行预估，获取信道容量预估结果；将所述信道容量预估结果与所述多边EXIT图进行关联；对所述关联情况进行可视化分析，确定最优译码门限。

4.根据权利要求3所述的译码方法，其特征在于，所述接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据所述信道信息和冗余比特进行迭代译码，包括：

接收信道信息，基于前向-反向译码算法及所确定的最优译码门限，根据所述信道信息和冗余比特，进行前向译码，直至第N编码块译码完成，获得每一编码块共享信息比特的预估信息；

基于第N-1编码块共享信息比特的预估信息，进行反向译码，直至第1编码块译码完成；重复执行上述前向和反向译码步骤，直至达到预设的迭代次数；

还包括：

接收信道信息，基于滑窗译码算法及所确定的最优译码门限，根据所述信道信息和冗余比特，利用滑窗译码器进行迭代译码，直至达到预设的迭代次数。

5.一种编码装置，其特征在于，所述编码装置包括：

第二处理模块，用于确定各编码块的原始码率，并为所述耦合编码链预设耦合信息长度及耦合比例，以使所述耦合编码链具有良好的码率自适应力；还用于为所述耦合编码链中的第1编码块预设第一冗余比特、第N编码块预设第二冗余比特；

第三处理模块，用于基于所述第一冗余比特和第二冗余比特，进行迭代编码，获得相应的输出码字；其中，

所述耦合编码链的输出码率为：

；

6.一种译码装置，所述译码装置根据权利要求5所述的编码装置所输出的码字进行译码，其特征在于，所述译码装置包括：

第二处理模块，用于基于选定的译码算法，建立多边EXIT图；基于所述多边EXIT图，确定最优译码门限；

第三处理模块，用于接收信道信息，基于选定的译码算法及所确定的最优译码门限，根据所述信道信息和冗余比特进行迭代译码；其中，

还包括：

7.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-2中任一权利要求所述的编码方法，或，权利要求3-4中任一权利要求所述的译码方法。