CN108462558B - 一种极化码scl译码方法、装置及电子设备 - Google Patents

Abstract

本发明实施例公开了一种极化码SCL译码方法、装置及电子设备，属于数字通信的信道编码技术领域，该方法包括：对接收到的信道输出比特序列进行初始化；对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果。通过本申请的方案，提升了译码的性能。

Description

一种极化码SCL译码方法、装置及电子设备

技术领域

本发明属于数字通信的信道编码技术领域，特别涉及一种极化码中基于Fletcher检验和辅助的SCL译码算法。

背景技术

极化码(Polar Codes)是E.Arikan于2009年基于信道极化现象提出的，对于任意给定的对称二进制输入离散无记忆信道(Binary-input Discrete Memoryless Channel，B-DMC)，在串行抵消(Successive Cancellation，SC)译码算法下，它是第一种在数学上严格证明达到香农信道容量的信道编码方案，是信道编码领域的一项重大突破。由于其独特的代数结构及较低的编译码复杂度，它一经提出即在通信领域产生了极大的影响，成为信道编码领域近年来的研究热点之一。2016年11月，在国际无线标准化机构第三代合作伙伴计划(3GPP)的RAN1第87次会议上，华为主推的极化码方案，成为了第五代移动通信技术(5G)增强移动宽带(Enhance Mobile Broadband，eMBB)场景下控制信道的编码方案。

SC译码算法是一种深度优先搜索算法，是基于局部最优的算法，然而，在有限码长下，极化码的SC译码算法的性能并不理想。作为SC译码算法的改进，串行抵消列表(Successive Cancellation List，SCL)译码算法被提出，其译码性能接近于最大似然(Maximum Likelihood，ML)译码。为了进一步提升极化码的译码性能，Ido Tal等人将循环冗余校验(Cyclic Redundancy Check，CRC)用于SCL译码算法(SCL-CRC)中，在编码端，对原始信息序列进行CRC编码得到CRC校验序列，通过牺牲多位信息位，将CRC校验序列附加在原始信息序列的末端，两者组成源信息序列输入编码器进行极化码编码；在译码端，先进行SCL译码，当SCL译码进行到最后阶段时，对L条候选译码路径进行CRC校验，将未通过CRC校验的路径直接过滤掉，然后再从所有满足CRC校验的候选译码路径中选出度量值最大的一条路径作为译码结果。在最差的情况下，即L条译码候选路径都没有通过CRC校验，则从L条候选译码路径中选出度量值最大的一条路径作为译码结果，在特定码长和码率下，其译码性能甚至超过了一些低密度奇偶校验码(Low-density Parity-check Codes，LDPC)与Turbo码。

鉴于此，本申请提出一种新的极化码SCL译码方案。

发明内容

有鉴于此，本发明实施例提供了一种极化码SCL译码方法、装置及电子设备，至少部分的解决现有技术中存在的问题。

第一方面，本发明实施例提供了一种极化码SCL译码方法，包括：

对接收到的信道输出比特序列进行初始化；

对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果。

根据本发明实施例的一种具体实现方法，对接收到的信道输出比特序列进行初始化，包括：

接收信道输出比特序列

每个比特的转移概率为W(y_i|x_i)；

设定译码过程中保留的路径条数L的值，并将初始路径置为空路径。

根据本发明实施例的一种具体实现方法，所述对所述信道输出比特序列中的当前比特进行二值化比特估计，包括：

分别计算出当前比特取值为0和1的概率：

和

若当前比特为固定比特，则

否则更新路径度量值，将当前每条候选路径按比特0或1进行扩展。

根据本发明实施例的一种具体实现方法，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

统计当前候选路径条数，若当前候选路径条数小于L，则将当前路径均保留下来，否则，保留当前层中路径度量值最大的L条候选路径，删除其余路径。

根据本发明实施例的一种具体实现方法，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

判断当前各候选路径长度是否达到码长N，若等于N，则进行FC校验，否则，继续进行比特估计。

根据本发明实施例的一种具体实现方法，所述对所述符合条件的候选译码路径进行FC校验，包括：

分别取出候选译码路径中的k长原始信息估计序列和h长校验估计序列，使用FC算法对k长原始信息估计序列重新计算得到新的h长校验序列，比较h长校验估计序列和新的h长校验序列是否相同，若相同，则认为当前比特估计序列通过了FC校验，否则，未通过FC校验。

根据本发明实施例的一种具体实现方法，所述方法还包括：

如果L条候选译码路径都没有通过FC校验，则从L条候选译码路径中选出路径度量值最大的一条路径作为译码结果。

第二方面，本发明实施例还提供了一种极化码SCL译码装置，包括：

初始化模块，用于对接收到的信道输出比特序列进行初始化；

估计模块，用于对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

判断模块，用于对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

处理模块，用于对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果。

第三方面，本发明实施例还提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行前述任第一方面及第一方面的任一实现方式所述的极化码SCL译码方法。

本发明实施例提供的极化码SCL译码方法、装置、电子设备，在SCL译码过程中添加辅助校验码来提升极化码SCL译码算法的纠错性能，不仅大大提升了极化码SCL译码算法的误帧率性能，其中在误帧率为10^-3时，SCL-FC译码算法相对于SCL译码算法提升了大约0.7dB的增益；而且相比于基于同样思想的SCL-CRC译码算法，在达到与其相同译码性能的同时，FC算法运算简单，生成相同长度的校验序列的时间复杂度比CRC低。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图：

图1为本发明实施例提供的N＝3时极化码SC译码算法的路径搜索图；

图2为本发明实施例提供的N＝3，L＝2时极化码SCL译码算法的路径搜索图；

图3为本发明实施例提供的使用SCL-CRC译码算法的极化码通信方案操作流程方框图；

图4为本发明实施例提供的SCL-CRC译码过程流程图；

图5为本发明实施例提供的使用SCL-FC译码算法的极化码通信方案操作流程方框图；

图6为本发明实施例提供的SCL-FC译码过程流程图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

Fletcher校验和(Fletcher Checksum，FC)算法是由John G.Fletcher于1982年利用求和技术提出的一种比CRC校验算法更低运算量的错误检测算法，它是校验和算法的一种，是互联网协议(IPv4)首部校验和算法的改进。下面简介其在数据通信领域中用于错误检测的基本原理。在发送端，首先使用FC算法对k位原始二进制信息序列进行计算得到h(h为偶数)位校验序列，将校验序列附加在原始二进制信息序列的末端一起发送给接收端，接收端对收到的二进制信息序列重新计算校验序列并与收到的校验序列相比较，若两者相同，则认为信息传输正确，否则，信息传输出现错误。其中，由FC算法计算得到的h位校验序列由长度均为h/2的sum1和sum2两部分组成，sum1和sum2的具体计算过程如下：

第一步，将k位二进制信息序列等分为m(当m不为整数时，则在原始信息序列最后补0，使m为整数)块，分别记为S₀，S₁，…，S_m-1，每块均含有h/2位二进制信息，将sum1和sum2的初始值均设为相同的已知值(本申请中均设为0)。

第二步，使用1的反码运算(即二进制加法运算过程中，当高位产生溢出时，将高位加至低位)计算sum1和sum2，计算公式如下：

h位校验序列为sum1和sum2的组合，即将sum2附加在sum1末端。

基于SCL-CRC的译码结构，本申请使用FC算法代替CRC算法进行辅助校验，提出了FC辅助的极化码SCL译码算法(SCL-FC)，该方法不仅大大提升了极化码SCL译码算法的误帧率性能，而且相比于SCL-CRC译码算法，在达到了与其相同译码性能的同时，FC算法运算简单，生成相同长度的校验序列的时间复杂度比CRC算法低。

极化码是基于信道极化现象提出的，信道极化分为信道组合与信道分离两个过程，当合并的信道数量趋于无穷大时，经过极化，一部分信道变得很好，趋向于无噪信道，用这些信道传输有用信息，另一部分信道变得很差，趋向于纯噪声信道，用这些信道传输收发方均已知的固定信息。下面简单介绍极化码的极化编码过程。

设一个对称B-DMC W定义为：X→Y，X为输入符号集，Y为输出符号集，W(y|x)为信道转移概率，其中x∈X，y∈Y，X∈{0，1}，

设极化码码长为N＝2ⁿ(n为自然数)，信息位长度为K，固定位长度为N-K，经过N个W信道组合，得到组合信道向量W_N，其信道转移概率为：

这里，W(y_i|x_i)为第i个比特的信道转移概率，

为源比特序列，

为编码比特序列，

为信道输出比特序列，其中

并且

与

有如下关系：

这里，

是一个大小为N×N维的可逆生成矩阵，其中

表示为一个矩阵的n维克罗内克积，B_N为比特序列翻转矩阵。经过信道分离，得到N个不同的极化子信道，记为

极化子信道转移概率为：

其中

是

的子向量。

在所有的极化子信道

中，选择K个最可靠的子信道传输信息比特序列

是信息位集合，

其余N-K个不可靠子信道传输固定比特序列

是固定位集合，是

的补集，而且

对收发方是已知的，在发送端发送信息和接收端恢复信息时，把

设为固定的值，通常设为0。

译码要做的工作就是根据

得到源比特序列

的估计比特序列

极化码可以通过SC译码算法进行译码，SC译码算法具有较低的译码复杂度O(NlogN)，但该算法是顺序译码的，当一个比特被判决错误时，在其后面的译码过程中纠正这个错误是不可能的。当

时，则

否则，译码准则如下：

SC译码过程可以看作是在码树上进行路径搜索的过程，定义译码树上从根节点开始至第_i层的译码路径为

路径度量值为该路径在第_i层

取值为0或1的概率即

或

从根节点开始，依次计算后继节点所扩展出的两条译码路径的度量值，每次保留度量值大的一条路径，如果在对第_i层进行扩展时，

则不计算路径度量值，直接将

的值判为0。上述路径搜索过程是逐层进行的，遇到叶子节点时搜索结束，最后得到的搜索路径即为译码结果，即

图1为SC译码算法的路径搜索图示例。

SC译码算法在路径扩展过程中可能丢失ML路径，为了降低丢失正确码字的可能性，提出了SCL译码算法。该算法是SC译码算法的一种改进算法，不同于SC译码算法在每一层路径扩展时仅仅保留一条路径，SCL译码算法最多保留L条候选路径，其中L是一个正整数。SCL译码过程中，每一个信息比特

都会保留两条候选路径，即

和

路径数会加倍。路径数有一个上限，最多L条。当路径数不大于L时，路径数会不断地加倍；当路径数大于L时，就会进行修剪路径操作，只保留度量值最大的前L条路径，其余路径被删除。译码结束时，就从L条路径中选择一条度量值最大路径的作为译码结果，SCL译码复杂度为O(LNlogN)。当L＝1时。SCL译码算法就退化为SC译码算法。图2为SCL译码算法的路径搜索图示例。

在SCL译码过程中，正确路径的度量值不一定一直是最大的，因此在SCL译码进行到最后一个比特时，选择度量值最大的路径作为输出在一定概率上也会引起译码错误。因此，可以将CRC用于SCL译码算法(SCL-CRC)中，它是SCL译码算法的一种改进，利用CRC良好的错误检测性能，使这种算法获得了更优的译码性能。在编码端，对k位原始信息序列进行CRC编码得到h位CRC校验序列，通过牺牲h位信息位，将CRC校验序列附加在原始信息序列的末端，两者组成K位源信息序列输入编码器进行极化码编码；在译码端，先进行SCL译码，当SCL译码进行到最后阶段时，对L条候选译码路径进行CRC校验，将未通过CRC校验的路径直接过滤掉，然后再从所有满足CRC校验的候选译码路径中选出度量值最大的一条路径作为译码结果。在最差的情况下，即L条译码候选路径都没有通过CRC校验则从L条候选译码路径中选出度量值最大的一条路径作为译码结果。下面首先给出使用SCL-CRC译码算法的极化码通信方案操作流程方框图如图3所示，然后给出SCL-CRC译码过程的流程图，如图4所示。

SCL-CRC译码算法的具体步骤如下：

(I)输入：接收信道输出比特序列

每个比特的转移概率为W(y_i|x_i)。

(II)初始化：设定译码过程中保留的路径条数L的值，并将初始路径置为空路径。

(III)比特估计：将当前每条候选路径按比特0或1进行扩展，若当前比特为固定比特，则

否则更新路径度量值，即分别计算出当前比特取值为0和1的概率：

和

将候选路径按度量值排序。

(IV)竞争：统计当前候选路径条数，若当前候选路径条数小于L，则将当前路径均保留下来；否则保留当前层中路径度量值最大的L条候选路径，删除其余路径。

(V)判断路径长度：判断当前各候选路径长度是否达到码长N，若等于N，则转到(VI)；否则，转到(III)。

(VI)CRC校验：按输出顺序逐一对各候选译码路径进行CRC校验。

(VII)判决：从所有通过CRC校验的候选译码路径中选出路径度量值最大的一条译码路径作为译码结果。如果L条候选译码路径都没有通过CRC校验，则从L条候选译码路径中选出路径度量值最大的一条路径作为译码结果。

对于采用SCL译码算法的中短码长极化码，其纠错性能仍然与香农极限存在较大差距，并且这个差距无法单独从增大路径数量进行弥补，因此，考虑在SCL译码过程中添加辅助校验码，来提升极化码SCL译码算法的纠错性能，但是SCL-CRC译码算法在极化预编码阶段即在极化编码前先进行CRC编码以及译码最后阶段进行CRC校验中均使用了CRC算法，而CRC算法是基于系数在GF(2)上的多项式除法运算的，其运算复杂，时间复杂度高。为了解决上述问题，本申请使用了FC算法代替CRC算法，提出了SCL-FC译码算法，该译码算法不仅大大提升了极化码SCL译码算法的误帧率性能，而且相比于SCL-CRC译码算法，在达到与其相同译码性能的同时，由于FC算法是基于简单的整数求和运算的，运算简单，生成相同长度的校验序列的时间复杂度比CRC算法低。

使用SCL-FC译码算法，在编码端，首先进行FC编码，即使用FC算法对k位原始信息序列进行计算得到h位FC校验序列，通过牺牲h位信息位，将FC校验序列附加在原始信息序列的末端，然后两者组成K位源信息序列输入编码器进行极化码编码；在译码端，先进行SCL译码，当SCL译码进行到最后阶段时，对L条候选译码路径进行FC校验，将未通过FC校验的路径直接过滤掉，然后再从所有通过FC校验的候选译码路径中选出度量值最大的一条路径作为译码结果。在最差的情况下，即L条译码候选路径都没有通过FC校验，则从L条候选译码路径中选出度量值最大的一条路径作为译码结果。使用SCL-FC译码算法的极化码通信方案操作流程方框图如图5所示，SCL-FC译码流程图如图6所示。

SCL-FC译码算法的具体步骤如下：

(I)输入：接收信道输出比特序列

每个比特的转移概率为W(y_i|x_i)。

(II)初始化：设定译码过程中保留的路径条数L的值，并将初始路径置为空路径。

(III)比特估计：将当前每条候选路径按比特0或1进行扩展。若当前比特为固定比特，则

否则更新路径度量值，即分别计算出当前比特取值为0和1的概率：

和

将候选路径按度量值排序。

(IV)竞争：统计当前候选路径条数，若当前候选路径条数小于L，则将当前路径均保留下来；否则，保留当前层中路径度量值最大的L条候选路径，删除其余路径。

(V)判断路径长度：判断当前各候选路径长度是否达到码长N，若等于N，则转到(VI)；否则，转到(III)。

(VI)FC校验：按输出顺序逐一对各候选译码路径进行FC校验。每条候选译码路径的FC校验过程如下：分别取出候选译码路径中的k长原始信息估计序列和h长校验估计序列，使用FC算法对k长原始信息估计序列重新计算得到新的h长校验序列，比较h长校验估计序列和新的h长校验序列是否相同，若相同，则认为当前比特估计序列通过了FC校验，否则，未通过FC校验，将未通过FC。

(VII)判决：从所有通过FC校验的候选译码路径中选出路径度量值最大的一条译码路径作为译码结果。如果L条候选译码路径都没有通过FC校验，则从L条候选译码路径中选出路径度量值最大的一条路径作为译码结果。

通过实验测试可知，SCL-FC译码算法大大提升了极化码SCL译码算法的误帧率性能，在误帧率为10^-3时，SCL-FC译码算法相对于SCL译码算法提升了大约0.7dB的增益；而且SCL-FC译码算法的性能与SCL-CRC译码算法的性能几乎相同。

在SCL-FC和SCL-CRC译码过程中，FC算法和CRC算法只作用于k长信息位比特，为了更直观的分析两者的复杂度差异，固定码率R＝0.5，采用极化码的码长N代替k来描述。设生成h位校验比特，则FC算法是基于简单的整数求和运算的，时间复杂度为O(N)；CRC译码算法是基于系数在GF(2)上的多项式除法运算，时间复杂度为O(hN)。额外因素h并不影响FC算法的时间复杂度，因此FC算法比CRC算法的时间复杂度低。

需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，″计算机可读介质″可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。

在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种FC辅助的极化码SCL译码方法，其特征在于，包括：

对接收到的信道输出比特序列进行初始化；

对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果；

其中，

所述对所述信道输出比特序列中的当前比特进行二值化比特估计，包括：

分别计算出当前比特取值为0和1的概率：

和

若当前比特为固定比特，则

否则更新路径度量值，将当前每条候选路径按比特0或1进行扩展；

所述对所述符合条件的候选译码路径进行FC校验，包括：

分别取出候选译码路径中的k长原始信息估计序列和h长校验估计序列，使用FC算法对k长原始信息估计序列重新计算得到新的h长校验序列，比较h长校验估计序列和新的h长校验序列是否相同，若相同，则认为当前比特估计序列通过了FC校验，否则，未通过FC校验；

其中，由FC算法计算得到的h位校验序列由长度均为h/2的sum1和sum2两部分组成，sum1和sum2的具体计算过程如下：

第一步，将k位二进制信息序列等分为m(当m不为整数时，则在原始信息序列最后补0，使m为整数)块，分别记为S₀，S₁，…，S_m-1，每块均含有h/2位二进制信息，将sum1和sum2的初始值均设为相同的已知值(本申请中均设为0)；

第二步，使用1的反码运算(即二进制加法运算过程中，当高位产生溢出时，将高位加至低位)计算sum1和sum2，计算公式如下：

h位校验序列为sum1和sum2的组合，即将sum2附加在sum1末端。

2.根据权利要求1所述的极化码SCL译码方法，其特征在于，对接收到的信道输出比特序列进行初始化，包括：

接收信道输出比特序列

每个比特的转移概率为W(y_i|x_i)；

设定译码过程中保留的路径条数L的值，并将初始路径置为空路径。

3.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

统计当前候选路径条数，若当前候选路径条数小于L，则将当前路径均保留下来，否则，保留当前层中路径度量值最大的L条候选路径，删除其余路径。

4.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述对所述排序后的候选路径分别进行竞争和路径长度判断处理，包括：

判断当前各候选路径长度是否达到码长N，若等于N，则进行FC校验，否则，继续进行比特估计。

5.根据权利要求1所述的极化码SCL译码方法，其特征在于，所述方法还包括：

如果L条候选译码路径都没有通过FC校验，则从L条候选译码路径中选出路径度量值最大的一条路径作为译码结果。

6.一种根据权利要求1至5任一所述极化码SCL译码方法实现的FC辅助的极化码SCL译码装置，其特征在于，包括：

初始化模块，用于对接收到的信道输出比特序列进行初始化；

估计模块，用于对所述信道输出比特序列中的当前比特进行二值化比特估计，根据所述比特估计得到度量值对候选路径进行排序；

判断模块，用于对所述排序后的候选路径分别进行竞争和路径长度判断处理，得到符合条件的候选译码路径；

处理模块，用于对所述符合条件的候选译码路径进行FC校验，从校验后的候选译码路径中选取路径度量值最大的一条译码路径作为译码结果。

7.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行前述权利要求1-5任一所述的极化码SCL译码方法。

Images