CN117497580A - 一种异质结碳化硅igbt器件及其制备方法、芯片 - Google Patents

一种异质结碳化硅igbt器件及其制备方法、芯片 Download PDF

Info

Publication number
CN117497580A
CN117497580A CN202311846517.8A CN202311846517A CN117497580A CN 117497580 A CN117497580 A CN 117497580A CN 202311846517 A CN202311846517 A CN 202311846517A CN 117497580 A CN117497580 A CN 117497580A
Authority
CN
China
Prior art keywords
layer
type
silicon carbide
metal layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311846517.8A
Other languages
English (en)
Other versions
CN117497580B (zh
Inventor
蔡文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311846517.8A priority Critical patent/CN117497580B/zh
Publication of CN117497580A publication Critical patent/CN117497580A/zh
Application granted granted Critical
Publication of CN117497580B publication Critical patent/CN117497580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请属于功率器件技术领域，提供了一种异质结碳化硅IGBT器件及其制备方法、芯片，其中，碳化硅P型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，N型碳化硅漂移层位于缓冲层上，N型碳化硅漂移层的水平部上设有P柱；P型重掺杂层位于P柱与肖特基金属层之间，N型阻挡层位于N型碳化硅漂移层的垂直部与P型基层之间，第一P型源区和第一N型源区位于P型重掺杂层与源极金属层之间，通过设置N型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。

Description

一种异质结碳化硅IGBT器件及其制备方法、芯片
技术领域
本申请属于功率器件技术领域，尤其涉及一种异质结碳化硅IGBT器件及其制备方法、芯片。
背景技术
绝缘栅双极晶体管(Insulate-Gate Bipolar Transistor，IGBT)是由绝缘栅极场效应管和双极型三极管复合而成的一种器件，既有金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）驱动功率小和开关速度快的特点，又有双极型器件饱和压降低而容量大的特点，其频率特性介于MOSFET与功率晶体管之间，可正常工作于几十kHz频率范围内，是中小功率电力电子设备的主导器件，广泛应用于变频器、照明电路、开关电源等领域。
然而，由于IGBT是双极性器件，导通时电子和空穴都参与导电，目前的常规的基于碳化硅基底的IGBT超结器件中，通常需要外接快恢复二极管，且存在导通电阻较大的问题。
发明内容
为了解决上述技术问题，本申请实施例提供了一种异质结碳化硅IGBT器件及其制备方法、芯片，旨在提供一种新型的碳化硅IGBT器件，可以提升器件的击穿电压，并且改善器件的快恢复特性。
本申请实施例第一方面提供了一种异质结碳化硅IGBT器件，所述异质结碳化硅IGBT器件包括：漏极金属层、碳化硅P型掺杂层、碳化硅衬底层、缓冲层、N型碳化硅漂移层、P型氧化镍层、P柱、P型重掺杂层、肖特基金属层、N型阻挡层、P型基层、P型屏蔽层、栅极介质层、栅极多晶硅层、源极金属层、第一P型源区、第一N型源区；
所述碳化硅P型掺杂层和所述碳化硅衬底层位于所述缓冲层与所述漏极金属层之间，所述N型碳化硅漂移层位于所述缓冲层上，且所述N型碳化硅漂移层呈L形结构；所述N型碳化硅漂移层的水平部上设有所述P柱；
所述P型重掺杂层位于所述P柱与所述肖特基金属层之间，所述N型阻挡层位于所述N型碳化硅漂移层的垂直部与所述P型重掺杂层之间，所述第一P型源区和所述第一N型源区位于所述P型重掺杂层与所述源极金属层之间；
所述P型屏蔽层位于所述N型碳化硅漂移层的垂直部上，所述栅极介质层位于所述栅极多晶硅层与所述P型屏蔽层之间，且所述栅极多晶硅层与所述源极金属层、所述第一N型源区、所述P型重掺杂层以及所述N型阻挡层之间由所述栅极介质层隔离；所述N型阻挡层与所述肖特基金属层之间形成肖特基接触，且所述肖特基金属层与所述源极金属层接触。
在一些实施例中，所述N型阻挡层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度。
在一些实施例中，所述N型阻挡层与所述P柱和所述P型重掺杂层接触；其中，所述P柱和所述P型重掺杂层的位置呈对角设置，所述N型阻挡层与所述肖特基金属层的位置呈对角设置。
在一些实施例中，所述P柱为P型掺杂的氧化镍材料。
在一些实施例中，所述碳化硅P型掺杂层为P型掺杂的4H晶型的碳化硅材料。
在一些实施例中，所述碳化硅衬底层、所述缓冲层、所述N型碳化硅漂移层均为N型掺杂的4H晶型的碳化硅材料；其中，所述碳化硅衬底层内N型掺杂离子的浓度大于所述缓冲层内N型掺杂离子的浓度，所述缓冲层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度。
在一些实施例中，所述栅极介质层为氧化硅或者氮化硅。
在一些实施例中，所述N型阻挡层的厚度大于所述P型重掺杂层的厚度，所述N型阻挡层的厚度大于所述第一P型源区的厚度。
本申请实施例第二方面还提供了一种异质结碳化硅IGBT器件的制备方法，包括：
在碳化硅衬底层的指定区域注入P型掺杂离子形成碳化硅P型掺杂层；
在所述碳化硅衬底层和所述碳化硅P型掺杂层上外延生长缓冲层以及N型碳化硅漂移层，并在所述N型碳化硅漂移层上的预设区域注入N型掺杂离子形成N型阻挡层；其中，所述N型阻挡层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度；
在所述N型阻挡层上依次注入P型掺杂离子、N型掺杂离子形成P型基层、第一P型源区、第一N型源区；所述第一P型源区和所述第一N型源区位于所述P型基层上；
在所述N型碳化硅漂移层上的第一预设区域和第二预设区域进行刻蚀分别形成第一深槽和第二深槽，并在所述第一深槽内形成P柱、P型重掺杂层、肖特基金属层，在所述第二深槽内形成P型屏蔽层、栅极介质层、栅极多晶硅层；
形成源极金属层、漏极金属层；其中，所述漏极金属层与所述碳化硅P型掺杂层和所述碳化硅衬底层接触，所述源极金属层与所述第一P型源区、所述第一N型源区以及所述肖特基金属层接触。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的异质结碳化硅IGBT器件；或者包括如上述任一项实施例所述的异质结碳化硅IGBT器件的制备方法制备的异质结碳化硅IGBT器件。
本申请实施例的有益效果：碳化硅P型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，N型碳化硅漂移层位于缓冲层上，N型碳化硅漂移层的水平部上设有P柱；P型重掺杂层位于P柱与肖特基金属层之间，N型阻挡层位于N型碳化硅漂移层的垂直部与P型基层之间，第一P型源区和第一N型源区位于P型重掺杂层与源极金属层之间，通过设置N型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。
附图说明
图1是本申请实施例提供的异质结碳化硅IGBT器件的一种结构示意图；
图2是本申请实施例提供的异质结碳化硅IGBT器件在正向导通的电子流向示意图；
图3是本申请实施例提供的异质结碳化硅IGBT器件在反向导通的电子流向示意图；
图4是本申请实施例提供的异质结碳化硅IGBT器件在正向关断的空穴流向示意图；
图5是本申请实施例提供的异质结碳化硅IGBT器件内的N型碳化硅漂移层、N型阻挡层的能级示意图；
图6是本申请实施例提供的异质结碳化硅IGBT器件的制备方法的流程示意图；
图7是本申请实施例提供的形成碳化硅P型掺杂层后的示意图；
图8是本申请实施例提供的形成缓冲层、N型碳化硅漂移层后的示意图；
图9是本申请实施例提供的形成P型基层、第一P型源区、第一N型源区后的示意图；
图10是本申请实施例提供的在第一深槽内形成P柱、P型重掺杂层、肖特基金属层，在第二深槽内形成P型屏蔽层、栅极介质层、栅极多晶硅层后的示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
由于IGBT是双极性器件，导通时电子和空穴都参与导电，目前的常规的基于碳化硅基底的IGBT超结器件中，通常需要外接快恢复二极管，且存在导通电阻较大的问题。
为了解决上述技术问题，本申请实施例提供了一种异质结碳化硅IGBT器件，参见图1所示，本申请实施例中的异质结碳化硅IGBT器件包括：漏极金属层110、碳化硅P型掺杂层121、碳化硅衬底层122、缓冲层130、N型碳化硅漂移层210、P柱410、P型重掺杂层420、肖特基金属层430、N型阻挡层510、P型基层520、P型屏蔽层310、栅极介质层320、栅极多晶硅层330、源极金属层610、第一P型源区531、第一N型源区532。
碳化硅P型掺杂层121和碳化硅衬底层122位于缓冲层130与漏极金属层110之间，N型碳化硅漂移层210位于缓冲层130上，且N型碳化硅漂移层210呈L形结构；N型碳化硅漂移层210的水平部上设有P柱410；P型重掺杂层420位于P柱410与肖特基金属层430之间，N型阻挡层510位于N型碳化硅漂移层210的垂直部与P型重掺杂层420之间，第一P型源区531和第一N型源区532位于P型重掺杂层420与源极金属层610之间；P型屏蔽层310位于N型碳化硅漂移层210的垂直部上，栅极介质层320位于栅极多晶硅层330与P型屏蔽层310之间，且栅极多晶硅层330与源极金属层610、第一N型源区532、P型重掺杂层420以及N型阻挡层510之间由栅极介质层320隔离；N型阻挡层510与肖特基金属层430之间形成肖特基接触，且肖特基金属层430与源极金属层610接触。栅极介质层320可以包裹栅极多晶硅层330，栅极金属层可以通过栅极介质层320上的通孔与栅极多晶硅层330接触，并在栅极金属层上施加电压控制异质结碳化硅IGBT器件的开关状态。
在本实施例中，通过设置N型阻挡层510与肖特基金属层430之间形成肖特基接触，并使得N型阻挡层510经由肖特基金属层430连接源极金属层610，可以防止器件的双极退化效应。碳化硅P型掺杂层121与碳化硅衬底层122之间形成PN结，通过在碳化硅衬底层122内注入浓度更高的P掺杂的碳化硅P型掺杂层121，可以改善器件的反向恢复特性。
图5为N型阻挡层510与N型碳化硅漂移层210之间的能带示意图，其中，Ec表示N型碳化硅漂移层210和N型阻挡层510的价带，Ev表示N型碳化硅漂移层210和N型阻挡层510的导带，Ef表示费米能级，结合图5所示，N型阻挡层510与肖特基金属层430之间的界面的导带和价带逐渐下降，然后在靠近N型碳化硅漂移层210的时候逐渐上升，在N型阻挡层510与N型碳化硅漂移层210之间的界面，N型阻挡层510与N型碳化硅漂移层210的导带趋向一致，N型阻挡层510与N型碳化硅漂移层210的价带趋向一致。结合图2所示，在本申请实施例中的异质结碳化硅IGBT器件处于正向导通的状态时，空穴的移动方向如图2中的空穴流向曲线711所示，由于通过对碳化硅衬底层122的部分注入P型掺杂离子，增加了与漏极金属层110接触的碳化硅P型掺杂层121，碳化硅P型掺杂层121与P柱410相对，且P柱410的深度大于N型碳化硅漂移层210的垂直部的高度，此时空穴经由漏极金属层110、碳化硅P型掺杂层121、缓冲层130以及N型碳化硅漂移层210流向N型阻挡层510。电子的移动方向如图2中的电子流向曲线712所示，第一N型源区532与碳化硅衬底层122相对，且在靠近栅极介质层320的N型阻挡层510、N型碳化硅漂移层210内形成电子通道，此时电子经由源极金属层610、第一N型源区532、P型基层520、N型阻挡层510、N型碳化硅漂移层210以及缓冲层130流向漏极金属层110。
在本申请实施例中的异质结碳化硅IGBT器件处于反向导通的状态时，器件内的电子移动方向如图3中的虚线所示，电子经由漏极金属层110、碳化硅衬底层122、缓冲层130、N型碳化硅漂移层210、N型阻挡层510进入肖特基金属层430，改善了器件的反向恢复特性，防止器件出现双极退化效应。
在本申请实施例中的异质结碳化硅IGBT器件处于正向关断的状态时，器件内的空穴移动方向如图4中的虚线所示，空穴经由漏极金属层110、N型碳化硅漂移层210、缓冲层130、N型碳化硅漂移层210、N型阻挡层510进入肖特基金属层430。
在一些实施例中，N型阻挡层510内N型掺杂离子的浓度大于N型碳化硅漂移层210内N型掺杂离子的浓度。
在一些实施例中，N型阻挡层510与P柱410和P型重掺杂层420接触；其中，P柱410和P型重掺杂层420的位置呈对角设置，N型阻挡层510与肖特基金属层430的位置呈对角设置，N型阻挡层510与P柱410之间可以形成异质结结构，P柱410和P型重掺杂层420之间可以形成异质结结构。
在一些实施例中，P柱410为P型掺杂的氧化镍材料。
在本实施例中，P柱410位于N型碳化硅漂移层210的水平部上，采用氧化镍材料进行P型掺杂形成P柱410可以提高器件内P柱410的高度，P柱410与N型碳化硅漂移层210之间形成异质结结构，达到电荷补偿和电荷平衡的作用，可以使得N型碳化硅漂移层210内漂移区电场分布更均匀，具有提高器件的击穿电压，降低导通电阻的作用。
在一些实施例中，碳化硅P型掺杂层121为P型掺杂的4H晶型的碳化硅材料。
在一些实施例中，碳化硅衬底层122、缓冲层130、N型碳化硅漂移层210均为N型掺杂的4H晶型的碳化硅材料；其中，碳化硅衬底层122内N型掺杂离子的浓度大于缓冲层130内N型掺杂离子的浓度，缓冲层130内N型掺杂离子的浓度大于N型碳化硅漂移层210内N型掺杂离子的浓度。
在一些实施例中，栅极介质层320为氧化硅或者氮化硅。
在一些实施例中，N型阻挡层510的厚度大于P型重掺杂层420的厚度，N型阻挡层510的厚度大于第一P型源区531的厚度。
在一些实施例中，N型阻挡层510与P型重掺杂层420之间形成碳化硅PN结，N型阻挡层510与P型基层520之间形成碳化硅PN结，P型基层520与第一N型源区532之间可以形成碳化硅PN结。
本申请实施例还提供了一种异质结碳化硅IGBT器件的制备方法，参见图6所示，本实施例中的制备方法包括步骤S100至步骤S500。
在步骤S100中，在碳化硅衬底层122的指定区域注入P型掺杂离子形成碳化硅P型掺杂层121。
结合图7所示，碳化硅衬底层122的指定区域采用掩膜版覆盖的方式向指定区域注入P型掺杂离子形成碳化硅P型掺杂层121。
在一些实施例中，碳化硅P型掺杂层121内P型掺杂离子的浓度至少为碳化硅衬底层122内N型掺杂离子的浓度的100倍。
在步骤S200中，在碳化硅衬底层122和碳化硅P型掺杂层121上外延生长缓冲层130以及N型碳化硅漂移层210，并在N型碳化硅漂移层210上的预设区域注入N型掺杂离子形成N型阻挡层510。
在本实施例中，采用外延生长的方式在碳化硅衬底层122和碳化硅P型掺杂层121上外延生长碳化硅材料，并注入N型掺杂离子形成N型掺杂的缓冲层130。继续外延生长碳化硅材料，并注入N型掺杂离子形成较厚的N型碳化硅漂移层210，如图8所示。
在本实施例中，采用掩膜版覆盖的方式向N型碳化硅漂移层210上的预设区域注入N型掺杂离子，N型碳化硅漂移层210上的预设区域可以为N型碳化硅漂移层210的中央区域，如图9所示，N型阻挡层510内N型掺杂离子的浓度大于N型碳化硅漂移层210内N型掺杂离子的浓度。
在步骤S300中，在N型阻挡层510上依次注入P型掺杂离子、N型掺杂离子形成P型基层520、第一P型源区531、第一N型源区532。
在本实施例中，结合图9所示，第一P型源区531和第一N型源区532位于P型基层520上。
在一些实施例中，第一P型源区531和第一N型源区532的厚度一致，在注入工艺，第一P型源区531和第一N型源区532的离子注入能量可以相同。
在步骤S400中，在N型碳化硅漂移层210上的第一预设区域和第二预设区域进行刻蚀分别形成第一深槽和第二深槽，并在第一深槽内形成P柱410、P型重掺杂层420、肖特基金属层430，在第二深槽内形成P型屏蔽层310、栅极介质层320、栅极多晶硅层330。
结合图10，可以采用刻蚀工艺在N型碳化硅漂移层210上的第一预设区域和第二预设区域进行刻蚀分别形成第一深槽和第二深槽，第一深槽和第二深槽分别位于N型阻挡层510的两侧，第一深槽可以作为源极沟槽，从而在第一深槽内依次形成P柱410、P型重掺杂层420、肖特基金属层430，第二深槽可以作为栅极沟槽，在第二深槽内形成P型屏蔽层310、栅极介质层320、栅极多晶硅层330。
在一些实施例中，第一深槽的深度大于N型阻挡层510的厚度，第二深槽的深度可以等于或者小于N型阻挡层510的厚度。
在一些实施例中，栅极介质层320可以通过原子沉积工艺形成，然后沉积多晶硅材料并刻蚀多晶硅材料形成多晶硅层，最后通过氧化工艺形成包裹多晶硅层的栅极介质层320，从而形成沟槽栅结构。
在步骤S500中，形成源极金属层610、漏极金属层110。
在本实施例中，结合图1所示，漏极金属层110与碳化硅P型掺杂层121和碳化硅衬底层122接触，源极金属层610与第一P型源区531、第一N型源区532以及肖特基金属层430接触。
本申请实施例还提供了一种芯片，包括如上述任一项实施例所述的异质结碳化硅IGBT器件。
在一个实施例中，本实施例中的芯片包括如上述任一项实施例所述的异质结碳化硅IGBT器件的制备方法制备的异质结碳化硅IGBT器件。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个异质结碳化硅IGBT器件，该异质结碳化硅IGBT器件可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的异质结碳化硅IGBT器件。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和异质结碳化硅IGBT器件组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请实施例的有益效果：碳化硅P型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，N型碳化硅漂移层位于缓冲层上，N型碳化硅漂移层的水平部上设有P柱；P型重掺杂层位于P柱与肖特基金属层之间，N型阻挡层位于N型碳化硅漂移层的垂直部与P型基层之间，第一P型源区和第一N型源区位于P型重掺杂层与源极金属层之间，通过设置N型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区、器件的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的掺杂区、器件完成，即将器件置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。实施例中的各掺杂区、器件可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各掺杂区、器件的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各掺杂区可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种异质结碳化硅IGBT器件，其特征在于，所述异质结碳化硅IGBT器件包括：漏极金属层、碳化硅P型掺杂层、碳化硅衬底层、缓冲层、N型碳化硅漂移层、P型氧化镍层、P柱、P型重掺杂层、肖特基金属层、N型阻挡层、P型基层、P型屏蔽层、栅极介质层、栅极多晶硅层、源极金属层、第一P型源区、第一N型源区；
所述碳化硅P型掺杂层和所述碳化硅衬底层位于所述缓冲层与所述漏极金属层之间，所述N型碳化硅漂移层位于所述缓冲层上，且所述N型碳化硅漂移层呈L形结构；所述N型碳化硅漂移层的水平部上设有所述P柱；
所述P型重掺杂层位于所述P柱与所述肖特基金属层之间，所述N型阻挡层位于所述N型碳化硅漂移层的垂直部与所述P型基层之间，所述第一P型源区和所述第一N型源区位于所述P型重掺杂层与所述源极金属层之间；
所述P型屏蔽层位于所述N型碳化硅漂移层的垂直部上，所述栅极介质层位于所述栅极多晶硅层与所述P型屏蔽层之间，且所述栅极多晶硅层与所述源极金属层、所述第一N型源区、所述P型重掺杂层以及所述N型阻挡层之间由所述栅极介质层隔离；所述N型阻挡层与所述肖特基金属层之间形成肖特基接触，且所述肖特基金属层与所述源极金属层接触。
2.如权利要求1所述的异质结碳化硅IGBT器件，其特征在于，所述N型阻挡层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度。
3.如权利要求2所述的异质结碳化硅IGBT器件，其特征在于，所述N型阻挡层与所述P柱和所述P型重掺杂层接触；其中，所述P柱和所述P型重掺杂层的位置呈对角设置，所述N型阻挡层与所述肖特基金属层的位置呈对角设置。
4.如权利要求2所述的异质结碳化硅IGBT器件，其特征在于，所述P柱为P型掺杂的氧化镍材料。
5.如权利要求1所述的异质结碳化硅IGBT器件，其特征在于，所述碳化硅P型掺杂层为P型掺杂的4H晶型的碳化硅材料。
6.如权利要求1所述的异质结碳化硅IGBT器件，其特征在于，所述碳化硅衬底层、所述缓冲层、所述N型碳化硅漂移层均为N型掺杂的4H晶型的碳化硅材料；其中，所述碳化硅衬底层内N型掺杂离子的浓度大于所述缓冲层内N型掺杂离子的浓度，所述缓冲层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度。
7.如权利要求1所述的异质结碳化硅IGBT器件，其特征在于，所述栅极介质层为氧化硅或者氮化硅。
8.如权利要求1所述的异质结碳化硅IGBT器件，其特征在于，所述N型阻挡层的厚度大于所述P型重掺杂层的厚度，所述N型阻挡层的厚度大于所述第一P型源区的厚度。
9.一种异质结碳化硅IGBT器件的制备方法，其特征在于，包括：
在碳化硅衬底层的指定区域注入P型掺杂离子形成碳化硅P型掺杂层；
在所述碳化硅衬底层和所述碳化硅P型掺杂层上外延生长缓冲层以及N型碳化硅漂移层，并在所述N型碳化硅漂移层上的预设区域注入N型掺杂离子形成N型阻挡层；其中，所述N型阻挡层内N型掺杂离子的浓度大于所述N型碳化硅漂移层内N型掺杂离子的浓度；
在所述N型阻挡层上依次注入P型掺杂离子、N型掺杂离子形成P型基层、第一P型源区、第一N型源区；所述第一P型源区和所述第一N型源区位于所述P型基层上；
在所述N型碳化硅漂移层上的第一预设区域和第二预设区域进行刻蚀分别形成第一深槽和第二深槽，并在所述第一深槽内形成P柱、P型重掺杂层、肖特基金属层，在所述第二深槽内形成P型屏蔽层、栅极介质层、栅极多晶硅层；
形成源极金属层、漏极金属层；其中，所述漏极金属层与所述碳化硅P型掺杂层和所述碳化硅衬底层接触，所述源极金属层与所述第一P型源区、所述第一N型源区以及所述肖特基金属层接触。
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的异质结碳化硅IGBT器件；或者包括如权利要求9所述的异质结碳化硅IGBT器件的制备方法制备的异质结碳化硅IGBT器件。
CN202311846517.8A 2023-12-29 2023-12-29 一种异质结碳化硅igbt器件及其制备方法、芯片 Active CN117497580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311846517.8A CN117497580B (zh) 2023-12-29 2023-12-29 一种异质结碳化硅igbt器件及其制备方法、芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311846517.8A CN117497580B (zh) 2023-12-29 2023-12-29 一种异质结碳化硅igbt器件及其制备方法、芯片

Publications (2)

Publication Number Publication Date
CN117497580A true CN117497580A (zh) 2024-02-02
CN117497580B CN117497580B (zh) 2024-04-19

Family

ID=89685329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311846517.8A Active CN117497580B (zh) 2023-12-29 2023-12-29 一种异质结碳化硅igbt器件及其制备方法、芯片

Country Status (1)

Country Link
CN (1) CN117497580B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
CN106783987A (zh) * 2016-12-24 2017-05-31 西安电子科技大学 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
CN107507861A (zh) * 2017-06-19 2017-12-22 西安电子科技大学 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法
CN115799344A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种碳化硅jfet元胞结构及其制作方法
CN115832057A (zh) * 2022-12-15 2023-03-21 南京芯干线科技有限公司 一种碳化硅mosfet器件以及制备方法
CN219419037U (zh) * 2023-02-09 2023-07-25 泰科天润半导体科技（北京）有限公司 一种沟槽型碳化硅mosfet器件
CN116994956A (zh) * 2023-09-26 2023-11-03 深圳市万微半导体有限公司 一种碳化硅功率器件及其制备方法、芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633168A (zh) * 2015-12-31 2016-06-01 国网智能电网研究院 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法
CN106783987A (zh) * 2016-12-24 2017-05-31 西安电子科技大学 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
CN107507861A (zh) * 2017-06-19 2017-12-22 西安电子科技大学 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法
CN115832057A (zh) * 2022-12-15 2023-03-21 南京芯干线科技有限公司 一种碳化硅mosfet器件以及制备方法
CN115799344A (zh) * 2023-02-03 2023-03-14 深圳平创半导体有限公司 一种碳化硅jfet元胞结构及其制作方法
CN219419037U (zh) * 2023-02-09 2023-07-25 泰科天润半导体科技（北京）有限公司 一种沟槽型碳化硅mosfet器件
CN116994956A (zh) * 2023-09-26 2023-11-03 深圳市万微半导体有限公司 一种碳化硅功率器件及其制备方法、芯片

Also Published As

Publication number Publication date
CN117497580B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
CN114122139B (zh) 具有集成二极管的碳化硅mosfet器件及制造方法
WO2003043089A1 (en) A field effect transistor semiconductor device
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
SE1850824A1 (en) MOSFET in SiC with self-aligned lateral MOS channel
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN108682688B (zh) 一种具有三维沟道的复合栅igbt芯片
US20230088637A1 (en) Split gate cstbt with current clamping pmos and manufacturing method thereof
US12009389B2 (en) Edge termination for power semiconductor devices and related fabrication methods
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN115799344A (zh) 一种碳化硅jfet元胞结构及其制作方法
WO2022098996A1 (en) Trenched power device with improved reliability and conduction
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN117497580B (zh) 一种异质结碳化硅igbt器件及其制备方法、芯片
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
EP3881360B1 (en) Insulated gate bipolar transistor
EP4256616A1 (en) Finfet power semiconductor devices
GB2596296A (en) Edge termination design for a vertical bipolar transistor and corresponding fabrication method
CN110459597B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN117673163B (zh) 高短路耐量的超结mosfet及其制备方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant