CN117412585A - 半导体结构的制造方法和半导体结构 - Google Patents
半导体结构的制造方法和半导体结构 Download PDFInfo
- Publication number
- CN117412585A CN117412585A CN202210794531.7A CN202210794531A CN117412585A CN 117412585 A CN117412585 A CN 117412585A CN 202210794531 A CN202210794531 A CN 202210794531A CN 117412585 A CN117412585 A CN 117412585A
- Authority
- CN
- China
- Prior art keywords
- region
- word line
- layer
- active
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 47
- 238000002955 isolation Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 238000011049 filling Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000008093 supporting effect Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000002829 reductive effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 185
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本公开实施例涉及半导体领域，提供一种半导体结构的制造方法和半导体结构，半导体结构包括在第一方向排列的窗口区、晶体管区和台阶区，晶体管区包括字线区，字线区与窗口区和台阶区正对且相接，制造方法包括：提供基底，在基底上形成多层间隔设置的有源层，晶体管区的有源层包括多个有源结构，第二方向垂直于第一方向；在字线区和台阶区形成伪字线结构，伪字线结构包覆同一层的有源层；形成第一隔离层，第一隔离层包括相连的主体部和间隔部，主体部位于窗口区；间隔部位于字线区和台阶区，并位于相邻伪字线结构之间；去除位于台阶区的有源层；去除伪字线结构；在台阶区和字线区形成介质层和字线。本公开实施例至少可以提高半导体结构的性能。
Description
技术领域
本公开属于半导体领域，具体涉及一种半导体结构的制造方法和半导体结构。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表其存储的一个二进制比特是1还是0。
3D堆叠式DRAM是一种在基底上堆叠多层晶体管的结构，其集成度较高，有利于降低单位面积的成本。然而3D堆叠式DRAM的性能还有待提升。
发明内容
本公开实施例提供一种半导体结构的制造方法和半导体结构，至少有利于提高半导体结构的性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：所述半导体结构包括在第一方向依次排列的窗口区、晶体管区和台阶区，所述晶体管区包括字线区，所述字线区与所述窗口区和所述台阶区正对且相接，所述制造方法包括：提供基底，在所述晶体管区和所述台阶区的所述基底上形成多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向延伸的有源结构，所述第二方向垂直于所述第一方向；在所述字线区和所述台阶区形成多个伪字线结构，所述伪字线结构包覆同一层的所述有源层；形成第一隔离层，所述第一隔离层包括相连的主体部和间隔部，所述主体部位于所述窗口区；所述间隔部位于所述字线区和所述台阶区，并位于相邻所述伪字线结构之间；去除位于所述台阶区的所述有源层；去除所述伪字线结构；在所述台阶区和所述字线区形成介质层和字线，所述介质层覆盖所述有源结构；所述字线覆盖所述介质层，且包覆同一层的所述有源结构，所述字线还位于相邻所述间隔部之间。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：在第一方向依次排列的窗口区、晶体管区和台阶区，所述晶体管区包括字线区，所述字线区与所述窗口区和所述台阶区正对且相接，所述半导体结构还包括：基底，所述晶体管区的所述基底上具有多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向延伸的有源结构，所述第二方向垂直于所述第一方向；介质层，覆盖所述有源结构的表面；多条字线，位于所述字线区和所述台阶区，且包覆同一层的所述有源层；第一隔离层，所述第一隔离层包括相连的主体部和间隔部，所述主体部位于所述窗口区；所述间隔部位于所述字线区和所述台阶区，并位于相邻所述字线之间。
本公开实施例提供的技术方案至少具有以下优点：形成包覆同一层有源层的伪字线结构，伪字线结构所占据的空间位置为后续形成的字线所占据的空间位置；在相邻伪字线结构之间形成第一隔离层，此后，去除伪字线结构，并在第一隔离层内形成字线。即第一隔离层能够规范字线的形状，从而避免同一字线发生断开，或相邻字线发生互连的问题。此外，去除台阶区的有源层能够避免其高电阻对半导体结构的不良影响，从而有利于提高半导体结构的性能。此外，窗口区可以增大形成伪字线结构和第一隔离层的工艺窗口，进而便于工艺制造。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种半导体结构的示意图；
图2-图30示出了一种半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，3D堆叠式DRAM的性能还有待提升。参考图1，经分析发现，主要原因在于：在基底100上形成多层有源结构200后，通常直接沉积导电材料以形成包覆同一层的多个有源结构200的字线600；然而，导电材料在不同位置的沉积程度不同，从而可能发生错误的互连或断开。比如，在第一位置L1，即有源结构200的边缘处，字线600的厚度较小，并且可能发生断开现象。在第二位置L2，由于上下空间连通，因此，上下层相邻的字线600容易发生互联。在第三位置L3，由于介质层610的阻挡，台阶区B0与字线区A0的字线600容易断开，从而无法将字线区 A0的字线600引出。此外，台阶区B0的有源结构200也用于将字线600引出，但其电阻较高。因此，半导体结构的性能有待提升。
本公开实施例提供一种半导体结构的制造方法，制造方法包括：形成包覆同一层有源层的伪字线结构，并在相邻伪字线结构之间形成第一隔离层，此后，去除伪字线结构以露出有源层，形成包覆同一层有源层的字线。即，伪字线结构所占据的空间位置即为字线所占据的空间位置，第一隔离层为形成字线的模子，能够规范字线的形状，从而避免相邻有源结构之间的字线发生断开；此外，第一隔离层在形成字线之前已经形成，在第一介质层隔离作用下，可以避免上下层的字线发生互联；此外，台阶区的有源层被去除，能够避免其高电阻对半导体结构的不良影响，还能够增大字线区的字线与台阶区的字线的接触面积。因此，半导体结构的性能得以提升。此外，窗口区可以增大形成伪字线结构和第一隔离层的工艺窗口，进而便于工艺制造。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
如图2-图30所示，本公开一实施例提供一种半导体结构的制造方法，需要说明的是，为了便于描述以及清晰地示意出半导体结构制作方法的步骤，图2至图30均为半导体结构的局部结构示意图。
参考图2，图2示出了最终形成的半导体结构的俯视图，为更加直观，俯视图中仅示出了半导体结构中的部分结构。首先，需要说明的是，半导体结构内具有第一方向X、第二方向Y和第三方向Z(参考图3)。第一方向 X和第二方向Y与基底1表面平行且二者相互垂直，第三方向Z垂直与基底1表面。
半导体结构包括在第一方向X依次排列的窗口区C、晶体管区A和台阶区B，晶体管区A包括字线区A1，字线区A1与窗口区C和台阶区B正对且相接。在一些实施例中，台阶区B包括第一区B1和第二区B2，第一区B1位于字线区A1和第二区B2之间。
以下将结合附图对制造方法进行详细说明。
图3为图2所示的d-d1方向上的剖面图；图4为图2所示的e-e1方向和f-f1方向上的剖面图；图5为图2所示的g1-g2方向上的剖面图。参考图 3-图5，提供基底1，在基底1上形成多层交替设置的有源层20和牺牲层 31。示例地，通过外延生长工艺形成有源层20和牺牲层31。示例地，有源层20与基底1的材料相同，二者可以均为硅层，牺牲层31的材料可以为硅锗。
此外，还可以在有源层20的表面形成保护层30。示例地，在有源层 20的表面沉积氧化硅以作为保护层30。保护层30能够在后续刻蚀过程中保护有源层20的表面。
参考图6-图8，图6为图2所示的d-d1方向上的剖面图，图7为图2 所示的f-f1方向的剖面图，图8为图2所示的g1-g2方向上的剖面图；在本步骤中，半导体结构在e-e1方向上的剖面未发生变化，可参考图4；形成第二隔离层32，第二隔离层32穿透有源层20和牺牲层31。具体地，参考图6-图7，第二隔离层32位于晶体管区A和窗口区C，并将晶体管区A的有源层20分割为多个有源结构2，且填充满窗口区C。在一些实施例中，参考图8，第二隔离层32还位于台阶区B在第二方向Y排列的相对两侧。
示例地，对有源层20和牺牲层31进行图形化处理，以去除窗口区C 的有源层20和牺牲层31，并在晶体管区A和台阶区B形成沟槽。晶体管区A的沟槽沿第二方向Y延伸；台阶区B内的沟槽沿第一方向X延伸。在窗口区C和晶体管区A的沟槽中沉积绝缘材料以作为第二隔离层32。第二隔离层32的材料可以与保护层30的材料相同，比如二者均为氧化硅。
图9为图2所示的d-d1方向上的剖面图，图10为图2所示的e-e1方向的剖面图，图11为图2所示的f-f1方向的剖面图，图12为图2所示的g1-g2方向上的剖面图；参考图9-图12，形成支撑结构4。示例地，采用干法刻蚀工艺去除部分第二隔离层32和部分牺牲层31，以形成多个沟槽，在沟槽中沉积氮化硅以作为支撑结构4。
具体地，参考图9，支撑结构4至少位于第一区B1和第二区B2的交界处，并包覆有源层20。需要说明的是，后续将去除第二区B2内的结构以提供工艺窗口，为避免此过程影响第一区B1内的结构的牢固性，可以形成支撑结构4以提供支撑作用。此外，在后续去除牺牲层31的过程中，此处的支撑结构4还能够为台阶区B的有源层20提供支撑作用，避免有源层 20发生坍塌。
继续参考图9，在一些实施例中，支撑结构4还位于第二区B2远离第一区B1的一侧，并包覆有源层20。即，此处的支撑结构4为网状结构，有源层20穿透支撑结构4。在后续去除牺牲层31的过程中，此处的支撑结构4能够避免第二区B2的有源层20发生坍塌。
继续参考图9，在一些实施例中，支撑结构4还位于字线区A1与第一区B1的交界处，并包覆有源层20。即，第一区B1的两侧均形成有支撑结构4，从而能够提高第一区B1的有源层20的牢固性。有源层20的牢固程度越大，后续形成的间隔部52也更为稳定。
结合参考图2和图9，支撑结构4还位于窗口区C未与字线区A1相接的边缘，支撑结构4还穿透第二隔离层32。也就是说，支撑结构4能够定义出窗口区C的形状和位置。在一些实施例中，窗口区C共有三侧未与字线区A1相接。窗口区C与字线区A1相接的边缘不形成支撑结构4的原因在于：露出字线区A1朝向窗口区C的一侧，后续反应气体可从该侧进行字线区A1以形成间隔部52。
参考图10，在另一些实施例中，支撑结构4还位于字线区A1在第二方向Y排列的相对两侧，支撑结构4还包覆有源结构2。也就是说，支撑结构4为网状结构，能够包覆每一个有源结构2，有源结构2在第二方向 Y上穿过支撑结构4。
另外，支撑结构4还可以位于第一间隔区A3远离字线区A1的一侧，以及第二间隔区A4远离字线区A1的一侧，从而对第一间隔区A3和第二间隔区A4的有源结构2进行支撑。
参考图12，支撑结构4还位于台阶区B在第二方向Y排列的相对两侧。也就是说，此处的支撑结构4用于定义台阶区B的工艺窗口的边界，支撑结构4与台阶区B内的有源层20的距离越大，则台阶区B的工艺窗口越大，能够便于后续形成间隔部52。
图13为图2所示的d-d1方向上的剖面图，图14为图2所示的e-e1方向的剖面图，图15为图2所示的f-f1方向的剖面图，图16为图2所示的g1-g2方向上的剖面图；参考图13-图16，形成支撑结构4后，去除牺牲层 31和第二隔离层32。在一些实施例中，可以一次性去除所有牺牲层31；在另一些实施例中，也可以针对不同区域分多次去除牺牲层31，比如，可以先去除台阶区B和字线区A1的牺牲层31，其他区域的牺牲层31在后续的工艺步骤中去除。
继续参考图13-图16，形成填充层33，填充层33覆盖有源层20，并与支撑结构4相接触，填充层33还填充于窗口区C。即填充层33占据了原先牺牲层31和第二隔离层32的空间位置，晶体管区A、台阶区B和窗口区C内均具有填充层33。示例地，填充层33的材料可以与保护层30、第二隔离层32的材料相同，比如均为二氧化硅。
参考图17和图18，去除位于字线区A1、台阶区B和窗口区C的填充层33，从而露出有源层20。
至此，基于图3-图18，可以在晶体管区A和台阶区B的基底1上形成多层间隔设置的有源层20，晶体管区A的有源层20包括多个在第二方向Y延伸的有源结构2。上述步骤仅为示例性说明，本公开实施例不限于此，比如，在形成支撑结构4后，可以只去除字线区A1、台阶区B、窗口区C内的第二隔离层32和牺牲层31，从而形成多层间隔设置的有源层20。由于其他区域内的牺牲层31并未并去除，因而无需再形成填充层33。
图19为图2所示的d-d1方向上的剖面图，图20为图2所示的e-e1方向的剖面图，参考图19-图20，在字线区A1和台阶区B形成多个伪字线结构6，伪字线结构6包覆同一层的有源层20。
示例地，通过原子层沉积工艺在有源层20的表面沉积氧化硅以作为伪字线结构6。原子层沉积工艺将物质以单原子膜形式一层一层的镀在有源结构2表面，在原子层沉积过程中，新一层原子膜的化学反应是直接与之前一层相关联的，因此，膜层的均一性、致密度更好，从而有利于改善伪字线结构6的形貌。伪字线结构6所在的空间位置即为后续形成的介质层 61和字线62所在的空间位置，因此，还可以改善后续形成的字线62的形貌。在另一些实施例中，也可以采用化学气相沉积工艺形成伪字线结构6。
需要说明的是，由于字线区A1的一侧设有窗口区C，窗口区C用于增大工艺窗口，即增加进入字线区A1和台阶区B的伪字线结构6的反应气体，进而使得反应气体在有源结构2表面的沉积程度相对一致。此外，台阶区B的两侧也具有较大的工艺窗口，从而也能够促进反应气体的沉积过程。
图21为图2所示的d-d1方向上的剖面图，图22为图2所示的e-e1方向的剖面图，参考图21-图22，形成第一隔离层5，第一隔离层5包括相连的主体部51和间隔部52，主体部51位于窗口区C；间隔部52位于字线区 A1和台阶区B，并位于相邻伪字线结构6之间。也就是说，采用反向填充工艺形成第一隔离层5以作为后续形成的上下层字线62之间的隔离结构。
值得注意的是，主体部51能够在后续去除伪字线结构6的过程中对间隔部52起到支撑作用，从而提高间隔部52的牢固性。此外，第一隔离层 5作为后续形成字线62的模子，能够控制字线62的形状和尺寸。
示例地，通过原子层沉积工艺在窗口区C、字线区A1和台阶区B沉积氮化硅以作为第一隔离层5。原子层沉积工艺能够提高第一隔离层5的致密度和均一性，从而有利于提高隔离效果，还能够改善后续形成的字线 62的形貌。在另一些实施例中，还可以通过化学气相沉积工艺形成第一隔离层5。
在一些实施例中，在第一方向X上，窗口区C的宽度大于第二区B2 的宽度。需要说明的是，第二区B2在后续去除伪字线结构6和第一区B1 的有源层20的过程中起到增大工艺窗口的作用；窗口区C在形成伪字线结构6和第一隔离层5的过程中起到增大工艺窗口的作用，除此之外，窗口区C还需要容纳主体部51。因此，为提高半导体结构的空间利用率，且兼顾各区域的功能，可以适当增加窗口区C在第一方向X上宽度，从而增强主体部51对间隔部52的支撑作用。
较大的工艺窗口能够促进反应气体的沉积过程，从而提升第一隔离层 5的致密度，避免在相邻伪字线结构6之间产生空洞或间隙，从而改善第一隔离层6的形貌，并提高第一隔离层5的隔离效果。
图23为图2所示的d-d1方向上的剖面图，参考图23，去除位于第二区B2的有源层20、间隔部52和伪字线结构6，以露出位于第一区B1的有源层20。
示例地，采用干法刻蚀以去除第二区B2内的上述结构。第二区B2内的上述结构被去除后，能够为后续去除第一区B1的有源层20和伪字线结构6，以及后续形成字线62提供较大的工艺窗口。即，更多的刻蚀剂或反应气体能够通过第二区B2进入第一区B1和字线区A1，从而提高后续的生产效率，并保证第一隔离层5和字线62的质量。
在一些实施例中，在第一方向X上，第一区B1的宽度大于第二区B2 的宽度。主要原因在于，后续在第一区B1内形成的字线62用于将字线区 A1的字线62引出，也就是说，第一区B1需要容纳多个台阶，而第二区B 内的字线62将会在形成台阶的过程中被去除。为保证第一区B1具有足够的容纳空间，可以相应增大第一区B1在第一方向X上的宽度。
继续参考图23，去除位于第一区B1的有源层20，以露出伪字线结构 6。
示例地，采用湿法刻蚀以去除有源层20。由于台阶区B的有源层20 均被去除，其不再作为引出字线62的接触结构，因此，可以避免有源层 20的高电阻对半导体结构的影响。此外，有源层20被去除后，可以露出较大面积的伪字线结构6，以便于后续去除伪字线结构6。此外，有源层 20被去除后，可在台阶区B与字线区A1的交界处形成一个较大的开口，以便于后续两个区域的字线62的进行互连。
至此，基于图22-图23所示的两个步骤，可以去除位于台阶区B的有源层20。分两次去除有源层20能够提高工艺效率，并且减少残留物。上述步骤为示例性说明，在另一些实施例中，也可以不对台阶区B划分为第一区B1和第二区B2，而直接采用一道工艺步骤将台阶区B的有源层20 去除。
图24为图2所示的d-d1方向上的剖面图，图25为图2所示的e-e1方向上的剖面图，参考图24-图25，去除剩余的伪字线结构6。即去除第一区 B1和字线区A1的伪字线结构6，以露出有源结构2。
示例地，采用湿法刻蚀以去除伪字线结构6。在去除伪字线结构6的过程中，伪字线结构6和第一隔离层5的选择刻蚀比大于2:1。即较大的选择刻蚀比能够保证在去除伪字线结构6的同时，降低对第一隔离层5的损伤，从而保证第一隔离层5的隔离效果，并避免影响后续形成字线62的形貌。
至此，基于图22和图24-图25所示的两个步骤，可以将伪字线结构6 去除。需要说明的是，分两次去除伪字线结构6能够提高工艺效率，并且减少残留物。上述步骤为示例性说明，在另一些实施例中，可以直接采用一道工艺步骤将伪字线结构6去除。
图26为图2所示的d-d1方向上的剖面图，参考图26，在台阶区B和字线区A1形成介质层61，介质层61覆盖有源结构2。示例地，通过原位水汽生成工艺在有源结构2的表面生长氧化硅以作为介质层61。
继续参考图26，在介质层61和第一隔离层5的表面形成字线阻挡层 621。示例地，通过原子层沉积工艺在介质层61的表面形成氮化钛或氮化钽等膜层以作为字线阻挡层621。字线阻挡层621能够避免后续形成的字线填充层622与第一隔离层5发生原子扩散，从而保证字线填充层622具有较低的电阻。
参考图27-图28，图27为图2所示d-d1方向上的剖面图，图28为图 2所示的e-e1方向的剖面图，形成位于相邻间隔部52之间的字线填充层 622，字线填充层622还覆盖字线阻挡层621，字线阻挡层621和字线填充层622构成字线62。
示例地，在间隔部52之间沉积钛、钨或钼等低电阻金属作为字线填充层622。低电阻的金属有利于降低半导体结构的功耗，还有利于缩短延迟时间，从而提高半导体结构的运行速率。
需要说明的是，由于在形成字线62之前已经形成了用于隔离相邻字线 62的第一隔离层5，且间隔部52与主体部51相连，从而能够封闭窗口区 C朝向字线区A1的一侧，进而可以避免上下层字线62发生互连。
此外，第一隔离层5还作为形成字线62的模子。如此，可以相应延长字线62的沉积时间，以使得字线62填充满相邻间隔部52之间的间隙，从而避免同一层相邻有源结构2之间的字线62发生断开的问题。
此外，由于去除了台阶区B的有源层20，从而在台阶区B和字线区 A1之间形成了较大的开口。该开口能够增加台阶区B的字线62与字线区 A1的字线62接触面积，从而避免发生断开的问题。
至此，基于图26-图28所示的步骤，可以在台阶区B和字线区A1形成介质层61和字线62，介质层61覆盖有源结构2；字线62覆盖介质层 61，且包覆同一层的有源结构2，字线62还位于相邻间隔部52之间。
参考图29，图29为图2所示d-d1方向上的剖面图，对台阶区B进行图形化处理，以形成多个台阶；台阶包括字线62以及位于其上下两侧的第一隔离层5；在字线区A1指向台阶区B的方向上，台阶的高度依次降低。即，台阶能够为后续形成的连接柱63提供位置，以使得连接柱63将字线 62引出。
即，示例地，刻蚀台阶区B的部分字线62和部分第一隔离层5，台阶区B剩余的字线62和第一隔离层5构成台阶。
参考图30，形成多个连接柱63，连接柱63与台阶一一对应，并穿透位于字线62上的第一隔离层5，以使连接柱63与字线62连接。
在形成连接柱63前，还可以在台阶上形成覆盖层，刻蚀覆盖层以形成通孔，在通孔中沉积铜、铝、钨或钛等金属作为连接柱63。
参考图2，值得注意的是，晶体管区A还包括位线区A2、第一间隔区 A3和第二间隔区A4和电容区A5；位线区A2、第一间隔区A3、字线区 A1、第二间隔区A3和电容区A5在第二方向Y依次排列。
制造方法还可以包括：在位线区A2形成多条位线7，位线在第三方向 Z上延伸，第三方向Z垂直于基底1表面；位线与有源结构2电连接。具体地，有源结构2包括在第二方向Y依次排布的第一源漏区、沟道区和第二源漏区，其中位线7与第一源漏区相连。
制造方法还可以包括：在电容区A5形成多个电容(图中未示出)，电容与有源结构2电连接。具体地，电容与有源结构2的第二源漏区相连。
此外，第一间隔区和第二间隔区内形成有填充层33，填充层33包覆有源结构2。第一间隔区的填充层33可用于隔离位线7和字线62。第二间隔区的填充层33可用于隔离字线62和电容。
综上，本公开实施例先在有源结构2的表面形成伪字线结构6；形成第一隔离层5后，再去除伪字线结构6，从而获得形成字线62的模子；在第一隔离层5内填充导电材料可形成字线62，从而可以避免同一层字线62 发生断开，或上下层字线62发生互连的问题。此外，由于去除了台阶区B 的有源层20，字线区A1和台阶区B交界处的开口较大，从而可以避免字线62在两个区域的交界处发生断开的问题。如此，有利于提高半导体结构的性能。
本公开实施例还提供一种半导体结构，此半导体结构可以采用前述实施例提供的制造方法进行制造，对此半导体结构的详细说明可以参考前述实施例，在此不再赘述。
半导体结构包括在第一方向X依次排列的窗口区C、晶体管区A和台阶区B，晶体管区A包括字线区A1，字线区A1与窗口区C和台阶区B正对且相接，半导体结构包括：
基底1，晶体管区A的基底1上具有多层间隔设置的有源层20，晶体管区A的有源层20包括多个在第二方向Y延伸的有源结构2，第二方向Y 垂直于第一方向X；介质层61，覆盖有源结构2的表面；多条字线62，位于字线区A1和台阶区B，且包覆同一层的有源层20；第一隔离层5，第一隔离层5包括相连的主体部51和间隔部52，主体部51位于窗口区C；间隔部52位于字线区A1和台阶区B，并位于相邻字线62之间。
需要说明的是，主体部51能够对间隔部52起到支撑作用，从而提高了第一隔离层5的牢固性。此外，主体部51与间隔部52相连，从而在第三方向Z上构成了多个相对封闭的区域，能够避免字线62在远离台阶区B 的侧面发生互连。因此，半导体结构的性能得以提升。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。
Claims (15)
1.一种半导体结构的制造方法，其特征在于，所述半导体结构包括在第一方向依次排列的窗口区、晶体管区和台阶区，所述晶体管区包括字线区，所述字线区与所述窗口区和所述台阶区正对且相接，所述制造方法包括：
提供基底，在所述晶体管区和所述台阶区的所述基底上形成多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向延伸的有源结构，所述第二方向垂直于所述第一方向；
在所述字线区和所述台阶区形成多个伪字线结构，所述伪字线结构包覆同一层的所述有源层；
形成第一隔离层，所述第一隔离层包括相连的主体部和间隔部，所述主体部位于所述窗口区；所述间隔部位于所述字线区和所述台阶区，并位于相邻所述伪字线结构之间；
去除位于所述台阶区的所述有源层；
去除所述伪字线结构；
在所述台阶区和所述字线区形成介质层和字线，所述介质层覆盖所述有源结构；所述字线覆盖所述介质层，且包覆同一层的所述有源结构，所述字线还位于相邻所述间隔部之间。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述台阶区包括第一区和第二区，所述第一区位于所述字线区和所述第二区之间；在形成所述伪字线结构前，还包括：
形成支撑结构，所述支撑结构至少位于所述第一区和所述第二区的交界处，并包覆所述有源层；
去除所述台阶区的所述有源层以及去除所述伪字线结构，包括：
去除位于所述第二区的所述有源层、所述间隔部和所述伪字线结构；
去除位于所述第一区的所述有源层；
去除剩余的所述伪字线结构。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，在所述第一方向上，所述第一区的宽度大于所述第二区的宽度。
4.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述支撑结构还位于所述第二区远离所述第一区的一侧，并包覆所述有源层。
5.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述支撑结构还位于所述字线区与所述第一区的交界处，并包覆所述有源层。
6.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述支撑结构还位于所述字线区在所述第二方向排列的相对两侧，所述支撑结构还包覆所述有源结构；
所述支撑结构还位于所述台阶区在所述第二方向排列的相对两侧，
所述支撑结构还位于所述窗口区未与所述字线区相接的边缘。
7.根据权利要求2所述的半导体结构的制造方法，其特征在于，形成所述有源层和所述支撑结构的步骤包括：
在基底上形成多层交替设置的所述有源层和牺牲层；
形成第二隔离层，所述第二隔离层穿透所述有源层和所述牺牲层，并将所述晶体管区的所述有源层分割为多个所述有源结构；所述第二隔离层还填充满所述窗口区；
形成所述支撑结构，所述支撑结构还穿透所述第二隔离层；
形成所述支撑结构后，去除所述牺牲层和所述第二隔离层；
形成填充层，所述填充层覆盖所述有源层，并与所述支撑结构相接触，还填充于所述窗口区；
在形成所述伪字线结构前，去除位于所述字线区、所述台阶区和所述窗口区的所述填充层。
8.根据权利要求1所述的半导体结构的制造方法，其特征在于，
形成所述字线的步骤包括：在所述介质层和所述第一隔离层的表面形成字线阻挡层；
形成位于相邻间隔部之间的字线填充层，所述字线填充层还覆盖所述字线阻挡层，所述字线阻挡层和所述字线填充层构成所述字线。
9.根据权利要求1所述的半导体结构的制造方法，其特征在于，还包括：
对所述台阶区进行图形化处理，以形成多个台阶；
所述台阶包括所述字线以及位于其上下两侧的所述第一隔离层；
在所述字线区指向所述台阶区的方向上，所述台阶的高度依次降低。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，还包括：
形成多个连接柱，所述连接柱与所述台阶一一对应，并穿透位于所述字线上的所述第一隔离层，以使所述连接柱与所述字线连接。
11.根据权利要求2所述的半导体结构的制造方法，其特征在于，
在所述第一方向上，所述窗口区的宽度大于所述第二区的宽度。
12.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述伪字线结构的方法包括：原子层沉积工艺；和/或，
形成所述第一隔离层的方法包括：原子层沉积工艺。
13.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述晶体管区还包括位线区、第一间隔区和第二间隔区和电容区；所述位线区、所述第一间隔区、所述字线区、所述第二间隔区和所述电容区在所述第二方向依次排列；
在所述位线区形成多条位线，所述位线在第三方向上延伸，所述第三方向垂直于所述基底表面；所述位线与所述有源结构电连接；
在所述电容区形成多个电容，所述电容与所述有源结构电连接；
在所述第一间隔区和所述第二间隔区形成填充层，所述填充层包覆所述有源结构。
14.根据权利要求1所述的半导体结构的制造方法，其特征在于，在去除所述伪字线结构的过程中，所述伪字线结构和所述第一隔离层的选择刻蚀比大于2:1。
15.一种半导体结构，其特征在于，所述半导体结构包括在第一方向依次排列的窗口区、晶体管区和台阶区，所述晶体管区包括字线区，所述字线区与所述窗口区和所述台阶区正对且相接，所述半导体结构包括：
基底，所述晶体管区的所述基底上具有多层间隔设置的有源层，所述晶体管区的所述有源层包括多个在第二方向延伸的有源结构，所述第二方向垂直于所述第一方向；
介质层，覆盖所述有源结构的表面；
多条字线，位于所述字线区和所述台阶区，且包覆同一层的所述有源层；
第一隔离层，所述第一隔离层包括相连的主体部和间隔部，所述主体部位于所述窗口区；所述间隔部位于所述字线区和所述台阶区，并位于相邻所述字线之间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210794531.7A CN117412585A (zh) | 2022-07-05 | 2022-07-05 | 半导体结构的制造方法和半导体结构 |
| PCT/CN2022/106600 WO2024007367A1 (zh) | 2022-07-05 | 2022-07-20 | 半导体结构的制造方法和半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210794531.7A CN117412585A (zh) | 2022-07-05 | 2022-07-05 | 半导体结构的制造方法和半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117412585A true CN117412585A (zh) | 2024-01-16 |
Family
ID=89454646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210794531.7A Pending CN117412585A (zh) | 2022-07-05 | 2022-07-05 | 半导体结构的制造方法和半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117412585A (zh) |
| WO (1) | WO2024007367A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227326A (ja) * | 2011-04-19 | 2012-11-15 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
| JP2013239622A (ja) * | 2012-05-16 | 2013-11-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TWI677077B (zh) * | 2016-07-06 | 2019-11-11 | 聯華電子股份有限公司 | 非揮發性記憶體裝置以及其製作方法 |
| US10586875B2 (en) * | 2018-07-03 | 2020-03-10 | International Business Machines Corporation | Gate-all-around transistor based non-volatile memory devices |
| CN112864017A (zh) * | 2019-11-28 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN114121819A (zh) * | 2021-11-19 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
-
2022
- 2022-07-05 CN CN202210794531.7A patent/CN117412585A/zh active Pending
- 2022-07-20 WO PCT/CN2022/106600 patent/WO2024007367A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024007367A1 (zh) | 2024-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8691680B2 (en) | Method for fabricating memory device with buried digit lines and buried word lines | |
| KR20180071463A (ko) | 반도체 메모리 장치 | |
| CN109742084B (zh) | 电子设备、三维存储器及其制作方法 | |
| JPH08288474A (ja) | 埋設ストラップを有する半導体デバイス及びその製造方法 | |
| US11282783B2 (en) | Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same | |
| CN109411472A (zh) | 动态随机存取存储器及其制造方法 | |
| CN103534807A (zh) | 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法 | |
| CN103579252A (zh) | 非易失性存储器件及其制造方法 | |
| CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
| US11770924B2 (en) | Semiconductor device | |
| CN115036274A (zh) | 半导体结构的制造方法和半导体结构 | |
| CN110718501A (zh) | 间隙填充方法以及使用该方法制造半导体器件的方法 | |
| CN116133386A (zh) | 半导体结构及其制作方法 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN108962907A (zh) | 半导体存储装置及其的形成方法 | |
| CN215299254U (zh) | 半导体器件 | |
| TWI652770B (zh) | 半導體記憶體結構及其製備方法 | |
| US20230061921A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN117412585A (zh) | 半导体结构的制造方法和半导体结构 | |
| US10062700B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| CN115101523A (zh) | 半导体结构及半导体结构的制备方法 | |
| US20210313341A1 (en) | Semiconductor device | |
| WO2024011985A1 (zh) | 半导体结构的制造方法 | |
| CN108735741B (zh) | 存储器元件中的存储点接触结构与其制作方法 | |
| CN113594098B (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |