CN117352554B - 一种具有栅极沟槽的半导体功率器件 - Google Patents

一种具有栅极沟槽的半导体功率器件 Download PDF

Info

Publication number
CN117352554B
CN117352554B CN202311644284.3A CN202311644284A CN117352554B CN 117352554 B CN117352554 B CN 117352554B CN 202311644284 A CN202311644284 A CN 202311644284A CN 117352554 B CN117352554 B CN 117352554B
Authority
CN
China
Prior art keywords
region
gate trench
semiconductor power
power device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311644284.3A
Other languages
English (en)
Other versions
CN117352554A (zh
Inventor
尼克·吉尔·施耐德
宝拉·迪亚兹·雷戈萨
拉尔斯·诺尔·克里斯蒂安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd
Swiss Semiconductor Technology Co ltd
Saijing Asia Pacific Semiconductor Technology Beijing Co ltd
Original Assignee
Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd
Swiss Semiconductor Technology Co ltd
Saijing Asia Pacific Semiconductor Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd, Swiss Semiconductor Technology Co ltd, Saijing Asia Pacific Semiconductor Technology Beijing Co ltd filed Critical Saijing Asia Pacific Semiconductor Technology Zhejiang Co ltd
Priority to CN202311644284.3A priority Critical patent/CN117352554B/zh
Publication of CN117352554A publication Critical patent/CN117352554A/zh
Application granted granted Critical
Publication of CN117352554B publication Critical patent/CN117352554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体功率器件技术领域，尤其是涉及一种具有栅极沟槽的半导体功率器件，包括第一导电类型的漂移区；所述漂移区内设有第二导电类型的主体区；嵌入在主体区的第一导电类型的源极区；位于主体区正下方的第一导电类型增强区；栅极沟槽，包括首尾相连且长度一致的宽台面与窄台面，其包围了主体区、源极区和增强区，栅极沟槽通过电介质层与半导体电隔离，并且与器件的栅极接触；接触区，仅形成在栅极沟槽结构的宽台面内，形成与半导体材料的电接触，并与半导体器件的发射极或源极接触；多个如上所述的结构以窄台面和宽台面在相邻单元中交替的方式布设；本发明提供的一种具有栅极沟槽的半导体功率器件使得台面缩小到最小尺寸。

Description

一种具有栅极沟槽的半导体功率器件
技术领域
本发明涉及半导体功率器件技术领域，尤其是涉及一种具有栅极沟槽的半导体功率器件，说明书描述了一种高功率密度或改进工艺的新颖布局。
背景技术
本发明涉及一种具有栅极沟槽的半导体功率器件，包括沟槽MOSFET（金属氧化物半导体场效应晶体管）和沟槽IGBT（绝缘栅双极型晶体管），这些器件具有栅极触点，其通过适当的绝缘材料（例如二氧化硅）与晶体管结构的其余部分电隔离，用于控制器件并将其从阻塞状态到导通状态或从导通状态到阻塞状态。栅极可以为沟槽，沟槽通过蚀刻等工艺形成半导体材料的主体。如美国专利 US8633510的设计中包括未连接到栅极电势的附加沟槽即为虚设沟槽，以便为栅极偏置沟槽即源极沟槽提供屏蔽。有源沟槽和虚设沟槽可以交替布设（如美国专利US8633510）或在器件上分离成不同区域（如美国专利US20100276728），沟槽可以排列成线性条纹图案或闭合矩形布局（如美国专利US20100276728），在半导体器件的导电区域形成规则的网格布局。
至于顶部金属材料和半导体材料之间的接触，也可以通过刻蚀到材料的表面来制造接触区，接触区必须与栅极电隔离以确保器件的功能，但仍然需要使有源沟槽之间的距离即通常被称为台面最小化，台面尺寸通常被视为器件性能和工艺成熟度的关键指标；而在很多设计中，接触区的形成限制了台面的尺寸，如美国专利US7846799和美国专利US20190305083试图通过形成x向的沟槽来克服该限制。
因此，针对上述问题本发明急需提供一种具有栅极沟槽的半导体功率器件。
发明内容
本发明提供了一种具有栅极沟槽的半导体功率器件，其特征在于，包括：
第一导电类型的漂移区；
所述漂移区内设有第二导电类型的主体区；
嵌入在主体区的第一导电类型的源极区；
位于主体区正下方的第一导电类型增强区；
栅极沟槽，包括首尾相连且长度一致的宽台面与窄台面，其包围了主体区、源极区和增强区，栅极沟槽内设有电介质层，通过电介质层与半导体电隔离，并且与器件的栅极接触；
接触区，仅形成在栅极沟槽的宽台面内，形成与半导体材料的电接触，并与半导体器件的发射极或源极接触；
多个如上所述的结构以窄台面和宽台面在相邻单元中交替的方式布设。
优选地，在相邻两个栅极沟槽之间形成第二导电类型的高掺杂浮动区，即浮动p-阱。
优选地，浮动p-阱呈矩形条纹图案布设。
优选地，源极区不延伸穿过整个宽台面区，而是形成与所述窄台面宽度大致相同且包围接触区的的矩形条纹图案。
优选地，浮动p-阱形成在栅极沟槽下方。
优选地，浮动p-阱形成在栅极沟槽的选定区域下方。
优选地，一些栅极沟槽不围设源极区，即为虚设沟槽，包含虚设沟槽的半导体功率器件为虚设器件。
优选地，所述虚设器件不具有接触区。
优选地，所述虚设器件具有浮动p-阱。
优选地，所述虚设器件与发射极或源极电势连接。
优选地，所述虚设器件是电浮动的。
优选地，可以不设置增强区。
优选地，在接触区下方设有第二导电类型的附加层，即p环，用于改善电接触。
优选地，所述宽台面与所述窄台面之间的连接为球形、椭圆形或圆形。
优选地，所述宽台面与所述窄台面之间的连接为斜边，或包括具有任何数目的边缘的多边形的一部分。
优选地，一些具有栅极沟槽的半导体功率器件内窄台面和宽台面的长度不相等。
优选地，浮动p-阱仅形成在两个所述窄台面彼此相邻的地方。
优选地，源极区在纵向方向上在一些接触区之间中断设置。
优选地，栅极沟槽的厚度在纵向方向上改变，以便于形成接触区。
附图说明
图1a为具有条纹布局的常规具有栅极沟槽的半导体功率器件的俯视图；
图1b为具有网格布局的常规具有栅极沟槽的半导体功率器件的俯视图；
图1c为本发明所述具有栅极沟槽的半导体功率器件结构的一个实施例的俯视图；
图2a为包含用于提供栅极沟槽保护的浮动p-阱的具有栅极沟槽的半导体功率器件的实施例的俯视图，其中，接触区仅形成在栅极沟槽的宽台面内；
图2b为图2a所示实施例沿线A的剖面图；
图3a为包含用于提供栅极沟槽保护的浮动p-阱的具有栅极沟槽的半导体功率器件的实施例的俯视图，其中，浮动p-阱呈条纹布设；
图3b为图3a所示实施例沿线B的剖面图；
图4a为不包含浮动p-阱的具有栅极沟槽的半导体功率器件的实施例的俯视图，其中，可以充分减小栅极沟槽之间的距离以进行栅极沟槽保护；
图4b为图4a所示实施例沿线C的剖面图；
图5a为不包含浮动p-阱的具有栅极沟槽的半导体功率器件的一个实施例的俯视图，其中，源极区仅设置在与有源台面宽度大致相同的条纹中；
图5b为图5a所示实施例沿线D的剖面图；
图6a为本发明所述的具有栅极沟槽的半导体功率器件的一个实施例的俯视图，其中，第二导电类型的掺杂剂的附加层形成在栅极沟槽下方；
图6b为图6a所示实施例沿线E的剖面图；
图7a为本发明所述的具有栅极沟槽的半导体功率器件的一个实施例的俯视图，其中，第二导电类型的掺杂剂的附加层形成在所选栅极沟槽和/或栅极沟槽区域的下方；
图7b为图7a所示实施例沿线F的剖面图；
图8a为包含具有浮动p-阱的虚设单元的具有栅极沟槽的半导体功率器件的一个实施例的俯视图，虚设单元没有源极区，但可以具有或者不具有浮动p-阱和接触区，虚设沟槽可以连接到栅极、发射极或电浮动；
图8b为图8a所示实施例沿线G的剖面图；
图9a为具有圆形形状的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图9b为具有多边形形状的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图10a为具有中断源极区的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图10b为窄台面与宽台面长度不等的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图10c为具有不同的浮动p-阱注入模式的窄台面与宽台面区域长度不等的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图11为栅极沟槽厚度在纵向方向上改变的具有栅极沟槽的半导体功率器件的一个实施例的俯视图；
图12为浮动p-阱仅形成在两个窄台面彼此相邻的地方的具有栅极沟槽的半导体功率器件的一个实施例的俯视图。
附图标记说明：
1、主体区；2、源极区；3、接触区；4、增强区；5、浮动p-阱；6、栅极沟槽；7、p环；8、虚设沟槽。
具体实施方式
下面将结合本发明的实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1a、图1b、图1c所示，本发明提供了一种具有栅极沟槽的半导体功率器件，包括：第一导电类型的漂移区；所述漂移区内设有第二导电类型的主体区1；嵌入在主体区1的第一导电类型的源极区2；位于主体区正下方的第一导电类型增强区4；栅极沟槽6，包括首尾相连且长度一致的宽台面与窄台面，其包围了主体区1、源极区2和增强区4，栅极沟槽6内设有电介质层，通过电介质层与半导体电隔离，并且与器件的栅极接触；接触区3，仅形成在栅极沟槽6的宽台面内，形成与半导体材料的电接触，并与半导体器件的发射极或源极接触；多个如上所述的结构以窄台面和宽台面在相邻单元中交替的方式布设。
本发明的目的是提供一种半导体功率器件，如MOSFET、IGBT或具有多个沟槽结构的源极区的类似器件，该器件包括第一导电类型的半导体基板，其中包括第二导电类型的区域即主体区1，其中形成第一导电类型的高掺杂区域，即源极区2；在一些实施例中，第一导电类型的另一层可以包括在主体区域之下，即增强区4；栅极沟槽6形成在主体区1的任一侧，并通过绝缘材料（如二氧化硅）与半导体材料其余部分电隔离，然后用导电材料填充栅极沟槽6并连接到栅极。在主体区1内，也可以形成连接到器件的发射极或源极的接触区3，通过调节栅极上的电压，可以将器件从导电状态切换到阻断状态，反之亦然，现有技术中的栅极沟槽6形成条纹或网状布局，一个条纹或矩形可以被称为一个单元。
在一些单元内，可以省略源极区2，在这种情况下，该单元处于非活性状态，即为具有虚设沟槽8的虚设单元，这一技术被用来调节半导体器件的总导电率，并增加对受到升高的电场影响的有源沟槽的附加保护，虚设单元可以包含或者不包含发射极触点，这影响了器件的开关。虚设沟槽8可以与栅极或发射极电极接触，或保持浮动。
在一些实施例中，没有接触区3的虚设单元还可以包括第二导电类型的高掺杂区域，其不与器件中的任何电势强连接，在某些实施例中被称为浮动p-阱5，浮动p-阱5可以用作器件中高压电场的保护。
本发明在图2a与2b中以示意图而非按比例显示出，栅极沟槽6不是以条纹或网状图案形成，而是其形状使得在单个单元内存在用于容纳接触区3的较宽区域和用于收缩有源沟槽之间的台面的较窄区域。高导电源极区2用于将电流从接触区3传导到电流在器件的垂直区域流动的有源台面区域。在本实施例中，有源单元之间的区域填充有浮动p-阱5。
在如图3a和3b的另一个实施例中，浮动p-阱5排列成条纹状，如果栅极沟槽6之间的距离即无源台面变小以致构图变得困难，则可能需要该条状布局。
如图4a和4b所示，本发明还提供了一种实施例，其中，浮动p-阱5可以被省略，其中有源台面和无源台面被最大限度减小，以为器件中各处的栅极沟槽6提供屏蔽。
如图5a和5b所示，本发明提供了该实施例的另一个变型，其中源极区2不再用接触区3填充整个宽台面，而是仅形成与有源台面大致相同宽度的条纹，由于仅在有源台面的地方形成通道区域，保证了器件的开关均匀性。宽台面中的栅极沟槽6在此实施例中作为虚设沟槽8，并为邻近的有源沟槽提供屏蔽。由于本实施例中加宽和变窄的区域长度相等，所以有源区域和虚设区域交替地在两侧为每个源极区2提供虚设保护。
如图6a和图6b所示，本发明提供了与图5a和图5b相同的半导体器件器件的实施例，但在栅极沟槽6形成后，第二导电类型的掺杂剂被引入到栅极沟槽6正下方的区域，这个区域有时被称为p-环7，起到类似浮动p-阱5的作用，然而，p-环7不需要额外的掩蔽步骤，因为掺杂剂可以被直接通过栅极沟槽6的开口引入；此外，p-环7位于栅极沟槽6正下方，以提供最佳的保护。
如图7a和图7b所示，本发明提供了类似的实施例，其中部分栅极沟槽6被掩蔽，并且没有掺杂剂被引入到这部分栅极沟槽6下方的区域，而是仅在宽台面中包括p-环7，这保护了单元更脆弱的部分，但不会在部分栅极沟槽6下方引入p-环7，以避免导致双极效应。
如图8a和图8b所示，本发明提供了另一个实施例，其中，单元在有源单元和虚设单元之间交替，这使得以较小的导电率实现最高级别的对栅极沟槽6的保护。虚设单元可以通过设置或者不设置浮动p-阱5来实现；不设置浮动p-阱5时，虚设单元可以包含接触区3。虚设沟槽8可以是栅极或发射极偏置的或者电浮动的，任何上述类型的有源单元和虚设单元都可以以任何顺序和组合进行混合。
如图9a和图9b所示，上述所有的实施例也可以用圆形或通过变宽然后变窄回原始尺寸的一般多边形来实现。
如图10a所示，所列的实施例还可以存在中断的源极区2，以便调整器件的导电性，连接区域和中断区域可以以任意比例交替存在。
如图10b或10c所示，所列出的任何实施例中，宽台面和窄台面也可以是不等长的。
如图11所示，栅极沟槽6的厚度在纵向方向上改变，以便于形成接触区3。
如图12所示，浮动p-阱5仅形成在两个所述窄台面彼此相邻的地方。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种具有栅极沟槽的半导体功率器件，其特征在于，包括：
第一导电类型的漂移区；
多个单元，每个单元包括位于所述漂移区内的与第一导电类型相反的第二导电类型的主体区（1）；
嵌入在主体区（1）的第一导电类型的源极区（2）；
位于主体区正下方且与其接触的第一导电类型的增强区（4）；
栅极沟槽（6），在俯视图中，栅极沟槽（6）之间限定了窄台面与宽台面，其中，窄台面与宽台面沿栅极沟槽（6）的长度方向交替间隔布设，且主体区（1）、源极区（2）和增强区（4）设置于窄台面与宽台面中；栅极沟槽（6）内设有栅极，通过位于栅极沟槽（6）中的电介质层与所述漂移区、主体区（1）、源极区（2）和增强区（4）电隔离；
接触区（3），仅形成在栅极沟槽（6）的宽台面内，形成与主体区（1）和源极区（2）的电接触；
其中，栅极沟槽（6）在俯视图中在所述宽台面的宽度小于其在所述窄台面的宽度；
在相邻两个栅极沟槽（6）之间的下方形成第二导电类型的高掺杂浮动区，即浮动p-阱（5），且该浮动p-阱（5）仅形成在两窄台面相邻的位置；
源极区（2）不延伸穿过整个宽台面，而是形成与所述窄台面宽度大致相同且包围接触区（3）的矩形条纹图案；
其中，相邻的上述单元以窄台面与宽台面交替的方式布设。
2.根据权利要求1所述的具有栅极沟槽的半导体功率器件，其特征在于：浮动p-阱（5）呈矩形条纹图案布设。
3.根据权利要求2所述的具有栅极沟槽的半导体功率器件，其特征在于：一些栅极沟槽（6）不围设源极区（2），即为虚设沟槽（8），包含虚设沟槽（8）的半导体功率器件为虚设器件。
4.根据权利要求3所述的具有栅极沟槽的半导体功率器件，其特征在于：所述虚设器件不具有接触区（3）。
5.据权利要求4所述的具有栅极沟槽的半导体功率器件，其特征在于：所述虚设器件具有浮动p-阱（5）。
6.根据权利要求5所述的具有栅极沟槽的半导体功率器件，其特征在于：所述虚设器件与源极电势连接。
7.根据权利要求6所述的具有栅极沟槽的半导体功率器件，其特征在于：所述虚设器件是电浮动的。
8.根据权利要求7所述的具有栅极沟槽的半导体功率器件，其特征在于：在接触区（3）下方设有第二导电类型的附加层，即p环（7），用于改善电接触。
9.根据权利要求8所述的具有栅极沟槽的半导体功率器件，其特征在于：源极区（2）在纵向方向上在一些接触区（3）之间中断设置。
CN202311644284.3A 2023-12-04 2023-12-04 一种具有栅极沟槽的半导体功率器件 Active CN117352554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311644284.3A CN117352554B (zh) 2023-12-04 2023-12-04 一种具有栅极沟槽的半导体功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311644284.3A CN117352554B (zh) 2023-12-04 2023-12-04 一种具有栅极沟槽的半导体功率器件

Publications (2)

Publication Number Publication Date
CN117352554A CN117352554A (zh) 2024-01-05
CN117352554B true CN117352554B (zh) 2024-02-27

Family

ID=89365284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311644284.3A Active CN117352554B (zh) 2023-12-04 2023-12-04 一种具有栅极沟槽的半导体功率器件

Country Status (1)

Country Link
CN (1) CN117352554B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093457A (ja) * 2004-09-24 2006-04-06 Toyota Motor Corp 絶縁ゲート型半導体装置
JP2008177297A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524850B2 (ja) * 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
US11004969B2 (en) * 2019-10-07 2021-05-11 Nami MOS CO., LTD. Trench MOSFETs having dummy cells for avalanche capability improvement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093457A (ja) * 2004-09-24 2006-04-06 Toyota Motor Corp 絶縁ゲート型半導体装置
JP2008177297A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管

Also Published As

Publication number Publication date
CN117352554A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
US8232593B2 (en) Power semiconductor device
EP0881692B1 (en) Insulated gate semiconductor device and method of manufacturing the same
US9391070B2 (en) Semiconductor device
US6512267B2 (en) Superjunction device with self compensated trench walls
US6576955B2 (en) Insulated gate field effect semiconductor device
US20070108511A1 (en) Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
KR20010108029A (ko) 바디 영역내에 트렌치 형태의 게이트-전극 및 추가 고도핑층을 포함하는 전계 효과 트랜지스터
US6949798B2 (en) Semiconductor device
US20050006717A1 (en) Semiconductor device having super junction construction and method for manufacturing the same
JP2009105110A (ja) 半導体素子
JP2007116190A (ja) 半導体素子およびその製造方法
US20220052170A1 (en) Mosfet with distributed doped p-shield zones under trenches
KR102173473B1 (ko) Mos-바이폴라 소자
US11088276B2 (en) Silicon carbide semiconductor device
KR20180109719A (ko) 반도체 장치
KR100684428B1 (ko) 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
CN117352554B (zh) 一种具有栅极沟槽的半导体功率器件
CN115472698A (zh) 一种ldmos器件结构
US11735653B2 (en) Semiconductor device
KR20070084612A (ko) 전계 효과 트랜지스터 및 그 제조 방법
US10622440B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
JP2007134500A (ja) 双方向半導体装置
TWI809606B (zh) 形成功率半導體裝置的方法
US20230387215A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant