JP2007134500A - 双方向半導体装置 - Google Patents
双方向半導体装置 Download PDFInfo
- Publication number
- JP2007134500A JP2007134500A JP2005326130A JP2005326130A JP2007134500A JP 2007134500 A JP2007134500 A JP 2007134500A JP 2005326130 A JP2005326130 A JP 2005326130A JP 2005326130 A JP2005326130 A JP 2005326130A JP 2007134500 A JP2007134500 A JP 2007134500A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- contact
- remaining portion
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 25
- 239000002344 surface layer Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000005452 bending Methods 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】チャネル密度を高め、オン抵抗の低減を図ることができる双方向トレンチ横型パワーＭＯＳＦＥＴなどの双方向半導体装置を提供すること。
【解決手段】ｐ基板１（ｐ型半導体基板）の表面層にｎウェル領域２を形成し、ｎウェル領域２の表面にストライプ状のトレンチ３を複数形成し、トレンチ３を方形波状に屈曲させて幅広部２１と幅狭部２２を形成し、第１ソース電極配線１８および第２ソース電極配線１９をそれぞれトレンチ３を横切るように形成することで、デバイスピッチＴ１を短縮させ、チャネル密度を増大させて、オン抵抗の低減を図る。
【選択図】 図１
【解決手段】ｐ基板１（ｐ型半導体基板）の表面層にｎウェル領域２を形成し、ｎウェル領域２の表面にストライプ状のトレンチ３を複数形成し、トレンチ３を方形波状に屈曲させて幅広部２１と幅狭部２２を形成し、第１ソース電極配線１８および第２ソース電極配線１９をそれぞれトレンチ３を横切るように形成することで、デバイスピッチＴ１を短縮させ、チャネル密度を増大させて、オン抵抗の低減を図る。
【選択図】 図１
Description
この発明は、双方向トレンチ横型パワーＭＯＳＦＥＴ（双方向ＴＬＰＭ）などの双方向半導体装置に関する。
バッテリーなどの電源装置では、バッテリーを充電する場合と、バッテリーを放電する場合の双方を制御して、バッテリーの過充電や過放電を防止している。そのため、交流信号や交流電力のオン・オフできる双方向の半導体スイッチが必要となる。この双方向の半導体スイッチとして双方向トレンチ横型パワーＭＯＳＦＥＴがある。
図４から図６は、従来の双方向トレンチ横型パワーＭＯＳＦＥＴの構成図であり、図４は要部平面図、図５は図４のＤ部の詳細図、図６は、図５のＸ−Ｘ線で切断した要部断面図である。これはｎチャネルＭＯＳＦＥＴの場合である。
図４および図５において、一本の蛇行して形成されるストライプ状のトレンチ５３を形成し、このトレンチ５３の側壁（トレンチ残し箇所７０の側壁でもある）にゲート絶縁膜５６を介して第１、第２ゲート電極５７、５８を形成する。トレンチ５３が形成されないトレンチ残りの箇所７０は、直線のストライプ状をしており、この箇所には第１、第２ｎソース領域５９、６１および第１、第２ｐコンタクト領域６０、６２をそれぞれ形成し、その上の層間絶縁膜６４（図６参照）を形成し、この層間絶縁膜６４に第１、第２コンタクトホール６５、６６を形成し、この第１、第２コンタクトホール６５、６６を介して第１、第２ｎソース領域５９、６１および第１、第２ｐコンタクト領域６０、６２と櫛の歯状の第１、第２ソース電極配線６８、６９とそれぞれ接続する。この第１、第２ソース電極配線６８、６９はソース電極とソース配線を兼ねている。第１、第２ゲート電極５７、５８は第１、第２ゲートポリシリコン配線７３、７５にそれぞれ接続し、この第１、第２ゲートポリシリコン配線７３、７５は第１、第２ゲート金属配線７４、７６とコンタクトホール７７を介してそれぞれ接続する。
図４から図６は、従来の双方向トレンチ横型パワーＭＯＳＦＥＴの構成図であり、図４は要部平面図、図５は図４のＤ部の詳細図、図６は、図５のＸ−Ｘ線で切断した要部断面図である。これはｎチャネルＭＯＳＦＥＴの場合である。
図４および図５において、一本の蛇行して形成されるストライプ状のトレンチ５３を形成し、このトレンチ５３の側壁（トレンチ残し箇所７０の側壁でもある）にゲート絶縁膜５６を介して第１、第２ゲート電極５７、５８を形成する。トレンチ５３が形成されないトレンチ残りの箇所７０は、直線のストライプ状をしており、この箇所には第１、第２ｎソース領域５９、６１および第１、第２ｐコンタクト領域６０、６２をそれぞれ形成し、その上の層間絶縁膜６４（図６参照）を形成し、この層間絶縁膜６４に第１、第２コンタクトホール６５、６６を形成し、この第１、第２コンタクトホール６５、６６を介して第１、第２ｎソース領域５９、６１および第１、第２ｐコンタクト領域６０、６２と櫛の歯状の第１、第２ソース電極配線６８、６９とそれぞれ接続する。この第１、第２ソース電極配線６８、６９はソース電極とソース配線を兼ねている。第１、第２ゲート電極５７、５８は第１、第２ゲートポリシリコン配線７３、７５にそれぞれ接続し、この第１、第２ゲートポリシリコン配線７３、７５は第１、第２ゲート金属配線７４、７６とコンタクトホール７７を介してそれぞれ接続する。
図６において、ｐ基板５１（ｐ型半導体基板）の表面層にｎウェル領域５２を形成し、ｎウェル領域５２の表面から内部に向かってトレンチ５３を形成し、トレンチ５３の底部のｐ基板５１にｎドレイン領域５４を形成する。トレンチ５３の側壁にゲート絶縁膜５６を介してポリシリコンで第１、第２ゲート電極５７、５８をそれぞれ形成し、トレンチ残り箇所７０のｐ基板１の表面層にトレンチ５３と接するｐオフセット領域５５を形成し、ｐオフセット領域５５の表面層にトレンチ５３と接する第１、第２ｎソース領域５９、６１および第１、第２ｎソース領域５９、６１を選択的にそれぞれ形成し、この第１、第２ｎソース領域５９、６１と接する第１、第２ｐコンタクト領域６０、６２をｐオフセット領域５５の表面層にそれぞれ形成し、トレンチ５３の内部を絶縁膜６３で充填する。第１、第２ｎソース領域５９、６１は層間絶縁膜６４の第１、第２コンタクトホール６５、６６を充填したタングステン６７により第１、第２ソース電極配線６８、６９にそれぞれ接続する。第１、第２ソース電極配線６８、６９をアルミニウム膜でそれぞれ形成する。第１、第２ソース電極配線６８、６９はソース電極とソース配線を兼ねている。第１、第２ソース電極配線６８、６９はソース端子Ｓ１、Ｓ２とそれぞれ接続し、第１、第２ゲート電極５７、５８は第１、第２ゲートポリシリコン配線７３、７５および第１、第２ゲート金属配線７４、７６を介して第１、第２ゲート端子Ｇ１、Ｇ２とそれぞれ接続する。尚、図中の７８、７９は、トレンチ横型パワーＭＯＳＦＥＴ（ＴＬＰＭ）の第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴであり、８０、８１はｐオフセット領域５５とｎウェル領域５２で形成される第１、第２寄生ｐｎダイオードである。
図７は、図４〜図６で示した双方向トレンチ横型パワーＭＯＳＦＥＴの等価回路図である。第１ＭＯＳＦＥＴ７８と第２ＭＯＳＦＥＴ７９はドレインＤ（ｎドレイン領域５４）で接続されており、このドレインＤはその他の端子と接続していない。また第１、第２ＭＯＳＦＥＴ７８、７９と第１、第２寄生ｐｎダイオード８０、８１はそれぞれ逆並列に接続する。
Ｓ１がＳ２に対して高電位の状態にあるとき、第２ゲート端子Ｇ２に正のゲート信号を与えて第２ＭＯＳＦＥＴオンさせると、Ｓ１−第１寄生ダイオード８０−Ｄ−第２ＭＯＳＦＥＴ７９−Ｓ２の経路で主電流がＳ１からＳ２に向かって流れる。一方、Ｓ２がＳ１に対して高電位の状態にあるとき、第１ゲート端子Ｇ１に正のゲート信号を与えて第１ＭＯＳＦＥＴオンさせると、Ｓ２−第２寄生ダイオード８１−Ｄ−第１ＭＯＳＦＥＴ７８−Ｓ１の経路で主電流がＳ２からＳ１に向かって流れる。このように、この素子は双方向に主電流を流すことができる。
Ｓ１がＳ２に対して高電位の状態にあるとき、第２ゲート端子Ｇ２に正のゲート信号を与えて第２ＭＯＳＦＥＴオンさせると、Ｓ１−第１寄生ダイオード８０−Ｄ−第２ＭＯＳＦＥＴ７９−Ｓ２の経路で主電流がＳ１からＳ２に向かって流れる。一方、Ｓ２がＳ１に対して高電位の状態にあるとき、第１ゲート端子Ｇ１に正のゲート信号を与えて第１ＭＯＳＦＥＴオンさせると、Ｓ２−第２寄生ダイオード８１−Ｄ−第１ＭＯＳＦＥＴ７８−Ｓ１の経路で主電流がＳ２からＳ１に向かって流れる。このように、この素子は双方向に主電流を流すことができる。
つぎに、図４において、各部の寸法について説明する。トレンチ残し箇所７０は第１、第２ソース領域５９、６１と第１、第２ソース電極配線６８、６９と接続させるため、第１、第２コンタクトホール６５、６６を形成する必要がある。そのため、トレンチ残し箇所７０の幅Ｋ１としては、コンタクトホール幅Ｋ２とマスクアライメントなどのプロセスマージンの幅Ｎを合わせた幅が必要である。例えば、０．６μｍルールで設計する場合、Ｋ１＝０．６μｍ（コンタクトホール幅Ｋ２）＋０．４μｍ×２（コンタクトホールの両側のプロセスマージンＮ×２）＝１．４μｍが必要になる。
コンタクトホールの両側のプロセスマージンＮ×２は、コンタクトホールのパターニング時のマスクアライメントの他、トレンチエッチング時の加工精度マージンおよびトレンチ側壁の酸化膜の膜厚マージンなどを含んでいる。
コンタクトホールの両側のプロセスマージンＮ×２は、コンタクトホールのパターニング時のマスクアライメントの他、トレンチエッチング時の加工精度マージンおよびトレンチ側壁の酸化膜の膜厚マージンなどを含んでいる。
一方、トレンチ幅Ｐは、耐圧を保持するために、例えば、２０Ｖクラスデバイスの場合、１．０μｍ程度のトレンチ幅Ｐが必要になりデバイス１ユニット（繰り返し単位）のデバイスピッチＴ２は、１．４μｍ（トレンチ残し箇所の幅Ｋ１）＋１．０μｍ（トレンチ幅Ｐ）＝２．４μｍとなる。
図４では、ストライプ状のトレンチが蛇行する一本のトレンチで形成され、トレンチ残り箇所７０が櫛の歯状になっており歯の箇所が直線のストライプ状となっている。
これに対して、特許文献１では、トレンチ残り箇所をトレンチで取り囲んだセル状になっている双方向トレンチ横型パワーＭＯＳＦＥＴの例が記載されている。
特許文献２には、単方向トレンチ縦型ＭＯＳＦＥＴで、トレンチの配列パターンおよびソースとベースにおける同時改善によりチャネル密度の向上を図ることが記載されている。
図４では、ストライプ状のトレンチが蛇行する一本のトレンチで形成され、トレンチ残り箇所７０が櫛の歯状になっており歯の箇所が直線のストライプ状となっている。
これに対して、特許文献１では、トレンチ残り箇所をトレンチで取り囲んだセル状になっている双方向トレンチ横型パワーＭＯＳＦＥＴの例が記載されている。
特許文献２には、単方向トレンチ縦型ＭＯＳＦＥＴで、トレンチの配列パターンおよびソースとベースにおける同時改善によりチャネル密度の向上を図ることが記載されている。
特許文献３には、単方向トレンチ縦型ＭＯＳＦＥＴで、トレンチを屈曲させて平面、アターンとして幅広部と幅狭部を設け、幅広部にソース領域とボディコンタクト領域を形成し、幅狭部にはソース領域のみを形成することで、単位面積当たりのチャネル幅を増加させて、オン抵抗を減少させたことが記載されている。
特開２００４−２７３０３９号公報
特開平１１─１１１９７６号公報
特許第３５２４８５０号公報
図４のように、トレンチ５３の直線のストライプ状の箇所では、微細化して、トレンチ残し箇所の幅Ｋ１を狭めると第１、第２コンタクトホール６５、６６の面積が小さく成りすぎて、コンタクト抵抗が増大する。また、第１、第２ソース電極配線６８、６９の幅が狭く成りすぎてパターニングが困難になり、第１、第２ソース電極配線６８、６９の電気抵抗が増大して、オン抵抗が増大する。
つまり、前記したように、０．６μｍルール（パターン設計する場合の尺度）とした場合には、デバイス１ユニットのデバイスピッチＴ２は２．４μｍが最小にできる限界であり、これ以上狭くすることができず、チャネル密度を高くすることが困難になる。
また、特許文献１に示すセル状のトレンチ残り箇所の場合も、図４と同じように大きくなる。
つまり、前記したように、０．６μｍルール（パターン設計する場合の尺度）とした場合には、デバイス１ユニットのデバイスピッチＴ２は２．４μｍが最小にできる限界であり、これ以上狭くすることができず、チャネル密度を高くすることが困難になる。
また、特許文献１に示すセル状のトレンチ残り箇所の場合も、図４と同じように大きくなる。
また特許文献２、３では単一方向のトレンチ縦型パワーＭＯＳＦＥＴについての記載はあるが、第１、第２ソース領域がある双方向トレンチ横型パワーＭＯＳＦＥＴについての記載はされていない。
この発明の目的は、前記の課題を解決して、チャネル密度を高め、オン抵抗の低減を図ることができる双方向トレンチ横型パワーＭＯＳＦＥＴなどの双方向半導体装置を提供することである。
この発明の目的は、前記の課題を解決して、チャネル密度を高め、オン抵抗の低減を図ることができる双方向トレンチ横型パワーＭＯＳＦＥＴなどの双方向半導体装置を提供することである。
前記の目的を達成するために、第１導電型の第１領域と、該第１領域の表面から内部に向かって形成した閉ループのトレンチと、該閉ループの内側と外側で分割され、前記第１領域の表面層に形成された第１トレンチ残り箇所および第２トレンチ残り箇所と、該トレンチの底部の前記第１領域に形成した第１導電型の第２領域と、前記第１トレンチ残り箇所および第２トレンチ残り箇所のそれぞれの表面層に形成した第２導電型の第３領域と、前記第１トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第１導電型の第４領域と、前記第１トレンチ残り箇所の前記第３領域の表面層に形成した第２導電型の第５領域と、前記第２トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第１導電型の第６領域、前記第２トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第２導電型の第７領域と、前記第１トレンチ残り箇所の側壁にゲート絶縁膜を介して形成された第１ゲート電極と、前記第２トレンチ残り箇所の側壁にゲート絶縁膜を介して形成された第２ゲート電極と、前記第１トレンチ残り箇所および前記第２トレンチ残し箇所上に形成され、前記第４領域上および前記第５領域上に第１開口部を有し、かつ前記第６領域上および前記第７領域上に第２開口部を有する層間絶縁膜と、前記第１開口部を介して前記第４領域および第５領域にそれぞれ接する第１電極配線と、前記第２開口部を介して前記第６領域および第７領域にそれぞれ接する第２電極配線と、を具備する双方向半導体装置において、
前記第１トレンチ残し箇所と前記第２トレンチ残し箇所が対向し、第１トレンチ残し箇所の平面形状が第１幅広部と第１幅狭部からなり、第２トレンチ残り箇所の平面形状が第２幅広部と第２幅狭部からなり、第１幅広部と第２幅狭部とが対向し、第１幅狭部と第２幅広部が対向し、前記第１電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置され、前記第２電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置される構成とする。
前記第１トレンチ残し箇所と前記第２トレンチ残し箇所が対向し、第１トレンチ残し箇所の平面形状が第１幅広部と第１幅狭部からなり、第２トレンチ残り箇所の平面形状が第２幅広部と第２幅狭部からなり、第１幅広部と第２幅狭部とが対向し、第１幅狭部と第２幅広部が対向し、前記第１電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置され、前記第２電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置される構成とする。
また、前記閉ループのトレンチの平面形状が直線のストライプ状となる箇所があり、前記第１電極配線および第２電極配線が前記第１トレンチおよび前記第２トレンチの前記直線箇所上をそれぞれ該直角に横切る構成とするとよい。
また、前記第１幅広部の幅が徐々に狭まって前記第１幅狭部の幅になるとよい。
また、前記第１電極配線および第２電極配線の幅が前記第１幅広部上および前記第２幅広部上で広く、前記第１幅狭部上および第２幅狭部上で狭いとよい。
また、前記第１幅広部の幅が徐々に狭まって前記第１幅狭部の幅になるとよい。
また、前記第１電極配線および第２電極配線の幅が前記第１幅広部上および前記第２幅広部上で広く、前記第１幅狭部上および第２幅狭部上で狭いとよい。
この発明によれば、半導体層の表面に設けたストライプ状の複数のトレンチと、該トレンチの底部の前記半導体基板に設けたドレイン領域と前記トレンチ表面に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接した前記半導体層の一方の表面に設けた第１ソース領域および他方の表面に設けた第２ソース領域と、前記第１ソース領域とコンタクトする第１ソース電極配線と、前記第２ソース領域とコンタクトする第２ソース電極配線とを具備する双方向半導体装置において、前記トレンチを曲折させて隣接するトレンチで挟まれる半導体層表面に幅広部と幅狭部を設け、トレンチを横切って幅広部に第１、第２ソース電極配線を形成することで、デバイスピッチを狭くできて、チャネル密度の増加とオン抵抗の低減を図ることができる。
また、幅広部の幅が徐々に狭まって幅狭部の幅になることで、トレンチ幅をほぼ一定にできて、トレンチ深さを均一化できて、良好な耐圧を得ることができる。
また、幅広部の幅が徐々に狭まって幅狭部の幅になることで、トレンチ幅をほぼ一定にできて、トレンチ深さを均一化できて、良好な耐圧を得ることができる。
また、ソース電極配線の幅が幅広部上で広く、幅狭部上で狭くすることで、ソース領域とソース電極配線とコンタクトする間隔を縮小できて、オン抵抗の低減を図ることができる。
実施の形態をつぎの実施例で説明する。
図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。図１は図４の直線のストライプ状のトレンチ５３がある箇所に相当する平面図である。
同図（ａ）、同図（ｂ）において、ｐ基板１（ｐ型半導体基板）の表面層にｎウェル領域２を形成し、ｎウェル領域２の表面にストライプ状のトレンチ３を複数形成し、トレンチ３を方形波状に屈曲させて幅広部２１と幅狭部２２を形成する。交互に第１ｎソース領域９と第２ｎソース領域１１を形成し、第１ｎソース領域９と第１ｐコンタクト領域１０に層間絶縁膜１４に開け第１コンタクトホール１５を介して接する第１ソース電極配線１８を形成し、第２ｎソース領域１１と第２ｐコンタク領域１６に層間絶縁膜１４に開けた第２コンタクトホール１６を介して接する第２ソース電極配線１９を形成する。この第１、第２コンタクト領域１０、１２および第１、第２コンタクトホール１５、１６は幅広部２１に形成し、第１、第２ソース領域９、１１は幅広部２１と幅狭部２２の双方に形成する。第１、第２ソース電極配線１８、１９はソース電極とソース配線と兼ねている。前記の第１ソース電極配線１８および第２ソース電極配線１９はそれぞれトレンチ３を横切るように形成する。この図では、ストライプ状のトレンチ３およびストライプ状のトレンチ残り箇所２０と第１、第２ソース電極配線１８、１９は直角に交わった場合を示しているが、おおよそ直交（９０°±１０°程度以内）していればよい。。つぎの同図（ｂ）の説明では同図（ａ）の平面図の説明と一部重複する箇所があるが再度説明する。
同図（ａ）、同図（ｂ）において、ｐ基板１（ｐ型半導体基板）の表面層にｎウェル領域２を形成し、ｎウェル領域２の表面にストライプ状のトレンチ３を複数形成し、トレンチ３を方形波状に屈曲させて幅広部２１と幅狭部２２を形成する。交互に第１ｎソース領域９と第２ｎソース領域１１を形成し、第１ｎソース領域９と第１ｐコンタクト領域１０に層間絶縁膜１４に開け第１コンタクトホール１５を介して接する第１ソース電極配線１８を形成し、第２ｎソース領域１１と第２ｐコンタク領域１６に層間絶縁膜１４に開けた第２コンタクトホール１６を介して接する第２ソース電極配線１９を形成する。この第１、第２コンタクト領域１０、１２および第１、第２コンタクトホール１５、１６は幅広部２１に形成し、第１、第２ソース領域９、１１は幅広部２１と幅狭部２２の双方に形成する。第１、第２ソース電極配線１８、１９はソース電極とソース配線と兼ねている。前記の第１ソース電極配線１８および第２ソース電極配線１９はそれぞれトレンチ３を横切るように形成する。この図では、ストライプ状のトレンチ３およびストライプ状のトレンチ残り箇所２０と第１、第２ソース電極配線１８、１９は直角に交わった場合を示しているが、おおよそ直交（９０°±１０°程度以内）していればよい。。つぎの同図（ｂ）の説明では同図（ａ）の平面図の説明と一部重複する箇所があるが再度説明する。
同図（ｂ）において、この双方向半導体装置（双方向ＴＬＰＭ）は、ｐ基板１の表面層に形成したｎウェル領域２と、ｎウェル領域２の表面に形成したトレンチ３と、トレンチ３の底部のｎウェル領域２に形成したｎドレイン領域４と、トレンチ残りの箇所２０のｎウェル領域２の表面層に形成したトレンチ３と接するｐオフセット領域５と、トレンチ３を挟んで一方のｐオフセット領域５の表面層に形成したトレンチ３と接する第１ｎソース領域９と、他方のｐオフセット領域５の表面層に形成したトレンチ３と接する第２ｎソース領域１１と、第１ｎソース領域９と接して形成した第１ｐコンタクト領域１０と、第２ｎソース領域１１と接して形成した第２ｐコンタクト領域１２と有する。
また、トレンチ３の側壁にゲート絶縁膜６を介して形成した第１、第２ゲート電極７、８と、トレンチ３内に充填した絶縁膜１３と、第１ｎソース領域９上と第１ｐコンタクト領域１０上に形成した第１ソース電極配線１８と、第２ｎソース領域１１上と第２ｐコンタクト領域１２上に形成した第２ソース電極配線１９を有する。
また、トレンチ３の側壁にゲート絶縁膜６を介して形成した第１、第２ゲート電極７、８と、トレンチ３内に充填した絶縁膜１３と、第１ｎソース領域９上と第１ｐコンタクト領域１０上に形成した第１ソース電極配線１８と、第２ｎソース領域１１上と第２ｐコンタクト領域１２上に形成した第２ソース電極配線１９を有する。
第１、第２ｎソース領域９、１１上と第１、第２ｐコンタクト領域１０、１２と第１、第２ソース電極配線１８、１９は層間絶縁膜１４に形成した第１、第２コンタクトホール１５、１６を充填するタングステン１７を介して接続する。尚、このタングステン１７は、ソース電極配線１８、１９と同一金属（例えば、アルミニウムなど）であっても構わない。
図１に示すように、トレンチ残り箇所２０の幅広部２１と幅狭部２２を互いに入り組むように配置し、第１、第２ｐコンタクト領域１０、１２と第１、第２コンタクトホール１５、１６を幅広部２１に形成し、幅狭部２２には第１、第２ソース領域９、１１のみを形成することで、トレンチ残し箇所２０の繰り返し幅を狭くできて、デバイスピッチＴ１を上げることができる。デバイスピッチＴ１が上がることで、チャネル密度が増大してオン抵抗の低減を図ることができる。尚、トレンチ残り箇所２０の幅狭部２２の幅は、第１、第２ｎソース領域９、１１を形成するためのイオン注入のフォト加工限界で決まり、０．６μｍルールで設計すると０．８μｍとなる。
図１に示すように、トレンチ残り箇所２０の幅広部２１と幅狭部２２を互いに入り組むように配置し、第１、第２ｐコンタクト領域１０、１２と第１、第２コンタクトホール１５、１６を幅広部２１に形成し、幅狭部２２には第１、第２ソース領域９、１１のみを形成することで、トレンチ残し箇所２０の繰り返し幅を狭くできて、デバイスピッチＴ１を上げることができる。デバイスピッチＴ１が上がることで、チャネル密度が増大してオン抵抗の低減を図ることができる。尚、トレンチ残り箇所２０の幅狭部２２の幅は、第１、第２ｎソース領域９、１１を形成するためのイオン注入のフォト加工限界で決まり、０．６μｍルールで設計すると０．８μｍとなる。
第１、第２ｎソース領域９、１１を形成するｎ型不純物イオンは、トレンチ残し箇所２０のみイオン注入され、トレンチ３底部にはイオン注入されないようにする。これは、トレンチ３底部のｎドレイン領域４にｎ型不純物イオンが打ち込まれるとｎドレイン領域４の不純物濃度が増大して、空乏層の広がりを阻止するため、耐圧が低下してしまう。また、トレンチ３肩部から第１、第２ｎソース領域９、１１が離れると、チャネルが形成できずトランジスタとして動作しない。
つぎに、平面形状での寸法について説明する。コンタクトを取らない幅狭部２２の幅を０．８μｍとすると、前記のデバイス１ユニットに対応するデバイスピッチＴ１は、１．８μｍ（幅広部の幅）／２＋０．８μｍ（幅狭部２２の幅）／２＋０．６μｍ（トレンチ幅）＝１．９μｍとなる。抵抗は面積に反比例するので、デバイスピッチＴ１を図４のデバイスピッチＴ２である２．４μｍから１．９μｍとすることで、２．４μｍ／１．９μｍ＝１．２６、つまり、２６％の低オン抵抗化を図ることができる。
つぎに、平面形状での寸法について説明する。コンタクトを取らない幅狭部２２の幅を０．８μｍとすると、前記のデバイス１ユニットに対応するデバイスピッチＴ１は、１．８μｍ（幅広部の幅）／２＋０．８μｍ（幅狭部２２の幅）／２＋０．６μｍ（トレンチ幅）＝１．９μｍとなる。抵抗は面積に反比例するので、デバイスピッチＴ１を図４のデバイスピッチＴ２である２．４μｍから１．９μｍとすることで、２．４μｍ／１．９μｍ＝１．２６、つまり、２６％の低オン抵抗化を図ることができる。
ところで、トレンチエッチングにおけるトレンチ形状は、トレンチ幅の違いにより深さが異なることがある。例えば、幅０．４μｍと幅２μｍのパターンが混在するパターンで、幅２μｍのトレンチの深さを２μｍとする条件でトレンチエッチングした場合、幅０．４μｍのトレンチは深さ１．５μｍと浅くなる。つまりトレンチ幅の狭い方がトレンチは浅くなる。そのため、図１のようなレイアウトの場合、トレンチ３を直角に曲げるとその箇所でトレンチ幅Ｂが広くなり、トレンチの深さが深くなってしまう。トレンチが深くなるとこの箇所で電流経路が長くなりオン抵抗が増大し、電流が均一に流れなくなりため、オン電圧は上昇する。また、この箇所で空乏層の広がりが不均一となり電界集中が起きやすくなる。つぎに角部でのトレンチ幅Ｂの広がりを抑える方法について説明する。
図２は、この発明の第２実施例の半導体装置の要部平面図である。この図は図１（ａ）に相当する平面図である。
図１との違いは、トレンチを４５°に曲げてレイアウトした点である。こうすることで、角部（Ｃ部）の幅を直角にした場合より狭めることができて、トレンチ３の深さをほぼ均一に形成することができる。
ところで、第１コンタクトホール１５間および第２コンタクトホール１６間の間隔（以下、コンタクトホール間の間隔Ｌ１という）が長いと、オン抵抗が上がってしまう。例えば、図２において、コンタクトホールがない箇所の第１、第２ｎソース領域９、１１を流れる電流がコンタクトホール１５、１６から吸い上げられるまでに、ｎソース領域の拡散抵抗が上乗せされオン抵抗が増大する。つぎに、第１コンタクトホール１５同士および第２コンタクトホール１６同士の間の間隔Ｌ１を短くする方法について以下の実施例で説明する。
図１との違いは、トレンチを４５°に曲げてレイアウトした点である。こうすることで、角部（Ｃ部）の幅を直角にした場合より狭めることができて、トレンチ３の深さをほぼ均一に形成することができる。
ところで、第１コンタクトホール１５間および第２コンタクトホール１６間の間隔（以下、コンタクトホール間の間隔Ｌ１という）が長いと、オン抵抗が上がってしまう。例えば、図２において、コンタクトホールがない箇所の第１、第２ｎソース領域９、１１を流れる電流がコンタクトホール１５、１６から吸い上げられるまでに、ｎソース領域の拡散抵抗が上乗せされオン抵抗が増大する。つぎに、第１コンタクトホール１５同士および第２コンタクトホール１６同士の間の間隔Ｌ１を短くする方法について以下の実施例で説明する。
図３は、この発明の第３実施例の半導体装置の要部平面図である。この図は図２に相当する平面図である。
図２との違いは、第１、第２コンタクトホール１５、１６付近の第１、第２ソース電極配線１８、１９の幅Ｍ２を広くし、それ以外の箇所の幅Ｍ３を狭くすることで、図２のコンタクトホール間の間隔Ｌ１よりコンタクトホール間の間隔Ｌ２を短くした点である。これは、縦方向（図面では上下方向）に配置される幅広部２１同士の間隔を縮めることを意味する。コンタクトホール間の間隔Ｌ２を短くすることで、第１、第２ｎソース領域９、１１の拡散抵抗を低減することでオン抵抗を低減することができる。オン抵抗を低減することでオン電圧を低減することができる。例えば、０．６μｍルールで設計した場合、Ｌ２＝３．０μｍ程度となり、図２の場合のＬ１より３０％程度短くできる。
図２との違いは、第１、第２コンタクトホール１５、１６付近の第１、第２ソース電極配線１８、１９の幅Ｍ２を広くし、それ以外の箇所の幅Ｍ３を狭くすることで、図２のコンタクトホール間の間隔Ｌ１よりコンタクトホール間の間隔Ｌ２を短くした点である。これは、縦方向（図面では上下方向）に配置される幅広部２１同士の間隔を縮めることを意味する。コンタクトホール間の間隔Ｌ２を短くすることで、第１、第２ｎソース領域９、１１の拡散抵抗を低減することでオン抵抗を低減することができる。オン抵抗を低減することでオン電圧を低減することができる。例えば、０．６μｍルールで設計した場合、Ｌ２＝３．０μｍ程度となり、図２の場合のＬ１より３０％程度短くできる。
また、コンタクトホール間の間隔Ｌ２を短くすることで、チャネル密度が増大し、オン電圧を低減することができる。
また、第１、第２ソース電極配線１８、１９の幅に狭い箇所があっても、例えば、アルミニウムなどの金属配線のためオン電圧の上昇は殆ど起こらない。
また、第１、第２ソース電極配線１８、１９の幅に狭い箇所があっても、例えば、アルミニウムなどの金属配線のためオン電圧の上昇は殆ど起こらない。
１ ｐ基板
２ ｎウェル領域
３ トレンチ
４ ｎドレイン領域
５ ｐオフセット領域
６ ゲート絶縁膜
７ 第１ゲート電極
８ 第２ゲート電極
９ 第１ｎソース領域
１０ 第１ｐコンタクト領域
１１ 第２ｎソース領域
１２ 第２ｐコンタクト領域
１３ 絶縁膜
１４ 層間絶縁膜
１５ 第１コンタクトホール
１６ 第２コンタクトホール
１７ タングステン
１８ 第１ソース電極配線
１９ 第２ソース電極配線
２０ トレンチ残し箇所
２１ 幅広部
２２ 幅狭部
Ｔ１ デバイスピッチ
Ｍ１ ソース電極配線
Ｍ２ ソース電極配線（幅広部）
Ｍ３ ソース電極配線（幅狭部）
２ ｎウェル領域
３ トレンチ
４ ｎドレイン領域
５ ｐオフセット領域
６ ゲート絶縁膜
７ 第１ゲート電極
８ 第２ゲート電極
９ 第１ｎソース領域
１０ 第１ｐコンタクト領域
１１ 第２ｎソース領域
１２ 第２ｐコンタクト領域
１３ 絶縁膜
１４ 層間絶縁膜
１５ 第１コンタクトホール
１６ 第２コンタクトホール
１７ タングステン
１８ 第１ソース電極配線
１９ 第２ソース電極配線
２０ トレンチ残し箇所
２１ 幅広部
２２ 幅狭部
Ｔ１ デバイスピッチ
Ｍ１ ソース電極配線
Ｍ２ ソース電極配線（幅広部）
Ｍ３ ソース電極配線（幅狭部）
Claims (4)
- 第１導電型の第１領域と、該第１領域の表面から内部に向かって形成した閉ループのトレンチと、該閉ループの内側と外側で分割され、前記第１領域の表面層に形成された第１トレンチ残り箇所および第２トレンチ残り箇所と、該トレンチの底部の前記第１領域に形成した第１導電型の第２領域と、前記第１トレンチ残り箇所および第２トレンチ残り箇所のそれぞれの表面層に形成した第２導電型の第３領域と、前記第１トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第１導電型の第４領域と、前記第１トレンチ残り箇所の前記第３領域の表面層に形成した第２導電型の第５領域と、前記第２トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第１導電型の第６領域、前記第２トレンチ残り箇所の前記第３領域の表面層に形成した前記トレンチの側壁と接する第２導電型の第７領域と、前記第１トレンチ残り箇所の側壁にゲート絶縁膜を介して形成された第１ゲート電極と、前記第２トレンチ残り箇所の側壁にゲート絶縁膜を介して形成された第２ゲート電極と、前記第１トレンチ残り箇所および前記第２トレンチ残り箇所上に形成され、前記第４領域上および前記第５領域上に第１開口部を有し、かつ前記第６領域上および前記第７領域上に第２開口部を有する層間絶縁膜と、前記第１開口部を介して前記第４領域および第５領域にそれぞれ接する第１電極配線と、前記第２開口部を介して前記第６領域および第７領域にそれぞれ接する第２電極配線と、を具備する双方向半導体装置において、
前記第１トレンチ残し箇所と前記第２トレンチ残し箇所が対向し、第１トレンチ残し箇所の平面形状が第１幅広部と第１幅狭部からなり、第２トレンチ残り箇所の平面形状が第２幅広部と第２幅狭部からなり、第１幅広部と第２幅狭部とが対向し、第１幅狭部と第２幅広部が対向し、前記第１電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置され、前記第２電極配線が前記第１トレンチおよび前記第２トレンチを横切るように配置されることを特徴とする双方向半導体装置。 - 前記閉ループのトレンチの平面形状が直線のストライプ状となる箇所があり、前記第１電極配線および第２電極配線が前記第１トレンチおよび前記第２トレンチの前記直線箇所上をそれぞれ該直角に横切ることを特徴とする請求項１に記載する双方向半導体装置。
- 前記第１幅広部の幅が徐々に狭まって前記第１幅狭部の幅になることを特徴とする請求項１または２に記載する双方向半導体装置。
- 前記第１電極配線および第２電極配線の幅が前記第１幅広部上および前記第２幅広部上で広く、前記第１幅狭部上および第２幅狭部上で狭いことを特徴とする請求項１〜３のいずれか一項に記載する双方向半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005326130A JP2007134500A (ja) | 2005-11-10 | 2005-11-10 | 双方向半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005326130A JP2007134500A (ja) | 2005-11-10 | 2005-11-10 | 双方向半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007134500A true JP2007134500A (ja) | 2007-05-31 |
Family
ID=38155911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005326130A Withdrawn JP2007134500A (ja) | 2005-11-10 | 2005-11-10 | 双方向半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007134500A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701380A (zh) * | 2014-12-23 | 2015-06-10 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN107942615A (zh) * | 2017-12-22 | 2018-04-20 | 江苏宏微科技股份有限公司 | 一种电动汽车用igbt或mosfet版图结构 |
| CN110164974A (zh) * | 2018-06-28 | 2019-08-23 | 华为技术有限公司 | 一种半导体器件及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955506A (ja) * | 1995-02-24 | 1997-02-25 | Motorola Inc | 低いオン抵抗を有する縦型ｉｇｆｅｔ構造および方法 |
| JPH11111976A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 半導体装置 |
| JP2002050760A (ja) * | 2000-08-03 | 2002-02-15 | Sanyo Electric Co Ltd | 絶縁ゲート型電界効果半導体装置 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
-
2005
- 2005-11-10 JP JP2005326130A patent/JP2007134500A/ja not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955506A (ja) * | 1995-02-24 | 1997-02-25 | Motorola Inc | 低いオン抵抗を有する縦型ｉｇｆｅｔ構造および方法 |
| JPH11111976A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 半導体装置 |
| JP2002050760A (ja) * | 2000-08-03 | 2002-02-15 | Sanyo Electric Co Ltd | 絶縁ゲート型電界効果半導体装置 |
| JP2004274039A (ja) * | 2003-02-17 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 双方向素子およびその製造方法、半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701380A (zh) * | 2014-12-23 | 2015-06-10 | 电子科技大学 | 一种双向mos型器件及其制造方法 |
| CN107942615A (zh) * | 2017-12-22 | 2018-04-20 | 江苏宏微科技股份有限公司 | 一种电动汽车用igbt或mosfet版图结构 |
| CN107942615B (zh) * | 2017-12-22 | 2024-03-22 | 江苏宏微科技股份有限公司 | 一种电动汽车用igbt或mosfet版图结构 |
| CN110164974A (zh) * | 2018-06-28 | 2019-08-23 | 华为技术有限公司 | 一种半导体器件及制造方法 |
| CN110164974B (zh) * | 2018-06-28 | 2020-09-18 | 华为技术有限公司 | 一种半导体器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8227854B2 (en) | Semiconductor device having first and second resurf layers | |
| JP4635067B2 (ja) | 半導体装置及びその製造方法 | |
| US8344457B2 (en) | Insulated-gate semiconductor device with protection diode | |
| US7936013B2 (en) | Charge balance techniques for power devices | |
| US20180097094A1 (en) | Semiconductor device | |
| JP5298488B2 (ja) | 半導体装置 | |
| JP5297706B2 (ja) | 半導体装置 | |
| US7329921B2 (en) | Lateral semiconductor transistor | |
| JP2015213141A (ja) | 縦型半導体装置およびその製造方法 | |
| US7816741B2 (en) | Semiconductor device | |
| JP2012064849A (ja) | 半導体装置 | |
| JP2005333068A (ja) | 半導体装置 | |
| US9190504B2 (en) | Semiconductor device | |
| CN103681785A (zh) | 半导体装置 | |
| EP2643853B1 (en) | Vertical dmos field-effect transistor and method of making the same | |
| JP4966351B2 (ja) | 半導体装置 | |
| US9704954B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
| US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11018251B2 (en) | Semiconductor device | |
| JP2007134500A (ja) | 双方向半導体装置 | |
| TWI714749B (zh) | 垂直碳化矽金屬氧化物半導體場效電晶體 | |
| TW201714305A (zh) | 高壓半導體裝置及其製造方法 | |
| JP4756084B2 (ja) | 半導体装置 | |
| JP4561747B2 (ja) | 半導体装置 | |
| JP5309427B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110912 |