KR100684428B1 - 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 - Google Patents

낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR100684428B1
KR100684428B1 KR1020040115646A KR20040115646A KR100684428B1 KR 100684428 B1 KR100684428 B1 KR 100684428B1 KR 1020040115646 A KR1020040115646 A KR 1020040115646A KR 20040115646 A KR20040115646 A KR 20040115646A KR 100684428 B1 KR100684428 B1 KR 100684428B1
Authority
KR
South Korea
Prior art keywords
region
voltage transistor
high voltage
drain region
source
Prior art date
Application number
KR1020040115646A
Other languages
English (en)
Other versions
KR20060077010A (ko
Inventor
고광영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115646A priority Critical patent/KR100684428B1/ko
Priority to US11/314,365 priority patent/US20060138549A1/en
Publication of KR20060077010A publication Critical patent/KR20060077010A/ko
Application granted granted Critical
Publication of KR100684428B1 publication Critical patent/KR100684428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 낮은 온(on)저항을 갖는 고전압 트랜지스터는, 기판과, 기판의 상부에서 일정 깊이로 형성되어 활성 영역을 한정하는 트랜치 소자 분리막과, 트랜치 소자 분리막을 둘러싸는 확장된 드레인 영역과, 기판의 상부에서 채널 형성 영역에 의해 확장된 드레인 영역과 이격되도록 배치되는 소스 영역과, 확장된 드레인 영역 내에서 트랜치 소자 분리막의 하부에 배치되는 드레인 영역과, 채널 형성 영역 위에 배치되는 게이트 절연막 패턴과, 그리고 게이트 절연막 패턴 위에 배치되는 게이트 도전막 패턴을 구비한다.
고전압 트랜지스터, 전류 이동 경로, 트랜치 소자 분리막, 온저항

Description

낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법{High voltage transistor having low on-resistance and method for thereof}
도 1은 종래의 고전압 트랜지스터를 갖는 반도체 소자의 일 예를 나타내 보인 단면도이다.
도 2 및 도 3은 본 발명에 따른 낮은 온저항을 갖는 고전압 트랜지스터를 갖는 반도체 소자를 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 낮은 온(on)저항을 갖는 고전압 트랜지스터에 관한 것이다.
도 1은 종래의 고전압 트랜지스터를 갖는 반도체 소자의 일 예를 나타내 보인 단면도이다.
도 1을 참조하면, 고전압 트랜지스터 영역에는 대략 30V급의 고전압 트랜지스터가 배치되고, 저전압 트랜지스터 영역에는 저전압 트랜지스터가 배치된다. 고전압 트랜지스터 및 저전압 트랜지스터의 소자 분리막으로는 모두 얕은 트랜치 소자 분리(STI; Shallow Trench Isolation)막(111)이 사용된다.
고전압 트랜지스터는, p-형 기판(100)의 상부 일정 영역에서 상호 이격되도록 배치되는 n+형 소스/드레인 영역(141)을 포함한다. 특히 드레인 영역(141)은 드리프트 영역으로 작용하는 n-형 확장된 드레인(extended drain) 영역(103) 내에 배치된다. n+형 소스 영역(141)과 n-형 확장된 드레인 영역(103) 사이의 기판(100)은 채널 형성 영역(101)이다. 이 채널 형성 영역(101) 위에는 게이트 절연막 패턴(121) 및 게이트 도전막 패턴(122)이 순차적으로 배치된다. 게이트 절연막 패턴(121) 및 게이트 도전막 패턴(122)의 측면에는 게이트 스페이서막(123)이 배치된다. n+형 소스/드레인 영역(141)은 각각 소스 전극(S) 및 드레인 전극(D)에 전기적으로 연결된다.
저전압 트랜지스터는, p-형 기판(100)의 상부 일정 영역에서 상호 이격되도록 배치되는 n+형 소스/드레인 영역(151)을 포함한다. n+형 소스/드레인 영역(151) 사이의 기판(100)은 채널 형성 영역(102)이다. 이 채널 형성 영역(102) 위에는 게이트 절연막 패턴(131) 및 게이트 도전막 패턴(132)이 순차적으로 배치된다. 게이트 절연막 패턴(131) 및 게이트 도전막 패턴(132)의 측면에는 게이트 스페이서막(133)이 배치된다. n+형 소스/드레인 영역(151)은 각각 소스 전극(S) 및 드레인 전극(D)에 전기적으로 연결된다.
이와 같은 종래의 고전압 트랜지스터를 갖는 반도체 소자는, 고전압 트랜지스터 영역에서 게이트 도전막 패턴(122) 끝의 전계 감소 및 소자 분리를 위하여 얕은 트랜치 소자 분리막(111)이 사용된다. 그러나 트랜치 소자 분리막(111)만으로는 소망하는 내압을 얻기 힘들며, 트랜치 소자 분리막(111)의 선형적인 프로파일로 인 하여, 도면에서 화살표로 표시한 바와 같이, 전류의 이동 경로가 길어져서 소자의 온(on)저항이 증가한다는 단점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는, 전류의 이동 경로를 짧게 하여 소자의 온저항이 감소될 수 있는 고전압 트랜지스터를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 낮은 온저항을 갖는 고전압 트랜지스터는,
기판;
상기 기판의 상부에서 일정 깊이로 형성되어 활성 영역을 한정하는 트랜치 소자 분리막;
상기 트랜치 소자 분리막을 둘러싸는 확장된 드레인 영역;
상기 기판의 상부에서 채널 형성 영역에 의해 상기 확장된 드레인 영역과 이격되도록 배치되는 소스 영역;
상기 확장된 드레인 영역 내에서 상기 트랜치 소자 분리막의 하부에 배치되는 드레인 영역;
상기 채널 형성 영역 위에 배치되는 게이트 절연막 패턴; 및
상기 게이트 절연막 패턴 위에 배치되는 게이트 도전막 패턴을 구비하는 것을 특징으로 한다.
본 발명에 있어서, 상기 트랜치 소자 분리막을 관통하여 상기 드레인 영역에 접하는 절연막을 더 구비할 수 있다.
이 경우 상기 드레인 영역을 금속 전극막에 전기적으로 연결시키기 위한 컨택은 상기 절연막을 관통하여 배치될 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 낮은 온저항을 갖는 고전압 트랜지스터를 갖는 반도체소자를 나타내 보인 단면도이다.
도 3을 참조하면, 상기 반도체 소자는 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역을 포함한다. 고전압 트랜지스터 영역에는 본 발명에 따른 고전압 트랜지스터가 배치되며, 저전압 트랜지스터 영역에는 저전압 트랜지스터가 배치된다.
고전압 트랜지스터 영역에 배치되는 본 발명에 따른 고전압 트랜지스터는, 기판(200)의 상부 일정 영역에 배치되는 트랜치 소자 분리막(211)을 포함한다. 이 트랜치 소자 분리막(211)은 게이트 도전막 패턴(222) 단부에서의 전계를 감소시키고, 소자간 분리를 위한 것이며, 또한 고전압 트랜지스터의 활성 영역을 한정하기도 한다.
상기 트랜치 소자 분리막(211)은 확장된 드레인 영역(203)에 의해 둘러싸인다. 확장된 드레인 영역(203)은 드리프트(drift) 영역으로 사용된다. 트랜치 소자 분리막(211)의 일부에는 트랜치 소자 분리막(211)을 관통하는 금속전 절연막(PMD; Pre-Metal Dielectric)(302)이 배치된다. 그리고 이 절연막(302) 하부에는 금속전 절연막(302)과 접하도록 드레인 영역(241d)이 배치된다.
기판(200)의 상부 일정 영역에는 채널 형성 영역(201)에 의해 확장된 드레인 영역(203)과 이격되도록 소스 영역(241s)이 배치된다. 소스 영역(241s)으로부터의 전류 이동 경로는, 도면에서 화살표로 나타낸 바와 같이, 채널 형성 영역(201) 및 확장된 드레인 영역(203)의 표면을 지나 트랜치 소자 분리막(211)의 측면 및 하부면을 따라서 드레인 영역(241d)으로 구성된다. 따라서 종래의 트랜치 소자 분리막을 완전히 넘어서 드레인 영역에 이르는 전류 이동 경로에 비하여 짧은 전류 이동 경로를 가지며, 그 결과 소자의 온저항이 감소되어 온전류가 증가된다.
상기 채널 형성 영역(201) 위에는 게이트 절연막 패턴(221) 및 게이트 도전막 패턴(222)이 순차적으로 배치된다. 게이트 절연막 패턴(221) 및 게이트 도전막 패턴(222)의 측면에는 게이트 스페이서막(223)이 배치된다.
상기와 같은 고전압 트랜지스터가 형성된 기판(200) 전면에는 금속전 절연막(302)이 배치된다. 소스 영역(241s)을 소스 전극(S)에 연결시키기 위한 소스 컨택(311)이 금속전 절연막(302)을 관통하여 배치되고, 드레인 영역(241d)을 드레인 전극(D)에 연결시키기 위한 드레인 컨택(312)이 금속전 절연막(302)을 관통하여 배치된다.
한편 저전압 트랜지스터 영역에 배치되는 저전압 트랜지스터는, 기판(200)의 상부 일정 영역에서 채널 형성 영역(202)에 의해 상호 이격되도록 배치되는 소스/드레인 영역(251)을 포함한다. 채널 형성 영역(202) 위에는 게이트 절연막 패턴 (231) 및 게이트 도전막 패턴(232)이 순차적으로 배치된다. 게이트 절연막 패턴(231) 및 게이트 도전막 패턴(232)의 측면에는 게이트 스페이서막(233)이 배치된다. 소스/드레인 영역(251)은 금속전 절연막(302)을 관통하는 소스 컨택(313) 및 드레인 컨택(314)에 의해 각각 소스 전극(S) 및 드레인 전극(D)에 전기적으로 연결된다.
이하에서는 본 발명에 따른 낮은 온 저항을 갖는 고전압 트랜지스터를 제조하는 방법을 도 2 및 도 3을 참조하면서 설명하기로 한다.
먼저 도 2를 참조하면, 먼저 고전압 트랜지스터 영역에 웰영역을 형성한다. 이 웰영역은 통상의 이온 주입 공정 및 확산 공정에 의해 형성한다. 웰영역 형성에 이어서 확장된 드레인 영역(203)도 또한 형성한다. 다음에 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 얕은 트랜치 소자 분리막(211)을 형성한다. 상기 얕은 트랜치 소자 분리막(211)은 통상의 트랜치 소자 분리막 형성공정을 사용하여 형성한다. 예컨대 기판 하드마스크막 패턴을 형성하고, 이 하드마스크막 패턴을 식각마스크로 한 식각공정을 수행하여 기판(200)에 트랜치를 형성한다. 다음에 산화막 라이너를 형성하고, 트랜치 내부를 절연막으로 매립한다. 다음에 평탄화 공정을 수행하여 얕은 트랜치 소자 분리막(211)을 형성하고, 하드마스크막 패턴을 제거한다.
이와 같이 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 트랜치 소자 분리막(211)을 형성한 후에는, 고전압 트랜지스터 영역에 웰영역 형성을 위한 이온 주입 공정 및 확산 공정을 수행한다. 다음에 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 게이트 절연막 패턴(221, 231) 및 게이트 도전막 패턴(222, 232)이 순차적으로 적층되는 게이트스택을 형성한다.
다음에 고전압 트랜지스터 영역내의 트랜치 소자 분리막(211)이 관통되도록 트랜치 소자 분리막(211)의 일부를 제거한다. 그러면 트랜치 소자 분리막(211)을 관통하여 기판(200)의 일부표면이 노출된다. 다음에 이 트랜치 소자 분리막(211)을 드레인 영역을 한정하는 이온 주입 마스크막으로 하여 트랜치 소자 분리막(211)에 의해 노출되는 기판(200)에 드레인 영역(241d)을 형성한다. 이 드레인 영역(241d) 형성을 위한 이온 주입 공정 및 확산 공정을 수행할 때, 고전압 트랜지스터 영역의 소스 영역(241s)과, 저전압 트랜지스터 영역의 소스/드레인 영역(251)도 함께 형성한다.
다음에 도 3에 도시된 바와 같이, 전면에 컨택 형성시 식각정지막으로 사용할 질화막라이너(미도시)를 대략 300-400Å의 두께로 증착하고, 금속전 절연막(302)을 형성한다. 이 금속전 절연막(302)에 의해 트랜치 소자 분리막(211) 내의 빈 공간도 모두 매립된다. 다음에 소정의 마스크막 패턴을 이용한 금속전 절연막(302)에 대한 식각공정을 수행하여 고전압 트랜지스터 영역의 소스 영역(241s) 및 드레인 영역(241d)과, 저전압 트랜지스터 영역의 소스/드레인 영역(251)을 노출시키는 컨택홀을 형성한다. 다음에 이 컨택홀을 금속막으로 채워서 고전압 트랜지스터 영역 내의 소스 컨택(311) 및 드레인 컨택(312)과, 저전압 트랜지스터 영역 내의 소스 컨택(313) 및 드레인 컨택(314)을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 고전압 트랜지스터에 의하면, 드레인 영역이 트랜치 소자 분리막의 바닥면에 접하도록 배치됨으로서, 소스 영역에서 트랜치 소자 분리막 하부의 드레인 영역에 이르기까지 전류 이동 경로를 감소시킬 수 있으며, 이에 따라 소자의 온 저항을 감소시켜 온 전류를 증가시킬 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. 기판;
    상기 기판의 상부에서 일정 깊이로 형성되어 활성 영역을 한정하는 트랜치 소자 분리막;
    상기 트랜치 소자 분리막을 둘러싸는 확장된 드레인 영역;
    상기 기판의 상부에서 상기 확장된 드레인 영역과 채널 형성 영역에 의해 이격되도록 배치되는 소스 영역;
    상기 확장된 드레인 영역 내에서 상기 트랜치 소자 분리막의 하부에 배치되는 드레인 영역;
    상기 채널 형성 영역 위에 배치되는 게이트 절연막 패턴; 및
    상기 게이트 절연막 패턴 위에 배치되는 게이트 도전막 패턴을 구비하는 것을 특징으로 하는 낮은 온저항을 갖는 고전압 트랜지스터.
  2. 제 1항에 있어서,
    상기 트랜치 소자 분리막을 관통하여 상기 드레인 영역에 접하는 절연막을 더 구비하는 것을 특징으로 하는 낮은 온 저항을 갖는 고전압 트랜지스터.
  3. 제 2항에 있어서,
    상기 드레인 영역을 금속 전극막에 전기적으로 연결시키기 위한 컨택은 상기 절연막을 관통하여 배치되는 것을 특징으로 하는 낮은 온 저항을 갖는 고전압 트랜지스터.
  4. 반도체 기판의 고전압 트랜지스터 영역에 확장된 드레인 영역을 형성하는 단계;
    상기 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 얕은 트랜치 소자 분리막을 형성하는 단계;
    상기 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 게이트 절연막 패턴 및 게이트 도전막 패턴이 순차적으로 적층되는 게이트스택을 각각 형성하는 단계;
    상기 고전압 트랜지스터 영역내의 트랜치 소자 분리막 일부를 제거하여 반도체 기판의 일부 표면을 노출시킨 후, 이 트랜치 소자 분리막을 이온 주입 마스크막으로 하여 드레인 영역을 형성함과 아울러, 고전압 트랜지스터 영역의 소스 영역과, 저전압 트랜지스터 영역의 소스/드레인 영역을 형성하는 단계;
    를 포함하는 낮은 온저항을 갖는 고전압 트랜지스터의 제조 방법.
  5. 제 4항에 있어서, 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역에 소스/드레인 영역을 형성한 후,
    반도체 기판의 전면에 금속전 절연막을 형성하는 단계;
    상기 금속전 절연막의 일부를 선택적으로 제거하여 상기 고전압 트랜지스터 영역의 소스 영역 및 드레인 영역과, 저전압 트랜지스터 영역의 소스/드레인 영역을 노출시키는 컨택홀을 형성하는 단계; 및
    상기 컨택홀을 금속막으로 채워 고전압 트랜지스터 영역 내의 소스 컨택 및 드레인 컨택과, 저전압 트랜지스터 영역 내의 소스 컨택 및 드레인 컨택을 형성하는 단계를 더욱 포함하는 낮은 온저항을 갖는 고전압 트랜지스터의 제조 방법.
KR1020040115646A 2004-12-29 2004-12-29 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 KR100684428B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040115646A KR100684428B1 (ko) 2004-12-29 2004-12-29 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법
US11/314,365 US20060138549A1 (en) 2004-12-29 2005-12-22 High-voltage transistor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115646A KR100684428B1 (ko) 2004-12-29 2004-12-29 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060077010A KR20060077010A (ko) 2006-07-05
KR100684428B1 true KR100684428B1 (ko) 2007-02-16

Family

ID=36610443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115646A KR100684428B1 (ko) 2004-12-29 2004-12-29 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20060138549A1 (ko)
KR (1) KR100684428B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533495B1 (ko) * 1997-12-23 2006-03-09 에이비비 슈바이쯔 아게 회전자와고정자간에형성된분리갭을비접촉식으로밀봉하기위한방법및장치
KR100947941B1 (ko) 2007-12-27 2010-03-15 주식회사 동부하이텍 반도체 소자 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663008B1 (ko) * 2005-07-21 2006-12-28 동부일렉트로닉스 주식회사 드레인 확장형 모스 트랜지스터 및 그 제조 방법
JP2009043897A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体装置およびその製造方法
IT1394906B1 (it) * 2009-07-21 2012-07-20 St Microelectronics Rousset Dispositivo integrato incorporante componenti di bassa tensione e componenti di potenza e procedimento di fabbricazione di tale dispositivo
KR20120128979A (ko) 2011-05-18 2012-11-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
JP6339404B2 (ja) * 2014-04-10 2018-06-06 旭化成エレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
CN105261644A (zh) * 2014-07-16 2016-01-20 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10505020B2 (en) * 2016-10-13 2019-12-10 Avago Technologies International Sales Pte. Limited FinFET LDMOS devices with improved reliability
CN110473908B (zh) * 2019-08-29 2023-01-17 杭州电子科技大学温州研究院有限公司 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管
US20220028989A1 (en) * 2020-07-27 2022-01-27 The Boeing Company Fabricating sub-micron contacts to buried well devices
US11830944B2 (en) * 2021-07-20 2023-11-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003115A (ko) * 2002-06-25 2004-01-13 동부전자 주식회사 고전압 트랜지스터 형성방법
KR20040103593A (ko) * 2003-05-29 2004-12-09 주식회사 하이닉스반도체 플래시 메모리 소자의 고전압 트랜지스터 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872044A (en) * 1994-06-15 1999-02-16 Harris Corporation Late process method for trench isolation
US6172401B1 (en) * 1998-06-30 2001-01-09 Intel Corporation Transistor device configurations for high voltage applications and improved device performance
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
KR100577312B1 (ko) * 2004-07-05 2006-05-10 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법
US7205630B2 (en) * 2004-07-12 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device having low and high voltage transistors
US20060286757A1 (en) * 2005-06-15 2006-12-21 John Power Semiconductor product and method for forming a semiconductor product

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003115A (ko) * 2002-06-25 2004-01-13 동부전자 주식회사 고전압 트랜지스터 형성방법
KR20040103593A (ko) * 2003-05-29 2004-12-09 주식회사 하이닉스반도체 플래시 메모리 소자의 고전압 트랜지스터 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040003115 *
1020040103593 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533495B1 (ko) * 1997-12-23 2006-03-09 에이비비 슈바이쯔 아게 회전자와고정자간에형성된분리갭을비접촉식으로밀봉하기위한방법및장치
KR100947941B1 (ko) 2007-12-27 2010-03-15 주식회사 동부하이텍 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20060077010A (ko) 2006-07-05
US20060138549A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5111744B2 (ja) 強化された遮蔽構造を備えた金属酸化膜半導体デバイス
US20060138549A1 (en) High-voltage transistor and fabricating method thereof
KR19990037698A (ko) 트랜지스터 및 그 형성 방법
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
JP2008544535A (ja) 絶縁破壊電圧が相対的に高い半導体デバイス及びその製造方法
KR20190087786A (ko) 반도체 소자 및 그 제조 방법
JP2012033599A (ja) 半導体装置の製造方法及び半導体装置
KR100611111B1 (ko) 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
US7541641B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
US7541260B2 (en) Trench diffusion isolation in semiconductor devices
JP2010258153A (ja) 半導体装置の製造方法および半導体装置
US7767529B2 (en) Semiconductor component and method of manufacture
KR100684430B1 (ko) 고전압 트랜지스터 및 폴리실리콘-절연체-폴리실리콘커패시터를 갖는 반도체 소자 및 그 제조 방법
US20080048253A1 (en) Semiconductor device having a recess channel structure and method for manufacturing the same
US8525256B2 (en) Power semiconductor structure with schottky diode
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
CN102956704B (zh) 准垂直功率mosfet及其形成方法
JP4783768B2 (ja) トレンチゲートｍｏｓ素子の製造方法
KR20020011549A (ko) 고전압 반도체 소자의 콘택 플러그 형성 방법
KR20110078531A (ko) 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법
KR101592024B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
CN111755335B (zh) 半导体结构及其形成方法
KR100835471B1 (ko) 반도체소자의 제조방법
KR100685583B1 (ko) 반도체 소자의 형성 방법
KR101110178B1 (ko) 고전압 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee