CN117043957A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117043957A
CN117043957A CN202280023303.8A CN202280023303A CN117043957A CN 117043957 A CN117043957 A CN 117043957A CN 202280023303 A CN202280023303 A CN 202280023303A CN 117043957 A CN117043957 A CN 117043957A
Authority
CN
China
Prior art keywords
emitter
contact hole
electrode
emitter electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280023303.8A
Other languages
English (en)
Inventor
马少骏
梅本康成
小屋茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117043957A publication Critical patent/CN117043957A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明在双极晶体管的发射极层上配置有发射极电极。在发射极电极上配置有层间绝缘膜，在该层间绝缘膜设置有在俯视时包含于发射极电极的发射极接触孔。配置在层间绝缘膜上的发射极布线通过发射极接触孔与发射极电极连接。在俯视时，发射极电极以及发射极接触孔具有在一个方向上较长的形状。发射极接触孔的长度为发射极电极的长度的85％以下，从发射极电极的两侧的端部中的每个端部到发射极接触孔的距离为发射极电极的长度的5％以上。通过该结构，能够进一步提高双极晶体管的动作时的温度的均匀性。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在移动通信***的通信装置中，使用包含异质结双极晶体管(HBT)的高频功率放大器。为了实现HBT的高性能化，期望提高散热特性。如果在一个HBT内温度的均匀性被破坏，则电流集中在HBT内的一部分区域，由此产生电流崩塌，而输出特性降低。在下述的专利文献1中公开了一种HBT，该HBT能够提高在一个方向上较长的发射极电极的长边方向的温度的均匀性。
在专利文献1所公开的HBT中，在发射极电极的正上方经由层间绝缘膜配置发射极电极布线。发射极电极布线通过设置于层间绝缘膜的接触孔与发射极电极连接。保留发射极电极布线的长边方向的端部，发射极布线与发射极电极布线的一部分连接。发射极布线通过设置于层间绝缘膜的通孔与基板热耦合。通过发射极布线成为从HBT到基板的导热路径，能够改善来自温度相对升高的发射极电极布线的中央部分的散热性。由此，发射极电极布线的长边方向的温度的均匀性提高。其结果是，与发射极电极布线连接的发射极电极的长边方向的温度的均匀性也间接地提高。
专利文献1:日本特开2005－243897号公报
发明内容
本发明的目的在于提供一种能够进一步提高双极晶体管的动作时的温度的均匀性的半导体装置。
根据本发明的一个观点，提供一种半导体装置，具备：
基板；
双极晶体管，配置在上述基板上，包含从上述基板侧起依次层叠的集电极层、基极层以及发射极层；
至少一个发射极电极，配置在上述发射极层上，与上述发射极层电连接；
层间绝缘膜，配置在上述发射极电极上，设置有在俯视时包含于上述发射极电极的发射极接触孔；以及
发射极布线，配置在上述层间绝缘膜上，通过上述发射极接触孔与上述发射极电极连接
在俯视时，上述发射极电极以及上述发射极接触孔具有在一个方向上较长的形状，
在至少一个上述发射极电极、以及在俯视时包含于上述发射极电极的上述发射极接触孔中，满足第一条件，上述第一条件为：上述发射极接触孔的长度为上述发射极电极的长度的85％以下，从上述发射极电极的两侧的端部中的每个端部到上述发射极接触孔的距离为上述发射极电极的长度的5％以上。
通过发射极电极和发射极接触孔满足第一条件，能够提高与发射极电极的长边方向相关的温度的均匀性。
附图说明
图1是第一实施例的半导体装置的示意俯视图。
图2是图1的点划线2－2处的剖视图。
图3是表示发射极电极与发射极接触孔的位置关系、以及双极晶体管的x方向的温度分布的一个例子的图表。
图4是表示发射极接触孔的长度相对于发射极电极的长度之比和击穿输入功率的关系的测定结果的图表。
图5是第二实施例的半导体装置的示意俯视图。
图6是第二实施例的变形例的半导体装置的示意俯视图。
图7是第三实施例的半导体装置的示意俯视图。
图8是图7的点划线8－8处的剖视图。
具体实施方式
[第一实施例]
参照图1至图4的附图，对第一实施例的半导体装置进行说明。
图1是第一实施例的半导体装置的示意俯视图。在基板10(参照图2后述)的表层部配置有n型导电性的子集电极层11。定义将与基板10的表面平行的面作为xy，将基板10的表面的法线方向作为z方向的xyz正交坐标系。
将基极台面20BM以及一对集电极电极30C配置为在俯视时包含于子集电极层11。如参照图2后述的那样，基极台面20BM包含集电极层20C、基极层20B以及发射极层20E。一对集电极电极30C配置于在y方向上夹持基极台面20BM的位置。
将一对发射极电极30E以及基极电极30B配置为在俯视时包含于基极台面20BM。一对发射极电极30E配置于在y方向上夹持基极电极30B的位置。在图1中，对集电极电极30C、发射极电极30E以及基极电极30B，标注右上方的阴影。此外，后述的发射极接触孔40E、集电极接触孔40C以及基极接触孔40B的区域为空心。
发射极电极30E分别具有在俯视时在一个方向(x方向)上较长的形状。例如，发射极电极30E的俯视时的形状是在x方向较长的长方形。基极电极30B在x方向上从配置有发射极电极30E的范围的一个端部配置到另一个端部，并且从发射极电极30E的一个端部的位置向x方向(在图1中为向左)突出。此外，基极电极30B可以比发射极电极30E短，也可以为与发射极电极30E相同程度的长度。
将层间绝缘膜35(图2)配置为覆盖集电极电极30C、发射极电极30E以及基极电极30B。在层间绝缘膜35，设置有发射极接触孔40E、集电极接触孔40C以及基极接触孔40B。发射极接触孔40E按每个发射极电极30E来设置，且在俯视时包含于发射极电极30E。集电极接触孔40C按每个集电极电极30C来设置，且在俯视时包含于集电极电极30C。基极接触孔40B包含于基极电极30B中从发射极电极30E的一个端部的位置向x方向突出的部分。
在层间绝缘膜35(图2)上，配置有第一层的两个集电极布线31C、发射极布线31E以及基极布线31B。在图1中，对集电极布线31C、发射极布线31E以及基极布线31B，标注有比对发射极电极30E等标注的阴影浅的右下方的阴影。
两根集电极布线31C分别在俯视时与两个集电极电极30C重叠。集电极布线31C通过集电极接触孔40C与集电极电极30C连接。另外，集电极布线31C从与集电极电极30C重叠的位置沿x方向的一个方向(在图1中为向右)延伸到子集电极层11的外侧。
发射极布线31E配置为在俯视时与两个发射极电极30E的各自的一部分重叠，且跨越基极电极30B。两个发射极接触孔40E在俯视时包含于发射极布线31E。发射极布线31E通过发射极接触孔40E与两个发射极电极30E连接。
基极布线31B与基极电极30B中从发射极电极30E的一个端部的位置向x方向突出的部分重叠，并向远离发射极电极30E的方向(在图1中为向左)延伸。基极布线31B通过基极接触孔40B与基极电极30B连接。
对发射极接触孔40E的各个长度(x方向的尺寸)标记LH，对发射极电极30E的各个长度(x方向的尺寸)标记LE。将从发射极电极30E的两侧的端部中的各个端部到发射极接触孔40E的x方向的距离标记为LA。长度LH为长度LE的85％以下，距离LA为长度LE的5％以上。
图2是图1的点划线2－2处的剖视图。在基板10上配置有子集电极层11。在子集电极层11的一部分区域上，配置有基极台面20BM。基极台面20BM包含从基板10侧依次层叠的集电极层20C、基极层20B以及发射极层20E。通过集电极层20C、基极层20B以及发射极层20E构成双极晶体管20。在基极台面20BM上，在y方向上隔着间隔配置有一对盖层21A，在盖层21A上配置有接触层21B。
作为一个例子，基板10使用半绝缘性的GaAs。子集电极层11以及集电极层20C由n型GaAs形成。基极层20B由p型GaAs形成。发射极层20E由n型InGaP形成。盖层21A由n型GaAs形成，接触层21B由n型InGaAs形成。即，双极晶体管20是异质结双极晶体管。
在一对接触层21B上，分别配置有发射极电极30E。发射极电极30E经由接触层21B以及盖层21A与发射极层20E电连接。在俯视时，发射极电极30E与接触层21B以及盖层21A几乎重叠。例如，接触层21B以及盖层21A通过使用发射极电极30E作为蚀刻掩模来蚀刻去除不需要的部分，而自匹配地形成。
在一对盖层21A之间的发射极层20E上，配置有基极电极30B。基极电极30B经由在厚度方向上贯通发射极层20E的合金化区域22与基极层20B电连接。
在基极台面20BM的两侧的子集电极层11上，分别配置有集电极电极30C。集电极电极30C经由子集电极层11与集电极层20C电连接。
在基板10的整个区域配置有层间绝缘膜35，以覆盖发射极电极30E、基极电极30B以及集电极电极30C。在层间绝缘膜35设置有发射极接触孔40E以及集电极接触孔40C。如参照图1说明的那样，发射极接触孔40E在俯视时包含于发射极电极30E，集电极接触孔40C在俯视时包含于集电极电极30C。
在层间绝缘膜35上，配置有第一层的发射极布线31E以及集电极布线31C。发射极布线31E从一个发射极电极30E在基极电极30B的上方通过到达另一个发射极电极30E。发射极布线31E通过发射极接触孔40E将两个发射极电极30E相互连接。
集电极布线31C通过集电极接触孔40C与集电极电极30C连接。
接下来，参照图3对第一实施例的优异的效果进行说明。
图3是表示发射极电极30E与发射极接触孔40E的位置关系、以及双极晶体管20、25的x方向的温度分布的一个例子的图表。双极晶体管20的发射极电极30E与发射极接触孔40E的位置关系与第一实施例的半导体装置中的位置关系相同。即，发射极接触孔40E的长度LH为发射极电极30E的长度的85％以下。另外，从发射极电极30E的端部中的各个端部到发射极接触孔40E的x方向的距离LA为发射极电极30E的长度LE的5％以上。
在比较例的双极晶体管25中，发射极电极30E和发射极接触孔40E不满足上述条件(在本说明书中，称为“第一条件”。)。即，发射极接触孔40E的长度LH比发射极电极30E的长度LE的85％长。
分别用实线T20、T25表示双极晶体管20、25的x方向的温度分布的一个例子。在双极晶体管20(图2)中产生的热量经由发射极电极30E传导至发射极布线31E。被传导至发射极布线31E的热量例如被传导至连接发射极布线31E的外部的部件，例如模块基板等。从发射极电极30E到发射极布线31E的导热路径实际上被限制在发射极接触孔40E内。
在比较例的双极晶体管25中，遍及发射极电极30E的长度方向的几乎整个区域，从发射极电极30E到发射极布线31E的导热路径的热阻几乎相等。另外，关于基板10的面内方向，在发射极电极30E的端部，热量向y方向的两侧、以及x方向的一侧的合计三个方向扩散，相对于此在发射极电极30E的长度方向的中央部，热量仅向y方向的两侧扩散。因此，如用实线T25表示的那样，x方向的温度分布示出在发射极电极30E的两端的附近比中央部低的趋势。
与此相对，在第一实施例的双极晶体管20中，在发射极电极30E的两端附近的区域未配置发射极接触孔40E。因此，在发射极电极30E的两端附近，从发射极电极30E到发射极布线31E的导热路径的热阻相对地提高。由此，如用实线T20表示的那样，在发射极电极30E的两端附近抑制温度的降低，双极晶体管20的x方向的温度分布的均匀性提高。
此外，根据发射极电极30E与发射极接触孔40E的位置关系，也有如图3的图表中用虚线T’20表示的那样，显现温度分布从发射极电极30E的中央朝向端部缓缓地升高的趋势的情况。在该情况下，用虚线T’20示出的温度分布的偏差比用实线T25示出的温度分布的偏差小。
如图3所示，在第一实施例中，能够提高双极晶体管20(图1)的x方向的温度分布的均匀性。由此，能够使提高集电极电压时容易产生的电流崩塌的影响减少，进行稳定的高电压动作。
接下来，参照图4，对发射极电极30E与发射极接触孔40E优选的位置关系进行说明。
图4是表示制作发射极接触孔40E的长度LH相对于发射极电极30E的长度LE之比不同的多个试样，并实际测定出击穿输入功率的结果的图表。横轴用单位“％”表示LH/LE，纵轴用单位“％”表示击穿输入功率的相对值。在频率为2.5GHz、集电极电压为5.5V、VSWR为4.2的条件下，一边使输入功率缓缓地增大一边进行负载变动试验。负载变动试验中元件击穿时的输入功率相当于击穿输入功率。
可知若长度LH相对于长度LE之比大于85％，则击穿输入功率较大地降低。为了抑制击穿输入功率的降低，优选如第一实施例的半导体装置(图1)那样，使长度LH相对于长度LE之比成为85％以下。
另外，若发射极接触孔40E相对于发射极电极30E偏向x方向的任意一侧配置，则温度分布的对称性崩溃，温度分布的均匀性降低。为了维持温度分布的均匀性，优选使从发射极电极30E的端部中的各端部到发射极接触孔40E的距离LA(图1)成为发射极电极30E的长度LE的5％以上。更为优选，关于x方向，优选使发射极接触孔40E的中心与发射极电极30E的中心一致。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，规定了发射极电极30E与发射极接触孔40E的位置关系，但对于发射极布线31E的位置以及大小并未特别规定。发射极布线31E也可以配置为在俯视时包含发射极接触孔40E，并在x方向上扩展到发射极电极30E的端部。在该情况下，在未设置发射极接触孔40E的发射极电极30E的端部附近，在俯视时发射极电极30E与发射极布线31E重叠，但在两者之间夹有层间绝缘膜35(图2)。
层间绝缘膜35的热传导率低于发射极布线31E的热传导率。因此，未设置发射极接触孔40E的区域中的从发射极电极30E到发射极布线31E的导热路径的热阻比设置有发射极接触孔40E的区域的导热路径的热阻高。因此，将发射极布线31E在x方向上扩展到发射极电极30E的端部，也可得到抑制发射极电极30E的端部附近的温度的降低，并实现温度分布的均匀化这样的优异的效果。
在俯视时，如图1所示，在x方向上，优选在配置有基极台面20BM的范围内，配置发射极布线31E。在基极台面20BM的边缘，如图2所示那样形成阶梯差。通过在x方向上，在配置有基极台面20BM的范围内配置发射极布线31E，防止由该阶梯差引起的断线。同样地，在y方向上，也优选在配置有基极台面20BM的范围内配置发射极布线31E。
第一实施例的半导体装置包含两个发射极电极30E，但也可以将发射极电极30E设为一个。在这种情况下，由于发射极电极30E与发射极接触孔40E的位置关系满足第一实施例的上述第一条件，因此提高双极晶体管20的x方向的温度分布的均匀性。
[第二实施例]
接下来，参照图5对第二实施例的半导体装置进行说明。以下，对于与参照图1至图4的附图说明的第一实施例的半导体装置共用的结构，省略说明。
图5是第二实施例的半导体装置的示意俯视图。在第一实施例(图1)中，在俯视时，在基极台面20BM包含有两个发射极电极30E。相对于此，在第二实施例中，在基极台面20BM包含有三个发射极电极30E。盖层21A以及接触层21B(图2)配置为与发射极电极30E分别重叠。
三个发射极电极30E分别具有在俯视时在x方向上较长的形状，且在y方向上并排配置。三个发射极电极30E的长度LE相同。在中央的发射极电极30E与两侧的发射极电极30E之间，分别配置有基极电极30B。该基极电极30B在不与发射极电极30E重叠的区域相互连接。
将三个发射极接触孔40E设置为包含于三个发射极电极30E中的每一个。发射极布线31E将三个发射极电极30E相互连接。
在位于发射极电极30E的宽度方向(y方向)的两端的发射极电极30E以及发射极接触孔40E中，满足上述的第一条件。即，长度LH为长度LE的85％以下，距离LA为长度LE的5％以上。位于y方向的中央的发射极接触孔40E的长度LH’长于两端的发射极接触孔40E的长度LH。另外，在x方向上，配置有中央的发射极接触孔40E的范围包含配置有两端的发射极接触孔40E的范围。在中央的发射极电极30E以及发射极接触孔40E中，无需满足上述的第一条件。
发射极布线31E的x方向的尺寸根据发射极接触孔40E的长度LH在y方向上阶梯状地变化。即，发射极布线31E中与中央的发射极接触孔40E重叠的部分的x方向的尺寸大于与两端的发射极接触孔40E重叠的部分的x方向的尺寸。
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中，在位于y方向的两端的发射极电极30E中，能够提高x方向的温度分布的均匀性。在中央的发射极电极30E中，由于在y方向的两侧配置有其他发射极电极30E，因此从发射极电极30E的端部向面内侧向扩散的热量少于从位于y方向的两端的发射极电极30E的端部向面内侧向扩散的热量。因此，在中央的发射极电极30E中，与x方向的中央部相比，两端的温度的降低幅度小。因此，即使在中央的发射极电极30E以及发射极接触孔40E中不满足第一条件，也能够确保x方向的温度的充分的均匀性。
并且，与两端的发射极电极30E相比，中央的发射极电极30E的温度容易升高。在第二实施例中，由于使中央的发射极接触孔40E比两端的发射极接触孔40E长，因此与两端的发射极电极30E相比，从中央的发射极电极30E传导至发射极布线31E的热量增多。由于从相对地容易达到高温的中央的发射极电极30E的散热量相对较多，因此能够在三个发射极电极30E之间提高温度的均匀性。由此，能够使在提高集电极电压时容易产生的多个发射极电极30E之间的电流的偏差的影响降低，而进行稳定的高电压动作。
接下来，参照图6对第二实施例的变形例进行说明。
图6是第二实施例的变形例的半导体装置的示意俯视图。在第二实施例(图5)中，发射极布线31E的x方向的尺寸根据发射极接触孔40E的长度LH在y方向上变化。相对于此，在图6所示的变形例中，发射极布线31E的x方向的尺寸恒定。在本变形例中，通过在三个发射极接触孔40E之间使长度LH不同，与第二实施例同样地、能够在x方向上提高温度的均匀性，并且在三个发射极电极30E之间也提高温度的均匀性。
接下来，对第二实施例的其他变形例进行说明。
在第六实施例中，在俯视时包含于一个基极台面20BM的发射极电极30E的个数为三个，但也可以使发射极电极30E的个数为四个以上。
[第三实施例]
接下来，参照图7和图8对第三实施例的半导体装置进行说明。以下，对于与参照图1至图4的附图说明的第一实施例的半导体装置共用的结构，省略说明。
图7是第三实施例的半导体装置的示意俯视图。在第一实施例中，对一个双极晶体管20以及与该双极晶体管20连接的发射极电极30E等进行了说明，但第三实施例的半导体装置包含三个以上的多个双极晶体管20。
在后述的基板10(图8)上，在y方向上并排配置有三个以上的多个单元50。多个单元50相互并联连接。多个单元50的各自的基本结构与第一实施例的半导体装置的结构相同。即，多个单元50分别包含双极晶体管20、两个发射极电极30E、两个集电极电极30C、基极电极30B以及发射极布线31E。后述的层间绝缘膜35(图8)覆盖多个单元50。在层间绝缘膜35(图8)，对每个发射极电极30E设置有发射极接触孔40E。发射极电极30E以及发射极接触孔40E分别具有在俯视时在x方向上较长的形状。发射极电极30E的长度LE在所有的单元50中相同。
并且，在层间绝缘膜35(图8)，设置有集电极接触孔40C以及基极接触孔40B。集电极布线31C通过集电极接触孔40C与集电极电极30C连接，基极布线31B通过基极接触孔40B与基极电极30B连接。
在俯视时，将第二层的发射极布线32E配置为与在y方向上排列的所有单元50的发射极布线31E重叠。第二层的发射极布线32E将所有第一层的发射极布线31E相互连接。
在位于y方向的两侧的端部的单元50中，满足第一实施例的半导体装置所满足的第一条件。即，发射极接触孔40E的长度LH为发射极电极30E的长度LE的85％以下。并且，从发射极电极30E的两侧的端部中的每个端部到发射极接触孔40E的距离LA为发射极电极30E的长度LE的5％以上。
在多个单元50中的每个单元50中，单元50内的两个发射极接触孔40E的长度LH相等。在y方向上相邻的两个单元50中接近y方向的端部的单元50的发射极接触孔40E的长度LH为另一个单元50的发射极接触孔40E的长度LH以下。即，发射极接触孔40E的长度LE从y方向的两侧的端部的单元50朝向内侧的单元50变长。对于位于y方向的两侧的端部的单元50以外的单元50，未必需要满足第一条件。
多个单元50的发射极布线31E的x方向的尺寸根据发射极接触孔40E的长度LH在多个单元50之间不同。即，发射极电极30E的长度LE从y方向的两侧的端部的单元50朝向内侧的单元50变长。第二层的发射极布线32E的x方向的尺寸根据第一层的发射极布线31E的x方向的尺寸从y方向的两侧的端部朝向内侧增大。
图8是图7的点划线8－8处的剖视图。在基板10的表层部配置有子集电极层11。在子集电极层11上配置有基极台面20BM。基极台面20BM包含集电极层20C、基极层20B以及发射极层20E。由集电极层20C、基极层20B以及发射极层20E构成双极晶体管20。在发射极层20E上配置有盖层21A，在该盖层21A上配置有接触层21B。在接触层21B上配置有发射极电极30E。
在发射极层20E上，从盖层21A向面内方向隔开间隔配置有基极电极30B。基极电极30B经由合金化区域22与基极层20B电连接。
在基板10的整个区域配置有层间绝缘膜35，以覆盖发射极电极30E、基极电极30B等。在层间绝缘膜35设置有发射极接触孔40E以及基极接触孔40B。在层间绝缘膜35上，配置有发射极布线31E、基极布线31B以及集电极布线31C。发射极布线31E通过发射极接触孔40E与发射极电极30E连接。基极布线31B通过基极接触孔40B与基极电极30B连接。集电极布线31C通过集电极接触孔40C(图7)与集电极电极30C(图7)连接。
将第二层的层间绝缘膜36配置为覆盖发射极布线31E、基极布线31B以及集电极布线31C。在层间绝缘膜36，设置有在俯视时包含于发射极布线31E的发射极接触孔41E。配置在层间绝缘膜36上的第二层的发射极布线32E通过发射极接触孔41E与第一层的发射极布线31E连接。
在层间绝缘膜36上配置有绝缘性的保护膜37，以覆盖第二层的发射极布线32E。在保护膜37，设置有在俯视时包含于第二层的发射极布线32E的开口42E。在保护膜37上配置有导体突起38，以在俯视时包含开口42E。导体突起38作为用于与模块基板等外部电路连接的端子来使用。
导体突起38包含从基板10侧起依次层叠的凸块下金属层38A、Cu柱38B以及焊料层38C。这样的结构的导体突起38被称为Cu柱凸块。此外，导体突起38也可以代替Cu柱凸块，而使用Au凸块、焊球凸块、立于焊盘上的导体柱(立柱)等。第三实施例的半导体装置以使设置有导体突起38的面与模块基板对置的姿势进行倒装安装。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例的半导体装置中，在双极晶体管20中产生的热量经由发射极电极30E、第一层的发射极布线31E、第二层的发射极布线32E以及导体突起38传导至模块基板等。第一层的发射极布线31E通过发射极接触孔40E与发射极电极30E直接接触，第二层的发射极布线32E以及导体突起38不与发射极电极30E直接接触。因此，发射极电极30E的长边方向的温度分布受到发射极接触孔40E与发射极电极30E的位置关系较大的影响。发射极电极30E与第二层的发射极布线32E的相对的位置关系给发射极电极30E的长边方向的温度分布带来的影响较小。同样地，发射极电极30E与导体突起38的相对的位置关系给发射极电极30E的长边方向的温度分布带来的影响也较小。
在第三实施例中，在位于y方向的两侧的端部的单元50中，由于与第一实施例的半导体装置同样地满足第一条件，因此在发射极电极30E的长度方向上，能够提高双极晶体管20的温度分布的均匀性。
如第三实施例那样，在y方向上并排配置多个单元50的结构中，y方向的中央部的单元50的温度容易高于两端的单元50的温度。在第三实施例中，使中央部的单元50的发射极接触孔40E比两端的单元50的发射极接触孔40E长。因此，中央部的单元50的散热特性高于两端的单元50的散热特性。由于相对地容易成为高温的单元50的散热特性相对较高，因此能够在多个单元50之间提高温度的均匀性。由于多个单元50之间的温度的均匀性提高，因此能够得到提高包含并联连接的多个单元50的放大电路的抗击穿性这样的优异的效果。
在从发射极电极30E到导体突起38的导热路径上的部件中，通常使用金属材料。金属材料的热传导率高于由半导体等构成的基板10的热传导率。因此，与使在双极晶体管20中产生的热量向基板10侧释放的结构相比，能够改善第三实施例的半导体装置的散热特性。
接下来，对第三实施例的变形例进行说明。
在第三实施例中，多个单元50分别包含两个发射极电极30E，且设置有两个发射极接触孔40E，但也可以如第二实施例的半导体装置(图5)那样使发射极电极30E的个数成为三个，也可以为四个以上。在使发射极电极30E的个数成为三个以上的情况下，无需使对每个发射极电极30E设置的发射极接触孔40E的长度相同。
当在多个单元50中的每个单元50，设置有长度不同的多个发射极接触孔40E的情况下，在y方向上相邻的两个单元50中接近y方向的端部的单元50的多个发射极接触孔40E中最短的发射极接触孔40E的长度也可以为另一个单元50的多个发射极接触孔40E中最短的发射极接触孔40E的长度以下。
在第三实施例中，使第二层的发射极布线32E的x方向的尺寸根据第一层的发射极布线31E的x方向的尺寸在y方向上变化，但也可以将第二层的发射极布线32E的x方向的尺寸设为恒定。发射极电极30E与第二层的发射极布线32E的位置关系不会给发射极电极30E的长边方向的温度分布带来较大的影响。因此，即使将第二层的发射极布线32E的x方向的尺寸设为恒定，也与第三实施例同样地、能够得到提高温度分布的均匀性这样的优异的效果。
上述的各实施例是例示，当然能够进行在不同的实施例中示出的结构的部分置换或者组合。对于由多个实施例的同样的结构起到的同样的作用效果不在每个实施例中依次提及。并且，本发明并不限制于上述的实施例。例如，对本领域技术人员来说，能够进行各种变更、改进、组合等是显而易见。
附图标记说明
10…基板；11…子集电极层；20…双极晶体管；20B…基极层；20BM…基极台面；20C…集电极层；20E…发射极层；21A…盖层；21B…接触层；22…合金化区域；25…比较例的双极晶体管；30B…基极电极；30C…集电极电极；30E…发射极电极；31B…基极布线；31C…集电极布线；31E…发射极布线；32E…第二层的发射极布线；35、36…层间绝缘膜；37…保护膜；38…导体突起；38A…凸块下金属层；38B…Cu柱；38C…焊料层；40B…基极接触孔；40C…集电极接触孔；40E…发射极接触孔；41E…发射极接触孔；42E…开口；50…单元。

Claims (5)

1.一种半导体装置，具备：
基板；
双极晶体管，配置在上述基板上，包含从上述基板侧起依次层叠的集电极层、基极层以及发射极层；
至少一个发射极电极，配置在上述发射极层上，与上述发射极层电连接；
层间绝缘膜，配置在上述发射极电极上，设置有在俯视时包含于上述发射极电极的发射极接触孔；以及
发射极布线，配置在上述层间绝缘膜上，通过上述发射极接触孔与上述发射极电极连接，
在俯视时，上述发射极电极以及上述发射极接触孔具有在一个方向上较长的形状，
满足第一条件，上述第一条件为：在至少一个上述发射极电极、以及在俯视时包含于上述发射极电极的上述发射极接触孔中，上述发射极接触孔的长度为上述发射极电极的长度的85％以下，从上述发射极电极的两侧的端部中的每个端部到上述发射极接触孔的距离为上述发射极电极的长度的5％以上。
2.根据权利要求1所述的半导体装置，其中，
在上述发射极电极的长边方向上，在配置有上述集电极层和上述基极层的范围内配置有上述发射极布线。
3.根据权利要求1或2所述的半导体装置，其中，
上述发射极电极在宽度方向上并排地配置有三个以上，且多个上述发射极电极的长度相等，上述宽度方向在俯视时相对于上述发射极电极的长边方向正交，
上述发射极接触孔设置于每个上述发射极电极，
在位于上述宽度方向的两端的上述发射极电极以及上述发射极接触孔中，满足上述第一条件，且上述宽度方向的两端以外的上述发射极接触孔比两端的上述发射极接触孔长。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
在上述发射极布线上还具备导体突起，上述导体突起与外部电路连接，
上述导体突起与上述发射极布线电连接。
5.一种半导体装置，具备：
基板；
三个以上的多个单元，在上述基板上，在第一方向上并排地配置；
层间绝缘膜，覆盖上述多个单元；以及
发射极布线，配置在上述层间绝缘膜上，
上述多个单元中的每个单元包含：
双极晶体管，包含从上述基板侧起依次层叠的集电极层、基极层以及发射极层；以及
至少一个发射极电极，配置在上述发射极层上，且与上述发射极层电连接，
在上述层间绝缘膜上，在俯视时包含于上述发射极电极的发射极接触孔设置于每个上述发射极电极，
上述发射极布线通过上述发射极接触孔与上述发射极电极连接，
在俯视时，上述发射极电极以及上述发射极接触孔具有在与上述第一方向正交的第二方向上较长的形状，
满足第一条件，上述第一条件为：在上述多个单元中位于上述第一方向的两侧的端部的各个单元的至少一个上述发射极电极、以及在俯视时包含于上述发射极电极的上述发射极接触孔中，上述发射极接触孔的长度为上述发射极电极的长度的85％以下，从上述发射极电极的两侧的端部中的每个端部到上述发射极接触孔的距离为上述发射极电极的长度的5％以上，
在上述第一方向上相邻的两个单元中的接近上述第一方向的端部的单元的上述发射极接触孔的最短的长度为另一个单元的上述发射极接触孔的最短的长度以下。
CN202280023303.8A 2021-03-26 2022-03-10 半导体装置 Pending CN117043957A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-053562 2021-03-26
JP2021053562 2021-03-26
PCT/JP2022/010653 WO2022202370A1 (ja) 2021-03-26 2022-03-10 半導体装置

Publications (1)

Publication Number Publication Date
CN117043957A true CN117043957A (zh) 2023-11-10

Family

ID=83395651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280023303.8A Pending CN117043957A (zh) 2021-03-26 2022-03-10 半导体装置

Country Status (4)

Country Link
US (1) US20240014297A1 (zh)
CN (1) CN117043957A (zh)
TW (1) TWI825632B (zh)
WO (1) WO2022202370A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601079B2 (ja) * 2010-08-09 2014-10-08 三菱電機株式会社 半導体装置、半導体回路基板および半導体回路基板の製造方法
JP6797005B2 (ja) * 2016-11-24 2020-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2018142688A (ja) * 2017-02-28 2018-09-13 株式会社村田製作所 半導体装置
JP2019033180A (ja) * 2017-08-08 2019-02-28 株式会社村田製作所 半導体装置
US10566447B2 (en) * 2017-11-20 2020-02-18 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
JP2019220501A (ja) * 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置
JP2020102581A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 バイポーラトランジスタ
JP2020150250A (ja) * 2019-03-06 2020-09-17 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
WO2022202370A1 (ja) 2022-09-29
US20240014297A1 (en) 2024-01-11
TW202303977A (zh) 2023-01-16
TWI825632B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
US10985123B2 (en) Semiconductor apparatus
CN112564646B (zh) 单位组件以及功率放大器模块
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
US11158592B2 (en) Semiconductor device
US10868155B2 (en) Compound semiconductor device
US20240014296A1 (en) Semiconductor device and semiconductor module
US11276689B2 (en) Semiconductor device and amplifier module
CN113809036B (zh) 半导体装置
TWI825632B (zh) 半導體裝置
CN111916494B (zh) 半导体装置
TWI803218B (zh) 半導體裝置及半導體模組
CN112531022B (zh) 半导体装置
US20220190124A1 (en) Power amplifier
US11631758B2 (en) Semiconductor device
TWI787909B (zh) 半導體裝置
CN114093865A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination