JP2019220501A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019220501A
JP2019220501A JP2018114345A JP2018114345A JP2019220501A JP 2019220501 A JP2019220501 A JP 2019220501A JP 2018114345 A JP2018114345 A JP 2018114345A JP 2018114345 A JP2018114345 A JP 2018114345A JP 2019220501 A JP2019220501 A JP 2019220501A
Authority
JP
Japan
Prior art keywords
emitter
emitter layer
layer
distance
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018114345A
Other languages
English (en)
Inventor
梅本　康成
Yasunari Umemoto
康成 梅本
大部　功
Isao Obe
功 大部
馨 井手野
Kaoru Ideno
馨 井手野
茂樹 小屋
Shigeki Koya
茂樹 小屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018114345A priority Critical patent/JP2019220501A/ja
Priority to TW111145648A priority patent/TWI829452B/zh
Priority to TW108114512A priority patent/TWI787502B/zh
Priority to TW112143186A priority patent/TW202410455A/zh
Priority to US16/436,674 priority patent/US11107909B2/en
Priority to CN201910514927.XA priority patent/CN110610988B/zh
Priority to CN202410033691.9A priority patent/CN118039676A/zh
Publication of JP2019220501A publication Critical patent/JP2019220501A/ja
Priority to US17/386,462 priority patent/US11329146B2/en
Priority to US17/714,860 priority patent/US11949003B2/en
Priority to US18/593,387 priority patent/US20240204087A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)

Abstract

【課題】遷移電圧を増大させてＳＯＡを拡大することが可能な半導体装置を提供する。【解決手段】基板の上に配置されたコレクタ層、ベース層、及びエミッタ層がバイポーラトランジスタを構成する。エミッタ電極がエミッタ層にオーミック接触する。エミッタ層は平面視において一方向に長い形状を持つ。エミッタ層とエミッタ電極とがオーミック接触するオーミック接触界面とエミッタ層との、エミッタ層の長手方向に関する寸法差が、エミッタ層とオーミック接触界面との、エミッタ層の幅方向に関する寸法差よりも大きい。【選択図】図４

Description

本発明は、半導体装置に関する。
移動体端末のパワーアンプモジュールを構成する能動素子として、主にヘテロ接合型バイポーラトランジスタ（ＨＢＴ）が使用されている（特許文献１）。このＨＢＴに要求される望ましい特性として、高効率、高利得、高出力、及び高耐圧等の諸項目がある。最近注目されているエンベロープトラッキングシステムにおいては、高いコレクタ電圧で動作するＨＢＴが必要とされる。ＨＢＴの高電圧動作を実現するためには、安全動作領域（ＳＯＡ：Ｓａｆｅ Ｏｐｅａｒｔｉｎｇ Ａｒｅａ）を拡大する必要がある。
特開２００５−１０１４０２号公報
コレクタ電流−コレクタ電圧特性（Ｉｃ−Ｖｃｅ特性）を示すグラフにおいてＨＢＴのコレクタ電圧を高くすると、ＳＯＡの範囲内と範囲外との境界線（ＳＯＡライン）が徐々に低下する。本願の発明者らの評価実験によると、あるコレクタ電圧においてＳＯＡラインが不連続に低下する現象が現れることが判明した。ＳＯＡラインが不連続に低下するときのコレクタ電圧を遷移電圧ということとする。
動作電圧を遷移電圧と同程度かそれより高くすると、ＨＢＴの動作中に負荷の変動が生じた場合に、実際の動作範囲がＳＯＡの範囲から外れてしまう危険性が高まる。動作範囲がＳＯＡの範囲から外れると、ＨＢＴが損傷してしまう場合がある。負荷変動が生じてもＨＢＴが損傷することなく、高いコレクタ電圧で動作させるために、遷移電圧を増大させてＳＯＡを拡大することが望まれる。
本発明の目的は、遷移電圧を増大させてＳＯＡを拡大することが可能な半導体装置を提供することである。
本発明の一観点によると、
基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
前記エミッタ層にオーミック接触するエミッタ電極と
を有し、
前記エミッタ層は平面視において一方向に長い形状を持ち、
前記エミッタ層と前記エミッタ電極とがオーミック接触するオーミック接触界面と前記エミッタ層との、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記オーミック接触界面との、前記エミッタ層の幅方向に関する寸法差よりも大きい半導体装置が提供される。
本発明の他の観点によると、
基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
前記エミッタ層にオーミック接触するエミッタ電極と、
前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
を有し、
前記エミッタ層は平面視において一方向に長い形状を持ち、
前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の幅方向に関する寸法差よりも大きい半導体装置が提供される。
本発明のさらに他の観点によると、
基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
前記エミッタ層にオーミック接触するエミッタ電極と
を有し、
前記エミッタ層は平面視において一方向に長い形状を持ち、前記エミッタ層と前記エミッタ電極とがオーミック接触するオーミック接触界面が、長方形の少なくとも１つの頂点を角落としした平面形状を持つ半導体装置が提供される。
本発明のさらに他の観点によると、
基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
前記エミッタ層にオーミック接触するエミッタ電極と、
前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
を有し、
前記エミッタ層は平面視において一方向に長い形状を持ち、前記コンタクトホールが、長方形の少なくとも１つの頂点を角落としした平面形状を持つ半導体装置が提供される。
本発明のさらに他の観点によると、
基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
前記エミッタ層にオーミック接触するエミッタ電極と、
前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
を有し、
前記エミッタ層は一方向に長い形状を持ち、
前記エミッタ層の少なくとも一方の端部における前記エミッタ層と前記ベース層との接合界面から前記エミッタ電極までの電気抵抗であるエミッタアクセス抵抗が、前記エミッタ層の中央部における前記エミッタアクセス抵抗の５倍以上である半導体装置が提供される。
エミッタ電極の配置、エミッタ電極の形状、エミッタ用のコンタクトホールの配置、またはエミッタ用のコンタクトホールの形状を上述のようにすると、遷移電圧を増大させてＳＯＡを拡大することが可能になる。
図１は、評価実験の対象とした参考例によるＨＢＴの平面図である。 図２は、ＨＢＴのＳＯＡラインの実測結果を示すグラフである。 図３は、コレクタ電流−ベース電圧特性（Ｉｃ−Ｖｂ特性）の実測結果を示すグラフである。 図４は、第１実施例による半導体装置の平面図である。 図５は、図４の一点鎖線５−５における断面図である。 図６は、図４の一点鎖線６−６における断面図である。 図７は、第１実施例による半導体装置のエミッタ層の近傍の平面図、及び動作中におけるエミッタ層の長手方向に関する温度分布の一例を示すグラフである。 図８Ａは、遷移電圧Ｖｔを評価するために作製したＨＢＴのエミッタ層、オーミック接触界面、及びベース電極の平面図であり、図８Ｂは、遷移電圧Ｖｔの測定結果を示すグラフである。 図９は、第１実施例によるＨＢＴ（図４）に対応する試料と、参考例によるＨＢＴ（図１）に対応する試料とのＳＯＡラインの測定結果を示すグラフである。 図１０Ａ、図１０Ｂ、及び図１０Ｃは、エミッタ層、エミッタ電極、オーミック接触界面、コンタクトホール、及びエミッタ配線の位置関係を示す平面図である。 図１１は、エミッタ層、エミッタ配線、及びオーミック接触界面の位置関係が図１０Ｂ及び図１０Ｃに示した関係を持つ試料の遷移電圧Ｖｔの測定結果を示すグラフである。 図１２は、第１実施例の変形例による半導体装置の平面図である。 図１３は、第１実施例の他の変形例による半導体装置の断面図である。 図１４Ａは、第２実施例による半導体装置のエミッタ層、エミッタ電極、及びエミッタ配線の平面図であり、図１４Ｂは、図１４Ａの一点鎖線１４Ｂ−１４Ｂにおける断面模式図である。 図１５Ａは、遷移電圧Ｖｔを評価するために作製したＨＢＴのエミッタ層、コンタクトホール、及びベース電極の平面図であり、図１５Ｂは、遷移電圧Ｖｔの測定結果を示すグラフである。 図１６は、第３実施例による半導体装置のエミッタ層、エミッタ電極、コンタクトホール、及びエミッタ配線の平面図である。 図１７は、第４実施例による半導体装置の平面図である。 図１８は、第５実施例による半導体装置の平面図である。 図１９は、第６実施例による半導体装置の平面図である。 図２０は、第７実施例による半導体装置の平面図である。 図２１は、第８実施例による半導体装置の平面図である。 図２２は、第９実施例による半導体装置の平面図である。 図２３Ａ、図２３Ｂ、及び図２３Ｃは、第１０実施例及びその変形例による半導体装置のエミッタ層、エミッタ電極、コンタクトホール、及びオーミック接触界面の平面図である。 図２４は、第１１実施例による半導体装置の平面図である。 図２５は、第１２実施例による半導体装置の平面図である。
実施例について説明する前に、一般的なＨＢＴにおいてＳＯＡの拡大を妨げている１つの要因について、本願発明者らの行った評価実験に基づいて図１から図３までの図面を参照して説明する。
図１は、評価実験の対象とした参考例によるＨＢＴの平面図である。基板の表層部に導電性を持つ半導体からなるサブコレクタ層４０が設けられている。サブコレクタ層４０の上に、コレクタ層４１及びベース層５１が配置されている。コレクタ層４１とベース層５１とは、平面視において一致しており、サブコレクタ層４０の内部に配置されている。ベース層５１の上にエミッタ層３１が配置されている。平面視において、エミッタ層３１はベース層５１の内側に配置される。コレクタ層４１、ベース層５１、及びエミッタ層３１は、バイポーラトランジスタ、例えばＨＢＴを構成する。
エミッタ層３１は、平面視において一方向（図１において横方向）に長い平面形状を有する。例えばエミッタ層３１の平面形状は長方形である。エミッタ層３１の上にエミッタ電極３２が配置されている。エミッタ電極３２は金属で形成されており、エミッタ層３１にオーミック接触する。エミッタ電極３２とエミッタ層３１とがオーミック接触する界面を「オーミック接触界面」ということとする。平面視において、オーミック接触界面３５はエミッタ電極３２に一致する。オーミック接触界面３５の縁は、エミッタ層３１の縁よりやや内側に、エミッタ層３１の縁とほぼ一定の間隔を保つように配置されている。
ベース層５１の上にベース電極５２が配置されており、ベース層５１にオーミック接触している。図１において、ベース電極５２にハッチングを付している。ベース電極５２は、２本のベース電極主部５２Ａと、ベース電極パッド部５２Ｂとを含む。２本のベース電極主部５２Ａは、それぞれ平面視において、エミッタ層３１の幅方向の両側に配置されており、エミッタ層３１の長手方向に延びている。ベース電極パッド部５２Ｂは、エミッタ層３１の長手方向の一方の端部（図１において左端）より外側において２本のベース電極主部５２Ａを相互に接続する。ベース電極主部５２Ａ及びベース電極パッド部５２Ｂからなるベース電極５２は、エミッタ層３１をＵ字形に取り囲んでいる。
サブコレクタ層４０の内側であってコレクタ層４１の両側に、それぞれコレクタ電極４２が配置されている。コレクタ電極４２の各々は、エミッタ層３１の長手方向と平行な方向に長い平面形状を持つ。コレクタ電極４２は、サブコレクタ層４０を介してコレクタ層４１に接続されている。
エミッタ電極３２、コレクタ電極４２、及びベース電極５２の上に絶縁膜が配置されている。 この絶縁膜の上に、平面視においてエミッタ電極３２、コレクタ電極４２、及びベース電極パッド部５２Ｂと重なるように、それぞれエミッタ配線３４、コレクタ配線４４、及びベース配線５４が配置されている。エミッタ配線３４は、絶縁膜に設けられたコンタクトホール３３を通してエミッタ電極３２に接続されている。コレクタ配線４４は、絶縁膜に設けられたコンタクトホール４３を通してコレクタ電極４２に接続されている。ベース配線５４は、絶縁膜に設けられたコンタクトホール５３を通してベース電極パッド部５２Ｂに接続されている。
エミッタ用のコンタクトホール３３は、平面視においてエミッタ電極３２の内側に配置されており、エミッタ層３１の長手方向に長い平面形状を持つ。コレクタ用のコンタクトホール４３は、平面視においてコレクタ電極４２の内側に配置されており、コレクタ電極４２の長手方向に長い平面形状を持つ。ベース用のコンタクトホール５３は、エミッタ層３１を長手方向に延長した延長線と、ベース電極パッド部５２Ｂとの交差箇所に配置されている。
エミッタ配線３４はコンタクトホール３３が配置された箇所から、エミッタ層３１の長手方向に平行な方向に引き出されている。ベース配線５４はコンタクトホール５３が配置された箇所から、エミッタ配線３４の引き出し方向とは反対方向に引き出されている。エミッタ配線３４、コレクタ配線４４、及びベース配線５４の上に、さらに２層目の配線が配置される場合もある。
平面視において、エミッタ層３１、エミッタ電極３２、及びコンタクトホール３３は、長手方向及び幅方向のいずれに関しても対称に配置されている。また、エミッタ層３１の縁とエミッタ電極３２の縁との間隔は、長手方向及び幅方向に係わらずほぼ一定である。エミッタ層３１の縁とコンタクトホール３３の縁との間隔も、長手方向及び幅方向に係わらずほぼ一定である。ここで、「ほぼ」一定とは、寸法のばらつきがプロセス上のばらつきの範囲内、例えば、ばらつきの幅が０．５μｍ以下であることを意味する。
通常、エミッタ層３１内の電流が流れる領域を広く確保するために、エミッタ電極３２の面積をできるだけ大きく設計する。例えば、エミッタ層３１の外周線とエミッタ電極３２の外周線との間隔は１μｍ以下に設計される。
図１に示したＨＢＴは、パワーアンプを組み込んだモノリシックマイクロ波集積回路素子（ＭＭＩＣ）を構成する場合、１枚の半導体基板に複数個配置される。複数のＨＢＴは、エミッタ配線３４、コレクタ配線４４、ベース配線５４、及びその上の２層目の配線等を介して、直接、または抵抗等の素子を介して間接的に、電気的に接続される。これにより、パワー段やドライバ段のパワーアンプが構成される。
図２は、ＨＢＴのＳＯＡラインの実測結果を示すグラフである。横軸はコレクタ電圧Ｖｃｅを単位「Ｖ」で表し、縦軸はコレクタ電流密度Ｊｃを単位「ｍＡ／ｃｍ２」で表す。グラフ中の丸記号及び三角記号は、それぞれ異なるエミッタ寸法の試料の実測に基づくＳＯＡラインを示す。図２のグラフ中の丸記号及び実線は、エミッタ電極３２の幅が３μｍ、長さが４０μｍの試料の実測結果を示し、三角記号及び破線は、エミッタ電極３２の幅が３μｍ、長さが２０μｍの試料の実測結果を示す。ＳＯＡラインより低電圧側の領域がＳＯＡに相当する。
コレクタ電圧Ｖｃｅが６Ｖから６．５Ｖに増加すると、ＳＯＡラインが不連続に急激に低下していることがわかる。ＳＯＡラインが不連続に低下するときのコレクタ電圧Ｖｃｅが遷移電圧Ｖｔに相当する。
図１及び図２に示した参考例では、エミッタ電極３２を１本とし、ベース電極主部５２Ａを２本としたが、エミッタ電極３２の本数とベース電極主部５２Ａの本数とをその他の組み合わせとしたＨＢＴにおいても、ＳＯＡラインの不連続な低下が確認されている。例えば、エミッタ電極３２及びベース電極主部５２Ａを共に１本としたＨＢＴ、エミッタ電極３２を２本としベース電極主部５２Ａを１本としたＨＢＴ、エミッタ電極３２を２本としベース電極主部５２Ａを３本としたＨＢＴ、エミッタ電極３２を３本としベース電極主部５２Ａを４本としたＨＢＴにおいても、ＳＯＡラインの不連続な低下が確認されている。
図３は、コレクタ電流−ベース電圧特性（Ｉｃ−Ｖｂ特性）の実測結果を示すグラフである。横軸はベース電圧Ｖｂを任意単位で表し、縦軸はコレクタ電流Ｉｃを任意単位で表す。測定においては、ベース電流Ｉｂを電流源で掃引しながら、ベース電圧Ｖｂとコレクタ電流Ｉｃとを測定した。コレクタ電圧Ｖｃｅ＝Ｖ１、Ｖ２、Ｖ３、Ｖ４及びＶ５の複数の電圧において測定を行った。ここで、電圧Ｖ１からＶ５までの大小関係は、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５である。
コレクタ電流Ｉｃが小さい範囲では、ベース電圧Ｖｂの増加に伴ってコレクタ電流Ｉｃが単調に増加し、ベース電圧Ｖｂに対するコレクタ電流Ｉｃの傾きが徐々に大きくなる。さらにコレクタ電流Ｉｃが大きくなると、ベース電圧Ｖｂに対するコレクタ電流Ｉｃの傾きが無限大になるスナップバック点ＳＢを迎える。スナップバック点ＳＢを越えてコレクタ電流Ｉｃを増加させると、ベース電圧Ｖｂに対するコレクタ電流Ｉｃの傾きが負に変わり、コレクタ電流Ｉｃの増加と共に、ベース電圧Ｖｂが低下する。
コレクタ電圧ＶｃｅがＶ４及びＶ５のとき、コレクタ電流Ｉｃがスナップバック点ＳＢを通過した後に、コレクタ電流Ｉｃが不連続に低下するキンクＫが現れている。コレクタ電圧ＶｃｅがＶ４、Ｖ５より低いＶ１、Ｖ２、Ｖ３のときには、キンクＫは現れていない。キンクＫが現れる最小のコレクタ電圧Ｖｃｅが、遷移電圧Ｖｔ（図２）に対応する。ここで、キンクＫとは、Ｉｃ−Ｖｂ特性においてベース電圧Ｖｂが減少しコレクタ電流Ｉｃが増加する傾向を示す領域で、ベース電圧Ｖｂの一時的な増加、またはコレクタ電流Ｉｃの一時的な減少が現れる特徴的な領域を指す（図３参照）。
次に、コレクタ電流−ベース電圧特性のスナップバック点ＳＢを越えた領域にキンクＫが現れる理由について説明する。
キンクＫの出現は、ＨＢＴの持つ熱的または電気的非対称性によると推定される。エミッタ層３１（図１）の内側においては、エミッタ電極３２及びコンタクトホール３３の配置が対称性を維持している。ところが、エミッタ層３１の周辺には、エミッタ層３１を基準として非対称に配置されたコレクタ電極４２、ベース電極５２、種々の配線等が配置されている。また、パワー段やドライバ段のパワーアンプを構成する複数のＨＢＴと、その周辺の引出配線、回路素子、バイアホール等の配置を俯瞰すると、着目する１つのエミッタ層３１に対して熱的、電気的非対称要因が存在する。
スナップバック点ＳＢを越えてコレクタ電流が増加すると、これらの非対称要因によってエミッタ電流Ｉｅが主として流れる領域がエミッタ層３１（図１）の長手方向に変位する。エミッタ電流Ｉｅが主として流れる領域の変位によって、キンクＫ（図３）が現れると考えられる。以下に説明する実施例では、エミッタ電流Ｉｅが主として流れる領域の位置が、エミッタ層３１の周辺の非対称要因の影響を受けにくい。
［第１実施例］
図４から図８Ｂまでの図面を参照して、第１実施例による半導体装置について説明する。
図４は、第１実施例による半導体装置の平面図である。以下、参考例による半導体装置の平面図（図１）との相違点について説明し、共通点については説明を省略する。
参考例（図１）では、エミッタ層３１の縁とエミッタ電極３２（オーミック接触界面３５）の縁との間隔が、長手方向及び幅方向によらず一定であった。本明細書において、エミッタ層３１の長手方向の端部に位置する縁からオーミック接触界面３５の長手方向の端部に位置する縁までの間隔（距離）を長手方向に関する距離ａ１ということとする。また、エミッタ層３１の長手方向に平行な縁からオーミック接触界面３５の長手方向に平行な縁までの間隔（距離）を幅方向に関する距離ａ２ということとする。エミッタ層３１の幅方向に関する距離ａ２は場所に依らずほぼ一定であり、長手方向に関する距離ａ１も場所に依らずほぼ一定である。実際には、製造過程においてエミッタ層３１及びオーミック接触界面３５の長方形の角が丸みを帯びる場合がある。この場合には、エミッタ層３１の長手方向の先端から、オーミック接触界面３５の長手方向の先端までの距離の長手方向成分を、長手方向に関する距離ａ１と定義すればよい。
エミッタ層３１の長手方向の寸法は、例えば５μｍ以上６０μｍ以下である。エミッタ層３１の幅方向の寸法は、例えば１μｍ以上８μｍ以下である。
第１実施例では、エミッタ層３１の長手方向に関する距離ａ１が、エミッタ層３１の幅方向に関する距離ａ２よりも長い。その結果、エミッタ層３１とオーミック接触界面３５との、長手方向に関する寸法差（長手方向に関する距離ａ１の２倍）が、エミッタ層３１とオーミック接触界面３５との、幅方向に関する寸法差（幅方向に関する距離ａ２の２倍）よりも大きい。
図５は、図４の一点鎖線５−５における断面図である。半絶縁性の半導体からなる基板６０の上に、サブコレクタ層４０が配置されている。サブコレクタ層４０の一部の領域の上に、コレクタ層４１が配置され、その上にベース層５１が配置されている。ベース層５１の縁はコレクタ層４１の縁に一致する。ベース層５１の一部の領域の上にエミッタ層３１が配置されている。エミッタ層３１は、例えば狭義のエミッタ層３１Ａ、キャップ層３１Ｂ、及びコンタクト層３１Ｃの３層で構成される。コレクタ層４１、ベース層５１、及びエミッタ層３１が、ＨＢＴを構成する。
サブコレクタ層４０の上面のうち、コレクタ層４１の両側の領域に、それぞれコレクタ電極４２が配置されている。コレクタ電極４２は、サブコレクタ層４０を介してコレクタ層４１に接続される。ベース層５１の上面のうち、エミッタ層３１の両側の領域にそれぞれベース電極主部５２Ａが配置されている。ベース電極主部５２Ａはベース層５１にオーミック接触する。エミッタ層３１の上面の一部の領域に、エミッタ電極３２が配置されている。エミッタ電極３２とエミッタ層３１との界面が、オーミック接触界面３５に相当する。
コレクタ電極４２、ベース電極主部５２Ａ、及びエミッタ電極３２を覆うように、絶縁膜６１が設けられている。絶縁膜６１の上に、コレクタ配線４４及びエミッタ配線３４が配置されている。コレクタ配線４４は、絶縁膜６１に設けられたコンタクトホール４３を通してコレクタ電極４２に接続されている。エミッタ配線３４は、絶縁膜６１に設けられたコンタクトホール３３を通してエミッタ電極３２に接続されている。
図６は、図４の一点鎖線６−６における断面図である。基板６０の上に、サブコレクタ層４０、コレクタ層４１、ベース層５１、エミッタ層３１、及びエミッタ電極３２がこの順番に積層されている。ベース層５１の上面の一部の領域にベース電極パッド部５２Ｂが配置されている。絶縁膜６１が、エミッタ層３１、エミッタ電極３２及びベース電極パッド部５２Ｂを覆う。絶縁膜６１の上に、エミッタ配線３４及びベース配線５４が配置されている。エミッタ配線３４は、絶縁膜６１に設けられたコンタクトホール３３を通してエミッタ電極３２に接続されている。ベース配線５４は、絶縁膜６１に設けられたコンタクトホール５３を通してベース電極パッド部５２Ｂに接続されている。エミッタ電極３２は、半導体からなるエミッタ層３１よりも電気伝導度が十分高い金属等の低抵抗材料で形成されるため、エミッタ電極３２を近似的に等電位と仮定することができる。図６では、エミッタ電極３２を等電位と仮定し、エミッタ電極３２からエミッタベース接合界面までの抵抗に限って模式的に示している。
エミッタ層３１は、オーミック接触界面３５の直下の領域（以下、中央領域３６という。）と、オーミック接触界面３５より外側の領域（以下、端部領域３７という。）とに区分される。中央領域３６においては、エミッタ電極３２とベース層５１との間で、エミッタ電流がエミッタ層３１内を主として厚さ方向に流れる。これに対して、端部領域３７においては、エミッタ層３１にエミッタ電極３２が重なっていないため、エミッタ電流が、ベース層５１からエミッタ層３１内を厚さ方向のみならず、面内方向にも流れてエミッタ電極３２に到達する。このため、端部領域３７においては、中央領域３６と比べて、エミッタ層３１のシート抵抗に相当する抵抗分だけエミッタアクセス抵抗が増加する。ここで、「エミッタアクセス抵抗」とは、エミッタ層３１とベース層５１との界面から、エミッタ配線３４とエミッタ電極３２との界面に至る電流路の持つ電気抵抗を意味する。
一例として、狭義のエミッタ層３１Ａ（図５）は、Ｓｉドーピング濃度が２×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下のｎ型ＩｎＧａＰで形成され、その厚さは２０ｎｍ以上５０ｎｍ以下である。キャップ層３１Ｂ（図５）は、Ｓｉドーピング濃度が２×１０１８ｃｍ−３以上４×１０１８ｃｍ−３以下のｎ型ＧａＡｓで形成され、その厚さは５０ｎｍ以上２００ｎｍ以下である。コンタクト層３１Ｃ（図５）は、Ｓｉドーピング濃度が１×１０１９ｃｍ−３以上３×１０１９ｃｍ−３以下のｎ型ＩｎＧａＡｓで形成され、その厚さは１００ｎｍ以上２００ｎｍ以下である。従って、上記のエミッタアクセス抵抗の増加分は、主としてキャップ層３１Ｂ及びコンタクト層３１Ｃのシート抵抗に起因する。例えば、エミッタ層３１のシート抵抗は、３層合わせて２０Ω／□以上５０Ω／□以下である。
次に、図７を参照して、第１実施例の優れた効果について説明する。
図７は、第１実施例による半導体装置のエミッタ層３１の近傍の平面図、及び動作中におけるエミッタ層３１の長手方向に関する温度分布の一例を示すグラフである。温度分布を示すグラフの横軸は、エミッタ層３１の長手方向の位置を表し、縦軸は温度を表す。
端部領域３７においては、エミッタ電流が増加してスナップバック点ＳＢ（図３）を越えると、エミッタアクセス抵抗分により、中央領域３６に比べて電圧降下が大きくなる。その結果、寄生抵抗の影響を除いた正味のベースエミッタ間電圧が低下し、端部領域３７を流れるエミッタ電流が抑制される。すなわち、端部領域３７では、中央領域３６に比べて、エミッタベース接合面を流れる電流密度が減少する。電流密度の減少により、端部領域３７の温度が、中央領域３６の温度に比べて相対的に低下する。
端部領域３７の相対的な温度の低下が、さらなる電流密度の相対的な低下を招く。このフィードバックの連鎖によって、図３に示したコレクタ電流−ベース電圧特性（Ｉｃ−Ｖｂ特性）のスナップバック点ＳＢ通過後の大電流範囲において、スナップバック点ＳＢ通過前の低電流範囲と比較して、端部領域３７を流れる電流が急激に減少する。その結果、端部領域３７には実質的に電流が流れなくなり、エミッタ電流が主として流れる領域と、温度の高い領域とが中央領域３６にほぼ限定される。
エミッタ電流が主として流れる領域、及び温度が高くなる領域が、エミッタ層３１の中央領域３６に限られるため、エミッタ電流が、エミッタ層３１の端部の近傍の熱的、電気的非対称性の影響を受けにくくなる。これにより、キンクＫ（図３）の出現が抑制され、遷移電圧Ｖｔ（図２）が上昇するという効果が得られる。その結果、ＳＯＡの範囲が拡大され、より高いコレクタ電圧での動作が可能になる。
次に、エミッタアクセス抵抗の好ましい分布について説明する。ＳＯＡの範囲を拡大するためには、エミッタ層の少なくとも一方の端部におけるエミッタアクセス抵抗を、エミッタ層の中央部におけるエミッタアクセス抵抗より大きくすることが好ましい。ＳＯＡの範囲を拡大する十分な効果を得るために、エミッタ層の少なくとも一方の端部におけるエミッタアクセス抵抗を、エミッタ層の中央部におけるエミッタアクセス抵抗の５倍以上にすることが好ましい。ＨＢＴのエミッタアクセス抵抗を実際に測定することは困難であるが、例えば数値シミュレーションを行うことによりエミッタアクセス抵抗を求めることができる。
次に、図８Ａ及び図８Ｂを参照して、ＳＯＡの範囲を拡大するための、エミッタ層３１の長手方向に関する距離ａ１の好ましい寸法について説明する。ＳＯＡラインが不連続に低下するときのコレクタ電圧Ｖｃｅである遷移電圧Ｖｔ（図２）の上昇は、ＳＯＡの範囲の拡大を意味するため、遷移電圧Ｖｔの評価を行うことにより、長手方向に関する距離ａ１の好ましい寸法を求めた。
図８Ａは、遷移電圧Ｖｔを評価するために作製したＨＢＴのエミッタ層３１、オーミック接触界面３５、及びベース電極５２の平面図である。エミッタ層３１の長手方向に関する距離ａ１の異なる複数のＨＢＴを実際に作製して遷移電圧Ｖｔを測定した。作製した試料は、ベース電極主部５２Ａの両側にエミッタ層３１を配置した所謂ダブルエミッタＨＢＴである。エミッタ層３１の各々の長さは４０μｍであり、幅は３μｍである。また、エミッタ層３１の一方の端部における長手方向に関する距離ａ１と、他方の端部における長手方向に関する距離ａ１とを等しくした。また、幅方向に関する距離ａ２は０．３μｍとした。
図８Ｂは、遷移電圧Ｖｔの測定結果を示すグラフである。横軸はエミッタ層３１の長手方向に関する距離ａ１を単位「μｍ」で表し、縦軸は遷移電圧Ｖｔを単位「Ｖ」で表す。長手方向に関する距離ａ１が２．２μｍ以下の範囲では、遷移電圧Ｖｔが約６．３Ｖ程度であるが、長手方向に関する距離ａ１が３μｍ以上の範囲では、遷移電圧Ｖｔが８Ｖ程度に上昇している。例えば、長手方向に関する距離ａ１を２．２μｍからが３．２μｍに増加させると、遷移電圧Ｖｔが約１．９Ｖ増加する。
図８Ｂに示した評価実験の結果から、長手方向に関する距離ａ１を３μｍ以上に設定することにより、遷移電圧Ｖｔを上昇させる顕著な効果が得られることがわかる。この効果は、図７を参照して説明したように、端部領域３７においてエミッタ電極３２からエミッタベース接合界面へのエミッタアクセス抵抗を大きくしたことにより生まれる。
遷移電圧Ｖｔを上昇させる効果を得るためには、必ずしもエミッタ層３１の両端において、長手方向に関する距離ａ１を長くする必要はない。エミッタ層３１の少なくとも一方の端部において長手方向に関する距離ａ１を長くすれば、遷移電圧Ｖｔを上昇させる一定の効果が得られる。例えば、エミッタ層３１とオーミック接触界面３５との長手方向に関する寸法差（長手方向に関する距離ａ１の２倍）を、エミッタ層３１とオーミック接触界面３５との幅方向に関する寸法差（幅方向に関する距離ａ２の２倍）より大きくするとよい。特に、エミッタ層３１とオーミック接触界面３５との長手方向に関する寸法差を、エミッタ層３１とオーミック接触界面３５との幅方向に関する寸法差の１０倍以上にするとよい。エミッタ層３１の一方の端部に着目すると、長手方向に関する距離ａ１を、少なくとも一方の端部において、エミッタ層３１とオーミック接触界面３５との幅方向に関する寸法差の５倍以上にするとよい。
ＳＯＡの拡大を確認するために、第１実施例によるＨＢＴ（図４）に対応する試料と、参考例によるＨＢＴ（図１）に対応する試料とを作製し、ＳＯＡラインを測定する評価実験を行った。以下、図９を参照して、この評価実験の結果について説明する。
図９は、第１実施例によるＨＢＴ（図４）に対応する試料と、参考例によるＨＢＴ（図１）に対応する試料とのＳＯＡラインの測定結果を示すグラフである。作製した試料は、いずれも図８Ａに示したダブルエミッタ構造を持つ。第１実施例によるＨＢＴ（図４）に対応する試料では、エミッタ層３１とエミッタ電極３２との位置関係が第１実施例によるＨＢＴと同様である。参考例によるＨＢＴ（図１）に対応する試料においては、エミッタ層３１とエミッタ電極３２との位置関係が参考例によるＨＢＴと同様である。図９に示したグラフの横軸はコレクタ電圧Ｖｃを単位「Ｖ」で表し、縦軸はコレクタ電流Ｉｃを単位「Ａ」で表す。図９のグラフ中の実線及び破線は、それぞれ第１実施例によるＨＢＴに対応する試料及び参考例によるＨＢＴに対応する試料のＳＯＡラインの測定結果を示す。
参考例によるＨＢＴに対応する試料の遷移電圧Ｖｔ０に比べて、第１実施例によるＨＢＴに対応する試料の遷移電圧Ｖｔ１が高くなっていることがわかる。この評価実験により、第１実施例によるＨＢＴの構造を採用することにより、ＳＯＡの範囲が拡大されることが確認された。
次に、図１０Ａから図１１までの図面を参照して、エミッタ層３１とエミッタ配線３４との相対的な好ましい位置関係について説明する。
図１０Ａ、図１０Ｂ、及び図１０Ｃは、エミッタ層３１、エミッタ電極３２、オーミック接触界面３５、コンタクトホール３３、及びエミッタ配線３４の位置関係を示す平面図である。図１０Ａ、図１０Ｂ、及び図１０Ｃに示したいずれの例においても、エミッタ層３１の長手方向に関する距離ａ１が、幅方向に関する距離ａ２より長い。
図１０Ａに示した例では、エミッタ層３１の長手方向に関してエミッタ配線３４の端部がエミッタ層３１の端部より外側に配置されている。図１０Ｂ及び図１０Ｃに示した例では、エミッタ層３１の長手方向に関して、エミッタ配線３４の端部が、エミッタ層３１の端部とオーミック接触界面３５の端部との間に配置されている。なお、図１０Ｂに示した例では、エミッタ配線３４の端部が、エミッタ層３１の端部とオーミック接触界面３５の端部との中央よりも外側（エミッタ層３１の端部に近い側）に配置されている。これに対し、図１０Ｃに示した例では、エミッタ配線３４の端部が、エミッタ層３１の端部とオーミック接触界面３５の端部との中央よりも内側（オーミック接触界面３５の端部に近い側）に配置されている。
図１１は、エミッタ層３１、エミッタ配線３４、及びオーミック接触界面３５の位置関係が図１０Ｂ及び図１０Ｃに示した関係を持つ試料の遷移電圧Ｖｔの測定結果を示すグラフである。横軸は、長手方向に関する距離ａ１を単位「μｍ」で表し、縦軸は、遷移電圧Ｖｔを単位「Ｖ」で表す。図１１のグラフ中の実線及び破線は、それぞれ図４に示した実施例に対応する試料及び図１０Ｃに示した例に対応する試料の測定結果を示す。
実際に作製した試料は、図８Ａに示したダブルエミッタ構造を持つ。図４に示した実施例に対応する試料では、２本のエミッタ構造の各々におけるエミッタ層３１、エミッタ電極３２、及びエミッタ配線３４のレイアウトとして、図４に示した実施例によるＨＢＴにおけるレイアウトが採用されている。すなわち、図４に示した実施例に対応する試料は、エミッタ層３１の一方の端部が図１０Ｂの試料の構成とされ、他方の端部が図１０Ａの試料の構成とされている例に相当する。図１０Ｃに示した例に対応する試料では、２本のエミッタ構造の各々の一方の端部におけるエミッタ層３１、エミッタ電極３２、及びエミッタ配線３４のレイアウトとして、図１０Ｃに示したレイアウトが採用されている。他方の端部においては、エミッタ配線３４を外部に引き出すために図１０Ａに示したレイアウトが採用されている。
図１１に示したグラフから、エミッタ配線３４の端部を、エミッタ層３１の端部とオーミック接触界面３５の端部との中央より外側に配置すると、遷移電圧Ｖｔが上昇する効果が得られることがわかる。以下、遷移電圧Ｖｔが上昇する理由について説明する。
エミッタ層３１の端部領域３７のうち、平面視においてエミッタ配線３４（図６）と重なる領域では、熱がエミッタ層３１から絶縁膜６１を主として厚さ方向に伝導されてエミッタ配線３４に達する。これに対し、エミッタ層３１の端部領域３７のうち、平面視においてエミッタ配線３４（図６）と重ならない領域では、熱がエミッタ層３１から絶縁膜６１を厚さ方向のみならず横方向にも伝導されてエミッタ配線３４に達する。絶縁膜６１の熱伝導率はエミッタ配線３４の熱伝導率より低いため、エミッタ層３１の端部領域３７のうちエミッタ配線３４と重ならない領域では、エミッタ層３１で発生した熱が逃げにくい。このため、端部領域３７のうちエミッタ配線３４と重なる領域が大きい場合（図１０Ｂ）は、エミッタ配線３４と重なる領域が小さい場合（図１０Ｃ）と比べて、エミッタ層３１の温度の上昇が抑制される。これにより、端部領域３７を流れる電流がさらに少なくなる。その結果、熱的及び電気的非対称性の影響をより受けにくくなり、遷移電圧Ｖｔが上昇する。さらに、外部への引き出しに供されるエミッタ層３１上のエミッタ配線３４を考慮すると、図１０Ｂに示した構成は、図１０Ｃに示した構成と比べて、熱的対称性が高い。このため、熱的非対称性の影響が軽減され、遷移電圧Ｖｔが上昇する効果が加わる。
図１１に示した評価実験の結果、及び上述の考察から、エミッタ配線３４の端部を、エミッタ層３１の端部とオーミック接触界面３５の端部との中央より外側（図１０Ａのようにエミッタ配線３４の端部より外側を含む）に配置することが好ましいことがわかる。
なお、エミッタ層３１の一方の端部領域３７において、エミッタ配線３４の端部をエミッタ層３１の端部とオーミック接触界面３５の端部との間に配置し、他方の端部領域３７は、その全域がエミッタ配線３４と重なるように配置してもよい。
次に、図１２を参照して第１実施例の変形例による半導体装置について説明する。
図１２は、第１実施例の変形例による半導体装置の平面図である。本変形例による半導体装置は複数の単位トランジスタ７０を含む。単位トランジスタ７０の各々は、第１実施例による半導体装置（図４、図５、図６）と同様の構成を有する。複数の単位トランジスタ７０は、エミッタ層３１の長手方向に対して直交する方向（図１２において縦方向）に並んで配置されている。
単位トランジスタ７０の各々から、エミッタ配線３４が長手方向の一方の側（図１２において右側）に向かって引き出されている。単位トランジスタ７０の各々から引き出されたエミッタ配線３４は、エミッタ共通配線（グランド配線）７１に連続する。平面視において、エミッタ共通配線７１の内側にバイアホール７２が設けられている。バイアホール７２は、基板６０（図５、図６）を貫通して基板６０の裏面まで達する。エミッタ共通配線７１は、バイアホール７２内に配置される金属部材を介して、基板６０の裏面に設けられる外部接続用のグランド電極に接続される。
単位トランジスタ７０の各々から、エミッタ配線３４の引き出し方向とは反対方向（図１２において左側）に向かってベース配線５４が引き出されている。ベース配線５４の各々は、拡幅されて高周波入力配線７５に重なる。ベース配線５４の各々と高周波入力配線７５との重なり箇所が、ＭＩＭ構造のコンデンサ７６として機能する。さらに、ベース配線５４の各々は、薄膜抵抗７７を介してバイアス配線７８に接続されている。
図１２には示していないが、単位トランジスタ７０の各々のコレクタ配線４４は、エミッタ共通配線７１より上層に配置されるコレクタ共通配線（高周波出力配線）に接続される。エミッタ共通配線７１及びコレクタ共通配線は、それぞれ独立にＣｕピラーバンプ、ハンダバンプ等に接続してもよい。
図１２に示すように、単位トランジスタ７０の各々を基準として、種々の配線、回路素子、バイアホール等が左右非対称に配置されている。単位トランジスタ７０として、第１実施例による半導体装置の構成を採用することにより、左右非対称の構成であっても遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大することができる。
次に、図１３を参照して、第１実施例の他の変形例について説明する。
図１３は、本変形例による半導体装置の断面図である。第１実施例では、図５に示したように、エミッタ配線３４がエミッタ電極３２を介してエミッタ層３１に接続されていた。本変形例では、図１３に示すように、エミッタ配線３４がエミッタ層３１に直接接続されている。この構造では、エミッタ配線３４とエミッタ層３１との界面が、オーミック接触界面３５となる。また、絶縁膜６１に設けられたコンタクトホール３３とオーミック接触界面３５とが、平面視において一致する。
本変形例においても、エミッタ層３１とオーミック接触界面３５との位置関係を、第１実施例の場合と同様に設定することにより、遷移電圧Ｖｔを上昇させてＳＯＡの範囲を拡大することができる。
［第２実施例］
次に、図１４Ａから図１５Ｂまでの図面を参照して、第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４、図５、図６）と共通の構成については説明を省略する。
図１４Ａは、第２実施例による半導体装置のエミッタ層３１、エミッタ電極３２、及びエミッタ配線３４の平面図である。第１実施例では、エミッタ層３１の長手方向に関する距離ａ１を幅方向に関する距離ａ２より長くすることによって遷移電圧Ｖｔを上昇させた。エミッタ層３１の長手方向の端部に位置する縁からコンタクトホール３３の端部に位置する縁までの間隔（距離）を、距離ｂ１ということとする。エミッタ層３１の長手方向に平行な縁からコンタクトホール３３の長手方向に平行な縁までの間隔（距離）を距離ｂ２ということとする。第２実施例では、エミッタ層３１の長手方向に関する距離ｂ２を、幅方向に関する距離ｂ１より長くすることにより、遷移電圧Ｖｔを上昇させる。長手方向に関する距離ａ１と、幅方向に関する距離ａ２とは、ほぼ等しい。一例として、長手方向に関する距離ａ１及び幅方向に関する距離ａ２は約０．５μｍ以下であり、長手方向に関する距離ｂ１は４μｍ以上である。
図１４Ｂは、図１４Ａの一点鎖線１４Ｂ−１４Ｂにおける断面模式図である。第２実施例では、エミッタ層３１の長手方向に関して、コンタクトホール３３と重なる領域を中央領域３６と定義し、コンタクトホール３３よりも外側の領域を端部領域３７と定義する。中央領域３６においては、ベース層５１とエミッタ層３１との接合界面から、コンタクトホール３３内のエミッタ配線３４に向かって、エミッタ層３１及びエミッタ電極３２を主として厚さ方向に電流が流れる。端部領域３７においては、電流が、ベース層５１とエミッタ層３１との接合界面からエミッタ層３１内を主として厚さ方向に流れた後、エミッタ電極３２内を横方向に流れる。
第２実施例においても第１実施例の場合と同様に、端部領域３７において、エミッタアクセス抵抗が相対的に高くなる。このため、遷移電圧Ｖｔを上昇させ、ＳＯＡを拡大する効果が得られる。
次に、図１５Ａ及び図１５Ｂを参照して、エミッタ層３１の長手方向に関する距離ｂ１の好ましい寸法について説明する。
図１５Ａは、遷移電圧Ｖｔを評価するために作製したＨＢＴのエミッタ層３１、コンタクトホール３３、及びベース電極５２の平面図である。長手方向に関する距離ｂ１が異なる複数のＨＢＴを実際に作製して遷移電圧Ｖｔを測定した。作製した試料は、ベース電極主部５２Ａの両側にエミッタ層３１を配置した所謂ダブルエミッタＨＢＴである。エミッタ層３１の各々の長さは４０μｍであり、幅は３μｍである。また、エミッタ層３１の一方の端部における長手方向に関する距離ｂ１と、他方の端部における長手方向に関する距離ｂ１とを等しくした。また、幅方向に関する距離ｂ２は０．３μｍとした。
図１５Ｂは、遷移電圧Ｖｔの測定結果を示すグラフである。横軸は長手方向に関する距離ｂ１を単位「μｍ」で表し、縦軸は遷移電圧Ｖｔを単位「Ｖ」で表す。長手方向に関する距離ｂ１が約３μｍから約１０μｍに長くなるに従って、遷移電圧Ｖｔが徐々に上昇している。例えば、長手方向に関する距離ｂ１が２．５μｍ以上３．５μｍ以下の範囲では、遷移電圧Ｖｔの上昇は見られない。
図１５Ｂに示した評価実験の結果から、長手方向に関する距離ｂ１を４μｍ以上に設定することにより、遷移電圧Ｖｔを上昇させる効果が得られることがわかる。また、長手方向に関する距離ｂ１を７μｍ以上にすると、その効果が顕著に現れる。
第２実施例では、端部領域３７（図１４Ｂ）におけるエミッタアクセス抵抗の増加分は、エミッタ電極３２（図１４Ｂ）のシート抵抗に起因する。これに対し、第１実施例においては、端部領域３７におけるエミッタアクセス抵抗の増加分は、エミッタ層３１（図６）のシート抵抗に起因する。エミッタ電極３２のシート抵抗（約０．５Ω／□以上約１０Ω／□以下）は、エミッタ層３１のシート抵抗（約２０Ω／□以上約５０Ω／□以下）より低いため、第２実施例における遷移電圧Ｖｔ（図１５Ｂ）の上昇傾向は、第１実施例における遷移電圧Ｖｔ（図８Ｂ）の上昇傾向に比べて緩やかである。
第１実施例の場合と同様に、遷移電圧Ｖｔを上昇させる効果を得るためには、必ずしもエミッタ層３１の両端において、長手方向に関する距離ｂ１を長くする必要はない。エミッタ層３１の少なくとも一方の端部において長手方向に関する距離ｂ１を長くすれば、遷移電圧Ｖｔを上昇させる一定の効果が得られる。例えば、エミッタ層３１とコンタクトホール３３との長手方向に関する寸法差（長手方向に関する距離ｂ１の２倍）を、エミッタ層３１とコンタクトホール３３との幅方向に関する寸法差（幅方向に関する距離ｂ２の２倍）より大きくするとよい。特に、エミッタ層３１とコンタクトホール３３との長手方向に関する寸法差を、エミッタ層３１とコンタクトホール３３との幅方向に関する寸法差の１０倍以上にするとよい。エミッタ層３１の一方の端部に着目すると、長手方向に関する距離ｂ１を、少なくとも一方の端部において、エミッタ層３１とコンタクトホール３３との幅方向に関する寸法差の５倍以上にするとよい。
次に、エミッタ層３１とコンタクトホール３３とエミッタ配線３４との相対的な好ましい位置関係について説明する。
第１実施例において図１０Ａから図１１を参照して説明した場合と同様に、エミッタ配線３４（図１４Ａ）の端部を、エミッタ層３１の長手方向に関して、エミッタ層３１の端部とコンタクトホール３３の端部との中央より外側に配置することが好ましい。なお、平面視において、エミッタ配線３４が端部領域３７の全域を含むようにしてもよい。この構成を採用することにより、端部領域３７の温度上昇を抑制し、遷移電圧Ｖｔを上昇させる効果を高めることができる。
次に、第２実施例の変形例について説明する。第２実施例では、エミッタ電極３２をエミッタ層３１の内側に配置したが、平面視においてエミッタ電極３２がエミッタ層３１の外側まではみ出していてもよい。この場合でも、エミッタ層３１とコンタクトホール３３との相対的な位置関係を、上述の好ましい関係とすればよい。本変形例においては、エミッタ層３１は、エミッタ電極３２をエッチングマスクとしてドライエッチング等の加工技術を用いて自己整合して形成される。この場合、エミッタ電極３２はエミッタ層３１の上に、エミッタ層３１の縁からわずかにはみ出して庇状に残る構造を有する。
［第３実施例］
次に、図１６を参照して第３実施例による半導体装置について説明する。以下、第１実施例及び第２実施例による半導体装置と共通の構成については説明を省略する。
図１６は、第３実施例による半導体装置のエミッタ層３１、エミッタ電極３２、オーミック接触界面３５、コンタクトホール３３、及びエミッタ配線３４の平面図である。エミッタ電極３２は、オーミック接触界面３５と一致する。第１実施例では、長手方向に関する距離ａ１を幅方向に関する距離ａ２より長くし、第２実施例では、長手方向に関する距離ｂ１を幅方向に関する距離ｂ２より長くした。第３実施例では、長手方向に関する距離ａ１及び距離ｂ１の両方を、それぞれ幅方向に関する距離ａ２及び距離ｂ２より長くしている。
図８Ｂ及び図１５Ｂを比較すると、エミッタ層３１の端部からエミッタ電極３２の端部までの長手方向に関する距離ａ１を長くする方が、エミッタ層３１の端部からコンタクトホール３３の端部までの長手方向に関する距離ｂ１を長くする場合に比べて、遷移電圧Ｖｔを上昇させる大きな効果が得られることがわかる。ところが、距離ａ１を長くすると、オーミック接触界面３５の面積が小さくなることによりＨＢＴの高周波特性の低下が懸念される。従って、図１６においては高周波特性の低下を抑制するという観点、及び遷移電圧Ｖｔを上昇させるという観点から、長手方向に関する距離ａ１及び距離ｂ１を決定するとよい。
［第４実施例］
次に、図１７を参照して第４実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４、図５、図６）と共通の構成については説明を省略する。
図１７は、第４実施例による半導体装置の平面図である。第１実施例では、エミッタ層３１の両端において、長手方向に関する距離ａ１を幅方向に関する距離ａ２より長くした。第４実施例では、エミッタ層３１の一方の端部において、長手方向に関する距離ａ１を幅方向に関する距離ａ２より長くする。他方の端部においては、長手方向に関する距離ａ１が幅方向に関する距離ａ２とほぼ等しい。ベース電極パッド部５２Ｂ側の端部（図１７において左側の端部）において、長手方向に関する距離ａ１を長くすることが好ましい。
エミッタ層３１を流れる電流は、図１７の右側の端部に比べて左側の端部の方が、ベース電極パッド部５２Ｂ、コンタクトホール５３、ベース配線５４等から熱的、電気的な影響を受けやすい。熱的、電気的影響を受けやすい方のエミッタ層３１の端部において、長手方向に関する距離ａ１を相対的に長く設定し、それらの影響を相殺することにより、コレクタ電流−ベース電圧特性（図３）にキンクＫが現れにくくなる。その結果、遷移電圧Ｖｔを上昇させる効果が得られる。ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ａ１を３μｍ以上にすることが好ましい。または、ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ａ１を、幅方向に関する距離ａ２の５倍以上にすることが好ましい。
コンタクトホール５３とは反対側の端部においては、長手方向に関する距離ａ１を、ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ａ１よりも短くすることが好ましい。ベース電極パッド部５２Ｂ側とは反対側の端部における長手方向に関する距離ｂ１も、ベース電極パッド部５２Ｂ側の端部における距離ｂ１より短くすることが好ましい。例えば、ベース電極パッド部５２Ｂ側とは反対側の端部における長手方向に関する距離ａ１及び距離ｂ１を、１μｍ未満とすることが好ましい。
また、第４実施例では、第１実施例に比べて、オーミック接触界面３５の面積が大きくなる。その結果、第１実施例と比べて、大電流の範囲で高周波特性に優れたＨＢＴが得られる。
［第５実施例］
次に、図１８を参照して第５実施例による半導体装置について説明する。以下、第２実施例による半導体装置（図１４Ａ、図１４Ｂ）と共通の構成については説明を省略する。
図１８は、第５実施例による半導体装置の平面図である。第２実施例では、エミッタ層３１の両端において、長手方向に関する距離ｂ１を幅方向に関する距離ｂ２より長くした。第５実施例では、エミッタ層３１の一方の端部において、長手方向に関する距離ｂ１を幅方向に関する距離ｂ２より長くする。他方の端部においては、長手方向に関する距離ｂ１が幅方向に関する距離ｂ２とほぼ等しい。特に、ベース電極パッド部５２Ｂが配置されている側（図１８において左側）の端部において、長手方向に関する距離ｂ１を長くすることが好ましい。
第５実施例においても、第２実施例と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させる効果が得られる。ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ｂ１を４μｍ以上にすることが好ましい。または、ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ｂ１を、幅方向に関する距離ｂ２の５倍以上にすることが好ましい。ベース電極パッド部５２Ｂ側とは反対側の端部においては、長手方向に関する距離ｂ１を、ベース電極パッド部５２Ｂ側の端部における長手方向に関する距離ｂ１より短くすることが好ましい。例えば、ベース電極パッド部５２Ｂ側とは反対側の端部における長手方向に関する距離ｂ１を１μｍ以下にすることが好ましい。長手方向に関する距離ａ１は、エミッタ層３１の両端において１μｍ以下にすることが好ましい。
［第６実施例］
次に、図１９を参照して第６実施例による半導体装置について説明する。以下、第４実施例による半導体装置（図１７）と共通の構成については説明を省略する。
図１９は、第６実施例による半導体装置の平面図である。第４実施例では、ベース電極パッド部５２Ｂ側の端部において、長手方向に関する距離ａを幅方向に関する距離ａより長くした。第６実施例においては、長手方向に関する距離ａを長くする代わりに、エミッタ電極３２を、長方形の２つの頂点を角落としした平面形状にしている。
エミッタ電極３２の相互に隣り合う２つの頂点を角落としすることより形成される斜辺３９が相互に連続することにより、エミッタ電極３２の平面形状が五角形になる。エミッタ層３１の長手方向と斜辺３９とのなす角度は、一例として４５°である。なお、角度を４５°以外にしてもよい。オーミック接触界面３５の平面形状は、エミッタ電極３２の平面形状に一致する。エミッタ用のコンタクトホール３３の平面形状も、エミッタ電極３２の頂点の角落としを反映して、長方形の２つの頂点を角落としした形状になっている。エミッタ層３１の長手方向の端部から、角落としされた部分の最も遠い位置までの長手方向に関する距離を、距離ｃということとする。距離ｃは、第４実施例（図１７）の距離ａ１と同様に、３μｍ以上にすることが好ましい。
第６実施例においては、エミッタ層３１の角落としされた部分のエミッタアクセス抵抗が増大する。これにより、第４実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。また、第６実施例では、第４実施例（図１７）の場合と比べて、オーミック接触界面３５の面積が大きい。このため、高周波特性の低下を抑制することができる。
［第７実施例］
次に、図２０を参照して第７実施例による半導体装置について説明する。以下、第６実施例による半導体装置（図１９）と共通の構成については説明を省略する。
図２０は、第７実施例による半導体装置の平面図である。第６実施例（図１９）では、ベース電極５２が参考例（図１）と同様に２本のベース電極主部５２Ａと、両者を接続するベース電極パッド部５２Ｂとで構成されていた。第７実施例においては、ベース電極５２が、１本のベース電極主部５２Ａと、その端部に連続するベース電極パッド部５２Ｂとで構成される。ベース電極主部５２Ａは、エミッタ層３１の片側に配置されてエミッタ層３１の長手方向に平行な方向に延びる。ベース電極主部５２Ａとベース電極パッド部５２Ｂとで構成されるベース電極５２は、Ｌ字状の平面形状を有する。
第６実施例（図１９）では、エミッタ電極３２の一方の端部の２つの頂点が角落としされていた。第７実施例においては、１つの頂点のみが角落としされている。角落としされているのは、Ｌ字状のベース電極５２の角部を向く頂点である。角落としされた斜辺３９と、エミッタ層３１の長手方向とのなす角度は、例えば４５°である。なお、角度を４５°以外にしてもよい。
第７実施例においても、第６実施例と同様に、エミッタ層３１の角落としされた部分のエミッタアクセス抵抗が増大する。これにより、第６実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。
エミッタ層３１の長手方向の端部から、角落としされた部分の最も遠い位置までの長手方向に関する距離ｃは、第６実施例と同様に、３μｍ以上にすることが好ましい。なお、第７実施例においても、ベース電極パッド部５２Ｂ側のエミッタ電極３２の端部の２つの頂点を角落とししてもよい。
［第８実施例］
次に、図２１を参照して第８実施例による半導体装置について説明する。以下、第７実施例による半導体装置（図２０）と共通の構成については説明を省略する。
図２１は、第８実施例による半導体装置の平面図である。第７実施例（図２０）では、１つのエミッタ層３１が配置されていたのに対し、第８実施例では、相互に平行に２本のエミッタ層３１が配置されている。２本のエミッタ層３１の各々に対応してエミッタ電極３２及びコンタクトホール３３が配置されている。
２本のエミッタ層３１の間にベース電極主部５２Ａが配置されており、その一方の端部（図２１において左端）にベース電極パッド部５２Ｂが配置されている。ベース電極主部５２Ａとベース電極パッド部５２Ｂからなるベース電極５２は、Ｔ字状の平面形状を有する。
エミッタ電極３２の各々は、第７実施例（図２０）の場合と同様に、長方形の１つの頂点が角落としされた平面形状を有する。角落としされているのは、ベース電極主部５２Ａとベース電極パッド部５２Ｂとの接続箇所を向いている頂点である。
第８実施例においても、第７実施例と同様に、エミッタ層３１の角落としされた部分のエミッタアクセス抵抗が増大する。これにより、第７実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。
エミッタ層３１の長手方向の端部から、角落としされた部分の最も遠い位置までの長手方向に関する距離ｃは、第７実施例と同様に、３μｍ以上にすることが好ましい。なお、第８実施例においても、ベース電極パッド部５２Ｂ側のエミッタ電極３２の端部の２つの頂点を角落とししてもよい。
［第９実施例］
次に、図２２を参照して第９実施例による半導体装置について説明する。以下、第６実施例による半導体装置（図１９）と共通の構成については説明を省略する。
図２２は、第９実施例による半導体装置の平面図である。第６実施例（図１９）では、１つのエミッタ層３１が配置されていたのに対し、第９実施例では、相互に平行に２本のエミッタ層３１が配置されている。２本のエミッタ層３１の各々に対応してエミッタ電極３２及びコンタクトホール３３が配置されている。
２本のエミッタ層３１の間、及び２本のエミッタ層３１の各々の外側に、それぞれベース電極主部５２Ａが配置されている。３本のベース電極主部５２Ａを、ベース電極パッド部５２Ｂが接続する。３本のベース電極主部５２Ａ、及びベース電極パッド部５２Ｂからなるベース電極５２は、Ｅ字状の平面形状を有する。エミッタ電極３２の各々は、第６実施例（図１９）の場合と同様に、長方形の２つの頂点が角落としされた平面形状を有する。
第９実施例においても、第６実施例と同様に、エミッタ層３１の角落としされた部分のエミッタアクセス抵抗が増大する。これにより、第６実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。
エミッタ層３１の長手方向の端部から、角落としされた部分の最も遠い位置までの長手方向に関する距離ｃは、第６実施例と同様に、３μｍ以上にすることが好ましい。
［第１０実施例］
次に、図２３Ａ、図２３Ｂ、及び図２３Ｃを参照して、第１０実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４）と共通の構成については説明を省略する。
図２３Ａ、図２３Ｂ、及び図２３Ｃは、第１０実施例及びその変形例による半導体装置のエミッタ層３１、エミッタ電極３２、コンタクトホール３３、及びオーミック接触界面３５の平面図である。第１実施例（図４）では、エミッタ層３１の平面形状が長方形であった。これに対し、図２３Ａに示した例では、エミッタ層３１が、長方形の両端の短辺の各々に二等辺三角形を付加した平面形状、言い換えると細長い亀甲形の平面形状を有する。図２３Ｂに示した例では、長方形の４つの頂点に丸みをつけた平面形状を有する。図２３Ｃに示した例では、エミッタ層３１が、長方形の４つの頂点を角落としした八角形の平面形状を有する。
いずれの例においてもエミッタ層３１の長手方向の端部からオーミック接触界面３５までの長手方向に関する距離ａ１は、幅方向に関する距離ａ２よりも長い。このため、第１実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。
［第１１実施例］
次に、図２４を参照して第１１実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
図２４は、第１１実施例による半導体装置の平面図である。第１実施例では、エミッタ層３１（図４）の平面形状が、１本の仮想直線に対して平行な方向に長い長方形であった。第１１実施例では、エミッタ層３１の平面形状が、長方形を湾曲させたＵ字状である。この場合、湾曲した長方形の中心線に沿う方向（湾曲部分の周方向）を、エミッタ層３１の長手方向と定義することができる。また、長手方向に直交する方向（湾曲部分の半径方向）を、エミッタ層３１の幅方向と定義することができる。
エミッタ電極３２及びコンタクトホール３３も、エミッタ層３１と同様にＵ字状の平面形状を有する。
第１実施例の場合と同様に、エミッタ層３１の長手方向の端部に位置する縁と、エミッタ電極３２の長手方向の端部に位置する縁との間隔を、距離ａ１ということとする。エミッタ層３１の長手方向に沿う縁（湾曲部の縁）と、エミッタ電極３２の長手方向に沿う縁（湾曲部の縁）との間隔を、幅方向に関する距離ａ２ということとする。湾曲部における幅方向に関する距離ａ２は、例えばエミッタ層３１の外周側の縁とエミッタ電極３２の外周側の縁との半径方向の距離、またはエミッタ層３１の内周側の縁とエミッタ電極３２の内周側の縁との半径方向の距離に相当する。
エミッタ電極３２と重なるようにエミッタ配線３４が配置されている。エミッタ配線３４は、コンタクトホール３３を通ってエミッタ電極３２に接続されている。
Ｕ字状のエミッタ層３１に囲まれた領域にベース電極５２が配置されている。ベース電極５２と重なるようにベース配線５４が配置されている。ベース配線５４は、コンタクトホール５３を通ってベース電極５２に接続されている。
エミッタ層３１を、湾曲部の外側から取り囲むようにコレクタ電極４２が配置されている。コレクタ電極４２と重なるようにコレクタ配線４４が配置されている。コレクタ配線４４は、コンタクトホール４３を通ってコレクタ電極４２に接続されている。
第１１実施例においても、第１実施例の場合と同様に、エミッタ層３１の長手方向に関する距離ａ１が、幅方向に関する距離ａ２よりも長い。このため、第１実施例の場合と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。エミッタ層３１の長手方向に関する距離ａ１は、第１実施例の場合と同様に３μｍ以上にすることが好ましい。
［第１２実施例］
次に、図２５を参照して第１２実施例による半導体装置について説明する。以下、第６実施例による半導体装置（図１９）と共通の構成については説明を省略する。
図２５は、第１２実施例による半導体装置の平面図である。第６実施例（図１９）では、エミッタ電極３２を、長方形の頂点を角落としした平面形状とした。第１２実施例では、エミッタ用のコンタクトホール３３を、長方形の頂点を角落としした平面形状とする。エミッタ電極３２及びオーミック接触界面３５の平面形状は長方形である。
第１２実施例においては、第２実施例（図１４Ａから図１５Ｂまでの図面参照）の場合と同様に、コンタクトホール３３の角落としされた部分の直下のエミッタ層３１に流れる電流が少なくなる。このため、第２実施例と同様に、コレクタ電流−ベース電圧特性にキンクＫ（図３）が現れにくくなる。その結果、遷移電圧Ｖｔを上昇させ、ＳＯＡの範囲を拡大する効果が得られる。
エミッタ層３１の長手方向の端部から、角落としされた部分の最も遠い位置までの長手方向に関する距離を、距離ｄということとする。第２実施例の場合と同様に、距離ｄを４μｍ以上にすることが好ましい。
次に、第１２実施例の変形例について説明する。第１２実施例では、第６実施例のエミッタ電極３２（図１９）の頂点を角落としする代わりに、エミッタ用のコンタクトホール３３の頂点を角落としした。第７実施例（図２０）、第８実施例（図２１）、第９実施例（図２２）による半導体装置のエミッタ電極３２の頂点を角落としする代わりに、エミッタ用のコンタクトホール３３の頂点を角落とししてもよい。この場合、距離ｄを、第１２実施例の場合と同様に４μｍ以上にすることが好ましい。
上述の各実施例及び変形例は例示であり、異なる実施例及び変形例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例及び変形例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例及び変形例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
３１ エミッタ層
３１Ａ 狭義のエミッタ層
３１Ｂ キャップ層
３１Ｃ コンタクト層
３２ エミッタ電極
３３ コンタクトホール
３４ エミッタ配線
３５ オーミック接触界面
３６ エミッタ層の中央領域
３７ エミッタ層の端部領域
３９ 斜辺
４０ サブコレクタ層
４１ コレクタ層
４２ コレクタ電極
４３ コンタクトホール
４４ コレクタ配線
５１ ベース層
５２ ベース電極
５２Ａ ベース電極主部
５２Ｂ ベース電極パッド部
５３ コンタクトホール
５４ ベース配線
６０ 基板
６１ 絶縁膜
７０ 単位トランジスタ
７１ エミッタ共通配線（グランド配線）
７２ バイアホール
７５ 高周波入力配線
７６ ＭＩＭ構造のコンデンサ
７７ 薄膜抵抗
７８ バイアス配線

Claims (14)

  1. 基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
    前記エミッタ層にオーミック接触するエミッタ電極と
    を有し、
    前記エミッタ層は平面視において一方向に長い形状を持ち、
    前記エミッタ層と前記エミッタ電極とがオーミック接触するオーミック接触界面と前記エミッタ層との、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記オーミック接触界面との、前記エミッタ層の幅方向に関する寸法差よりも大きい半導体装置。
  2. 前記エミッタ層と前記オーミック接触界面との、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記オーミック接触界面との、前記エミッタ層の幅方向に関する寸法差の１０倍以上である請求項１に記載の半導体装置。
  3. 前記エミッタ層の長手方向の端部から前記オーミック接触界面までの、前記エミッタ層の長手方向に関する距離が、前記エミッタ層の長手方向の両端において、前記エミッタ層と前記オーミック接触界面との、前記エミッタ層の幅方向に関する寸法差の５倍以上である請求項２に記載の半導体装置。
  4. 前記エミッタ層の長手方向の端部から前記オーミック接触界面までの、前記エミッタ層の長手方向に関する距離が、前記エミッタ層の長手方向の少なくとも一方の端部において３μｍ以上である請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
    前記エミッタ層にオーミック接触するエミッタ電極と、
    前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
    を有し、
    前記エミッタ層は平面視において一方向に長い形状を持ち、
    前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の幅方向に関する寸法差よりも大きい半導体装置。
  6. 前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の長手方向に関する寸法差が、前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の幅方向に関する寸法差の１０倍以上である請求項５に記載の半導体装置。
  7. 前記エミッタ層の長手方向の端部から前記コンタクトホールまでの、前記エミッタ層の長手方向に関する距離が、前記エミッタ層の長手方向の両端において、前記エミッタ層と前記コンタクトホールとの、前記エミッタ層の幅方向に関する寸法差の５倍以上である請求項６に記載の半導体装置。
  8. 前記エミッタ層の長手方向の端部から前記コンタクトホールまでの、前記エミッタ層の長手方向に関する距離が、前記エミッタ層の長手方向の少なくとも一方の端部において４μｍ以上である請求項５乃至７のいずれか１項に記載の半導体装置。
  9. 基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
    前記エミッタ層にオーミック接触するエミッタ電極と
    を有し、
    前記エミッタ層は平面視において一方向に長い形状を持ち、前記エミッタ層と前記エミッタ電極とがオーミック接触するオーミック接触界面が、長方形の少なくとも１つの頂点を角落としした平面形状を持つ半導体装置。
  10. 前記エミッタ層の長手方向の端部から、前記オーミック接触界面の角落としされた部分の最も遠い箇所までの、前記エミッタ層の長手方向に関する距離が３μｍ以上である請求項９に記載の半導体装置。
  11. 基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
    前記エミッタ層にオーミック接触するエミッタ電極と、
    前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
    を有し、
    前記エミッタ層は平面視において一方向に長い形状を持ち、前記コンタクトホールが、長方形の少なくとも１つの頂点を角落としした平面形状を持つ半導体装置。
  12. 前記エミッタ層の長手方向の端部から、前記コンタクトホールの角落としされた部分の最も遠い箇所までの、前記エミッタ層の長手方向に関する距離が４μｍ以上である請求項１１に記載の半導体装置。
  13. 基板の上に配置されてバイポーラトランジスタを構成するコレクタ層、ベース層、及びエミッタ層と、
    前記エミッタ層にオーミック接触するエミッタ電極と、
    前記エミッタ電極に、絶縁膜に設けられたコンタクトホールを通して接続されたエミッタ配線と
    を有し、
    前記エミッタ層は一方向に長い形状を持ち、
    前記エミッタ層の少なくとも一方の端部における前記エミッタ層と前記ベース層との接合界面から前記エミッタ電極までの電気抵抗であるエミッタアクセス抵抗が、前記エミッタ層の中央部における前記エミッタアクセス抵抗の５倍以上である半導体装置。
  14. 前記エミッタアクセス抵抗は前記エミッタ層で構成される請求項１３に記載の半導体装置。
JP2018114345A 2018-06-15 2018-06-15 半導体装置 Pending JP2019220501A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2018114345A JP2019220501A (ja) 2018-06-15 2018-06-15 半導体装置
TW111145648A TWI829452B (zh) 2018-06-15 2019-04-25 半導體裝置
TW108114512A TWI787502B (zh) 2018-06-15 2019-04-25 半導體裝置
TW112143186A TW202410455A (zh) 2018-06-15 2019-04-25 半導體裝置
US16/436,674 US11107909B2 (en) 2018-06-15 2019-06-10 Semiconductor device
CN201910514927.XA CN110610988B (zh) 2018-06-15 2019-06-14 半导体装置
CN202410033691.9A CN118039676A (zh) 2018-06-15 2019-06-14 半导体装置
US17/386,462 US11329146B2 (en) 2018-06-15 2021-07-27 Semiconductor device
US17/714,860 US11949003B2 (en) 2018-06-15 2022-04-06 Semiconductor device
US18/593,387 US20240204087A1 (en) 2018-06-15 2024-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018114345A JP2019220501A (ja) 2018-06-15 2018-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2019220501A true JP2019220501A (ja) 2019-12-26

Family

ID=68840534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018114345A Pending JP2019220501A (ja) 2018-06-15 2018-06-15 半導体装置

Country Status (4)

Country Link
US (4) US11107909B2 (ja)
JP (1) JP2019220501A (ja)
CN (2) CN118039676A (ja)
TW (3) TWI787502B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置
US11538929B2 (en) 2020-09-18 2022-12-27 Kabushiki Kaisha Toshiba Semiconductor device and method for controlling same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール
JP2022067797A (ja) * 2020-10-21 2022-05-09 株式会社村田製作所 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221646B2 (ja) * 1995-04-28 2001-10-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
JP4026347B2 (ja) * 2001-10-10 2007-12-26 住友電気工業株式会社 化合物半導体バイポーラトランジスタの製造方法
JP4788096B2 (ja) * 2003-06-04 2011-10-05 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP2005101402A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005243897A (ja) * 2004-02-26 2005-09-08 Nec Corp 半導体装置
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
TWI394276B (zh) * 2010-04-22 2013-04-21 Nat Univ Tsing Hua 一種具有載子捕獲層之雙極性接面電晶體
JP2013012577A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd 半導体装置
JP6057145B2 (ja) * 2012-04-04 2017-01-11 株式会社村田製作所 トランジスタ
US8928116B2 (en) * 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8674440B2 (en) * 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
JP2017135246A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9947787B2 (en) * 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538929B2 (en) 2020-09-18 2022-12-27 Kabushiki Kaisha Toshiba Semiconductor device and method for controlling same
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20210359114A1 (en) 2021-11-18
TW202410455A (zh) 2024-03-01
US11949003B2 (en) 2024-04-02
CN118039676A (zh) 2024-05-14
US11329146B2 (en) 2022-05-10
TW202002087A (zh) 2020-01-01
US20220231150A1 (en) 2022-07-21
TW202315125A (zh) 2023-04-01
CN110610988B (zh) 2024-01-19
CN110610988A (zh) 2019-12-24
US20190386122A1 (en) 2019-12-19
TWI829452B (zh) 2024-01-11
TWI787502B (zh) 2022-12-21
US11107909B2 (en) 2021-08-31
US20240204087A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
TWI787502B (zh) 半導體裝置
JP4959140B2 (ja) 半導体装置
CN109390319B (zh) 半导体装置
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
US8018006B2 (en) Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation
US11276689B2 (en) Semiconductor device and amplifier module
US11817356B2 (en) Semiconductor device
JP2020150250A (ja) 半導体装置
US11631758B2 (en) Semiconductor device
US6236072B1 (en) Method and system for emitter partitioning for SiGe RF power transistors
US20210125982A1 (en) Semiconductor device
JP2012119710A (ja) 半導体装置
TW202113981A (zh) 半導體裝置
JP2011223003A (ja) 半導体集積回路装置
JP2006339387A (ja) 半導体装置