CN114093865A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114093865A
CN114093865A CN202110901169.4A CN202110901169A CN114093865A CN 114093865 A CN114093865 A CN 114093865A CN 202110901169 A CN202110901169 A CN 202110901169A CN 114093865 A CN114093865 A CN 114093865A
Authority
CN
China
Prior art keywords
layer
transistor
emitter
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110901169.4A
Other languages
English (en)
Inventor
梅本康成
马少骏
小屋茂树
佐佐木健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114093865A publication Critical patent/CN114093865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)

Abstract

本发明提供能够提高负载变动损坏耐性的半导体装置。在基板的表面沿第一方向排列配置的多个单元分别包含至少一个单位晶体管。在相互相邻的两个单元之间分别配置有集电极电极。作为多个单元中的至少一个单元的第一单元包含沿第一方向排列的多个单位晶体管。多个单位晶体管相互并联连接。在第一单元中，多个单位晶体管各自的基极电极和发射极电极沿第一方向排列配置，并且基极电极和发射极电极的排列顺序在多个单位晶体管之间相同。在注目于一个第一单元时，在所注目的第一单元内相互相邻的两个单位晶体管的发射极电极的第一方向上的距离的最大值比所注目的第一单元与和其相邻的单元之间的第一方向上的距离中较短距离的1/2短。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
作为构成移动体通信设备的功率放大器模块的晶体管，例如使用异质结双极晶体管(HBT)。根据输入信号的波形的包络线对采用了近年注目的包络跟踪(ET)方式的放大电路所应用的双极晶体管施加较高的集电极电压。另外，在第五代移动通信***(5G)普及的过程中，功率放大器的高输出化的趋势变得显著。
为了实现ET方式的导入、功率放大器的高输出化，需要使双极晶体管在高电压下进行动作。要求即使在集电极电压变高的条件下，也抑制由负载变动造成的损坏。在下述的专利文献1、2公开提高了热稳定性的HBT。
专利文献1：日本特开2005－101402号公报
专利文献2：日本特开2006－185990号公报
在以往的提高了热稳定性的HBT中，虽然能够抑制被称为热失控的不稳定动作，但在较高的集电极电压的条件下产生了负载变动时的损坏耐性(负载变动损坏耐性)并不能说足够。期望进一步提高较高的集电极电压的条件下的负载变动损坏耐性。
发明内容
本发明的目的在于提供能够提高负载变动损坏耐性的半导体装置。
根据本发明的一观点，提供一种半导体装置，具备：
基板；
多个晶体管单元，在上述基板的表面沿第一方向排列配置，每一个晶体管单元包含至少一个单位晶体管；以及
集电极电极，分别配置在相互相邻的两个晶体管单元之间，
作为上述多个晶体管单元中的至少一个晶体管单元的第一晶体管单元包含沿上述第一方向排列的多个单位晶体管，
上述多个单位晶体管相互并联连接，
上述多个单位晶体管中的每一个单位晶体管包含集电极层、配置在集电极层之上的基极层、配置在基极层之上的发射极层、与基极层电连接的基极电极、以及与发射极层电连接的发射极电极，
上述集电极电极与在上述第一方向上相邻的晶体管单元所包含的单位晶体管的集电极层电连接，
在上述第一晶体管单元中，
上述多个单位晶体管各自的基极电极和发射极电极沿上述第一方向排列配置，并且基极电极和发射极电极的排列顺序在上述多个单位晶体管之间相同，
在注目于一个上述第一晶体管单元时，发射极电极间距的最大值比单元间距中较短的单元间距的1/2短，上述发射极电极间距是在所注目的上述第一晶体管单元内相互相邻的两个单位晶体管的发射极电极的上述第一方向上的距离，上述单元间距是所注目的上述第一晶体管单元与和所注目的上述第一晶体管单元相邻的晶体管单元之间的上述第一方向上的距离。
若如上述那样设定发射极电极间距和单元间距，则一个第一晶体管单元内的多个单位晶体管之间的热影响增大，所以集电极层的温度容易上升。因此，在由于负载变动而集电极电流瞬间增大时，基于碰撞电离的电离率降低，抑制电子空穴对的产生。其结果是，能够得到抑制集电极电流的进一步增大、负载变动时的损坏耐性提高这样的优异的效果。
附图说明
图1是第一实施例的半导体装置的一个晶体管单元的剖视图。
图2是表示第一实施例的半导体装置的一个晶体管单元的各构成要素的平面位置关系的图。
图3是表示第一实施例的半导体装置的各构成要素的平面位置关系的图。
图4是第一实施例的半导体装置的等效电路图。
图5是表示比较例的半导体装置的一个晶体管单元及其两侧的集电极电极的俯视时的位置关系的图。
图6是表示第一实施例的变形例的半导体装置的各构成要素的俯视时的位置关系的图。
图7是表示第二实施例的半导体装置的各构成要素的平面位置关系的图。
图8是表示第二实施例的半导体装置的一个晶体管单元的各构成要素的平面位置关系的图。
图9是表示第二实施例的变形例的半导体装置的各构成要素的平面位置关系的图。
图10是表示第三实施例的半导体装置的一个晶体管单元的各构成要素的平面位置关系的图。
图11是图10的单点划线11－11处的剖视图。
图12A、图12B、图12C以及图12D分别是表示集电极层的深度方向上的掺杂浓度(掺杂剂浓度)的分布的一个例子的图。
图13是第三实施例的变形例的半导体装置的剖视图。
图14是表示第四实施例的半导体装置的各构成要素的俯视时的位置关系的图。
图15是表示第五实施例的半导体装置的各构成要素的俯视时的位置关系的图。
图16是表示第六实施例的半导体装置的各构成要素的俯视时的位置关系的图。
图17是示意性地表示第七实施例的半导体装置的各构成要素的俯视时的位置关系的图。
图18是示意性地表示第七实施例的变形例的半导体装置的各构成要素的俯视时的位置关系的图。
附图标记说明：20…晶体管单元，20A…第一晶体管单元，20B…第二晶体管单元，21…单位晶体管，21B…基极层，21BM…基极台面，21C…集电极层，21CA…高浓度集电极层，21CB…低浓度集电极层，21CC…中浓度集电极层，21E…发射极层，21EM…发射极台面，21P…盖层，21T…接触层，22B…基极电极，22BA…基极电极的主部，22BB…基极电极的接触部，22C…集电极电极，22E…发射极电极，23…合金化区域，25…阶梯差，26…绝缘区域，31B…第一层的基极布线，31BW…基极布线加宽部，31C…第一层的集电极布线，31CC…集电极共用布线，31DB…直流偏置输入布线，31E…第一层的发射极布线，31R…电阻元件，32C…第二层的集电极布线，32E…第二层的发射极布线，32S…高频信号输入布线，33C…集电极凸块，33E…发射极凸块，35…电容元件，40…基板，41A…子集电极层，41B…元件分离区域，50…电源电路，51…偏置电路，52…电感器，53…高频信号输入端口，54…高频信号输出端口，D1…第一方向，D2…第二方向，Lc…单元间距，Le…发射极电极间距。
具体实施方式
[第一实施例]
参照图1～图4的附图，对第一实施例的半导体装置进行说明。
图1是第一实施例的半导体装置的一个晶体管单元20的剖视图。在由半导体构成的基板40之上外延生长有半导体层。该半导体层的一部分成为具有n型导电性的子集电极层41A，剩余的部分成为通过杂质的注入而绝缘化的元件分离区域41B。在子集电极层41A之上配置有两个基极台面21BM。基极台面21BM包含由n型半导体构成的集电极层21C、配置在集电极层21C之上的由p型半导体构成的基极层21B、以及配置在基极层21B之上的由n型半导体构成的发射极层21E。通过集电极层21C、基极层21B以及发射极层21E形成HBT。
在基极台面21BM的一部分区域之上配置有发射极台面21EM。发射极台面21EM包含由n型半导体构成的盖层21P、和配置在盖层21P之上的由n型半导体构成的接触层21T。
在基极台面21BM的上表面中未配置发射极台面21EM的区域配置有基极电极22B。基极电极22B经由贯通发射极层21E并到达基极层21B的合金化区域23与基极层21B电连接。此外，也可以除去发射极层21E的一部分使基极层21B的一部分露出，并使基极电极22B直接与露出的基极层21B欧姆接触。在发射极台面21EM之上配置有发射极电极22E。发射极电极22E经由接触层21T以及盖层21P与发射极层21E电连接。
发射极电极22E从发射极台面21EM的边缘向横向(与基板40的厚度方向正交的方向)突出为帽檐状。例如通过自匹配工艺形成发射极电极22E突出为帽檐状的结构。
在配置有两个基极台面21BM的区域的两侧的子集电极层41A之上分别配置有集电极电极22C。集电极电极22C通过子集电极层41A与集电极层21C电连接。沿一个方向排列配置一个集电极电极22C、两个基极台面21BM、以及另一个集电极电极22C。
基极台面21BM、发射极台面21EM、发射极电极22E以及基极电极22B构成单位晶体管21。一个晶体管单元20包含两个单位晶体管21。
在两个发射极电极22E之上配置有第一层的发射极布线31E。发射极布线31E与两个发射极电极22E电连接。在两个集电极电极22C之上分别配置有第一层的集电极布线31C。集电极布线31C分别与正下方的集电极电极22C电连接。在发射极电极22E、基极电极22B及集电极电极22C与发射极布线31E及集电极布线31C等第一层的金属布线之间配置有SiN等的层间绝缘膜(在图3中省略图示)。发射极电极22E与发射极布线31E、集电极电极22C与集电极布线31C通过设置于该层间绝缘膜的开口而相互连接。
接下来，对基板40、子集电极层41A以及单位晶体管21的各半导体层的材料以及厚度的一个例子进行说明。作为基板40，使用半绝缘性的GaAs。对子集电极层41A使用Si的掺杂浓度(掺杂剂浓度)为2×1018cm－3以上4×1018cm－3以下的n型GaAs，其厚度为400nm以上1000nm以下。也可以代替Si而使用Te作为掺杂剂。通过在n型GaAs层离子注入B、O或者He而绝缘化，来形成元件分离区域41B。
对集电极层21C使用掺杂了Si的n型GaAs，其厚度为500nm以上2000nm以下。Si的掺杂浓度在厚度方向上变化。最浅的区域的掺杂浓度为1015cm－3或者1016cm－3的量级，最深的区域的掺杂浓度为1018cm－3的量级。
对基极层21B使用p型的GaAs、InGaAs、GaInAsN、GaAsSb等，C的掺杂浓度为1×1019cm－3以上5×1019cm－3以下。基极层21B的厚度为50nm以上150nm以下。基极层21B的薄层电阻为130Ω/□以上400Ω/□以下。
对发射极层21E使用Si的掺杂浓度为2×1017cm－3以上5×1017cm－3以下的n型InGaP，其厚度为20nm以上50nm以下。对盖层21P使用Si的掺杂浓度为2×1018cm－3以上4×1018cm－3以下的n型GaAs，其厚度为50nm以上200nm以下。对接触层21T使用Si的掺杂浓度为1×1019cm－3以上3×1019cm－3以下的n型InGaAs，其厚度为100nm以上200nm以下。
子集电极层41A、集电极层21C、基极层21B以及发射极层21E也可以根据各自的作用以及功能而由半导体材料或者组成比不同的多个层构成。
图2是表示第一实施例的半导体装置的一个晶体管单元20的各构成要素的平面位置关系的图。图2的单点划线1－1处的剖视图相当于图1。在图2中，对发射极电极22E、基极电极22B以及集电极电极22C附加影线。
在长方形的子集电极层41A的内侧沿第一方向D1排列配置有两个基极台面21BM。各基极台面21BM具有在与第一方向D1正交的第二方向D2上较长的形状。在基极台面21BM各自的内侧配置有发射极台面21EM。发射极台面21EM也具有在第二方向D2上较长的形状，且配置在相对于基极台面21BM偏向第一方向D1的位置。
发射极电极22E配置为与发射极台面21EM大致重叠，发射极电极22E也与发射极台面21EM相同地具有在第二方向D2上较长的形状。如图3所示，发射极电极22E从发射极台面21EM的边缘稍微扩展至外侧。在俯视时两个发射极电极22E的形状以及大小相同。
在基极台面21BM的内侧且发射极台面21EM的外侧配置有基极电极22B。基极电极22B由在第二方向D2上较长的主部22BA、和与主部22BA的一端连接的接触部22BB构成。在俯视时两个基极电极22B的形状以及大小相同。单位晶体管21各自的基极电极22B的主部21BA和发射极电极22E沿第一方向D1排列配置，基极电极22B的主部21BA和发射极电极22E的排列顺序在两个单位晶体管21之间相同。
在第二方向D2上，配置有发射极电极22E的范围包含于配置有基极电极22B的主部22BA的范围。基极电极22B的接触部22BB在第二方向D2上配置在配置有发射极电极22E的范围的外侧。
与两个单位晶体管21对应的两个基极台面21BM在第一方向D1上隔开间隔地分离。因此，一个单位晶体管21的发射极层21E、基极层21B及集电极层21C(图1)也分别与另一个单位晶体管21的发射极层21E、基极层21B及集电极层21C分离。
第一层的发射极布线31E与两个发射极电极22E重叠，将两个发射极电极22E彼此连接。在图2中，以虚线示出设置于配置在发射极电极22E与发射极布线31E之间的层间绝缘膜的开口。在配置了集电极电极22C以及基极电极22B的区域也同样地以虚线示出设置于层间绝缘膜的开口。
两个集电极电极22C配置于在第一方向D1上夹着两个单位晶体管21的位置。各集电极电极22C也具有在第二方向D2上较长的形状。两根集电极布线31C分别与两个集电极电极22C局部重叠。集电极布线31C朝向第二方向D2的单侧(在图2为右侧)延伸至子集电极层41A的外侧。
两根第一层的基极布线31B分别与两个基极电极22B的接触部22BB连接。基极布线31B从接触部22BB朝向第二方向D2的单侧(在图2中为左侧)延伸至子集电极层41A的外侧。
接下来，对各构成要素的俯视时的尺寸的一个例子进行说明。发射极台面21EM以及发射极电极22E的第一方向D1的尺寸(宽度)为1μm以上8μm以下，第二方向D2的尺寸(长度)为5μm以上60μm以下。基极电极22B的主部22BA的第一方向D1的尺寸(宽度)为0.5μm以上1.5μm以下。发射极电极22E与基极电极22B的主部22BA的间隔为0.5μm以上1.5μm以下。两个基极台面21BM的间隔为5μm以上10μm以下。晶体管单元20内的两个发射极电极22E的间隔为6μm以上12μm以下。
图3是表示第一实施例的半导体装置的各构成要素的平面位置关系的图。在图3中也与图2相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。沿第一方向D1排列配置有四个晶体管单元20。此外，晶体管单元20的个数并不限定于四个，也可以是两个、三个或者五个以上。
多个晶体管单元20所包含的单位晶体管21的发射极电极22E的俯视时的形状以及大小全部相同。多个晶体管单元20所包含的单位晶体管21的基极电极22B的俯视时的形状以及大小也全部相同。单位晶体管21的基极电极22B和发射极电极22E的在第一方向D1上的排列顺序在多个晶体管单元20之间相同。
在相互相邻的晶体管单元20之间配置有两个集电极电极22C。一个集电极电极22C配置在包含一个晶体管单元20的子集电极层41A内，另一个集电极电极22C配置在包含另一个晶体管单元20的子集电极层41A内。在配置在第一方向D1的两端的晶体管单元20的外侧分别配置有集电极电极22C。集电极电极22C与在第一方向D1上相邻的晶体管单元20所包含的单位晶体管21的集电极层21C(图1)电连接。
第一层的集电极布线31C从集电极电极22C朝向第二方向D2的单侧延伸。从配置在相互相邻的晶体管单元20之间的两个集电极电极22C延伸的集电极布线31C集中为一根。
在多个晶体管单元20排列的单元列的单侧配置有第一层的集电极共用布线31CC。多个集电极布线31C与集电极共用布线31CC连接。集电极共用布线31CC配置在与集电极布线31C相同的第一层的金属布线层。
第二层的集电极布线32C配置为与集电极共用布线31CC重叠。第二层的集电极布线32C通过设置于配置在其下的层间绝缘膜的开口与第一层的集电极共用布线31CC连接。集电极凸块33C配置为与第二层的集电极布线32C重叠。集电极凸块33C通过设置于其下的保护膜的开口与第二层的集电极布线32C连接。
第二层的发射极布线32E配置为在俯视时包含与多个晶体管单元20对应的多个第一层的发射极布线31E。第二层的发射极布线32E通过设置于其下的层间绝缘膜的开口与多个第一层的发射极布线31E连接。发射极凸块33E配置为与第二层的发射极布线32E重叠。发射极凸块33E通过设置于其下的保护膜的开口与第二层的发射极布线32E连接。
从各单位晶体管21沿第二方向D2延伸的多个基极布线31B到达第二层的发射极布线32E的外侧，并且各自的前端经由电阻元件31R与共用的直流偏置输入布线31DB连接。基极布线31B在其中途包含扩大了宽度的加宽部31BW。共用的高频信号输入布线32S与多个基极布线31B的加宽部31BW重叠。在多个加宽部31BW的各个与高频信号输入布线32S的重叠部分形成电容元件35。
将一个晶体管单元20内的两个发射极电极22E的第一方向D1的距离称为发射极电极间距Le。作为发射极电极间距Le，能够采用两个发射极电极22E的相互对应的位置之间的距离，例如沿第二方向D2延伸的同一侧的边缘之间的第一方向D1的距离、两个发射极电极22E的几何中心之间的第一方向D1的距离等。在多个晶体管单元20之间，发射极电极间距Le相同。
将相邻的晶体管单元20的第一方向D1的特定距离(以下对特定距离进行说明)称为单元间距Lc。作为单元间距Lc(特定距离)，能够采用两个晶体管单元20的相互对应的位置的第一方向D1的距离，例如两个晶体管单元20内的相互对应的发射极电极22E的沿第二方向D2延伸的同一侧的边缘的第一方向D1的距离、晶体管单元20各自的多个发射极电极22E的几何中心的第一方向D1的距离等。相邻的两个晶体管单元20的单元间距Lc全部相同。即，在第一方向D1上等间距地配置多个晶体管单元20。
在注目于一个晶体管单元20时，所注目的晶体管单元20的发射极电极22E的发射极电极间距Le比所注目的晶体管单元20与和其相邻的晶体管单元20之间的单元间距Lc的1/2短。
图4是第一实施例的半导体装置的等效电路图。多个晶体管单元20分别包含两个单位晶体管21。多个单位晶体管21相互并联连接。并联连接了多个异质结双极晶体管(HBT)的半导体装置有时被称为多指HBT。具体而言，多个单位晶体管21的发射极与共用的发射极布线32E连接，集电极与共用的集电极布线32C连接。
多个单位晶体管21各自的基极经由电阻元件31R与共用的直流偏置输入布线31DB连接。从偏置电路51经由直流偏置输入布线31DB以及电阻元件31R对单位晶体管21的基极供给基极偏置。多个单位晶体管21各自的基极还经由电容元件35与共用的高频信号输入布线32S连接。从高频信号输入端口53经由高频信号输入布线32S以及电容元件35对单位晶体管21的基极输入高频信号。
从电源电路50经由电感器52以及集电极布线32C对多个单位晶体管21的集电极供给电源电压。电源电路50例如是包络跟踪方式的电源电路，对集电极施加根据高频输入信号的波形的包络线而变动的电源电压。由多个单位晶体管21放大后的高频信号经由集电极布线32C从高频信号输出端口54输出。
接下来，对第一实施例的优异的效果进行说明。
在施加了较高的集电极电压的状态下产生了负载变动时的单位晶体管21的损坏起因于碰撞电离(冲击电离)。若由于碰撞电离而生成大量的电子空穴对，则导致集电极电流的增大。集电极电流的增大导致电子空穴对的进一步增加，产生雪崩放大所引起的元件损坏。
碰撞电离在集电极层21C(图1)中的电场强度较大的区域变得显著。基于碰撞电离的电离率取决于电场强度较大的区域的温度，随着温度上升，电离率减少。单位晶体管21的集电极电流主要在俯视时与发射极电极22E(图3)重叠的区域流动，该区域成为发热源。在第一实施例的半导体装置中，发射极电极间距Le比单元间距Lc的1/2短。即，晶体管单元20内的发热源相互接近地配置。由于在一个单位晶体管21的发热源产生的热而另一个单位晶体管21的发热源的温度上升，所以发热源的温度容易上升。即，集电极电流主要流过的区域的温度容易上升。
由于集电极电流的增大而温度上升，温度上升的区域的电离率降低。其结果是，不容易产生起因于碰撞电离的雪崩放大，也不容易产生元件损坏。由此，能够得到负载变动损坏耐性提高这样的优异的效果。
在第一实施例中，虽然单位晶体管21的发热源的温度容易上升，但如以下说明的那样，成为单位晶体管21的热失控的原因的动作的不稳定性不会增大。
为了抑制热失控，由单位晶体管21的发热源产生的热通过经由发射极电极22E(图1)、第一层的发射极布线31E(图1)、第二层的发射极布线32E(图3)、发射极凸块33E(图3)到达安装基板的导热路径进行散热。因此，即使使晶体管单元20内的两个发射极电极22E接近，也能够确保用于抑制热失控的足够的散热性。除此之外，对单位晶体管21的基极电极22B附加电阻元件31R也有助于热失控的抑制。
接下来，对与图5所示的比较例的半导体装置相比的第一实施例的优异的效果进行说明。
图5是表示比较例的半导体装置的一个晶体管单元20及其两侧的集电极电极22C的俯视时的位置关系的图。在图5所示的比较例中，各晶体管单元20包含一个单位晶体管21。单位晶体管21包含在第一方向D1上隔开间隔配置的两个发射极电极22E。在两个发射极电极22E之间配置有基极电极22B的主部22BA。与第一实施例相同，基极电极22B包含接触部22BB。两个集电极电极22C配置为在第一方向D1上夹着单位晶体管21。
在比较例中，若在发射极电极22E与基极电极22B之间取决于制造工艺的对位精度而产生第一方向D1的位置偏移，则基极电极22B的主部22BA与其两侧的发射极电极22E的间隔相互不同。即，第一方向D1的对称性损坏。由于对称性的损坏，电流容易集中于一个发射极电极22E。因此，即使是较低的集电极电压，也容易产生碰撞电离，而负载变动损坏耐性降低。
与此相对，在第一实施例中，在多个单位晶体管21(图3)之间，基极电极22B和发射极电极22E的第一方向D1的排列顺序相同。因此，即使在发射极电极22E与基极电极22B之间产生第一方向D1的位置偏移，也能够在全部的单位晶体管21之间保持发射极电极22E与基极电极22B的主部22BA之间的间隔恒定。因此，不会由于位置偏移而产生向特定的单位晶体管21的电流集中。其结果是，在第一实施例的半导体装置中，能够得到即使产生位置偏移也能够确保足够高的负载变动损坏耐性这样的优异的效果。
有使高频信号放大电路为输入级放大器和输出级放大器的两级构成的情况。输入级放大器不需要较高的负载变动损坏耐性，而期望高增益。输出级放大器要求较高的负载变动损坏耐性。期望第一实施例的半导体装置尤其应用于输出级放大器。
已知有在要求高增益的输入级放大器的HBT和要求较高的负载变动损坏耐性的输出级放大器的HBT中，使半导体层的层叠结构不同来实现符合各种要求的特性的HBT的技术。若应用该技术，则在一个半导体基板上形成半导体层的层叠结构不同的两种HBT。其结果是，制造工艺变得复杂，而制造成本上升。与此相对，在第一实施例中，通过优化半导体装置的各构成要素的俯视时的位置关系，提高负载变动损坏耐性。因此，能够使输入级放大器的HBT和输出级放大器的HBT的半导体层的层叠结构共用化。其结果是，能够抑制制造成本的增大。
接下来，参照图6对第一实施例的变形例的半导体装置进行说明。
图6是表示第一实施例的变形例的半导体装置的各构成要素的俯视时的位置关系的图。在第一实施例中，在相邻的两个晶体管单元20之间配置有两个集电极电极22C(图3)。两个集电极电极22C分别与相邻的一个晶体管单元20的单位晶体管21连接。另外，按照每个晶体管单元20设置子集电极层41A。
与此相对，在图6所示的变形例中，四个晶体管单元20在俯视时包含于共用的子集电极层41A。在相邻的两个晶体管单元20之间配置有一个集电极电极22C。集电极电极22C由其两侧的晶体管单元20共享，并与两侧的单位晶体管21的集电极层21C(图1)连接。
如本变形例那样，也可以使配置在相邻的两个晶体管单元20之间的集电极电极22C为一个，由两侧的晶体管单元20共享集电极电极22C。
[第二实施例]
接下来，参照图7以及图8对第二实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1～图4)相同的构成省略说明。
图7是表示第二实施例的半导体装置的各构成要素的平面位置关系的图。图8是表示第二实施例的半导体装置的一个晶体管单元20的各构成要素的平面位置关系的图。在图7以及图8中也与图2以及图3相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。
在第一实施例中，多个晶体管单元20分别包含两个单位晶体管21。与此相对，在第二实施例中，多个晶体管单元20分别包含三个单位晶体管21。三个单位晶体管21以恒定的发射极电极间距Le沿第一方向D1排列配置。另外，多个晶体管单元20以恒定的单元间距Lc沿第一方向D1排列配置。在第二实施例中也与第一实施例相同，发射极电极间距Le为单元间距Lc的1/2以下。
另外，与第一实施例相同，一个单位晶体管21内基极电极22B的主部22BA和发射极电极22E的第一方向D1的排列顺序在全部的单位晶体管21之间相同。
接下来，对第二实施例的优异的效果进行说明。在第二实施例中，发射极电极间距Le也为单元间距Lc的1/2以下，所以与第一实施例相同，能够得到负载变动损坏耐性提高这样的优异的效果。另外，由于基极电极22B的主部22BA和发射极电极22E的第一方向D1的排列顺序在全部的单位晶体管21之间相同，所以即使产生位置偏移，也能够确保足够高的负载变动损坏耐性。
接下来，参照图9对第二实施例的变形例的半导体装置进行说明。
图9是表示第二实施例的变形例的半导体装置的各构成要素的平面位置关系的图。在图9中也与图7相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。
在第二实施例中，一个晶体管单元20包含三个单位晶体管21(图7、图8)，但在本变形例中，一个晶体管单元20包含四个单位晶体管21。在多个晶体管单元20的各个中，以恒定的发射极电极间距Le沿第一方向D1排列四个单位晶体管21。发射极电极间距Le与第二实施例相同地为单元间距Lc的1/2以下。
在图9所示的变形例中也与第二实施例相同地能够得到负载变动损坏耐性提高这样的优异的效果。
接下来，对第二实施例的其它的变形例进行说明。一个晶体管单元20所包含的单位晶体管21的个数在第一实施例(图3)中为两个，在第二实施例(图7)中为三个，在第二实施例的变形例(图9)中为四个。作为其它的构成，也可以使一个晶体管单元20所包含的单位晶体管21的个数为五个以上。
[第三实施例]
接下来，参照图10～图12D的附图对第三实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1～图4)相同的构成省略说明。
图10是表示第三实施例的半导体装置的一个晶体管单元20的各构成要素的平面位置关系的图。图11是图10的单点划线11－11处的剖视图。在图10中也与图2相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。
在第一实施例中，在一个晶体管单元20内的两个基极台面21BM(图1)之间形成到达子集电极层41A的上表面的阶梯差，两个单位晶体管21的集电极层21C相互分离。与此相对，在第三实施例中，两个单位晶体管21的集电极层21C在下层部分连续。
更详细而言，集电极层21C由下侧的高浓度集电极层21CA和其上的低浓度集电极层21CB构成。低浓度集电极层21CB的掺杂浓度比高浓度集电极层21CA的掺杂浓度低。基极台面21BM的阶梯差25到达低浓度集电极层21CB的下表面，但不到达高浓度集电极层21CA的下表面。即，两个单位晶体管21的低浓度集电极层21CB相互分离，但高浓度集电极层21CA连续。
图12A～图12D的附图分别是表示集电极层21C的深度方向上的掺杂浓度的分布的一个例子的图。横轴以单位“μm”表示距离基极层21B的上表面的深度，纵轴以单位“cm－3”表示掺杂浓度(掺杂剂浓度)。
在图12A所示的例子中，高浓度集电极层21CA以及低浓度集电极层21CB各自的掺杂浓度在深度方向上恒定，在两者的界面处掺杂浓度阶梯状地变化。高浓度集电极层21CA与低浓度集电极层21CB的界面处的掺杂浓度的变化量在一位数以上。
在图12B所示的例子中，低浓度集电极层21CB由掺杂浓度不同的两个层构成。这两个层中接近基极层21B的一个层的掺杂浓度比接近高浓度集电极层21CA的一个层的掺杂浓度低。在这种情况下，也与图12A所示的例子相同，在低浓度集电极层21CB与高浓度集电极层21CA的界面处掺杂浓度阶梯状地变化，掺杂浓度的变化量在一位数以上。
在图12C所示的例子中，图12B所示的低浓度集电极层21CB中接近高浓度集电极层21CA的一个层的掺杂浓度从基极层21B朝向高浓度集电极层21CA逐渐提高。在该情况下，在低浓度集电极层21CB与高浓度集电极层21CA的界面处掺杂浓度也阶梯状地变化，掺杂浓度的变化量在一位数以上。
在图12D所示的例子中，在低浓度集电极层21CB与高浓度集电极层21CA之间配置有两者中间的掺杂浓度的中浓度集电极层21CC。在深度方向上，从低浓度集电极层21CB的中间地点朝向高浓度集电极层21CA，掺杂浓度逐渐提高。在高浓度集电极层21CA中也是，掺杂浓度从中浓度集电极层21CC朝向子集电极层41A逐渐提高。
虽然在高浓度集电极层21CA与中浓度集电极层21CC的界面处掺杂浓度阶梯状地变化，但其变化量小于一位数。将低浓度集电极层21CB定义为掺杂浓度比高浓度集电极层21CA的掺杂浓度的最小值低一位数以上的范围。在图12D所示的例子中，高浓度集电极层21CA的掺杂浓度的最小值为1×1018cm－3，所以掺杂浓度为1×1017cm－3以下的范围相当于低浓度集电极层21CB。
接下来，对即使是高浓度集电极层21CA跨越两个单位晶体管21连续的结构，也能够与第一实施例相同地提高负载变动损坏耐性的理由进行说明。
基极集电极间电压主要施加给低浓度集电极层21CB，不对高浓度集电极层21CA施加较大的电压。即，电场容易集中在低浓度集电极层21CB内。因此，在较高的集电极电压状态下，主要在低浓度集电极层21CB内产生碰撞电离，在高浓度集电极层21CA内几乎不产生碰撞电离。由此，主要在低浓度集电极层21CB内产生大量的电子空穴对。
对低浓度集电极层21CB在两个单位晶体管21之间连续，在一个单位晶体管21流过相对较大的集电极电流，在低浓度集电极层21CB内产生相对较多的电子空穴对的情况下的动作进行说明。在产生了相对较多的电子空穴对的一个单位晶体管21的基极层21B流入相对较多的空穴。该流入作用于使基极电流减少的方向。
若基极电流减少，则基于电阻元件31R(图4)的电压下降量减小，而基极电压上升。随着基极电压的上升而集电极电流增加。集电极电流的增加助长碰撞电离。因此，流过相对较多的集电极电流的单位晶体管21的集电极电流进一步增大的正反馈发挥作用。
在流过相对较大的集电极电流的单位晶体管21中，根据集电极电流的增加量，集电极电位降低起因于集电极电阻的电压下降量。由此，流过相对较小的集电极电流的单位晶体管21的集电极电位相对变高。由于低浓度集电极层21CB的电阻值比高浓度集电极层21CA的电阻值高，所以维持该集电极电位之差。在集电极电位相对较高的单位晶体管21的低浓度集电极层21CB产生的空穴被集电极电位相对较低的单位晶体管21夺取。因此，在集电极电流相对较小的单位晶体管21中，上述的正反馈不发挥作用。由此，集电极电流相对较小的单位晶体管21的集电极电流不增加。
其结果是，若在两个单位晶体管21之间集电极电流产生不平衡，则产生向流过相对较大的集电极电流的单位晶体管21的集电极电流的集中。由此，集电极电流集中的单位晶体管21损坏。
与此相对，在第三实施例中，在两个单位晶体管21之间低浓度集电极层21CB分离，所以空穴不在两个低浓度集电极层21CB之间移动。两个单位晶体管21相互独立地进行动作，所以不容易产生向一个单位晶体管21的集电极电流的集中。其结果是，能够得到能够抑制单位晶体管21的损坏这样的优异的效果。
另外，在第三实施例中，与第一实施例相比，基极台面21BM的阶梯差25(图11)较低。因此，能够使两个基极台面21BM相互接近。若两个基极台面21BM接近，则两个发射极电极22E也相互接近。若两个发射极电极22E接近，则两个单位晶体管21之间的热影响增大，低浓度集电极层21CB的温度容易变高。由于低浓度集电极层21CB的温度上升，从而基于碰撞电离的电离率降低，能够进一步提高负载变动损坏耐性。
接下来，对低浓度集电极层21CB与高浓度集电极层21CA的掺杂浓度的优选的关系进行说明。
为了使在一个单位晶体管21的集电极层21C由于碰撞电离而产生的空穴不会对另一个单位晶体管21造成影响，优选在从一个单位晶体管21到另一个单位晶体管21连续的高浓度集电极层21CA内抑制基于碰撞电离的空穴的产生。为此，优选将掺杂浓度设定为电场主要集中于低浓度集电极层21CB，实际不对高浓度集电极层21CA施加电场。通过使低浓度集电极层21CB的掺杂浓度为高浓度集电极层21CA内的掺杂浓度的最低值的1/10以下，能够使电场集中产生在低浓度集电极层21CB。
接下来，参照图13对第三实施例的变形例的半导体装置进行说明。
图13是第三实施例的变形例的半导体装置的剖视图。在第三实施例中，通过设置于基极台面21BM(图11)的阶梯差25，低浓度集电极层21CB、基极层21B以及发射极层21E分离。
与此相对，在图13所示的变形例中，在一个晶体管单元20内，分别通过跨越多个单位晶体管21配置的半导体层的一部分构成发射极层21E、基极层21B、低浓度集电极层21CB、高浓度集电极层21CA。相互相邻的单位晶体管21的发射极层21E、基极层21B以及低浓度集电极层21CB的各个之间的半导体层通过杂质的添加而绝缘化。作为用于绝缘化的杂质，能够使用B、O或者He等。相互相邻的单位晶体管21的发射极层21E、基极层21B以及低浓度集电极层21CB分别通过利用杂质的注入而绝缘化的绝缘区域26相互电分离。
如本变形例那样，也可以通过代替阶梯差25而形成绝缘区域26，来在多个单位晶体管21之间使发射极层21E、基极层21B以及低浓度集电极层21CB分别电绝缘。在本变形例中，与第一实施例(图1)相比，也能够使两个发射极电极22E相互接近。
在图13所示的变形例中，绝缘区域26到达高浓度集电极层21CA的厚度方向的中途，未到达子集电极层41A，但绝缘区域26也可以构成为到达集电极层21C与子集电极层41A的界面。该情况下，也可以如第一实施例(图1)那样，构成为不将集电极层21C明确地划分为低浓度层和高浓度层。
[第四实施例]
接下来，参照图14对第四实施例的半导体装置进行说明。以下，对与第二实施例(图7、图8)以及第二实施例的变形例(图9)的半导体装置相同的构成省略说明。
图14是表示第四实施例的半导体装置的各构成要素的俯视时的位置关系的图。在图14中也与图2相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。在第二实施例(图7、图8)及其变形例(图9)中，在各晶体管单元20中，发射极电极间距Le恒定。与此相对，在第四实施例中，在各晶体管单元20中，发射极电极间距Le并不恒定，而有偏差。
例如，在图14中，两个晶体管单元20分别包含四个单位晶体管21。四个单位晶体管21中的内侧的两个单位晶体管21的发射极电极间距Le比两端的单位晶体管21与和其相邻的单位晶体管21之间的发射极电极间距Le长。
在注目于一个晶体管单元20时，所注目的晶体管单元20内的多个发射极电极22E的发射极电极间距Le的最大值为所注目的晶体管单元20与和其相邻的晶体管单元20之间的单元间距Lc的1/2以下。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，也与第二实施例及其变形例相同，在晶体管单元20内的多个单位晶体管21之间产生足够的热影响而集电极层21C的温度上升。由此，能够降低起因于碰撞电离的电离率，提高负载变动损坏耐性。
另外，通过使一个晶体管单元20内的发射极电极间距Le不一致，能够使多个单位晶体管21之间的热影响接近均等。例如，在图14中，四个单位晶体管21中的内侧的两个单位晶体管21从其两侧的单位晶体管21受到热影响。与此相对，两端的单位晶体管21仅从一侧的单位晶体管21受到热影响。通过使内侧的两个单位晶体管21的发射极电极间距Le比其它的发射极电极间距Le长，能够使内侧的两个单位晶体管21受到的热影响减少，能够使四个单位晶体管21受到的热影响平均化。
接下来，对第四实施例的变形例进行说明。虽然在第四实施例中，使四个单位晶体管21中的内侧的两个单位晶体管21的发射极电极间距Le相对变长，但多个发射极电极间距Le根据在动作时假定的温度分布设定为合适的值即可。
[第五实施例]
接下来，参照图15对第五实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1～图4)相同的构成省略说明。
图15是表示第五实施例的半导体装置的各构成要素的俯视时的位置关系的图。在图15中也与图2相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。在第一实施例中，多个晶体管单元20分别包含的单位晶体管21的个数在全部的晶体管单元20之间相同。与此相对，在第五实施例中，多个晶体管单元20分别包含的单位晶体管21的个数在多个晶体管单元20之间有偏差。例如，在图15所示的实施例中，沿第一方向D1排列配置有四个晶体管单元20，内侧的两个晶体管单元20分别包含两个单位晶体管21，两端的两个晶体管单元20分别包含三个单位晶体管21。
作为测定相互相邻的两个晶体管单元20之间的单元间距Lc的基准，采用晶体管单元20所包含的多个发射极电极22E的俯视时的几何中心即可。
接下来，对第五实施例的优异的效果进行说明。
在第五实施例中也与第一实施例相同，能够通过使发射极电极间距Le比单元间距Lc的1/2短，来提高负载变动损坏耐性。
接下来，对第五实施例的变形例进行说明。在第五实施例中，使包含两个单位晶体管21的晶体管单元20与包含三个单位晶体管21的晶体管单元20混在一起，但也可以进一步使包含四个以上的单位晶体管21的晶体管单元20混在一起。
[第六实施例]
接下来，参照图16对第六实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1～图4)相同的构成省略说明。
图16是表示第六实施例的半导体装置的各构成要素的俯视时的位置关系的图。在图16中也与图2相同地对发射极电极22E、基极电极22B以及集电极电极22C附加影线。在第一实施例(图3)中，在相互相邻的两个晶体管单元20的全部的组合中，单元间距Lc相同。与此相对，在第六实施例中，单元间距Lc有偏差。在图16所示的第六实施例中，沿第一方向D1排列配置有四个晶体管单元20。内侧的两个晶体管单元20的单元间距Lc比两端的晶体管单元20与和其相邻的晶体管单元20之间的单元间距Lc长。
在注目于一个晶体管单元20时，所注目的晶体管单元20内的两个单位晶体管21的发射极电极间距Le比所注目的晶体管单元20与和其相邻的晶体管单元20之间的单元间距Lc中较短的单元间距Lc的1/2短。
接下来，对第六实施例的优异的效果进行说明。
在第六实施例中也与第一实施例相同，能够提高负载变动损坏耐性。另外，通过在动作时相对容易变为高温的位置使单元间距Lc相对变长，能够实现动作时的温度的平均化。由此，能够抑制热失控所引起的元件损坏。
[第七实施例]
接下来，参照图17对第七实施例的半导体装置进行说明。以下，对与第一实施例的半导体装置(图1～图4)相同的构成省略说明。
图17是示意性地表示第七实施例的半导体装置的各构成要素的俯视时的位置关系的图。在图17中，省略基极电极以及集电极电极的记载，对发射极电极22E附加影线。在第一实施例(图3)中，全部的晶体管单元20包含图2所示的两个单位晶体管21。与此相对，在第七实施例中，发射极电极22E和基极电极22B的俯视时的位置关系不同的两种晶体管单元20混在一起。
一种晶体管单元20(以下，称为第一晶体管单元20A。)与第一实施例相同地包含图2所示的两个单位晶体管21。另一种晶体管单元20(以下，称为第二晶体管单元20B。)包含图5所示的比较例的单位晶体管21。沿第一方向D1排列四个晶体管单元20，在两端配置第二晶体管单元20B，在内侧配置两个第一晶体管单元20A。在第一晶体管单元20A中，从两个单位晶体管21分别引出基极布线31B。在第二晶体管单元20B中，从一个单位晶体管21引出一根基极布线31B。
作为测定两个第一晶体管单元20A的单元间距Lc、两个第二晶体管单元20B的单元间距Lc、以及第一晶体管单元20A与第二晶体管单元20B的单元间距Lc的基准，采用第一晶体管单元20A或者第二晶体管单元20B所包含的多个发射极电极22E的俯视时的几何中心即可。第一晶体管单元20A内的两个单位晶体管21的发射极电极间距Le比第一晶体管单元20A与和其相邻的第一晶体管单元20A或者第二晶体管单元20B之间的单元间距Lc中较短的单元间距Lc的1/2短。
接下来，对第七实施例的优异的效果进行说明。
在第七实施例的半导体装置的第一晶体管单元20A中，与第一实施例相同地能够提高负载变动损坏耐性。在包含多个晶体管单元20的半导体装置中，有特定的晶体管单元20容易由于负载变动而损坏的情况。在这样的情况下，使容易产生负载变动所引起的损坏的晶体管单元20为第一晶体管单元20A，并使其它的晶体管单元20为第二晶体管单元20B即可。
接下来，参照图18对第七实施例的变形例进行说明。
图18是示意性地表示第七实施例的变形例的半导体装置的各构成要素的俯视时的位置关系的图。在第七实施例(图17)中，在第一方向D1的两端配置第二晶体管单元20B，在内侧配置两个第一晶体管单元20A。与此相对，在本变形例中相反，在第一方向D1的两端配置第一晶体管单元20A，在内侧配置两个第二晶体管单元20B。
一般而言，在一个方向排列配置有多个晶体管单元20的情况下，在动作时，有两端的晶体管单元20的单位晶体管21的温度比内侧的晶体管单元20的单位晶体管21的温度低的趋势。若动作时的温度较低，则碰撞电离的电离率变高，所以容易产生负载变动所引起的损坏。在本变形例中，使具有相对而言温度变低的趋势的位置处的晶体管单元20为第一晶体管单元20A，所以对负载变动损坏耐性的提高特别有效。
此外，也有根据配置有多个晶体管单元20的区域的周围的布线、凸块的结构，而在内侧的晶体管单元20中容易产生负载变动所引起的损坏的情况。只要对多个晶体管单元20中配置在容易产生负载变动所引起的损坏的位置处的晶体管单元20采用第一晶体管单元20A即可。
上述的各实施例为例示，当然能够进行不同的实施例所示的构成的部分的置换或者组合。并不对每个实施例依次提及多个实施例的相同的构成所带来的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、改进、组合等。

Claims (10)

1.一种半导体装置，其中，具备：
基板；
多个晶体管单元，在上述基板的表面沿第一方向排列配置，每一个晶体管单元包含至少一个单位晶体管；以及
集电极电极，分别配置在相互相邻的两个晶体管单元之间，
作为上述多个晶体管单元中的至少一个晶体管单元的第一晶体管单元包含沿上述第一方向排列的多个单位晶体管，
上述多个单位晶体管相互并联连接，
上述多个单位晶体管中的每一个单位晶体管包含集电极层、配置在集电极层之上的基极层、配置在基极层之上的发射极层、与基极层电连接的基极电极、以及与发射极层电连接的发射极电极，
上述集电极电极与在上述第一方向上相邻的晶体管单元所包含的单位晶体管的集电极层电连接，
在上述第一晶体管单元中，
上述多个单位晶体管各自的基极电极和发射极电极沿上述第一方向排列配置，并且基极电极和发射极电极的排列顺序在上述多个单位晶体管之间相同，
在注目于一个上述第一晶体管单元时，发射极电极间距的最大值比单元间距中较短的单元间距的1/2短，上述发射极电极间距是在所注目的上述第一晶体管单元内相互相邻的两个单位晶体管的发射极电极的上述第一方向上的距离，上述单元间距是所注目的上述第一晶体管单元与和所注目的上述第一晶体管单元相邻的晶体管单元之间的上述第一方向上的特定距离。
2.根据权利要求1所述的半导体装置，其中，
在上述第一晶体管单元中，上述多个单位晶体管各自的发射极电极与基极电极之间的上述第一方向上的间隔在上述多个单位晶体管之间相同。
3.根据权利要求1或者2所述的半导体装置，其中，
上述多个晶体管单元各自所包含的多个单位晶体管的个数相等，在上述多个晶体管单元内的相互相邻的两个发射极电极的全部组合中发射极电极间距恒定，上述多个晶体管单元的单元间距也恒定。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述多个单位晶体管各自的发射极层以及基极层在俯视时与其它的单位晶体管的发射极层以及基极层分离。
5.根据权利要求4所述的半导体装置，其中，
上述多个单位晶体管各自的集电极层在俯视时与其它的单位晶体管的集电极层分离。
6.根据权利要求4所述的半导体装置，其中，
上述多个单位晶体管各自的集电极层包含低浓度集电极层和高浓度集电极层，低浓度集电极层配置在高浓度集电极层与基极层之间，低浓度集电极层的掺杂浓度为高浓度集电极层的掺杂浓度的1/10以下，低浓度集电极层在俯视时与其它的单位晶体管的低浓度集电极层分离。
7.根据权利要求4～6中的任意一项所述的半导体装置，其中，
上述多个单位晶体管各自的发射极层以及基极层通过从发射极层以及基极层的边缘朝向上述基板的阶梯差，而在俯视时与其它的单位晶体管的发射极层以及基极层分离。
8.根据权利要求4～6中的任意一项所述的半导体装置，其中，
上述多个单位晶体管各自的发射极层以及基极层分别由跨越上述多个单位晶体管配置的半导体层的一部分构成，相互相邻的单位晶体管的发射极层之间以及基极层之间的上述半导体层通过杂质的添加而绝缘化。
9.根据权利要求1～8中的任意一项所述的半导体装置，其中，还包含：
高频信号输入布线，设置于上述基板，被供给高频信号；
直流偏置输入布线，设置于上述基板，被供给直流偏置；以及
电容元件以及电阻元件，按照上述多个单位晶体管的每一个基极电极进行配置，
上述电容元件将对应的基极电极与上述高频信号输入布线连接，
上述电阻元件将对应的基极电极与上述直流偏置输入布线连接。
10.根据权利要求1～9中的任意一项所述的半导体装置，其中，
作为上述多个晶体管单元中的上述第一晶体管单元以外的晶体管单元的第二晶体管单元所包含的单位晶体管的发射极电极与基极电极的俯视时的位置关系与上述第一晶体管单元所包含的单位晶体管的发射极电极与基极电极的俯视时的位置关系不同。
CN202110901169.4A 2020-08-24 2021-08-06 半导体装置 Pending CN114093865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-140686 2020-08-24
JP2020140686A JP2022036468A (ja) 2020-08-24 2020-08-24 半導体装置

Publications (1)

Publication Number Publication Date
CN114093865A true CN114093865A (zh) 2022-02-25

Family

ID=80269833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110901169.4A Pending CN114093865A (zh) 2020-08-24 2021-08-06 半导体装置

Country Status (3)

Country Link
JP (1) JP2022036468A (zh)
CN (1) CN114093865A (zh)
TW (1) TWI774413B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10193504B2 (en) * 2015-10-22 2019-01-29 Skyworks Solutions, Inc. Solder bump placement for thermal management in flip chip amplifiers
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
US10084074B1 (en) * 2017-03-24 2018-09-25 Qualcomm Incorporated Compound semiconductor field effect transistor gate length scaling
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール
JP2019102639A (ja) * 2017-12-01 2019-06-24 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20220059527A1 (en) 2022-02-24
TW202209491A (zh) 2022-03-01
JP2022036468A (ja) 2022-03-08
TWI774413B (zh) 2022-08-11

Similar Documents

Publication Publication Date Title
CN109390319B (zh) 半导体装置
CN112564646B (zh) 单位组件以及功率放大器模块
US11949003B2 (en) Semiconductor device
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
CN107316900B (zh) 双载流子接面晶体管布局结构
CN113285681B (zh) 高频功率放大元件
US20240014296A1 (en) Semiconductor device and semiconductor module
US11276689B2 (en) Semiconductor device and amplifier module
CN114093865A (zh) 半导体装置
CN111916494B (zh) 半导体装置
KR20010039784A (ko) 반도체 집적회로 장치
US12040323B2 (en) Semiconductor device
US20130256756A1 (en) Integrated circuit having a staggered heterojunction bipolar transistor array
TWI763363B (zh) 功率放大元件
JP2020150250A (ja) 半導体装置
US20030030126A1 (en) Bipolar transistor and manufacturing method therefor
US11631758B2 (en) Semiconductor device
TWI825632B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination