CN112564646B - 单位组件以及功率放大器模块 - Google Patents

单位组件以及功率放大器模块 Download PDF

Info

Publication number
CN112564646B
CN112564646B CN202011022062.4A CN202011022062A CN112564646B CN 112564646 B CN112564646 B CN 112564646B CN 202011022062 A CN202011022062 A CN 202011022062A CN 112564646 B CN112564646 B CN 112564646B
Authority
CN
China
Prior art keywords
layer
base
emitter
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011022062.4A
Other languages
English (en)
Other versions
CN112564646A (zh
Inventor
梅本康成
马少骏
小屋茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN112564646A publication Critical patent/CN112564646A/zh
Application granted granted Critical
Publication of CN112564646B publication Critical patent/CN112564646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供关于电流的流动，难以产生非对称性的扩大，并且能够扩大SOA的单位组件。集电极层配置在基板之上，在俯视时划定一个连续的区域。基极层配置在集电极层之上，发射极层配置在基极层之上，并且发射极台面层配置在发射极层之上。在俯视时在发射极台面层的外侧并且在基极层的内侧，两个基极电极与基极层电连接。配置在基板之上的两个电容器被连接在两个基极电极的各个基极电极与配置在基板之上的第一布线之间。配置在基板之上的两个电阻元件被连接在两个基极电极的各个基极电极与配置在基板之上的第二布线之间。

Description

单位组件以及功率放大器模块
技术领域
本发明涉及单位组件以及功率放大器模块。
背景技术
在便携式终端、移动体终端等的高频信号用的功率放大电路中使用异质结双极晶体管(HBT)(专利文献1、专利文献2)。在专利文献1中公开了具有在一个集电极层之上设置两个发射极区域，并在两个发射极区域之间配置基极电极的结构的异质结双极晶体管。在专利文献2中公开了具有在一个集电极层之上设置一个发射极区域，并在其两侧配置基极电极的结构的异质结双极晶体管。
专利文献1：日本特开2019－33199号公报
专利文献2：日本特开2007－27269号公报
作为构成便携式终端、移动体终端的功率放大电路的异质结双极晶体管所要求的期望的特性，能够列举高效率、高增益、高输出、高耐压等诸项目。在近年注目的包络跟踪***中，以较高的集电极电压进行动作的异质结双极晶体管的需要性提高。
为了实现异质结双极晶体管的高电压动作，需要使安全动作区域(SOA)扩大。在以往的异质结双极晶体管中，由于迁移电压的存在，而阻碍SOA的扩大。这里迁移电压在表示集电极电压与集电极电流的关系的图表中，被定义为在使集电极电压增加时作为SOA的边界的SOA线急剧地降低时的集电极电压。
在如专利文献1所公开的异质结双极晶体管那样，在一个集电极层之上设置两个发射极区域以及一个基极电极的情况下，在一个发射极区域与基极电极之间的位置关系同另一个发射极区域与基极电极之间的位置关系相等的情况下，能够确保结构的对称性。若产生基极电极与发射极区域的相对的允许范围内的微量位置偏移等，则结构的对称性崩溃。其结果是，在两个发射极区域之间，电流的流动的对称性崩溃。
在如专利文献2所公开的异质结双极晶体管那样，在一个集电极层之上设置一个发射极区域以及两个基极电极的情况下，也同样地有结构的对称性崩溃的情况。因此，发射极区域中的接近一个基极电极的一部分与接近另一个基极电极的剩余的部分中的电流的流动的对称性崩溃。
无论在哪个异质结双极晶体管中，若在电流的流动的对称性崩溃的状态下，集电极电流以及集电极电压的大小接近SOA的边界，则电流的非对称性扩大，动作的不稳定性增加。其结果是SOA变窄。由此，产生动作电压范围变小，并且负荷变动耐压降低这样的弊病。
发明内容
本发明的目的在于提供能够抑制电流的非对称性的扩大，并且能够扩大SOA的单位组件。本发明的其它的目的在于提供具有该单位组件的功率放大器模块。
根据本发明的一观点，提供一种单位组件，具有：
集电极层，配置在基板之上，在俯视时划定一个连续的区域；
基极层，配置在上述集电极层之上；
发射极层，配置在上述基极层之上；
发射极台面层，配置在上述发射极层之上，并且成为流过上述发射极层的发射极电流的路径；
两个基极电极，在俯视时在上述发射极台面层的外侧并且在上述基极层的内侧与上述基极层电连接；
两个电容器，配置在上述基板之上，并且被连接在上述两个基极电极的各个基极电极与输入高频信号的布线之间；以及
两个电阻元件，配置在上述基板之上，并且被连接在上述两个基极电极的各个基极电极与输入基极偏置的布线之间。
根据本发明的其它的观点，提供一种功率放大器模块，具有：
功率级放大电路，包括至少一个上述单位组件；
驱动级放大电路，包括至少一个双极晶体管，上述双极晶体管具备依次层叠在上述基板之上的集电极层、基极层、发射极层以及发射极台面层；以及
级间阻抗匹配电路，使由上述驱动级放大电路放大后的信号输入到上述功率级放大电路。
在从两个基极电极流向发射极层的基极偏置电流的对称性崩溃的情况下，基于流过两个电阻元件的基极偏置电流的电压下降产生差。换句话说，基于电流相对较多地流过的电阻元件的电压下降相对增大，抑制基极电极的电位差的扩大。因此，基于两个电阻元件的电压下降之差在抑制基极偏置电流的非对称性的扩大的方向起作用。其结果是SOA扩大。
附图说明
图1是表示第一实施例的单位组件所包括的多个构成要素的平面位置关系的图。
图2是图1的点划线2－2处的剖视图。
图3是表示具备四个第一实施例的单位组件的放大电路的各构成要素的平面位置关系的图。
图4是图3的点划线4－4处的剖视图。
图5是具备多个第一实施例的单位组件的功率放大器模块的框图。
图6是表示构成驱动级放大电路的单位组件所包括的多个构成要素的平面位置关系的图。
图7是表示第一实施例的变形例的功率级放大电路的各构成要素的平面位置关系的图。
图8是表示第二实施例的单位组件所包括的多个构成要素的平面位置关系的图。
图9是图8的点划线9－9处的剖视图。
图10是表示第三实施例的单位组件所包括的多个构成要素的平面位置关系的图。
图11是图10的点划线11－11处的剖视图。
图12是表示第四实施例的单位组件所包括的多个构成要素的平面位置关系的图。
图13是图12的点划线13－13处的剖视图。
图14是表示第五实施例的单位组件所包括的多个构成要素的平面位置关系的图。
附图标记说明：20…基板，21…子集电极层，22…元件分离区域，30…异质结双极晶体管，31…集电极层，32…基极层，33…发射极层，33A…本征发射极层，33B…凸缘层，34…发射极台面层，34A…盖层，34B…接触层，35…合金层，40B…基极电极，40Ba…基极电极主部，40Bb…基极电极焊盘部，40C…集电极电极，40E…发射极电极，41…切口部，42…槽，43B…设置于基极电极之下的绝缘膜的开口，50B…第一层的基极布线，50C…第一层的集电极布线，50CC…第一层的集电极共用布线，50E…第一层的发射极布线，51B…基极接触孔，51C…集电极接触孔，51E…发射极接触孔，52…下部电极，55…电阻元件，56…基极偏置输入用的第二布线，60C…第二层的集电极布线，60E…第二层的发射极布线，61A…电容器用开口，61C…集电极接触孔，61E…发射极接触孔，62…高频信号输入用的第一布线，65…电容器，70C…集电极凸块，70E…发射极凸块，71C…集电极接触孔，71E…发射极接触孔，74…下凸块金属层，75…金属柱，76…焊料层，80、81、82、83…绝缘膜，100…单位组件，110…功率放大器单片微波集成电路(功率放大器MMIC)，111…驱动级放大电路，112…级间阻抗匹配电路，113…功率级放大电路，114、115…偏置电路，121…输入侧阻抗匹配电路，122…输出侧阻抗匹配电路，130…构成驱动级的单位组件。
具体实施方式
[第一实施例]
参照图1～图6的附图，对第一实施例的单位组件以及具备该单位组件的功率放大器模块进行说明。
图1是表示第一实施例的单位组件100所包括的多个构成要素的平面位置关系的图。一个单位组件100包括一个异质结双极晶体管30、两个电容器65以及两个电阻元件55。
在基板的面内的一部分配置具有n型导电性的子集电极层21。子集电极层21的俯视时的形状例如为长方形。在俯视时在子集电极层21的内侧配置有集电极层31、基极层32以及发射极层33。集电极层31在俯视时划定一个连续的区域。换句话说，集电极层31在俯视时，并不分离为多个区域来构成，而是一体化地构成。基极层32以及发射极层33的外周线与集电极层31的外周线一致。
在俯视时在发射极层33的内侧配置有发射极台面层34。发射极层33中的与发射极台面层34重叠的区域实际作为异质结双极晶体管30的发射极区域进行动作。发射极台面层34在俯视时在基极层32的内侧划定一个连续的区域。换句话说，发射极台面层34在俯视时，并不分离为多个区域来构成，而是一体化地构成。发射极层33中的不与发射极台面层34重叠的区域耗尽，发射极电流不流过该区域。
发射极台面层34具有在俯视时在一个方向上较长的形状。发射极台面层34的俯视时的形状例如为长方形。将与发射极台面层34的长度方向平行的方向称为第一方向D1。将与第一方向D1垂直的方向称为第二方向D2。在俯视时在基极层32的内侧并且在发射极台面层34的外侧配置有两个基极电极40B。将发射极电极40E配置成与发射极台面层34大致重叠。
在俯视时在子集电极层21的内侧并且在集电极层31的外侧配置有两个集电极电极40C。在图1中，对集电极电极40C、基极电极40B、发射极电极40E附加相对高密度的向右上倾斜的影线。两个集电极电极40C被配置于在俯视时在第二方向上夹着集电极层31的位置。
两个基极电极40B的各个由沿第一方向D1延伸的基极电极主部40Ba、和第二方向D2的尺寸比基极电极主部40Ba的第二方向的尺寸(宽度)大的基极电极焊盘部40Bb构成。两个基极电极主部40Ba被配置于在俯视时在第二方向D2上夹着发射极台面层34的位置。另外，两个基极电极焊盘部40Bb分别与基极电极主部40Ba的一个端部(在图1中为左端)连续。基极电极40B与基极层32电连接。
发射极电极40E与发射极台面层34欧姆接触，并经由发射极台面层34与发射极层33电连接。发射极电极40E在俯视时从发射极台面层34的边缘稍微向外侧扩展。换句话说，发射极电极40E在俯视时超越发射极台面层34的边缘地扩展。通过集电极层31、基极层32、发射极层33、发射极台面层34、集电极电极40C、基极电极40B以及发射极电极40E构成异质结双极晶体管30。
在基板的整个区域形成绝缘膜以覆盖异质结双极晶体管30。在该绝缘膜之上配置有第一层的两个集电极布线50C、两个基极布线50B以及发射极布线50E。在图1中，对集电极布线50C、基极布线50B、发射极布线50E、以及与这些布线配置在同一布线层的导体图案附加相对低密度的向右下倾斜的影线。
集电极布线50C通过设置于绝缘膜的集电极接触孔51C与集电极电极40C电连接。集电极接触孔51C在俯视时配置在集电极电极40C的内侧。集电极布线50C从配置了集电极接触孔51C的位置朝向第一方向D1的一侧(关于第一方向D1，是与配置了基极电极焊盘部40Bb的一侧相反侧，在图1中是右侧)，引出到子集电极层21的外侧。
发射极布线50E通过发射极接触孔51E与发射极电极40E电连接。发射极接触孔51E在俯视时配置在发射极电极40E的内侧。发射极布线50E在俯视时收敛在集电极层31的内侧。
两个基极布线50B分别通过设置于绝缘膜的两个基极接触孔51B与两个基极电极焊盘部40Bb电连接。基极接触孔51B在俯视时配置在基极电极焊盘部40Bb的内侧。基极布线50B从配置了基极接触孔51B的位置朝向第一方向D1的一侧(与引出集电极布线50C的一侧相反侧，在图1中为左侧)，引出到子集电极层21的外侧。
两个电容器65的下部电极52分别与两个基极布线50B连续。两个电容器65的下部电极52分别经由电阻元件55与一个基极偏置输入用的第二布线56连接。在图1中对电阻元件55附加相对中密度的向右上倾斜的影线。
两个下部电极52在俯视时在第二方向D2上隔开间隔地配置，并且与沿第一方向D1延伸的高频信号输入用的第一布线62重叠。第一布线62兼为电容器65的上部电极。即，两个基极电极40B分别经由基极布线50B和电容器65与一个第一布线62连接。从第一布线62经由电容器65向基极电极40B输入高频输入信号。
第二布线56经由电阻元件55以及电容器65的下部电极52以及基极布线50B与基极电极40B连接。从第二布线56向基极电极40B供给基极偏置电流。
图2是图1的点划线2－2处的剖视图。在基板20的一部分区域上配置子集电极层21。作为基板20例如使用半绝缘性的GaAs基板。子集电极层21例如由在基板20之上外延生长的厚度400nm以上1000nm以下的n型GaAs层形成。在n型GaAs层中掺杂有硅(Si)作为n型掺杂剂，其浓度在2×1018cm－3以上4×1018cm－3以下。此外，也可以代替Si而使用碲(Te)作为n型掺杂剂。n型GaAs层中的子集电极层21以外的区域为例如通过注入硼(B)、氧(O)或者氦(He)等而绝缘化的元件分离区域22。
在子集电极层21的一部分区域上配置有集电极层31。在集电极层31之上配置有基极层32，并且在基极层32之上配置有发射极层33。在发射极层33的一部分区域上配置有发射极台面层34。发射极台面层34包括与发射极层33接触的盖层34A、和配置在盖层34A之上的接触层34B。
集电极层31例如由掺杂了Si的n型GaAs形成，其厚度在500nm以上2000nm以下。Si的掺杂浓度沿厚度方向变化。
基极层32例如由掺杂了碳(C)的p型的GaAs、InGaAs或者GaAsSb等形成，其厚度在50nm以上150nm以下。C的掺杂浓度在1×1019cm－3以上5×1019cm－3以下。基极层32的片材电阻在130Ω/□以上300Ω/□以下。
发射极层33例如由掺杂了Si的n型InGaP形成，其厚度在20nm以上50nm以下。Si的掺杂浓度在2×1017cm－3以上5×1017cm－3以下。
盖层34A由掺杂了Si的n型GaAs形成，其厚度在50nm以上200nm以下。Si的掺杂浓度在2×1018cm－3以上4×1018cm－3以下。接触层34B由掺杂了Si的n型InGaAs形成，其厚度在100nm以上200nm以下。Si的掺杂浓度在1×1019cm－3以上3×1019cm－3以下。
在子集电极层21的上表面中的未配置集电极层31的区域之上配置有两个集电极电极40C。两个集电极电极40C被配置于在俯视时在第二方向D2上夹着集电极层31的位置。集电极电极40C与子集电极层21欧姆接触，经由子集电极层21与集电极层31电连接。
在发射极层33的上表面中的未配置发射极台面层34的区域之上配置有两个基极电极主部40Ba。两个基极电极主部40Ba被配置于在俯视时在第二方向D2上夹着发射极台面层34的位置。基极电极主部40Ba以及基极电极焊盘部40Bb(图1)经由在厚度方向上贯穿发射极层33并到达基极层32的合金层35与基极层32电连接。通过利用热处理工序使基极电极40B的材料扩散到发射极层33内并合金化来形成合金层35。此外，也可以除去配置基极电极40B的区域的发射极层33，使基极电极40B与基极层32直接欧姆接触。
有时将发射极层33中的在俯视时与发射极台面层34重叠的区域称为本征发射极层33A，将其它的区域称为凸缘层33B。凸缘层33B耗尽，在凸缘层33B中不流过发射极电流。发射极电流实际流过本征发射极层33A。本征发射极层33A作为异质结双极晶体管的发射极区域发挥作用。发射极台面层34成为流过发射极层33的发射极电流的路径。
在发射极台面层34之上配置有发射极电极40E。发射极电极40E与发射极台面层34欧姆接触，经由发射极台面层34与发射极层33电连接。例如，对发射极台面层34的图案化采用将发射极电极40E利用为蚀刻掩模的自对准工序。在自对准工序时产生侧面蚀刻，所以在俯视时发射极台面层34的侧面与发射极电极40E的边缘相比配置在稍靠内侧。换句话说，从侧面观察时，发射极电极40E具有从发射极台面层34的侧面朝向外侧突出为房檐状的形状。此外，也可以采用在俯视时在发射极台面层34的内侧配置发射极电极40E的结构。
在基板20的整个区域配置有绝缘膜80以覆盖集电极电极40C、基极电极40B以及发射极电极40E。在绝缘膜80之上配置有第一层的集电极布线50C以及发射极布线50E。集电极布线50C通过设置于绝缘膜80的集电极接触孔51C与集电极电极40C连接。发射极布线50E通过设置于绝缘膜80的发射极接触孔51E与发射极电极40E连接。
虽然在图2所示的剖面中未表现，但在绝缘膜80之上配置有第一层的基极布线50B(图1)。基极布线50B通过设置于绝缘膜80的基极接触孔51B(图1)与基极电极焊盘部40Bb(图1)连接。
在本实施例中，由单一的半导体层形成集电极层31、基极层32以及发射极层33，但也可以根据作用由多个半导体层形成各个层。同样地，也可以根据需要利用由不同的材料构成的多个层形成集电极电极40C、基极电极40B、发射极电极40E、集电极布线50C、基极布线50B、发射极布线50E、绝缘膜80等。
图3是表示具备多个第一实施例的单位组件100的放大电路的各构成要素的平面位置关系的图。图3所示的放大电路具备四个单位组件100，但单位组件100的个数并不限定于四个。在图3中，对第一层的集电极布线50C、发射极布线50E、基极布线50B、以及与这些布线配置在同一布线层的布线附加相对高密度的向右上倾斜的影线。对电阻元件55附加相对低密度的向右下倾斜的影线。对第一层的集电极电极40C附加相对高密度的向右下倾斜的影线。此外，在图3中，省略基极电极40B(图1)、发射极电极40E(图1)、集电极接触孔51C(图1)、基极接触孔51B(图1)、发射极接触孔51E(图1)、设置于配置在第一层的布线之上的绝缘层的开口的记载。
在图3中，利用虚线包围与一个单位组件100对应的多个构成要素。多个单位组件100在第二方向D2上并排地配置，并且相互并联连接。
在俯视时，将第二层的发射极布线60E配置成包含与多个单位组件100分别对应的多个发射极布线50E。第二层的发射极布线60E与多个单位组件100的第一层的多个发射极布线50E连接。即，多个单位组件100所包括的多个异质结双极晶体管30的本征发射极层33A(图2)与共用的发射极布线60E连接。
在第一方向D1上，在第二层的发射极布线60E的一侧配置高频信号输入用的第一布线62，在另一侧配置第二层的集电极布线60C。即，在第一方向D1上，在第一布线62与第二层的集电极布线60C之间配置第二层的发射极布线60E。
将多个下部电极52配置成与一个第一布线62重叠。第一布线62作为电容器65的上部电极发挥作用。即，多个单位组件100所包括的多个电容器65的上部电极与共用的第一布线62连接。
在第一方向D1上，在从第一布线62观察而与第二层的发射极布线60E相反侧配置一个基极偏置输入用的第二布线56。一个第二布线56沿第二方向D2延伸，经由多个电阻元件55与下部电极52连接。即，多个单位组件100的各个所包括的基极电极40B(图1)经由基极布线50B、下部电极52以及电阻元件55与共用的第二布线56连接。
将第一层的集电极共用布线50CC配置成与第二层的集电极布线60C部分重叠。集电极共用布线50CC与多个集电极布线50C连接。即，多个单位组件100所包括的多个异质结双极晶体管30的集电极层31(图2)与共用的集电极共用布线50CC连接。在第二方向D2上相邻的两个单位组件100的相互接近的两个集电极电极40C与一个第一层的集电极布线50C连接，一个第一层的集电极布线50C被两个单位组件100共享。
将发射极凸块70E配置成在俯视时包括于第二层的发射极布线60E。发射极凸块70E与第二层的发射极布线60E连接。将集电极凸块70C配置成在俯视时包括于第二层的集电极布线60C。集电极凸块70C与第二层的集电极布线60C连接。
图4是图3的点划线4－4处的剖视图。以下，对与图2所示的剖面结构重复的部分省略说明。
在基板20的整个区域配置绝缘膜80以覆盖发射极电极40E、基极电极40B。在绝缘膜80之上配置第一层的集电极共用布线50CC、发射极布线50E、基极布线50B、下部电极52、电阻元件55、基极偏置输入用的第二布线56。电阻元件55由金属的薄层形成。基极布线50B通过设置于绝缘膜80的基极接触孔51B与基极电极40B连接。基极布线50B与下部电极52连续，下部电极52与电阻元件55的一端连接。电阻元件55的另一端与第二布线56连接。下部电极52、电阻元件55以及第二布线56配置在元件分离区域22上的绝缘膜80之上。第一层的集电极共用布线50CC也配置在元件分离区域22上的绝缘膜80之上。
在基板20的整个区域配置绝缘膜81、82以覆盖第一层的集电极共用布线50CC、发射极布线50E、基极布线50B、下部电极52、电阻元件55以及第二布线56。在绝缘膜82之上配置第二层的集电极布线60C、发射极布线60E以及高频信号输入用的第一布线62。
第二层的集电极布线60C通过设置于绝缘膜81、82的集电极接触孔61C与第一层的集电极共用布线50CC连接。第二层的发射极布线60E通过设置于绝缘膜81、82的发射极接触孔61E与第一层的发射极布线50E连接。第一布线62通过设置于绝缘膜82的电容器用开口61A与下侧的绝缘膜81接触。绝缘膜81作为电容器介电膜发挥作用，由第一布线62和下部电极52构成电容器65。图1所示的电容器65的俯视时的形状与电容器用开口61A的俯视时的形状一致。作为电容器介电膜利用的绝缘膜81例如使用SiN。
在基板20的整个区域配置绝缘膜83以覆盖第二层的集电极布线60C、发射极布线60E以及第一布线62。在绝缘膜83之上配置集电极凸块70C以及发射极凸块70E。集电极凸块70C通过设置于绝缘膜83的集电极接触孔71C与第二层的集电极布线60C连接。发射极凸块70E通过设置于绝缘膜83的发射极接触孔71E与第二层的发射极布线60E连接。
集电极凸块70C以及发射极凸块70E分别包括依次层叠有下凸块金属层74、金属柱75以及焊料层76的三层。
图5是包括具备多个第一实施例的单位组件100的功率放大器单片微波集成电路(功率放大器MMIC)110的功率放大器模块的框图。该功率放大器MMIC110包括输入侧阻抗匹配电路121、驱动级放大电路111、级间阻抗匹配电路112、功率级放大电路113、偏置电路114、115。在功率级放大电路113的输出端子连接有输出侧阻抗匹配电路122。分别从偏置电路114、115向驱动级放大电路111以及功率级放大电路113供给偏置电流。
高频信号经由输入侧阻抗匹配电路121输入到驱动级放大电路111。由驱动级放大电路111放大后的高频信号经由级间阻抗匹配电路112输入到功率级放大电路113。由功率级放大电路113放大后的高频信号经由输出侧阻抗匹配电路122输出到外部设备、例如天线。
功率级放大电路113使用图3以及图4所示的放大电路。高频信号输入用的第一布线62(图3、图4)相当于功率级放大电路113的输入端子，集电极凸块70C(图3、图4)相当于功率级放大电路113的输出端子。基极偏置输入用的第二布线56(图3、图4)与偏置电路115连接。
驱动级放大电路111也与功率级放大电路113相同地由相互并联连接的多个单位组件构成。但是，构成驱动级放大电路111的各个单位组件的构成与功率级放大电路113的单位组件100的构成不同。构成功率级放大电路113的单位组件100的个数比构成驱动级放大电路111的单位组件的个数多。此外，驱动级放大电路111与功率级放大电路113形成在共用的基板20(图2、图4)之上，作为一个半导体芯片提供功率放大器MMIC110。
图6是表示构成驱动级放大电路111的多个单位组件130的各个所包括的多个构成要素的平面位置关系的图。以下，对与图1所示的单位组件100相同的构成省略说明。对图1所示的单位组件100与图6所示的单位组件130的相互对应的构成要素附加相同的参照附图标记。
在构成驱动级放大电路111的单位组件130中，两个发射极台面层34配置成在其宽度方向上隔开间隔。在两个发射极台面层34之间以及在宽度方向上两个发射极台面层34的外侧分别配置有基极电极主部40Ba。三个基极电极主部40Ba在其端部与一个基极电极焊盘部40Bb连接。即，基极电极40B在俯视时由一个连续的导体图案构成。与基极电极40的构成对应地，一个单位组件130包括一个电容器65以及一个电阻元件55。
驱动级放大电路111的高频信号输入用的第一布线62(图6)相当于驱动级放大电路111的输入端子。第一层的集电极布线50C相当于驱动级放大电路111的输出端。功率级放大电路113的高频信号输入用的第一布线62(图1、图3、图4)与驱动级放大电路111的输出端连接。集电极布线50C经由级间阻抗匹配电路112与功率级放大电路113(图5)的输入端子连接。驱动级放大电路111的第二布线56(图6)与偏置电路114(图5)连接。
分别将驱动级放大电路111的两个发射极台面层34的宽度记为Wed1、Wed2。将两个发射极台面层34的合计的宽度Wed1+Wed2记为Wed。构成功率级放大电路113(图5)的单位组件100的发射极台面层34的宽度(第二方向D2的尺寸)Wep(图1)比构成驱动级放大电路111(图5)的单位组件130的发射极台面层34的合计的宽度(第二方向D2的尺寸)Wed(图6)宽。例如，宽度Wep在合计的宽度Wed的1.5倍以上2.5倍以下。
接下来，对第一实施例的优异的效果进行说明。
在第一实施例的单位组件100中，基极偏置电流分别从两个基极电极主部40Ba(图2)通过基极层32、本征发射极层33A流至发射极台面层34。
在图1中，对产生了从一个基极电极主部40Ba流向发射极台面层34的基极偏置电流比从另一个基极电极主部40Ba流向发射极台面层34的基极偏置电流稍大的状况(电流的对称性的崩溃)的情况下的动作进行说明。能够由于发射极台面层34与两个基极电极40B的位置关系的对称性的微量崩溃而产生这样的状况。例如能够在由于制造工序中的允许范围内的位置偏移，而一个基极电极主部40Ba与发射极台面层34的间隔比另一个基极电极主部40Ba与发射极台面层34的间隔稍窄的情况下产生。
在产生了基极偏置电流的对称性的崩溃时，相对较大的发射极电流流过电流相对增大的一侧的发射极台面层34的边缘的附近。将流过发射极台面层34的与第一方向D1平行的两个边缘的附近的发射极电流的大小不同的状态称为发射极电流的对称性崩溃。由于发射极电流的对称性的崩溃，而基于发射极电流的发热分布产生非对称性。在即使在发射极电流的对称性崩溃之后也将两个基极电极主部40Ba的电位维持为同一状态的情况下，发射极电流的对称性的崩溃扩大。即，发射极电流的非对称性扩大。
与此相对，在第一实施例中，若经由一个基极电极主部40Ba流过的基极偏置电流相对增大，则基于与该基极电极主部40Ba连接的电阻元件55(图1)的电压下降相对地增大。其结果是，基极偏置电流相对增大的一个基极电极主部40Ba的电位更大地降低。由于基极电极主部40Ba的电位的降低，基极偏置电流减少。由此，抑制基极偏置电流的非对称性的扩大，也能够抑制发射极电流的非对称性的扩大。
像这样，在第一实施例中，即使产生发射极电流的对称性的崩溃，也能够抑制非对称性的扩大。由此，能够得到异质结双极晶体管30的动作稳定，SOA扩大这样的优异的效果。由于SOA扩大，能够进行异质结双极晶体管30的高电压动作。
另外，在第一实施例中，与仅有一个基极电极主部40Ba的结构相比，基极寄生电阻大约为一半。由于基极寄生电阻减少，所以也能够得到异质结双极晶体管的增益提高这样的优异的效果。
并且，在第一实施例中，即使在驱动级放大电路111所包括的异质结双极晶体管的发射极台面层34的宽度Wed(图6)与功率级放大电路113所包括的异质结双极晶体管30的发射极台面层34的宽度Wep(图1)相同的情况下，在驱动级放大电路111中也将发射极台面层34分为两个，配置三个基极电极主部40Ba。因此，在驱动级放大电路111中基极电阻减少，能够得到电路增益增大这样的效果。
另一方面，在功率级放大电路113中，各配置两个基极电极主部40Ba和基极电极焊盘部40Bb，并且分别逐一地连接电阻元件55，由此能够实现高耐压化。其结果是，能够得到负荷变动耐性提高这样的优异的效果。并且，通过使单位组件100各自的发射极台面层34的宽度Wep进一步变宽，从而能够在一个单位组件100中实现高输出化。换句话说，能够在较高地维持功率级放大电路113的输出的状态下，减少单位组件100的个数。其结果是，能够减小功率级放大电路113的尺寸。
如上述那样，在第一实施例的功率放大器模块中，实现驱动级放大电路111的增益的提高以及功率级放大电路113的负荷变动耐性的提高。其结果是，能够实现具有高增益且高负荷变动耐性的功率放大器模块。为了满足驱动级放大电路111的异质结双极晶体管所要求的特性、以及功率级放大电路113的异质结双极晶体管30所要求的特性，优选使功率级放大电路113的发射极台面层34的宽度(Wep)在驱动级放大电路111的异质结双极晶体管的发射极台面层34的合计的宽度Wed(图6)的1.5倍以上2.5倍以下。
已知有为了兼得驱动级放大电路111的异质结双极晶体管所要求的特性与功率级放大电路113的异质结双极晶体管30所要求的特性，而使两者的层叠结构不同的功率放大器模块。然而，为了在一个基板之上形成层叠结构不同的两种异质结双极晶体管，需要复杂的制造工序。
与此相对，在第一实施例中，驱动级放大电路111的异质结双极晶体管(图6)与功率级放大电路113的异质结双极晶体管30(图1、图2)的层叠结构相同。在第一实施例中，通过使异质结双极晶体管的各构成要素的平面形状以及位置关系不同，来实现特性不同的两种异质结双极晶体管。因此，能够避免制造工序的复杂化。其结果是，能够实现功率放大器模块的低成本化。
接下来，参照图7，对第一实施例的变形例的功率级放大电路进行说明。
图7是表示第一实施例的变形例的功率级放大电路113(图5)的各构成要素的平面位置关系的图。在图7中与图3相同，对第一层的集电极布线50C、发射极布线50E、基极布线50B、以及与这些布线配置在同一布线层的布线附加相对高密度的向右上倾斜的影线。对电阻元件55附加相对低密度的向右下倾斜的影线。对集电极电极40C附加相对高密度的向右下倾斜的影线。在图7中，省略发射极电极以及基极电极的记载。
在第一实施例中，按照每个单位组件100配置子集电极层21(图3)。与此相对，在图7所示的变形例中，横跨多个单位组件100配置沿第二方向D2延长的子集电极层21。并且，在第二方向D2上相邻的两个单位组件100中的一个单位组件100的一个集电极电极40C与另一个单位组件100的一个集电极电极40C由一个连续的导体图案构成。
接下来，对图7所示的第一实施例的变形例的优异的效果进行说明。在第一实施例中，需要在第二方向D2上相邻的两个子集电极层21(图3)之间、以及两个集电极电极40C之间确保基于制造工序上的制约的最小间隔以上的间隔。与此相对，在图7所示的第一实施例的变形例中，不需要确保该间隔。因此，能够使多个单位组件100的排列间距变窄。其结果是，能够减小功率级放大电路113的第二方向D2的尺寸。由此，能够减小功率放大器模块的芯片尺寸。
接下来，对第一实施例的其它的变形例进行说明。
在第一实施例中，在构成功率级放大电路113的全部的单位组件100中，将基极电极40B(图1)分割为两个，但也可以采用仅在多个单位组件100中的一部分单位组件100中，将基极电极40B分割为两个的构成。在其它的单位组件100中，也可以如图6所示，采用配置三个基极电极主部40Ba和两个发射极台面层34的构成。
有固定多个单位组件100中的在负荷变动时损伤的单位组件100的情况。例如，有单位组件100的损伤的容易度取决于从驱动级放大电路111的输出端子到功率级放大电路113的多个单位组件100的电容器65(图3)为止的高频信号输入用的第一布线62的长度的情况。该情况下，对容易损伤的单位组件100采用将基极电极40B分割为两个的构成(图1)，对不容易损伤的单位组件100采用利用基极电极焊盘部40Bb连接三个基极电极主部40Ba的构成(图6)即可。
[第二实施例]
接下来，参照图8以及图9对第二实施例的单位组件100进行说明。以下，对与第一实施例的单位组件100(图1、图2)相同的构成省略说明。
图8是表示第二实施例的单位组件100所包括的多个构成要素的平面位置关系的图。图9是图8的点划线9－9处的剖视图。在第一实施例中，俯视时的基极层32、发射极层33(图1)的形状为长方形。因此，在俯视时两个基极电极焊盘部40Bb之间的整个区域配置基极层32以及发射极层33。与此相对，在第二实施例中，在俯视时两个基极电极焊盘部40Bb之间的区域中，除去基极层32以及发射极层33。在俯视时，基极层32以及发射极层33具有设置了从长方形的一个边的中央部延伸以通过两个基极电极焊盘部40Bb之间的区域的切口部41的形状。
接下来，对第二实施例的优异的效果进行说明。
在第一实施例中，两个基极电极焊盘部40Bb经由配置在两者之间的基极层32相互电连接。与此相对，在第二实施例中，不在两个基极电极焊盘部40Bb之间的区域配置基极层32，所以两个基极电极40B的电独立性提高。其结果是，抑制发射极台面层34的与第一方向D1平行的两个边缘的附近的发射极电流的非对称性的扩大的效果提高。由此，进一步扩大SOA，能够进一步提高负荷变动耐性。
接下来，对第二实施例的变形例的单位组件100进行说明。
在第二实施例中，如图9所示，在两个基极电极焊盘部40Bb之间的区域，除去基极层32以及发射极层33，但也可以在该区域也一同除去集电极层31的表层部分。
[第三实施例]
接下来，参照图10以及图11对第三实施例的单位组件100进行说明。以下，对与第一实施例的单位组件100(图1、图2)相同的构成省略说明。
图10是表示第三实施例的单位组件100所包括的多个构成要素的平面位置关系的图。图11是图10的点划线11－11处的剖视图。
在第一实施例中，第一层的基极布线50B与基极电极焊盘部40Bb连接。与此相对，在第三实施例中，基极电极40B不具备基极电极焊盘部40Bb，两个基极电极40B的各自的俯视时的形状是在第一方向D1上较长的长方形。基极接触孔51B具有在基极电极40B的长度方向上较长的形状，从基极电极40B的一端的附近到达另一端的附近。第一层的基极布线50B从基极电极40B的一端延伸至另一端，通过基极接触孔51B与基极电极40B连接。
如图11所示，将从基极接触孔51B到基极电极40B的发射极台面层34侧的边缘的距离记为LB1，将从基极接触孔51B到基极电极40B的与发射极台面层34相反侧的边缘的距离记为LB2。在第三实施例中，距离LB1比距离LB2长。即，基极接触孔51B在俯视时，在基极电极40B的内侧配置在向远离发射极台面层34的方向偏置的位置。
如图10所示，将从发射极接触孔51E到发射极台面层34的沿第一方向D1延伸的边缘为止的第二方向D2的距离记为LE2。将从发射极接触孔51E到发射极台面层34的第一方向D1的端部为止的第一方向D1的距离记为LE1。在第三实施例中，距离LE2比距离LE1长。
接下来，对第三实施例的优异的效果进行说明。在第三实施例中，未设置第一实施例的基极电极焊盘部40Bb(图1)，所以两个基极电极40B的电独立性提高。因此，与第二实施例(图8、图9)的情况相同，抑制发射极台面层34的与第一方向D1平行的两个边缘的附近的发射极电流的非对称性的扩大的效果提高。由此，进一步扩大SOA，能够进一步提高负荷变动耐性。
在从基极接触孔51B到基极电极40B的发射极台面层34侧的边缘为止的基极电极40B中，基极偏置电流大致与第二方向D2平行地流动。因此，该部分的基极电极40B具有的电阻相对于电阻元件55串联***(图10)。若使距离LB1比距离LB2长，则相对于电阻元件55(图10)串联***的电阻的值变大。因此，能够得到与增大电阻元件55的电阻值相同的效果。
接下来，对采用使距离LE2(图10、图11)增长的构成的效果进行说明。在发射极接触孔51E的正下方的区域，发射极电流大致沿厚度方向流过发射极电极40E。在发射极电极40E中的位于发射极接触孔51E的外侧的部分流过的发射极电流具有沿第二方向D2流动的成分。对于具有沿第二方向D2流动的成分的发射极电流来说，与仅大致沿厚度方向流过发射极电极40E的发射极电流相比，发射极电极40E的电阻增大。
发射极电极40E的电阻相对于发射极台面层34的电阻(发射极电阻)串联***。若使距离LE2比距离LE1长，则相对于发射极电阻串联***的电阻的值增大。因此，能够得到与增大发射极电阻的电阻值相同的效果。即，进一步扩大SOA，能够进一步提高负荷变动耐性。
[第四实施例]
接下来，参照图12以及图13对第四实施例的单位组件100进行说明。以下，对与第一实施例的单位组件100(图1、图2)相同的构成省略说明。
图12是表示第四实施例的单位组件100所包括的多个构成要素的平面位置关系的图。图13是图12的点划线13－13处的剖视图。在第一实施例，在俯视时，集电极层31、基极层32以及发射极层33(图1)的外周线一致。与此相对，在第四实施例中，在俯视时，基极层32以及发射极层33划定在第二方向D2上分离的两个区域。即，从发射极层33的上表面到达集电极层31的表层部的槽42(图13)在俯视时从集电极层31的与第二方向D2平行的一个边缘沿第一方向D1延伸至另一个边缘。因此，基极层32的两个区域之间的集电极层31的上表面比基极层32与集电极层31的界面低。
两个发射极台面层34在俯视时配置在基极层32的分离的两个区域各自的内侧。在两个发射极台面层34各自之上配置发射极电极40E。第一层的发射极布线50E将两个发射极电极40E连接。将一个发射极台面层34的宽度记为Wep1，将另一个发射极台面层34的宽度记为Wep2。宽度Wep1与宽度Wep2的合计与第一实施例的发射极台面层34的宽度Wep(图1、图2)相等。即，宽度Wep1与宽度Wep2的合计在驱动级放大电路111的异质结双极晶体管的发射极台面层34的合计的宽度Wed(图6)的1.5倍以上2.5倍以下。
两个基极电极40B在俯视时分别配置在基极层32的分离的两个区域的内侧。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，一个基极电极40B所连接的基极层32与另一个基极电极40B所连接的基极层32分离。因此，两个基极电极40B的电独立性提高。其结果是，对于两个发射极台面层34，抑制发射极电流的非对称性的扩大的效果提高。由此，进一步扩大SOA，能够进一步提高负荷变动耐性。
[第五实施例]
接下来，参照图14对第五实施例的单位组件100进行说明。以下，对与第一实施例的单位组件100(图1、图2)相同的构成省略说明。
图14是表示第五实施例的单位组件100所包括的多个构成要素的平面位置关系的图。在第一实施例中，基极电极焊盘部40Bb在俯视时配置在基极层32的内侧。与此相对，在第五实施例中，基极电极焊盘部40Bb在俯视时配置在基极层32的外侧。并且，基极电极焊盘部40Bb在俯视时配置在子集电极层21的外侧，即元件分离区域22(图2)的内侧。基极电极主部40Ba从基极电极焊盘部40Bb与子集电极层21的边缘以及基极层32的边缘交叉地延伸至基极层32的内侧。
在基极电极40B之下配置绝缘膜，以使基极电极40B不与除了基极层32之外的半导体层直接接触。但是，在绝缘膜设置开口43B，以沿着基极电极主部40Ba确保基极电极主部40Ba与基极层32的导通。
接下来，对第五实施例的优异的效果进行说明。
在第五实施例中，两个基极电极焊盘部40Bb配置在元件分离区域22(图2)之上，在两者之间不流过电流。因此，两个基极电极40B的电独立性提高。其结果是，抑制发射极台面层34的与第一方向D1平行的两个边缘的附近的发射极电流的非对称性的扩大的效果提高。由此，进一步扩大SOA，能够进一步提高负荷变动耐性。
上述的各实施例为例示，当然能够进行不同的实施例所示的构成的部分的置换或者组合。并不在每个实施例依次提及多个实施例的相同的构成所带来的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、改进、组合等。

Claims (15)

1.一种单位组件，具有：
集电极层，配置在基板之上，在俯视时划定一个连续的区域；
基极层，配置在上述集电极层之上；
发射极层，配置在上述基极层之上；
发射极台面层，配置在上述发射极层之上，并且成为流过上述发射极层的发射极电流的路径；
两个基极电极，在俯视时在上述发射极台面层的外侧并且在上述基极层的内侧与上述基极层电连接；
两个电容器，配置在上述基板之上，并且被连接在上述两个基极电极的各个基极电极与配置在上述基板之上的第一布线之间；以及
两个电阻元件，配置在上述基板之上，并且被连接在上述两个基极电极的各个基极电极与配置在上述基板之上的第二布线之间。
2.根据权利要求1所述的单位组件，其中，
上述发射极台面层具有在俯视时长度方向与第一方向平行的形状，
上述两个基极电极的各个基极电极包括基极电极主部和基极电极焊盘部，上述基极电极主部沿上述第一方向延伸，上述基极电极焊盘部的与上述第一方向正交的第二方向的尺寸比两个上述基极电极主部的各自的上述第二方向的尺寸大，
两个上述基极电极主部被配置于在俯视时在上述第二方向上夹着上述发射极台面层的位置，两个上述基极电极焊盘部分别与两个上述基极电极主部的端部连续。
3.根据权利要求2所述的单位组件，其中，
上述单位组件还具有绝缘膜，上述绝缘膜配置在上述两个基极电极之上，并且在上述绝缘膜中设置有在俯视时配置在两个上述基极电极焊盘部的内侧的基极接触孔，
上述两个电容器分别通过两个上述基极接触孔与两个上述基极电极焊盘部连接。
4.根据权利要求2或者3所述的单位组件，其中，
上述发射极台面层在俯视时在上述基极层的内侧划定一个连续的区域。
5.根据权利要求2或者3所述的单位组件，其中，
上述基极层在俯视时划定在上述第二方向上分离的两个区域，
上述发射极台面层在俯视时划定分别配置在上述基极层的两个区域的内侧的两个区域。
6.根据权利要求5所述的单位组件，其中，
上述基极层的两个区域之间的上述集电极层的上表面比上述基极层与上述集电极层的界面低。
7.根据权利要求2、3及6中的任意一项所述的单位组件，其中，
上述单位组件还具有：
发射极电极，配置在上述发射极台面层之上，并且与上述发射极台面层欧姆接触；以及
发射极布线，通过设置于配置在上述发射极电极之上的绝缘膜的发射极接触孔与上述发射极电极连接，
从上述发射极接触孔到上述发射极台面层的沿上述第一方向延伸的边缘为止的上述第二方向的距离比从上述发射极接触孔到上述发射极台面层的上述第一方向的端部为止的上述第一方向的距离长。
8.根据权利要求1所述的单位组件，其中，
上述发射极台面层具有在俯视时长度方向与第一方向平行的形状，
上述两个基极电极的各个基极电极具有在俯视时长度方向与上述第一方向平行的形状，上述两个基极电极被配置于在俯视时在与上述第一方向正交的第二方向上夹着上述发射极台面层的位置，
上述单位组件还具有绝缘膜，上述绝缘膜配置在上述两个基极电极之上，并且在上述绝缘膜中设置有在俯视时分别配置在上述两个基极电极的内侧的两个基极接触孔，
上述两个基极接触孔的各个基极接触孔具有在俯视时长度方向与上述第一方向平行的形状，
上述两个电容器分别通过上述两个基极接触孔与上述两个基极电极连接。
9.根据权利要求8所述的单位组件，其中，
上述两个基极接触孔的各个基极接触孔在俯视时在上述基极电极的内侧配置在向远离上述发射极台面层的方向偏置的位置。
10.一种半导体元件，其中，
具备权利要求4所述的单位组件，并且在上述单位组件中，上述两个基极电极在俯视时配置在上述集电极层以及上述基极层的内侧，两个上述基极电极焊盘部在上述第二方向上隔开间隔地配置，在两个上述基极电极焊盘部之间的区域未配置上述基极层。
11.一种功率放大器模块，具有：
功率级放大电路，包括至少一个权利要求1～9中的任意一项所述的单位组件；以及
驱动级放大电路，包括至少一个双极晶体管，上述双极晶体管具备依次层叠在上述基板之上的集电极层、基极层、发射极层以及发射极台面层。
12.根据权利要求11所述的功率放大器模块，其中，
上述功率放大器模块还具有级间阻抗匹配电路，上述级间阻抗匹配电路使由上述驱动级放大电路放大后的信号输入到上述功率级放大电路。
13.根据权利要求11所述的功率放大器模块，其中，
上述驱动级放大电路的双极晶体管的发射极台面层具有在俯视时长度方向与一个方向平行的形状，
上述功率级放大电路的上述单位组件的各自的发射极台面层的合计的宽度为上述驱动级放大电路的双极晶体管的发射极台面层的合计的宽度的1.5倍以上2.5倍以下。
14.根据权利要求11～13中的任意一项所述的功率放大器模块，其中，
上述第一布线与上述驱动级放大电路的输出端连接。
15.根据权利要求11～13中的任意一项所述的功率放大器模块，其中，
上述功率放大器模块还具有偏置电路，上述偏置电路配置在上述基板之上，
上述第二布线与上述偏置电路连接。
CN202011022062.4A 2019-09-26 2020-09-25 单位组件以及功率放大器模块 Active CN112564646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-175792 2019-09-26
JP2019175792A JP2021052150A (ja) 2019-09-26 2019-09-26 パワーアンプ単位セル及びパワーアンプモジュール

Publications (2)

Publication Number Publication Date
CN112564646A CN112564646A (zh) 2021-03-26
CN112564646B true CN112564646B (zh) 2024-06-21

Family

ID=75041184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011022062.4A Active CN112564646B (zh) 2019-09-26 2020-09-25 单位组件以及功率放大器模块

Country Status (4)

Country Link
US (1) US11830917B2 (zh)
JP (1) JP2021052150A (zh)
CN (1) CN112564646B (zh)
TW (1) TWI752598B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021158641A (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電力増幅素子
KR20220036128A (ko) * 2020-09-15 2022-03-22 삼성전기주식회사 전력 증폭기 시스템
US20240194561A1 (en) * 2021-05-12 2024-06-13 Nippon Telegraph And Telephone Corporation Hetero-junction bipolar transistor and method of manufacturing the same
TW202347540A (zh) * 2022-04-27 2023-12-01 日商村田製作所股份有限公司 半導體裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114551A (ja) * 1998-10-01 2000-04-21 Sharp Corp 半導体トンネル素子とその製造方法、及び、集積回路
CN109390319A (zh) * 2017-08-09 2019-02-26 株式会社村田制作所 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077617B2 (ja) 2001-09-11 2008-04-16 シャープ株式会社 半導体装置およびそれを備えた高周波増幅器
JP2007027269A (ja) 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及び電力増幅器
JP2008034826A (ja) * 2006-06-26 2008-02-14 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置、ラテラルバイポーラ薄膜トランジスタ、ハイブリッド薄膜トランジスタ、ｍｏｓ薄膜トランジス、及び薄膜トランジスタの製造方法
US8030151B2 (en) * 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
WO2014148194A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2018026406A (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール
JP2019102639A (ja) * 2017-12-01 2019-06-24 株式会社村田製作所 半導体装置
JP2019121735A (ja) * 2018-01-10 2019-07-22 株式会社村田製作所 半導体装置
JP2019220501A (ja) * 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114551A (ja) * 1998-10-01 2000-04-21 Sharp Corp 半導体トンネル素子とその製造方法、及び、集積回路
CN109390319A (zh) * 2017-08-09 2019-02-26 株式会社村田制作所 半导体装置

Also Published As

Publication number Publication date
US11830917B2 (en) 2023-11-28
US20210098585A1 (en) 2021-04-01
JP2021052150A (ja) 2021-04-01
TW202113982A (zh) 2021-04-01
CN112564646A (zh) 2021-03-26
TWI752598B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
CN112564646B (zh) 单位组件以及功率放大器模块
CN109390319B (zh) 半导体装置
US11107909B2 (en) Semiconductor device
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
CN113285681B (zh) 高频功率放大元件
CN111916494B (zh) 半导体装置
CN117099211A (zh) 半导体装置以及半导体模块
JP2020150250A (ja) 半導体装置
US6236072B1 (en) Method and system for emitter partitioning for SiGe RF power transistors
CN111668300B (zh) 半导体装置
US11894365B2 (en) Power amplifying device
US12040323B2 (en) Semiconductor device
US20220059527A1 (en) Semiconductor device
CN117043957A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant