CN117037686A - 一种显示面板及显示装置 - Google Patents

一种显示面板及显示装置 Download PDF

Info

Publication number
CN117037686A
CN117037686A CN202311032437.9A CN202311032437A CN117037686A CN 117037686 A CN117037686 A CN 117037686A CN 202311032437 A CN202311032437 A CN 202311032437A CN 117037686 A CN117037686 A CN 117037686A
Authority
CN
China
Prior art keywords
transistor
module
electrically connected
data
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311032437.9A
Other languages
English (en)
Inventor
李雄平
丁一淼
李荣华
殷震海
张蓉
张玥玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202311032437.9A priority Critical patent/CN117037686A/zh
Publication of CN117037686A publication Critical patent/CN117037686A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请实施例提供一种显示面板及显示装置，包括多个发光器件和多个像素电路，像素电路的输出端与发光器件电连接；像素电路包括驱动模块、数据写入模块及发光控制模块，数据写入模块及发光控制模块均与驱动模块电连接；像素电路包括第一工作模式和第二工作模式；数据写入模块在至少两个第一工作模式分别向驱动模块传输不同的数据电压，数据写入模块在任意第二工作模式下向驱动模块传输相同的数据电压；发光控制模块在任意第一工作模式下控制驱动模块向所述发光器件传输驱动电流的时长相同，发光控制模块在至少两个第二工作模式下控制驱动模块向所述发光器件传输驱动电流的时长不同。可以使发光器件的亮度变化梯度较多，且实现更加精确的显示灰阶。

Description

一种显示面板及显示装置
【技术领域】
本申请涉及显示技术领域，其特别涉及一种显示面板及显示装置。
【背景技术】
随着显示技术的不断发展，人们对显示画面的要求越来越高。显示技术发展的一个重要方向为显示面板的画面质感的提升，其中，显示面板的显示灰阶是影响着显示画面质感的一个重要因素。
当前的显示面板多采用有源驱动，即显示面板中的发光器件由晶体管所组成的像素电路进行驱动。然而，当前的驱动方式使得显示面板存在灰阶缺失的问题。
【申请内容】
有鉴于此，本申请实施例提供了一种显示面板及显示装置，以解决以上问题。
第一方面，本申请实施例提供一种显示面板，包括多个发光器件和多个像素电路，各像素电路的输出端与至少一个发光器件电连接；像素电路包括驱动模块、数据写入模块及发光控制模块，数据写入模块及发光控制模块均与驱动模块电连接；其中，像素电路包括第一工作模式和第二工作模式；数据写入模块在至少两个第一工作模式下分别向驱动模块传输不同的数据电压，数据写入模块在任意第二工作模式下向驱动模块传输相同的数据电压；发光控制模块在任意第一工作模式下控制驱动模块向所述发光器件传输驱动电流的时长相同，发光控制模块在至少两个第二工作模式下控制驱动模块向所述发光器件传输驱动电流的时长不同。
第二方面，本申请实施例提供一种显示装置，包括如第一方面提供的显示面板。
本申请实施例所提供的显示面板中的像素电路采用PWM(Pulse WidthModulation，脉冲宽度调制)驱动与PAM(Pulse Amplitude Modulation，脉冲幅度调制)驱动相结合的方式进行驱动，一方面，可以使发光器件的亮度变化梯度较多，进而使得显示面板具有更多数量的显示灰阶；另一方面，可以使发光器件的亮度变化的精度更高，进而使得显示面板可以实现更加精确的显示灰阶。
【附图说明】
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种显示面板的示意图；
图2为本申请实施例提供的一种显示面板中的像素电路的模块示意图；
图3为图2所示像素电路的一种工作时序图；
图4为本申请实施例提供的一种显示面板中的像素电路的示意图；
图5为图2所示像素电路的另一种工作时序图；
图6为本申请实施例提供的一种显示面板中的像素电路的模块示意图；
图7为本申请实施例提供的一种显示面板中像素电路的示意图；
图8为图7所示像素电路的一种工作时序图；
图9为本申请实施例提供的一种显示面板中像素电路的示意图；
图10为本申请实施例提供的一种显示面板中像素电路的示意图；
图11为本申请实施例提供的一种显示面板中像素电路的示意图；
图12为图11所示像素电路的工作时序图；
图13为本申请实施例提供的一种显示面板中像素电路的示意图；
图14为图13所示像素电路的工作时序图；
图15为本申请实施例提供的一种显示面板中像素电路的示意图；
图16为本申请实施例提供的一种显示面板的示意图；
图17为本申请实施例提供的一种显示面板的示意图；
图18为本申请实施例提供的一种显示面板中第二数据线的示意图；
图19为本申请实施例提供的一种显示面板的示意图；
图20为图19所示显示面板的工作时序图；
图21为本申请实施例提供的一种显示面板的示意图；
图22为本申请实施例提供的一种显示面板中的像素电路的示意图；
图23为图22所示像素电路的一种工作时序图；
图24为图22所示像素电路的另一种工作时序图；
图25为本申请实施例提供的一种显示面板中的像素电路的示意图；
图26为图25所示像素电路的工作时序图；
图27为本申请实施例提供的一种显示面板中的像素电路的示意图；
图28为图27所示像素电路的工作时序图；
图29为本申请实施例提供的一种显示面板中的像素电路的示意图；
图30为本申请实施例提供的一种显示面板中的像素电路的示意图；
图31为图30所示像素电路的工作时序图；
图32为本申请实施例提供的一种显示面板中的像素电路的示意图；
图33为本申请实施例提供的一种显示面板中的像素电路的示意图；
图34为本申请实施例提供的一种显示面板中的像素电路的示意图；
图35为本申请实施例提供的一种显示面板中的像素电路的示意图；
图36为本申请实施例提供的一种显示面板中的像素电路的示意图；
图37为本申请实施例提供的一种显示面板中的像素电路的示意图；
图38为图37所示像素电路的工作时序图；
图39为本申请实施例提供的一种显示面板中的像素电路的示意图；
图40为本申请实施例提供的一种显示面板中的像素电路的示意图；
图41为本申请实施例提供的一种显示面板中的像素电路的示意图；
图42为本申请实施例提供的一种显示面板中的像素电路的示意图；
图43为图42所示像素电路的工作时序图；
图44为本申请实施例提供的一种显示装置的示意图。
【具体实施方式】
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。
应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述晶体管等，但这些晶体管等不应限于这些术语。这些术语仅用来将晶体管等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。
本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。
图1为本申请实施例提供的一种显示面板的示意图。
如图1所示，本申请实施例提供的显示面板01包括多个像素电路10和多个发光器件20，其中，像素电路10的输出端与至少一个发光器件20电连接，则像素电路10可以为发光器件20提供发光所需要的驱动电流。
例如，发光器件20可以为有机发光二极管(OLED)、微型发光二极管(Micro-LED)、次毫米发光二极管(Mini-LED)中的至少一者。
此外，显示面板01中的像素电路10可以与发光器件20一一对应电连接，或者，显示面板01中的部分像素电路10中的各像素电路10可以与至少两个发光器件20电连接。
图2为本申请实施例提供的一种显示面板中的像素电路的模块示意图。
如图2所示，像素电路10包括驱动模块11、数据写入模块12及发光控制模块13，数据写入模块12及发光控制模块13均与驱动模块11电连接。驱动模块11为像素电路10中用于产生驱动电流的主要模块；数据写入模块12为像素电路10中用于将数据电压写入驱动模块11的主要模块，例如，数据写入模块12将数据电压写入到驱动模块11的控制端；发光控制模块13为像素电路10中用于控制驱动模块11产生驱动电流并将驱动电流传输至发光器件20的主要模块。
图3为图2所示像素电路的一种工作时序图。
在本申请实施例中，如图3所示，像素电路10包括第一工作模式W1和第二工作模式W2。如图2所示，数据写入模块12与驱动模块11之间包括第一节点N1，以第一节点N1的电压表示数据写入模块12写入到驱动模块11的电压；发光器件20与像素电路10的输出端OUT电连接，则以像素电路10的输出端OUT的有效电压保持时长表示发光控制模块13控制驱动模块11向发光器件20传输驱动电流的时长。
数据写入模块12在至少两个第一工作模式W1下分别向驱动模块11传输不同的数据电压，且发光控制模块13在任意第一工作模式W1下控制驱动模块11向发光器件20传输驱动电流的时长相同。
结合图2与图3，第一节点N1在第一个第一工作模式W1下的电压与在第二个第一工作模式W1下的电压不同，即数据写入模块12在第一个第一工作模式W1下向驱动模块11传输的数据电压与在第二个第一工作模式W1下向驱动模块11传输的数据电压不同，则数据写入模块12至少在第一个第一工作模式W1下与在第二个第一工作模式W1下分别向驱动模块11传输不同的数据电压。
结合图2与图3，像素电路10的输出端OUT的有效电平保持时长在第一个第一工作模式W1下与在第二个第一工作模式W1下相同，即发光控制模块13在第一个第一工作模式W1下及在第二个第一工作模式W1下控制驱动模块11向发光器件20传输驱动电流的时长相同。以此示意发光控制模块13在任意第一工作模式W1下控制驱动模块11向发光器件20传输驱动电流的时长相同。需要说明的是，发光控制模块13控制驱动模块11向发光器件20传输驱动电流的时长可以由发光控制模块13的开启时长决定，例如，当发光控制模块13开启的时间较长时，驱动模块11向发光器件20传输驱动电流的时长较长；当发光控制模块13开启的时长较短时，驱动模块11向发光器件20传输驱动电流的时长较短。
则像素电路10在第一工作模式W1下采用PAM(Pulse Amplitude Modulation，脉冲幅度调制)驱动。即像素电路10在第一工作模式W1下通过调制数据写入模块12向驱动模块11写入的数据电压的脉冲幅度，以控制驱动模块11在第一工作模式W1下接收到的数据电压的大小，进而控制驱动模块11可以在至少两个不同的第一工作模式W1下产生的驱动电流的大小不同。因此，像素电路10在第一工作模式W1下采用PAM驱动实现对发光器件20的亮度控制。
数据写入模块12在任意第二工作模式W2下向驱动模块11传输相同的数据电压，且发光控制模块13在至少两个第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的时长不同。
结合图2与图3，第一节点N1在第一个第二工作模式W2下的电压与在第二个第二工作模式W2下的电压相同，即数据写入模块12在第一个第二工作模式W2下向驱动模块11传输的数据电压与在第二个第二工作模式W2下向驱动模块11传输的数据电压相同。以此示意数据写入模块12在任意第二工作模式W2下向驱动模块11传输相同的数据电压。
结合图2与图3，像素电路10的输出端OUT的有效电平保持时长在第一个第二工作模式W2下与在第二个第二工作模式W2下不同，即发光控制模块13在第一个第二工作模式W2下及在第二个第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的时长不同，则发光控制模块13至少在第一个第二工作模式W2下与在第二个第二工作模式W2下分别控制驱动模块11向发光器件20传输驱动电流的时长不同。
则像素电路10在第二工作模式W2下采用PWM(Pulse Width Modulation，脉冲宽度调制)驱动，即像素电路10在第二工作模式W2下通过调制发光控制模块13所输出的控制驱动模块11开启的信号的脉冲宽度，以控制驱动模块11在第二工作模式W2下输出驱动电流的时长，进而控制驱动模块11可以在至少两个不同的第二工作模式W2下向发光器件20传输驱动电流的时长不同。因此，像素电路10在第二工作模式W2下采用PWM驱动实现对发光器件20的亮度控制。
本申请实施例中，像素电路10在第一工作模式W1下采用PAM驱动来实现对发光器件20的亮度控制且在第二工作模式W2下采用PWM驱动来实现对发光器件20的亮度控制，因此像素电路10可以根据其所电连接的发光器件20的亮度需求更加灵活地选择驱动方式。
像素电路10采用PAM驱动来实现对发光器件20的亮度控制，可以使得发光器件20的亮度变化梯度更多，也就使得发光器件20的亮度变化对应的灰阶数量更多。而当发光器件20的亮度需要在一定亮度范围内变化时，与该发光器件20所电连接的像素电路10采用PWM驱动能够保证该发光器件20在该亮度范围内的亮度变化精度，则发光器件20的亮度在该亮度范围内变化时，发光器件20所电连接的像素电路10的工作模式可以为第二工作模式W2。
因此，本申请实施例所提供的显示面板01中的像素电路10采用PWM驱动与PAM驱动相结合的方式进行驱动，一方面，可以使发光器件20的亮度变化梯度较多，进而使得显示面板01具有更多数量的显示灰阶；另一方面，可以使发光器件20的亮度变化的精度更高，进而使得显示面板01可以实现更加精确的显示灰阶。
像素电路10在第一工作模式W1、第二工作模式W2中的任意模式下工作时，其工作阶段均包括数据电压写入阶段和发光阶段，数据写入模块12在数据电压写入阶段向驱动模块11传输数据电压、发光控制模块13在发光阶段控制驱动模块11向发光器件20传输驱动电流。
图4为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本申请的一个实施例中，如图4所示，像素电路10还可以包括电源电压写入模块14，电源电压写入模块14与驱动模块11电连接且用于将电源电压PVDD写入驱动模块11。其中，驱动模块11包括驱动晶体管M0，且像素电路10还可以包括存储电容C0，存储电容C0与驱动晶体管M0的栅极电连接且用于保持驱动晶体管M0的栅极电位。驱动晶体管M0的第一极在发光阶段接收电源电压写入模块14向驱动模块11传输的电源电压PVDD。
驱动晶体管M0的栅极在数据电压写入阶段接收数据写入模块12向驱动模块11传输的数据电压Vdata且在发光阶段保持在数据写入阶段接收到的电压。
像素电路10还可以包括阈值写入模块15，阈值写入模块15的输入端与驱动晶体管M0的第二极电连接且阈值写入模块15的输出端与驱动晶体管M0的栅极电连接。数据写入模块12与驱动晶体管M0的第一极电连接，则在数据写入阶段，阈值写入模块15及数据写入模块12均开启，数据电压Vdata通过开启的数据写入模块12及阈值写入模块15写入驱动晶体管M0的栅极。
则驱动晶体管M0在像素电路10的发光阶段所产生的驱动电流为Id，且Id＝K(PVDD-Vdata)^2，其中，K为与驱动晶体管M0相关的常数，驱动电流的大小可以反映像素电路10所电连接的发光器件20的发光亮度。
可见，在本实施例中，驱动晶体管M0所产生的驱动电流与数据电压的大小负相关，也就可以通过调整数据电压的大小来控制像素电路10所产生的驱动电流的大小。但是当数据电压越大时，也就是驱动电流越小且发光器件20的发光亮度越低时，通过调整数据电压的大小来控制发光器件20亮度变化的精度降低。因此，当像素电路10所电连接的发光器件20的发光亮度需要在亮度值较低的范围内变化时，可以通过发光控制模块13控制驱动模块11向发光器件20传输驱动电流的时长来控制发光器件20的亮度，即使像素电路10工作在第二工作模式W2。
例如，当发光器件20的发光亮度在小于等于32灰阶对应的亮度范围内变化时，可以使像素电路10工作在第二工作模式W2，或者，当发光器件20的发光亮度在小于32灰阶对应的亮度范围内变化时，可以使像素电路10工作在第二工作模式W2。则当显示面板01在像素电路10均工作在第二工作模式W2下时对应的灰阶小于显示面板01在像素电路10均工作在第一工作模式W1下时对应的灰阶。
在本申请的一个实施例中，像素电路10在第一工作模式W1下向发光器件20传输的驱动电流大于等于像素电路10在第二工作模式W2下向发光器件20传输的驱动电流，即像素电路10在第一工作模式W1下向发光器件20输出的最小驱动电流大于等于像素电路10在第二工作模式W2下向发光器件20输出的最大驱动电流。
结合图2与图3，以像素电路10的输出端OUT的有效电压的大小表示发光控制模块13控制驱动模块11向发光器件20传输驱动电流的大小。
如图2及图3所示，像素电路10在任意第二工作模式W2下向发光器件20传输的驱动电流相等，且像素电路10在第二工作模式W2下向发光器件20传输的驱动电流等于像素电路10在所有第一工作模式W1下分别向发光器件20传输的驱动电流中最小的驱动电流。例如，如图2所示，第一工作像素电路10在第二个第一工作模式W1下向发光器件20传输的驱动电流小于在第一个第一工作模式W1下向发光器件20传输的驱动电流，且像素电路10在第二工作模式W2下向发光器件20传输的驱动电流等于像素电路10在第二个第一工作模式W1下向发光器件20传输的驱动电流。
图5为图2所示像素电路的另一种工作时序图。
如图2及图5所示，像素电路10在任意第二工作模式W2下向发光器件20传输的驱动电流相等，且像素电路10在第二工作模式W2下向发光器件20传输的驱动电流小于像素电路10在所有第一工作模式W1下分别向发光器件20传输的驱动电流中最小的驱动电流。例如，如图5所示，像素电路10在第二个第一工作模式W1下向发光器件20传输的驱动电流小于在第一个第一工作模式W1下向发光器件20传输的驱动电流，且像素电路10在第二工作模式W2下向发光器件20传输的驱动电流小于像素电路10在第二个第一工作模式W1下向发光器件20传输的驱动电流。
其中，当像素电路10向发光器件20传输驱动电流的时长确定的情况下，像素电路10向发光器件20传输的驱动电流的大小越小，则发光器件20的亮度越低；当像素电路10向发光器件20传输驱动电流的大小确定的情况下，像素电路10向发光器件20传输驱动电流的时长越短，则发光器件20被人眼所察觉的亮度越低。在本申请实施例中，通过控制像素电路10在第一工作模式W1下向发光器件20传输驱动电流的大小来控制其所电连接的发光器件20发光的发光亮度大小，通过控制像素电路10在第二工作模式W2下向发光器件20传输驱动电流的时长来控制其所电连接的发光器件20发光的发光亮度。因此，即便像素电路10在第二工作模式W2下向发光器件20传输的驱动电流等于像素电路10在第一工作模式W1下向发光器件20传输的驱动电流，通过控制像素电路10在第二工作模式W2下向发光器件20传输驱动电流的时长短于像素电路10在第一工作模式W1下向发光器件20传输驱动电流的时长，实现发光器件20在像素电路10的第二工作模式W2下的最大发光亮度小于发光器件20在像素电路10的任意第一工作模式W1下的最小发光亮度。
在本实施例对应的一种技术方案中，驱动模块11的控制端用于接收数据写入模块12输出的数据电压，数据写入模块12在第一工作模式W1下向驱动模块11传输的最小数据电压小于等于数据写入模块12在第二工作模式W2下向驱动模块11传输的数据电压。以实现像素电路10在第一工作模式W1下向发光器件20传输的驱动电流大于等于像素电路10在第二工作模式W2下向发光器件20传输的驱动电流。
其中，驱动模块11的控制端用于接收数据写入模块12输出的数据电压的一种方式为，驱动模块11的控制端直接与数据写入模块12电连接且数据写入模块12输出的数据电压直接写入驱动模块11的控制端。驱动模块11的控制端用于接收数据写入模块12输出的数据电压的另一种方式为，如图4所示，像素电路10包括阈值写入模块15且数据写入模块12输出的数据电压通过开启的驱动模块11及开启的阈值写入模块15写入驱动模块11的控制端。
需要说明的是，当驱动模块11包括驱动晶体管M0时，驱动晶体管M0的栅极可以与驱动模块11的控制端电连接。
在本实施例对应的一种技术方案中，发光控制模块13在第一工作模式W1下控制驱动模块11向发光器件20传输驱动电流的时长大于发光控制模块13在第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的时长。即发光控制模块13在第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的最大时长小于发光控制模块13在第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的时长。如图3及图5所示，发光控制模块13在任意第二工作模式W2下控制驱动模块11向发光器件20传输驱动电流的时长均小于发光控制模块13在第一工作模式W1下控制驱动模块11向发光器件20传输驱动电流的时长。
由于像素电路10在第二工作模式W2下向发光器件20输出的最大驱动电流小于等于像素电路10在第一工作模式W1下向发光器件20输出的最小驱动电流，且像素电路10在不同第二工作模式W2下向发光器件20传输驱动电流的时长小于像素电路10在第一工作模式W1下向发光器件20传输驱动电流的时长，进而实现像素电路10在第二工作模式W2下控制其所电连接的发光器件20发光的发光亮度小于像素电路10在第一工作模式W1下控制其所电连接的发光器件20发光的发光亮度。也就是说，在本申请实施中，发光器件20的发光亮度在较低的亮度范围内变化时，驱动该发光器件20的像素电路10可以工作在第二工作模式W2。
图6为本申请实施例提供的一种显示面板中的像素电路的模块示意图。
在本申请的一个实施例中，如图6所示，数据写入模块12包括第一选择单元121及第二选择单元122，第一选择单元121与第一数据线DL1电连接且第二选择单元122与第二数据线DL2电连接。其中，在像素电路10的第一工作模式W1下，第一选择单元121开启且数据写入模块12向驱动模块11传输第一数据线DL1上的数据电压；在像素电路10的第二工作模式W2下，第二选择单元122开启且数据写入模块12向驱动模块11传输第二数据线DL2上的数据电压。即当像素电路10工作在第一工作模式W1下，驱动模块11通过数据写入模块12中的第一选择单元121获取第一数据线DL1上的数据电压；在像素电路10的第二工作模式W2下，驱动模块11通过数据写入模块12中的第二选择单元122获取第二数据线DL2上的数据电压。
在像素电路10的至少两个第一工作模式W1下，第一数据线DL1所分别传输的数据电压不同，以实现数据写入模块12在该至少两个第一工作模式W1下分别向驱动模块11传输不同的数据电压。在像素电路10的任意第二工作模式W2下，第二数据线DL2所传输的数据电压相同，以实现数据写入模块12在任意第二工作模式W2下向驱动模块11传输相同的数据电压。
其中，第二数据线DL2所传输的数据电压可以小于等于第一数据线DL1所传输的最小数据电压。
在本申请实施例中，第二数据线DL2上所传输的数据电压可以保持不变，而不受像素电路10工作模式的切换。因此，不同像素电路10在第二工作模式W2下采用PWM驱动时，该些不同的像素电路10中的驱动模块11在第二工作模式W2下所分别接收到的数据电压更加接近相同；和/或，像素电路10在不同的第二工作模式W2下分别采用PWM驱动时，像素电路10在该些不同的第二工作模式W2下所分别接收到的数据电压更加接近相同。不同像素电路10在第二工作模式W2下通过PWM驱动来控制发光器件20的发光灰阶更加准确，且像素电路10在不同的第二工作模式W2下通过PWM驱动来控制发光器件20的发光亮度更加准确。
由于第一数据线DL1上所传输的数据电压是不断变化的，像素电路10在第二工作模式W2下接收第二数据线DL2上传输的数据电压且不接收第一数据线DL1上传输的数据电压，避免了数据线上的数据电压的大小切换对该些不同的像素电路10中的驱动模块11在第二工作模式W2下实际接收到的数据电压大小的影响。
图7为本申请实施例提供的一种显示面板中像素电路的示意图。
在本申请的一个实施例中，如图7所示，第一选择单元121包括第一晶体管M1，第一晶体管M1的第一极与第一数据线DL1电连接，则当像素电路10处于第一工作模式W1时，第一晶体管M1开启以将第一数据线DL1上传输的数据电压向驱动模块11传输。第二选择单元122包括第二晶体管M2，第二晶体管M2的第一极与第二数据线DL2电连接，则当像素电路10处于第二工作模式W2时，第二晶体管M2开启以将第二数据线DL2上传输的数据电压向驱动模块11传输。
并且，在一些实现方式中，第一晶体管M1与第二晶体管M2的沟道类型可以相同；在另一些实现方式中，第一晶体管M1与第二晶体管M2的沟道类型也可以不相同。
图8为图7所示像素电路的一种工作时序图。
在本实施例对应的一种技术方案中，如图7所示，第一晶体管M1的栅极可以与第一扫描线S21电连接，第二晶体管M2的栅极可以与第二扫描线S22电连接。
结合图7与图8，当像素电路10处于第一工作模式W1时，第一扫描线S21传输使能信号且第二扫描线S22传输非使能信号，第一晶体管M1开启以将第一数据线DL1上传输的数据电压传输至驱动模块11。例如，驱动模块11的控制端(第一节点N1)在第一晶体管M1开启时接收数据电压。
结合图7与图8，当像素电路10处于第二工作模式W2时，第一扫描线S21传输非使能信号且第二扫描线S22传输使能信号，第二晶体管M2开启并将第二数据线DL2上传输的数据电压传输至驱动模块11。例如，驱动模块11的控制端(第一节点N1)在第二晶体管M2开启时接收数据电压。
图7及图8以第一晶体管M1及第二晶体管M2均为P沟道晶体管为例进行说明，则第一扫描线S21及第二扫描线S22传输的使能信号为低电平信号且非使能信号为高电平信号。需要说明的是，第一晶体管M1及第二晶体管M2中的任意一者也可以为N沟道晶体管，N沟道晶体管对应的使能信号为高电平信号且非使能信号为低电平信号。
图9为本申请实施例提供的一种显示面板中像素电路的示意图。
在本实施例对应的一种技术方案中，如图9所示，第一晶体管M1可以为N沟道晶体管且第二晶体管M2可以为P沟道晶体管。
当像素电路10中的至少部分晶体管采用低温多晶硅(LTPS)晶体管时，由于低温多晶硅晶体管中在相同宽长比的基础上，N沟道晶体管的载流子迁移率大于P沟道晶体管的载流子迁移率，则N沟道晶体管的等效电阻小于P沟道晶体管的等效电阻。在显示面板01显示的过程中，显示面板01更多时候用于进行高灰阶显示且较少时候用于进行低灰阶显示，也就是像素电路10更多时候工作在第一工作模式W1下且更少时候工作在第二工作模式W2下，则需要第一选择单元121中的第一晶体管M1在更多时候开启，通过使第一晶体管M1为N沟道晶体管，可以使得显示面板01的显示亮度更能接近预设值。此外，当显示面板01进行高灰阶显示时，第一数据线DL1上传输的数据电压较小，此时通过使用N沟道晶体管传输该数据电压，可以保证该数据电压写入驱动模块11的准确性。
在本实施例对应的一种技术方案中，如图7及图9所示，第一晶体管M1的第二极及第二晶体管M2的第二极均与驱动模块11电连接，则当第一晶体管M1开启时，第一数据线DL1上传输的数据电压可以直接传输至驱动模块11；当第二晶体管M2开启时，第二数据线DL2上传输的数据电压可以直接传输至驱动模块11。
在本技术方案的一种实现方式中，如图7及图9所示，第一晶体管M1的第二极及第二晶体管M2的第二极均与驱动模块11电连接，且第一晶体管M1的栅极与第一扫描线S21电连接、第二晶体管M2的栅极与第二扫描线S22电连接。则当第一扫描线S21传输使能信号时，第一晶体管M1开启并将第一数据线DL1上传输的数据电压传输至驱动模块11；当第二扫描线S22传输使能信号时，第二晶体管M2开启并将第二数据线DL2上传输的数据电压传输至驱动模块11。
图10为本申请实施例提供的一种显示面板中像素电路的示意图。
在本实施例对应的一种技术方案中，如图10所示，数据写入模块12还包括写入模块123，第一选择单元121与第二选择单元122的输出端均与写入模块123的输入端电连接，且写入模块123的输出端与驱动模块11电连接。
当第一选择单元121包括第一晶体管M1且第二选择单元122包括第二晶体管M2时，第一晶体管M1的第二极及第二晶体管M2的第二极与写入模块123的输入端电连接，写入模块123的输出端与驱动模块11电连接。则当第一晶体管M1及写入模块123均开启时，第一数据线DL1上传输的数据电压写入驱动模块11；当第二晶体管M2及写入模块123均开启时，第二数据线DL2上传输的数据电压写入驱动模块11。
图11为本申请实施例提供的一种显示面板中像素电路的示意图，图12为图11所示像素电路的工作时序图。
在本技术方案中，如图11所示，写入模块123可以包括写入晶体管M12，第一晶体管M1的第二极及第二晶体管M2的第二极与写入晶体管M12的第一极电连接，写入晶体管M12的第二极与驱动模块11电连接，并且写入晶体管M12的栅极可以与第三扫描线S23电连接。结合图11及图12，第一扫描线S21及第三扫描线S23均在第一工作模式W1下的数据写入阶段传输使能信号，以使第一晶体管M1及写入晶体管M12开启后将第一数据线DL1上的数据电压写入驱动模块11；第二扫描线S22及第三扫描线S23均在第一工作模式W1下的数据写入阶段传输使能信号，以使第二晶体管M2及写入晶体管M12开启后将第二数据线DL2上的数据电压写入驱动模块11。
需要说明的是，图11示意了写入晶体管M12为P沟道晶体管，则第三扫描线S23传输的使能信号为低电平信号。此外，写入晶体管M12也可以为N沟道晶体管，则第三扫描线S23传输的使能信号为高电平信号。
在本技术方案对应的一种实现方式中，如图10及图11所示，第一晶体管M1与第二晶体管M2的沟道类型相同，并且第一晶体管M1与第二晶体管M2的栅极分别电连接第一扫描线S21和第二扫描线S22电连接。
图13为本申请实施例提供的一种显示面板中像素电路的示意图。
在本技术方案对应的一种实现方式中，如图13所示，第一晶体管M1与第二晶体管M2的沟道类型不同，且第一晶体管M1的栅极与第二晶体管M2的栅极连接相同的扫描线S21。则当第一晶体管M1开启时，第二晶体管M2关断；当第二晶体管M2开启时，第一晶体管M1关断，也就是，第一选择单元121开启时，第二选择单元122关断；第二选择单元122开启时，第一选择单元121关断。
图14为图13所示像素电路的工作时序图。
以写入模块123包括写入晶体管M12且写入晶体管M12为P沟道晶体管、第一晶体管M1为N沟道晶体管且第二晶体管M2为P沟道晶体管为例进行说明。结合图13与图14，虽然本实现方式中的第一晶体管M1与第二晶体管M2的栅极电连接相同的扫描线S21，使得当像素电路10处于第一显示模式W1时，第一选择单元121在数据写入阶段之外的阶段也可以开启，但是由于写入模块的存在依然可以使得数据电压仅在第一显示模式W1下的数据写入阶段写入驱动模块11；本实现方式中的第一晶体管M1与第二晶体管M2的栅极电连接相同的扫描线S21，使得当像素电路10处于第二显示模式W2时，第二选择单元122在数据写入阶段之外的阶段也可以开启，但是由于写入模块123的存在依然可以使得数据电压仅在第二显示模式W2下的数据写入阶段写入驱动模块11。并且本实现方式可以明显减少显示面板01中扫描线的数量。
可选地，第一晶体管M1为N沟道晶体管，第二晶体管M2为P沟道晶体管，且第一晶体管M1与第二晶体管M2的栅极电连接相同的扫描线S21。则可以明显减少显示面板01中扫描线的数量，并且提高显示面板01的显示灰阶精度。
图15为本申请实施例提供的一种显示面板中像素电路的示意图。
在本申请的一个实施例中，如图15所示，显示面板还包括比较模块30。其中，第一晶体管M1的栅极与第二晶体管M2的栅极均连接第一扫描线S21，且第一扫描线S21与比较模块30的输出端电连接，比较模块30向第一扫描线S21传输第一使能信号或第二使能信号，则第一扫描线S21传输的信号控制第一晶体管M1开启还是控制第二晶体管M2开启取决于比较模块30输出的信号。也就是说，比较模块30分时输出控制第一晶体管M1开启且第二晶体管M2关断的第一使能信号及控制第一晶体管M1关断且第二晶体管开启的第二使能信号。以第一晶体管M1为N沟道晶体管、第二晶体管M2为P沟道晶体管为例进行说明，当比较模块30输出第一使能信号(即高电平信号)时，则第一晶体管M1开启且第二晶体管M2关断；当比较模块30输出第二使能信号(即低电平信号)时，则第一晶体管M1关断且第二晶体管M2开启。
请继续参考图15，比较模块30的两个输入端分别与第一数据线DL1、第二数据线DL2电连接，则比较模块30输出第一使能信号还是第二使能信号取决于第一数据线DL1与第二数据线DL2所分别传输的信号。即比较模块30根据第一数据线DL1上传输的数据电压及第二数据线DL2上传输的数据电压向第一扫描线S21传输第一使能信号或第二使能信号。
可以理解地，第二数据线DL2上传输相同的数据电压，第二数据线DL2可以与比较模块30的参考电压输入端电连接。
以数据写入模块12在第一工作模式W1下向驱动模块11传输的最大数据电压小于数据写入模块12在第二工作模式W2下向驱动模块11传输的数据电压为例进行说明。当第一数据线DL1上传输的数据电压大于第二数据线DL2上传输的数据电压时，则意味着第二晶体管M2应该开启，以使像素电路10工作在第二工作模式W2下，此时比较模块30输出第二使能信号；当第一数据线DL1上传输的数据电压小于第二数据线DL2上传输的数据电压时，则意味着第一晶体管M1应该开启，以使像素电路10工作在第一工作模式W1下，此时比较模块30输出第一使能信号。
也就是说，当数据写入模块12在第一工作模式W1下向驱动模块11传输的最小数据电压小于数据写入模块12在第二工作模式W2下向驱动模块11传输的数据电压时，第一数据线DL1上传输的数据电压大于第二数据线DL2上传输的数据电压使得比较模块30输出第二使能信号，第一数据线DL1上传输的数据电压小于第二数据线DL2上传输的数据电压使得比较模块30输出第一使能信号。
当显示面板包括比较模块30时，显示面板01可以通过该比较模块30灵活地控制其所包括的像素电路10工作在第一工作模式W1或者第二工作模式W2。
图16为本申请实施例提供的一种显示面板的示意图。
在本实施例对应的一种技术方案中，第一数据线DL1与至少两个所述像素电路10电连接，且与同一第一数据线DL1电连接的至少两个像素电路10与同一比较模块30电连接。
例如，如图16所示，第一数据线DL1沿第一方向Y延伸，且沿第一方向Y排布的至少两个像素电路10连接相同的第一数据线DL1，则沿第一方向Y排布且与同一第一数据线DL1电连接的至少两个像素电路可以与同一比较模块30电连接。
在本技术方案中，可以使用较少数量的比较模块30来实现缩减第一晶体管M1与第二晶体管M2的栅极所电连接的扫描线的数量，同时与同一第一数据线DL1电连接的两个像素电路与同一比较模块30所电连接的像素电路与同一第一数据线DL1电连接并且配合写入模块123的工作仍然可以保证沿第一方向Y排布的像素电路10的正常工作时序。
在本实施例对应的一种技术方案中，第一数据线DL1与比较模块30一一对应电连接，且第二数据线DL2与比较模块30一一对应电连接。如图16所示，多条第一数据线DL1沿第二方向X排布、多条第二数据线DL2沿第二方向X排布，且该多条第一数据线DL1与多个比较模块30分别电连接、该多条第二数据线DL2与该多个比较模块30分别电连接。
图17为本申请实施例提供的一种显示面板的示意图。
在本实施例对应的一种技术方案中，至少两条第二数据线DL2电连接，如图17所示，多条第二数据线DL2沿第二方向X排布且沿第二方向X排布的至少两条第二数据线DL2电连接。则比较模块30可以与电连接在一起的至少两条第二数据线DL2所分别电连接的像素电路10电连接，且比较模块30可以与一条第一数据线DL1电连接。其中，第二数据线DL2不仅作为为不同第二数据线DL2提供数据电压的信号线，还作为为比较模块30提供参考电压的信号线。
则如图17所示，第一数据线DL1可以与多个像素电路10电连接，具体与多个像素电路10所分别包括的数据写入模块12中的第一选择单元121电连接；第二数据线DL2可以与多个像素电路10电连接，具体与多个像素电路10所分别包括的数据写入模块12中的第二选择单元122电连接；其中，第一数据线DL1所电连接的像素电路10的数量小于第二数据线DL2所电连接的像素电路10的数量。例如，如图17所示，第一数据线DL1与一列像素电路10电连接，第二数据线DL2与至少两列像素电路10电连接。
因此，与同一第二数据线DL2电连接的任意不同像素电路10在第二工作模式W2下可以接收到该同一第二数据线DL2上传输的数据电压，则该些不同的像素电路10在第二工作模式W2下接收到的数据电压相同且通过PWM驱动来控制发光器件20的发光亮度更加准确。并且该实现方式可以避免过多的增加第二数据线DL2的数量。
图18为本申请实施例提供的一种显示面板中第二数据线的示意图。
在本技术方案对应的一种实现方式中，如图18所示，所有的第二数据线DL2电连接。则可以有效减少驱动芯片中为第二数据线DL2提供数据电压信号的端口且减少显示面板01上与第二数据线DL2电连接的焊盘的数量，避免因第二数据线DL2的增加所带来的驱动芯片及显示面板绑定区的设计难度。
一种对应的方案为，第二数据线DL2与所有像素电路10电连接，因此，任意不同像素电路10在第二工作模式W2下可以接收到该第二数据线DL2上所传输的数据电压，则任意像素电路10在第二工作模式W2下接收到的数据电压相同且通过PWM驱动来控制发光器件20的发光亮度更加准确。
图19为本申请实施例提供的一种显示面板的示意图。
在本申请的一个实施例中，显示面板01还包括第一多路选择电路40和第二多路选择电路50。如图19所示，当同一数据写入模块12中的第一晶体管M1与第二晶体管M2的栅极连接相同的扫描线时，例如，同一数据写入模块12中的第一晶体管M1的栅极与第二晶体管M2的栅极均连接第一扫描线S21时，第一多路选择电路40包括至少两个分别与不同的第一数据线DL1电连接的第一开关T1，第二多路选择电路50包括至少两个分别与不同的第一扫描线S21电连接的第二开关T2。则第一多路选择电路40是与至少两条第一数据线DL1电连接且分时为不同的第一数据线DL1传输数据电压的电路，第一多路选择电路50是与至少两条第一扫描线S21电连接且分时为第一扫描线S21传输信号的电路。
在本实施例中，显示面板01还包括比较模块30，比较模块30的两个输入端分别与第一多路选择电路40的输入端、第二数据线DL2电连接。当第一多路选择电路40中的一个第一开关T1开启时，该第一开关T1所电连接的第一数据线DL1实现与该比较模块30的输入端的电连接，则此时该比较模块30的一个输入端与第一数据线DL1电连接且另一个输入端与第二数据线DL2电连接。
此外，比较模块30的输出端与第一多路选择电路50的输入端电连接，并且电连接相同的像素电路10中的第一数据线DL1与第一扫描线S21所分别电连接的第一开关T1与第二开关T2同时开启。则比较模块30能够实现根据其输入端所电连接的第一数据线DL1上的信号输出控制该第一数据线DL1所电连接的像素电路10中的第一晶体管M1开启或者第二晶体管M2开启的信号。
图20为图19所示显示面板的工作时序图。结合图19及图20对本申请实施例进行说明。
图19示意了显示面板01中的第一多路选择电路40包括两个第一开关T11、T12，两个第一开关T11、T12的输入端分别与不同的第一数据线DL1电连接且输出端与同一比较模块30的一个输入端电连接。例如，第一开关T11的控制端电连接第一开关控制线SW11、第一开关T11的输入端与第一数据线DL11电连接、第一开关T11的输出端与比较模块30的一个输入端电连接；第一开关T12的控制端电连接第一开关控制线SW12、第一开关T12的输入端与第一数据线DL12电连接，第一开关T12的输出端也与比较模块30的上述一个输入端电连接。
图19示意了显示面板01中的第一多路选择电路50包括两个第二开关T21、T22，两个第二开关T21、T22的输出端分别与不同的第一扫描线S21电连接且输入端与同一比较模块30的输出端电连接。例如，第二开关T21的控制端电连接第二开关控制线SW21、第二开关T21的输入端与比较模块30的输出端电连接、第二开关T21的输出端与一条第一扫描线S21电连接；第二开关T22的控制端电连接第二开关控制线SW22、第二开关T22的输入端也与上述比较模块30的输出端电连接、第二开关T21的输出端与另一条第一扫描线S21电连接。
其中，第一扫描线S21与第一数据线DL11所电连接的多个像素电路10相同，第一扫描线S21与第一数据线DL12所电连接的多个像素电路10相同。以第一开关T11/T12、第二开关T21/T22均为P沟道晶体管为例进行说明。
结合图19与图20，当第一开关控制线SW11与第二开关控制线SW21均传输使能信号(低电平信号)时，第一开关T11及第二开关T21均开启，此时，第一数据线DL11及第一扫描线S21分别通过第一开关T11、第二开关T21与比较模块30电连接，比较模块30输出控制第一扫描线S21及第一数据线DL11所电连接的像素电路10中的第一晶体管M1开启的信号或者第二晶体管M2开启的信号。
需要说明的是，虽然第一扫描线S21及第一数据线DL11连接了多个像素电路10，但是由于写入模块123的存在，避免了数据电压的误写入。例如，当第一数据线DL11在传输图19所示的右上方的像素电路10所需的数据电压时，该像素电路10与右下方的像素电路10电连接相同的第一数据线DL11、第二数据线DL2及第一扫描线S21，但是由于右上方的像素电路10所包括的写入模块123开启且右下方的像素电路10所包括的写入模块123未开启，因此第一数据电压DL11此时传输的数据电压仅写入右上方的像素电路10。
结合图19与图20，当第一开关控制线SW12与第二开关控制线SW22均传输使能信号(低电平信号)时，第一开关T12及第二开关T22均开启，此时，第一数据线DL12及第一扫描线S21分别通过第一开关T12、第二开关T22与比较模块30电连接，比较模块30输出控制第一扫描线S21及第一数据线DL12所电连接的像素电路10中的第一晶体管M1开启的信号或者第二晶体管M2开启的信号。
需要说明的是，虽然第一扫描线S21及第一数据线DL12连接了多个像素电路10，但是由于写入模块123的存在，避免了数据电压的误写入。具体原因不再赘述。
在本实施例中，第一数据线DL1通过第一多路选择电路40实现与比较模块30的电连接，第一扫描线S21通过第一多路选择电路50实现与比较模块30的电连接，可以避免过多增加比较模块30的数量。
在本实施例对应的一种技术方案中，如图19所示，电连接相同像素电路10的第一数据线DL1与第一扫描线S21所分别电连接的第一开关T1与第二开关T2中，第一开关T1的控制端与第二开关T2的控制端电连接不同的扫描线。例如，第一开关T11与第二开关T21分别电连接的扫描线为第一开关控制线SW11、第二开关控制线SW21，第一开关T12与第二开关T22分别电连接的扫描线为第一开关控制线SW12、第二开关控制线SW22。
图21为本申请实施例提供的一种显示面板的示意图。
在本实施例对应的一种技术方案中，如图21所示，电连接相同的像素电路10的第一数据线DL1与第一扫描线S21所分别电连接的第一开关T1与第二开关T2中，第一开关T1的控制端与第二开关T2的控制端连接相同的扫描线。则可以避免显示面板01中增加过多的控制第一开关T1与第二开关T2的扫描线。例如，第一开关T11与第二开关T21电连接同一扫描线SW1，第一开关T12与第二开关T22电连接同一扫描线SW2。
图22为本申请实施例提供的一种显示面板中的像素电路的示意图。
如图22所示，像素电路10中的发光控制模块13包括发光控制晶体管M13，发光控制晶体管M13的第一极与驱动模块11的输出端电连接，发光控制晶体管M13的第二极与发光器件20电连接。则当发光控制晶体管M13开启时，驱动模块11产生的驱动电流传输至发光器件20。
其中，发光控制模块13还包括控制单元131，控制单元131的输出端与发光控制晶体管M13的栅极电连接；控制单元131在第一工作模式W1下向发光控制晶体管M13的栅极输出第三使能信号的时长大于控制单元131在第二工作模式W2下向发光控制晶体管M13的栅极输出第三使能信号的时长，第三使能信号控制发光控制晶体管M13开启。则控制单元131用于控制发光控制晶体管M13分别在像素电路的第一工作模式W1和第二工作模式W2下的开启时长，以使像素电路10在第一工作模式W1下向发光器件20传输驱动电流的时长大于像素电路10在第二工作模式W2下向发光器件20传输驱动电流的时长。
需要说明的是，像素电路10在第一工作模式W1下向发光器件20传输驱动电流的时长是指，像素电路10在第一个第一工作模式W1下向发光器件20传输驱动电流的总时长；像素电路10在第二工作模式W2下向发光器件20传输驱动电流的时长是指，像素电路10在第一个第二工作模式W2下向发光器件20传输驱动电流的总时长。
图23为图22所示像素电路的一种工作时序图，图24为图22所示像素电路的另一种工作时序图。
其中，像素电路10在第一工作模式W1下驱动发光器件20进行发光可以是多脉冲驱动，也可以是单脉冲驱动。如图23所示，像素电路10在第一工作模式W1下可以向发光器件20多次传输驱动电流，即像素电路10的输出端OUT多次输出驱动电流；如图3及图24所示，像素电路10在第一工作模式W1下也可以向发光器件20连续传输驱动电流，即像素电路10的输出端OUT连续输出驱动电流。
其中，像素电路10在第二工作模式W2下驱动发光器件20进行发光可以是多脉冲驱动，也可以是单脉冲驱动。如图3及图23所示，像素电路10在第二工作模式W2下可以向发光器件20多次传输驱动电流，即像素电路10的输出端OUT多次输出驱动电流；如图24所示，像素电路10在第二工作模式W2下也可以向发光器件20连续传输驱动电流，即像素电路10的输出端OUT连续输出驱动电流。
当像素电路10在至少两个第二工作模式W2下分别向发光器件20传输驱动电流的时长不同时，可以通过调整像素电路10向发光器件20传输驱动电流的次数来实现和/或通过调整发像素电路10单次向发光器件20传输驱动电流的时长来实现。
发光控制晶体管M13与控制单元131之间包括第二节点N2，以第二节点N2的电压表示发光控制晶体管M13写入到发光控制晶体管M13的栅极的电压。以发光控制晶体管M13为P沟道晶体管为例进行说明，结合图22与图23及图24可以看出，控制单元131向发光控制晶体管M13的栅极写入的控制发光控制晶体管M13开启的使能信号的时序与像素电路10的输出端OUT输出驱动电流的时序基本相同。
图25为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本申请的一个实施例中，如图25所示，控制单元131包括第三晶体管M3和第四晶体管M4，第三晶体管M3的第一极与第一控制线CL1电连接，第四晶体管M4的第一极与第二控制线CL2电连接，第三晶体管M3的第二极及第四晶体管M4的第二极与发光控制晶体管M13的栅极电连接。则第三晶体管M3与第四晶体管M4可以分别向发光控制晶体管M13的栅极传输电压信号，进而控制发光控制晶体管的开启时间及时长。
图26为图25所示像素电路的工作时序图。
首先以第三晶体管M3、第四晶体管M4、发光控制晶体管M13均为P沟道晶体管，且第三晶体管M3及第四晶体管M4的栅极分别电连接第四扫描线S4和第五扫描线S5为例进行说明。则当第四扫描线S4传输低电平信号时，第三晶体管M3开启；当第五扫描线S5传输低电平信号时，第四晶体管M4开启。
结合图25与图26，第一控制线CL1在第一工作模式W1下的发光阶段及第二工作模式W2下的发光阶段均传输第三使能信号(低电平信号)，第二控制线CL2用于向第四晶体管M4的输入端传输第一非使能信号(高电平信号)，第三使能信号用于控制发光控制晶体管M13开启且第一非使能信号为控制发光控制晶体管M13关断的信号。
其中，第三晶体管M3在第一工作模式W1下开启的时长大于第三晶体管M3在第二工作模式W2下开启的时长，也就是，第一控制线CL1在第一工作模式W1下向发光控制晶体管M13传输第三使能信号的时长大于第一控制线CL1在第二工作模式W2下向发光控制晶体管M13传输第三使能信号的时长。第四晶体管M4在第一工作模式W1下开启的时长小于第四晶体管M4在第二工作模式W2下开启的时长，也就是，第二控制线CL2在第一工作模式W1下向发光控制晶体管M13传输第一非使能信号的时长小于第一控制线CL1在第二工作模式W2下向发光控制晶体管M13传输第一非使能信号的时长。
在本实施例中，可以通过控制第三晶体管M3开启的时长控制像素电路10向发光器件20传输驱动电流的时长。因此，本实施例的技术方案保证了像素电路10在第一工作模式W1下向发光器件20传输驱动电流的时长大于像素电路10在第二工作模式W2下向发光器件20传输驱动电流的时长。
在本实施例的一种实现方式中，第二控制线CL2传输固定电位信号，例如，如图26所示，第二控制线CL2可以始终传输高电平信号。
在本实施例对应的一种技术方案中，如图25所示，第三晶体管M3及第四晶体管M4的栅极分别电连接第四扫描线S4和第五扫描线S5。
图27为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本实施例对应的一种技术方案中，如图27所示，第三晶体管M3与第四晶体管M4的沟道类型不同，且第三晶体管M3与第四晶体管M4连接相同的扫描线。例如，如图27所示，第三晶体管M3为P沟道晶体管且第四晶体管M4为N沟道晶体管，第三晶体管M3与第四晶体管M4的栅极均连接第四扫描线S4，则可以减少显示面板中扫描线的数量。
图28为图27所示像素电路的工作时序图。
结合图27与图28所示，第四扫描线S4在像素电路10需要向发光器件20传输驱动电流时传输控制第三晶体管M3开启的使能信号(低电平信号)，且在像素电路10需要向发光器件20传输驱动电流时传输控制第三晶体管M3关断的非使能信号(高电平信号)。
图29为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本申请的一个实施例中，如图29所示，像素电路10还包括第一复位模块16，第一复位模块16与驱动模块11的控制端电连接且用于对驱动模块11的控制端进行复位。第一复位模块16包括第一复位晶体管M16，第一复位晶体管M16的第一极与驱动模块11的控制端电连接，则当第一复位晶体管M16开启时，第一复位晶体管M16向驱动模块11的控制端传输复位电压。
当驱动模块11包括驱动晶体管M0时，则第一复位模块16与驱动晶体管M0的栅极电连接且用于对驱动晶体管M0的栅极进行复位。
如图28所示，第一复位模块16还包括第一稳压单元161，第一稳压单元161用于在第一复位晶体管M16关断时稳定第一复位晶体管M16的第一极的电位。由于第一复位晶体管M16的第一极与驱动模块11的控制端电连接，则第一稳压单元161能够在第一复位晶体管M16关断时稳定驱动模块11的控制端的电位，进而驱动模块11在各显示模式的发光阶段均可以产生相对稳定的驱动电流，缓解显示面板01在低频显示时的闪烁问题。
图30为本申请实施例提供的一种显示面板中的像素电路的示意图，图31为图30所示像素电路的工作时序图。
在本实施例对应的一种技术方案中，如图30所示，第一稳压单元161包括第五晶体管M5和第六晶体管M6。
第五晶体管M5的第一极与第一复位线R1电连接，第五晶体管M5的第二极与第一复位晶体管M16的第二极电连接，第五晶体管M5与第一复位晶体管M16均开启时，可以将第一复位线R1上传输的复位电压提供给驱动模块11的控制端。以第五晶体管M5及第一复位晶体管M16均为P沟道晶体管，且第五晶体管M5的栅极电连接第六扫描线S6、第一复位晶体管M16的栅极电连接第一复位扫描线S16为例进行说明。结合图30与图31所示，当第六扫描线S6与第一复位扫描线S16分别向第五晶体管M5及第一复位晶体管M16传输使能信号(低电平信号)时，第五晶体管M5及第一复位晶体管M16开启，第一复位线R1上传输的复位电压传输至驱动模块11的控制端(第一节点N1)。
第六晶体管M6的第一极与第一复位晶体管M16的第二极电连接，第六晶体管M6的第二极与第一复位晶体管M16的第一极电连接，第六晶体管M6用于在第一复位晶体管M16关断时电导通第一复位晶体管M16的第一极与第一复位晶体管M16第二极。在第一复位晶体管M16关断时，第一复位晶体管M16的第二极的电位与其第一极的电位相同，则第一复位晶体管M16不会产生漏流。以第六晶体管M6及第一复位晶体管M16均为P沟道晶体管，且第六晶体管M6的栅极电连接第七扫描线S7、第一复位晶体管M16的栅极电连接第一复位扫描线S16为例进行说明。第一复位晶体管M16的第二极及第六晶体管M6的第一极均电连接第三节点N3，以第三节点N3的电位表示第一复位晶体管M16的第二极的电位。结合图30与图31所示，当第一复位扫描线S16向第一复位晶体管M16传输非使能信号(高电平信号)且第七扫描线S7向第六晶体管M6传输使能信号(低电平信号)时，第一复位晶体管M16关断且第六晶体管M6开启，第一复位晶体管M16的第一极(第一节点N1)的电位与第一复位晶体管M16的第二极(第三节点N3)的电位基本相同。
若第一复位晶体管M16不与第六晶体管M6电连接且第一复位晶体管M16的第二极直接与第一复位线R1电连接，则当第一复位晶体管M16关断且像素电路10处于发光阶段时，第一复位晶体管M16的第一极的电位为驱动模块11的控制端的电压且第一复位晶体管M16的第二极的电位为第一复位线R1对应的电位。因此第一复位晶体管M16容易产生漏流问题，进而导致驱动模块11的控制端的电位在发光阶段不稳定。
本技术方案中的第五晶体管M5及第六晶体管M6可以配合工作，以避免第一复位晶体管M16在像素的电路10的发光阶段所产生的漏流问题，且可以保证第一复位模块16正常向驱动模块11的控制端发送复位电压。
在本技术方案对应的一种实现方式中，如图30所示，第五晶体管M5、第六晶体管M6及第一复位晶体管M15的栅极分别电连接不同的扫描线，例如第五晶体管M5电连接第六扫描线S6、第六晶体管M6电连接第七扫描线S7且第一复位晶体管M16电连接第一复位扫描线S16。
图32为本申请实施例提供的一种显示面板中的像素电路的示意图，图33为本申请实施例提供的一种显示面板中的像素电路的示意图，图34为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本技术方案对应的一种实现方式中，如图32至图34所示，第一复位晶体管M16的沟道类型与第六晶体管M6的沟道类型不同，且第一复位晶体管M16与第六晶体管M6电连接相同的扫描线S16；和/或，第一复位晶体管M16的沟道类型与第五晶体管M5的沟道类型相同，且第一复位晶体管M16与第五晶体管M5电连接相同的扫描线。
例如，如图32所示，第一复位晶体管M16的沟道类型与第六晶体管M6的沟道类型不同且第一复位晶体管M16与第六晶体管M6电连接相同的扫描线S16，第一复位晶体管M16的沟道类型与第五晶体管M5的沟道类型不同且电连接不同的扫描线。其中，第五晶体管M5及第六晶体管M6可以为N沟道晶体管。
例如，如图33所示，第一复位晶体管M16的沟道类型与第六晶体管M6的沟道类型不同且第一复位晶体管M16与第六晶体管M6电连接相同的扫描线S16，第一复位晶体管M16的沟道类型与第五晶体管M5的沟道类型相同且电连接相同的扫描线。其中，第六晶体管M6可以为N沟道晶体管。
例如，如图34所示，第一复位晶体管M16的沟道类型与第六晶体管M6的沟道类型相同且第一复位晶体管M16与第六晶体管M6电连接不同的扫描线，第一复位晶体管M16的沟道类型与第五晶体管M5的沟道类型相同且第一复位晶体管M16与第五晶体管M5电连接相同的扫描线。
其中，第六晶体管M6不限于为N沟道晶体管，同一像素电路10中的第一复位晶体管M16、第五晶体管M5的沟道类型及第六晶体管M6的沟道类型也不限于图32至图34所示的情形。
图35为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本申请的一个实施例中，如图35所示，像素电路10还可以包括第二复位模块16’，第二复位模块与像素电路10的输出端OUT电连接，用于对与像素电路10的输出端OUT电连接的发光器件20进行复位。例如，第二复位模块16’包括第二复位晶体管M16’，第二复位晶体管M16’的第一极与像素电路10的输出端OUT电连接且第二极与第二复位线R2电连接，则当第二复位晶体管M16’开启时，第二复位晶体管M16’向与像素电路10的输出端OUT电连接的发光器件20传输第二复位线R2上的复位电压。
在本申请的一个实施例中，如图4所示，像素电路10还包括阈值写入模块15，其中数据写入模块12与驱动模块11的输入端电连接，阈值写入模块15的输入端与驱动模块11的输出端电连接，阈值写入模块15的输出端与驱动模块11的控制端电连接。则在像素电路10的数据写入阶段，通过数据写入模块12写入像素电路10的数据电压经过开启的阈值写入模块15传输至驱动模块11的控制端。通过阈值写入模块15将数据电压写入驱动模块11的控制端，可以避免驱动晶体管M0的阈值漂移对其所产生的驱动电流的影响。
当驱动模块11包括驱动晶体管M0时，阈值写入模块15的输入端与驱动晶体管M0的第一极电连接，阈值写入模块15的输出端与驱动晶体管M0的栅极电连接。
图36为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本实施例对应的一种技术方案中，如图36所示，阈值写入模块15包括阈值写入晶体管M15，阈值写入晶体管M15的第一极与驱动模块11的控制端电连接，即阈值写入晶体管M15的第一极可以与驱动晶体管M0的栅极电连接。
此外，阈值写入模块15还包括第二稳压单元151，第二稳压单元151用于在阈值写入晶体管M15关断时稳定阈值写入晶体管M15的第一极的电位。由于阈值写入晶体管M15的第一极与驱动模块11的控制端电连接，则第二稳压单元151能够在阈值写入晶体管M15关断时稳定驱动模块11的控制端的电位，进而驱动模块11在各显示模式的发光阶段均可以产生相对稳定的驱动电流，缓解显示面板01在低频显示时的闪烁问题。
图37为本申请实施例提供的一种显示面板中的像素电路的示意图，图38为图37所示像素电路的工作时序图。
在一种实现方式中，如图37所示，第二稳压单元151包括第七晶体管M7和第八晶体管M8。
第七晶体管M7的第一极与驱动模块11的输出端电连接，第七晶体管M7的第二极与阈值写入晶体管M15的第二极电连接，第七晶体管M7与阈值写入晶体管M15均开启时，可以将驱动模块11的输出端上传输的数据电压提供给驱动模块11的控制端。以第七晶体管M7及阈值写入晶体管M15均为P沟道晶体管，且第七晶体管M7的栅极电连接第八扫描线S8、阈值写入晶体管M15的栅极电连接阈值写入扫描线S15为例进行说明。结合图37与图38所示，当第八扫描线S8与阈值写入扫描线S15分别向第七晶体管M7及阈值写入晶体管M15传输使能信号(低电平信号)时，第七晶体管M7及阈值写入晶体管M15开启，驱动模块11的输出端上传输的数据电压传输至驱动模块11的控制端(第一节点N1)。
第八晶体管M8的第一极与阈值写入晶体管M15的第二极电连接，第八晶体管M8的第二极与阈值写入晶体管M15的第一极电连接，第八晶体管M8用于在阈值写入晶体管M15关断时电导通阈值写入晶体管M15的第一极与阈值写入晶体管M15第二极。在阈值写入晶体管M15关断时，阈值写入晶体管M15的第二极的电位与其第一极的电位相同，则阈值写入晶体管M15不会产生漏流。以第八晶体管M8及阈值写入晶体管M15均为P沟道晶体管，且第八晶体管M8的栅极电连接第九扫描线S9、阈值写入晶体管M15的栅极电连接阈值写入扫描线S15为例进行说明。阈值写入晶体管M15的第二极及第八晶体管M8的第一极均电连接第四节点N4，以第四节点N4的电位表示阈值写入晶体管M15的第二极的电位。结合图37与图38所示，当阈值写入扫描线S15向阈值写入晶体管M15传输非使能信号(高电平信号)且第九扫描线S9向第八晶体管M8传输使能信号(低电平信号)时，阈值写入晶体管M15关断且第八晶体管M8开启，阈值写入晶体管M15的第一极(第一节点N1)的电位与阈值写入晶体管M15的第二极(第二节点N4)的电位基本相同。
若阈值写入晶体管M15不与第八晶体管M8电连接且阈值写入晶体管M15的第二极直接与驱动模块11的输出端电连接，则当阈值写入晶体管M15关断且像素电路10处于发光阶段时，阈值写入晶体管M15的第一极的电位为驱动模块11的控制端的电压且阈值写入晶体管M15的第二极的电位为驱动模块11的输出端对应的电位。因此阈值写入晶体管M15容易产生漏流问题，进而导致驱动模块11的控制端的电位在发光阶段不稳定。
本技术方案中的第七晶体管M7及第八晶体管M8可以配合工作，以避免阈值写入晶体管M15在像素的电路10的发光阶段所产生的漏流问题，且可以保证阈值写入模块15正常向驱动模块11的控制端发送数据电压。
在本技术方案对应的一种实现方式中，如图37所示，第七晶体管M7、第八晶体管M8及阈值写入晶体管M15的栅极分别电连接不同的扫描线，例如第七晶体管M7电连接第八扫描线S8、第八晶体管M8电连接第九扫描线S9且阈值写入晶体管M15电连接阈值写入扫描线S15。
图39为本申请实施例提供的一种显示面板中的像素电路的示意图，图40为本申请实施例提供的一种显示面板中的像素电路的示意图，图41为本申请实施例提供的一种显示面板中的像素电路的示意图。
在本技术方案对应的一种实现方式中，如图39至图41所示，阈值写入晶体管M15的沟道类型与第八晶体管M8的沟道类型不同，且阈值写入晶体管M15与第八晶体管M8电连接相同的扫描线S15；和/或，阈值写入晶体管M15的沟道类型与第七晶体管M7的沟道类型相同，且阈值写入晶体管M15与第七晶体管M7电连接相同的扫描线。
例如，如图39所示，阈值写入晶体管M15的沟道类型与第八晶体管M8的沟道类型不同且阈值写入晶体管M15与第八晶体管M8电连接相同的扫描线S15，阈值写入晶体管M15的沟道类型与第七晶体管M7的沟道类型不同且电连接不同的扫描线。其中，第八晶体管M8可以为N沟道晶体管。
例如，如图40所示，阈值写入晶体管M15的沟道类型与第八晶体管M8的沟道类型不同且阈值写入晶体管M15与第八晶体管M8电连接相同的扫描线S15，阈值写入晶体管M15的沟道类型与第七晶体管M7的沟道类型相同且电连接相同的扫描线。其中，第八晶体管M8可以为N沟道晶体管。
例如，如图41所示，阈值写入晶体管M15的沟道类型与第八晶体管M8的沟道类型相同且阈值写入晶体管M15与第八晶体管M8电连接不同的扫描线，阈值写入晶体管M15的沟道类型与第七晶体管M7的沟道类型相同且阈值写入晶体管M15与第七晶体管M7电连接相同的扫描线。
其中，第八晶体管M8不限于为N沟道晶体管，同一像素电路10中的阈值写入晶体管M15、第七晶体管M7的沟道类型及第八晶体管M8的沟道类型也不限于图39至图41所示的情形。
图42为本申请实施例提供的一种显示面板中像素电路的示意图，图43为图42所示像素电路的工作时序图。
在本申请的一个实施例中，如图42所示，像素电路10包括驱动晶体管M0、存储电容C0及电源电压写入晶体管M14，存储电容C0与驱动晶体管M0的栅极(第一节点N1)电连接，电源电压写入晶体管M14的第一极接收电源电压PVDD且电源电压写入晶体管M14的第二极与驱动晶体管M0的第一极电连接。本实施例以驱动晶体管M0及电源电压写入晶体管M0为P沟道晶体管为例进行说明。
像素电路10还包括写入晶体管M12、第一晶体管M1、第二晶体管M2，第一晶体管M1的第一极与第一数据线DL1电连接、第二晶体管M2的第一极与第二数据线DL2电连接、写入晶体管M12的第一极与第一晶体管M1的第二极及第二晶体管M2的第二极电连接、写入晶体管M12的第二极与驱动晶体管M0的第一极电连接。第一晶体管M1的栅极及第二晶体管M2的栅极与第一扫描线S21电连接、写入晶体管M12的栅极与第三扫描线S23电连接，其中，第一晶体管M1与第二晶体管M2的沟道类型不同。本实施例以第一晶体管M1为N沟道晶体管且第二晶体管M2为P沟道晶体管、写入晶体管M12为P沟道晶体管为例进行说明。
像素电路10还包括发光控制晶体管M13、第三晶体管M3、第四晶体管M4，第三晶体管M3的第一极与第一控制线CL1电连接、第四晶体管M4的第一极与第二控制线CL2电连接、第三晶体管M3的第二极及第四晶体管M4的第二极均与发光控制晶体管M13的栅极电连接、发光控制晶体管M13的第一极与驱动晶体管M0的第二极电连接、发光控制晶体管M13的第二极与发光器件20电连接。第三晶体管M3的栅极及第四晶体管M4的栅极与第四扫描线S4电连接，其中，第三晶体管M3与第四晶体管M4的沟道类型不同。本实施例以第四晶体管M4为N沟道晶体管且第三晶体管M3为P沟道、发光控制晶体管M13为P沟道晶体管为例进行说明。
其中，电源电压写入晶体管M14的栅极与发光控制晶体管M13的栅极可以均与第二节点N2电连接。
像素电路10还包括第一复位晶体管M16、第五晶体管M5及第六晶体管M6，第一复位晶体管M16的第一极与驱动晶体管M0的栅极电连接、第五晶体管M5的第一极与第一复位线R1电连接、第五晶体管M5的第二极与第一复位晶体管M16的第二极电连接、第六晶体管M6的第一极与第一复位晶体管M16的第二极电连接、第六晶体管M6的第二极与第一复位晶体管M16的第一极电连接。其中，第五晶体管M5及第一复位晶体管M16之间包括第三节点N3。本实施例以第六晶体管M6为N沟道晶体管、第五晶体管M5及第一复位晶体管M16均为P沟道晶体管，且第五晶体管M5的栅极、第六晶体管M6的栅极及第一复位晶体管M16的栅极电连接第一复位扫描线S16为例进行说明。
像素电路10还包括第二复位晶体管M16’，第二复位晶体管M16’的第一极与像素电路10的输出端OUT电连接且第二复位晶体管M16’的第二极与第二复位线R2电连接，第二复位晶体管M16’的栅极与第一复位扫描线S16电连接。
像素电路10还包括阈值写入晶体管M15、第七晶体管M7和第八晶体管M8，阈值写入晶体管M15的第一极与驱动晶体管M0的栅极电连接、第七晶体管M7的第一极与驱动晶体管M0的第二极电连接、第七晶体管M7的第二极与阈值写入晶体管M15的第二极电连接、第八晶体管M8的第一极与阈值写入晶体管M15的第二极电连接，第八晶体管M8的第二极与阈值写入晶体管M15的第一极电连接。其中，第七晶体管M7与阈值写入晶体管M15之间包括第四节点N4。本实施例以第七晶体管M7及阈值写入晶体管M15均为P沟道晶体管、第八晶体管M8为N沟道晶体管，且第七晶体管M7的栅极、第八晶体管M8的栅极及阈值写入晶体管M15的栅极电连接第三扫描线S23为例进行说明。
此外，显示面板01还包括比较模块30，比较模块30的两个输入端分别与第一数据线DL1、第二数据线DL2电连接、比较模块30的输出端与第一扫描线S21电连接。
以一个像素电路10的工作过程，结合图42与图43，第一工作模式W1及第二工作模式W2均包括复位阶段w01、数据写入阶段w02及发光阶段w03。
在复位阶段w01，第一复位扫描线S16传输低电平信号，第五晶体管M5、第一复位晶体管M16及第二复位晶体管M16’均开启，第一复位线R1上传输的复位电压通过开启的第五晶体管M5及第一复位晶体管M16传输至驱动晶体管M0的栅极，以对驱动晶体管M0的栅极进行复位；第二复位线R2上传输的复位电压通过开启的第二复位晶体管M16’传输至像素电路10的输出端OUT，以对像素电路10的输出端OUT及发光器件20进行复位。其中，第一复位线R1与第二复位线R2可以复用。
在非复位阶段，第一复位扫描线S16传输高电平信号，第五晶体管M5、第一复位晶体管M16及第二复位晶体管M16’均关断，且第六晶体管M6开启，第一节点N1的电位与第三节点N3的电位相同，以减少第一节点N1的漏流，保证驱动晶体管M0的栅极电位稳定。
在数据电压写入阶段w02，第三扫描线S23传输低电平信号，写入晶体管M12、阈值写入晶体管M15及第七晶体管M7保持开启。当第一数据线DL1传输的数据电压小于第二数据线DL2上传输的数据电压时，即在第一工作模式W1的数据电压写入阶段w02，比较模块30传输高电平信号VGH至第一扫描线S21以控制第一晶体管M1开启，第一数据线DL1上传输的数据电压通过开启的第一晶体管M1、写入晶体管M12、驱动晶体管M0、第七晶体管M7及阈值写入晶体管M15传输至驱动晶体管M0的栅极。当第一数据线DL1传输的数据电压大于第二数据线DL2上传输的数据电压时，即在第二工作模式W2的数据电压写入阶段w02，比较模块30传输低电平信号VGL至第一扫描线S21以控制第二晶体管M2开启，第二数据线DL2上传输的数据电压通过开启的第二晶体管M2、写入晶体管M12、驱动晶体管M0、第七晶体管M7及阈值写入晶体管M15传输至驱动晶体管M0的栅极。
在非数据电压写入阶段，第三扫描线S23传输高电平信号使得写入晶体管M12关断，此时无论第一数据线DL1与第二数据线DL2上传输哪种信号且无论比较器输出哪种信号至第一扫描线S21，由于写入晶体管M12保持关断，避免了数据电压误写入；并且第三扫描线S23传输高电平信号使得第八晶体管M8开启，第一节点N1与第四节点N4之间的电位相同，以减少第一节点N1漏流，保证驱动晶体管M0的栅极电位稳定。
在发光阶段w03，第四扫描线S4传输低电平信号时，第三晶体管M3及电源电压写入晶体管M14开启，电源电压PVDD通过开启的电源电压写入晶体管M14传输至驱动晶体管M0的第一极，且第一控制线CL1传输的低电平信号通过开启的第三晶体管M3传输至发光控制晶体管M13的栅极以控制发光控制晶体管M13开启，此时驱动晶体管M0产生驱动电流并传输像素电路10的输出端OUT，进而传输至发光器件20。其中，第四扫描线S4在第一工作模式W1的发光阶段w03传输低电平的时长长于第四扫描线S4在第二工作模式W1的发光阶段w03传输低电平，并且第四扫描线S4在不同第一工作模式W1的发光阶段w03传输低电平的时长相同、第四扫描线S4在至少两个第二工作模式W2的发光阶段w03传输低电平的时长不同。
在非发光阶段，第四扫描线S4传输高电平信号，以使第三晶体管M3及电源电压写入晶体管M14关断且第四晶体管M4开启，第二控制线CL2上传输的高电平传输至发光控制晶体管M13的栅极以控制发光控制晶体管M13关断，进而避免发光器件20偷亮。此外，当像素电路10在第一工作模式W1的发光阶段w03和/或第二工作模式W2的发光阶段w03采用多脉冲驱动发光器件20发光时，第四扫描线S4在该一个发光阶段w03中也可以多次传输高电平信号。
图44为本申请实施例提供的一种显示装置的示意图。
如图44所示，本申请实施例还提供一种显示装置，包括如上述任意实施例提供的显示面板01。示例性的，显示装置可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。
本申请实施例中，像素电路10在第一工作模式W1下采用PAM驱动来实现对发光器件20的亮度控制且在第二工作模式W2下采用PWM驱动来实现对发光器件20的亮度控制，因此像素电路10可以根据其所电连接的发光器件20的亮度需求更加灵活地选择驱动方式。本申请实施例所提供的显示面板01中的像素电路10采用PWM驱动与PAM驱动相结合的方式进行驱动，一方面，可以使发光器件20的亮度变化梯度较多，进而使得显示面板01具有更多数量的显示灰阶；另一方面，可以使发光器件20的亮度变化的精度更高，进而使得显示面板01可以实现更加精确的显示灰阶。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (23)

1.一种显示面板，其特征在于，包括：
多个发光器件；
多个像素电路，各所述像素电路的输出端与至少一个所述发光器件电连接；所述像素电路包括驱动模块、数据写入模块及发光控制模块，所述数据写入模块及所述发光控制模块均与所述驱动模块电连接；
其中，所述像素电路包括第一工作模式和第二工作模式；所述数据写入模块在至少两个所述第一工作模式下分别向所述驱动模块传输不同的数据电压，所述数据写入模块在任意所述第二工作模式下向所述驱动模块传输相同的数据电压；所述发光控制模块在任意所述第一工作模式下控制所述驱动模块向所述发光器件传输驱动电流的时长相同，所述发光控制模块在至少两个所述第二工作模式下控制所述驱动模块向所述发光器件传输驱动电流的时长不同。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电路在所述第一工作模式下向所述发光器件传输的驱动电流大于等于所述像素电路在所述第二工作模式下向所述发光器件传输的驱动电流；
所述发光控制模块在所述第一工作模式下控制所述驱动模块向所述发光器件传输驱动电流的时长大于所述发光控制模块在所述第二工作模式下控制所述驱动模块向所述发光器件传输驱动电流的时长。
3.根据权利要求1所述的显示面板，其特征在于，所述像素电路在所述第一工作模式下向所述发光器件传输的驱动电流大于等于所述像素电路在所述第二工作模式下向所述发光器件传输的驱动电流；
所述驱动模块的控制端用于接收所述数据写入模块输出的所述数据电压，所述数据写入模块在所述第一工作模式下向所述驱动模块传输的最小数据电压小于等于所述数据写入模块在所述第二工作模式下向所述驱动模块传输的数据电压。
4.根据权利要求1所述的显示面板，其特征在于，所述数据写入模块包括第一选择单元及第二选择单元，所述第一选择单元与第一数据线电连接且所述第二选择单元与所述第二数据线电连接；
在所述像素电路的至少两个所述第一工作模式下，所述第一数据线所分别传输的数据电压不同；在所述像素电路的任意所述第二工作模式下，所述第二数据线所传输的数据电压相同；
在所述像素电路的所述第一工作模式下，所述第一选择单元开启且所述数据写入模块向所述驱动模块传输所述第一数据线上的数据电压；在所述像素电路的所述第二工作模式下，所述第二选择单元开启且所述数据写入模块向所述驱动模块传输所述第二数据线上的数据电压。
5.根据权利要求4所述的显示面板，其特征在于，所述第一选择单元包括第一晶体管，所述第二选择单元包括第二晶体管；
所述第一晶体管的第一极与所述第一数据线电连接，所述第二晶体管的第一极与所述第二数据线电连接。
6.根据权利要求5所述的显示面板，其特征在于，数据写入模块还包括写入模块，所述第一晶体管的第二极及所述第二晶体管的第二极与所述写入模块的输入端电连接，所述写入模块的输出端与所述驱动模块电连接；
所述第一晶体管与所述第二晶体管的沟道类型不同，且所述第一晶体管的栅极与所述第二晶体管的栅极连接相同的扫描线。
7.根据权利要求6所述的显示面板，其特征在于，所述第一晶体管为N沟道晶体管，所述第二晶体管为P沟道晶体管。
8.根据权利要求6所述的显示面板，其特征在于，所述第一晶体管的栅极与所述第二晶体管的栅极均连接第一扫描线；
所述显示面板还包括比较模块，所述第一扫描线与所述比较模块的输出端电连接，所述比较模块的两个输入端分别与所述第一数据线、所述第二数据线电连接；
所述比较模块根据所述第一数据线上传输的数据电压及所述第二数据线上传输的数据电压向所述第一扫描线传输第一使能信号或第二使能信号，所述第一使能信号控制所述第一晶体管开启，所述第二使能信号控制所述第二晶体管开启。
9.根据权利要求8所述的显示面板，其特征在于，所述第一数据线与至少两个所述像素电路电连接，与同一所述第一数据线电连接的至少两个所述像素电路与同一所述比较模块电连接。
10.根据权利要求9所述的显示面板，其特征在于，所述第一晶体管的栅极与所述第二晶体管的栅极均连接第一扫描线；所述显示面板还包括第一多路选择电路和第二多路选择电路，所述第一多路选择电路包括至少两个分别与不同的所述第一数据线电连接的第一开关，所述第二多路选择电路包括至少两个分别与不同的所述第一扫描线电连接的第二开关；
所述显示面板还包括比较模块，所述比较模块的两个输入端分别与第一多路选择电路的输入端、所述第二数据线电连接，所述比较模块的输出端与所述第二多路选择开关的输入端电连接；
其中，电连接相同的所述像素电路的所述第一数据线与所述第一扫描线所分别电连接的所述第一开关与所述第二开关同时开启。
11.根据权利要求10所述的显示面板，其特征在于，电连接相同的所述像素电路的所述第一数据线与所述第一扫描线所分别电连接的所述第一开关与所述第二开关中，所述第一开关的控制端与所述第二开关的控制端连接相同的扫描线。
12.根据权利要求4所述的显示面板，其特征在于，至少两条所述第二数据线电连接。
13.根据权利要求12所述的显示面板，其特征在于，显示面板中所有的所述第二数据线电连接。
14.根据权利要求1所述的显示面板，其特征在于，所述发光控制模块包括发光控制晶体管，所述发光控制晶体管的第一极与所述驱动模块的输出端电连接，所述发光控制晶体管的第二极与所述发光器件电连接；
其中，所述发光控制模块还包括控制单元，所述控制单元的输出端与所述发光控制晶体管的栅极电连接；所述控制单元在所述第一工作模式下向所述发光控制晶体管的栅极输出第三使能信号的时长大于所述控制单元在所述第二工作模式下向所述发光控制晶体管的栅极输出第三使能信号的时长，所述第三使能信号控制所述发光控制晶体管开启。
15.根据权利要求14所述的显示面板，其特征在于，所述控制单元包括第三晶体管和第四晶体管，所述第三晶体管的第一极与第一控制线电连接，所述第四晶体管的第一极与第二控制线电连接，所述第三晶体管的第二极及所述第四晶体管的第二极与所述发光控制晶体管的栅极电连接；
所述第一控制线在所述第一工作模式下的发光阶段及所述第二工作模式下的发光阶段均传输第三使能信号，所述第二控制线用于向第四晶体管的输入端传输第一非使能信号，所述第一非使能信号为控制所述发光控制晶体管关断的信号；
其中，所述第三晶体管在所述第一工作模式下开启的时长大于所述第三晶体管在所述第二工作模式下开启的时长，所述第四晶体管在所述第一工作模式下开启的时长小于所述第四晶体管在所述第二工作模式下开启的时长。
16.根据权利要求15所述的显示面板，其特征在于，所述第三晶体管与所述第四晶体管的沟道类型不同，且所述第三晶体管与所述第四晶体管连接相同的扫描线。
17.根据权利要求15所述的显示面板，其特征在于，所述第二控制线传输固定电位信号。
18.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括第一复位模块，所述第一复位模块与所述驱动模块的控制端电连接；
所述第一复位模块包括第一复位晶体管，所述第一复位晶体管的第一极与所述驱动模块的控制端电连接；
其中，所述第一复位模块还包括第一稳压单元，所述第一稳压单元用于在所述第一复位晶体管关断时电稳定所述第一复位晶体管的第一极的电位。
19.根据权利要求18所述的显示面板，其特征在于，所述第一稳压单元包括第五晶体管和第六晶体管；所述第五晶体管的第一极与第一复位线电连接，所述第五晶体管的第二极与所述第一复位晶体管的第二极电连接；所述第六晶体管的第一极与所述第一复位晶体管的第二极电连接，所述第六晶体管的第二极与所述第一复位晶体管的第一极电连接。
20.根据权利要求19所述的显示面板，其特征在于，所述第一复位晶体管的沟道类型与所述第六晶体管的沟道类型不同，且所述第一复位晶体管与所述第六晶体管电连接相同的扫描线；和/或，
所述第一复位晶体管的沟道类型与所述第五晶体管的沟道类型相同，且所述第一复位晶体管与所述第五晶体管电连接相同的扫描线。
21.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括阈值写入模块，所述数据写入模块与所述驱动模块的输入端电连接，所述阈值写入模块的输入端与所述驱动模块的输出端电连接，所述阈值写入模块的输出端与所述驱动模块的控制端电连接；
所述阈值写入模块包括阈值写入晶体管，所述阈值写入晶体管的第一极与所述驱动模块的控制端电连接；
其中，所述阈值写入模块还包括第二稳压单元，所述第二稳压单元用于在所述阈值写入晶体管关断时稳定所述阈值写入晶体管的第一极的电位。
22.根据权利要求21所述的显示面板，其特征在于，所述第二稳压单元包括第七晶体管和第八晶体管；所述第七晶体管的第一极与所述驱动模块的输出端电连接，所述第七晶体管的第二极与所述阈值写入晶体管的第二极电连接；所述第八晶体管的第一极与所述阈值写入晶体管的第二极电连接，所述第八晶体管的第二极与所述阈值写入晶体管的第一极电连接。
23.一种显示装置，其特征在于，包括如权利要求1-22任意一项所述的显示面板。
CN202311032437.9A 2023-08-15 2023-08-15 一种显示面板及显示装置 Pending CN117037686A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311032437.9A CN117037686A (zh) 2023-08-15 2023-08-15 一种显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311032437.9A CN117037686A (zh) 2023-08-15 2023-08-15 一种显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117037686A true CN117037686A (zh) 2023-11-10

Family

ID=88624179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311032437.9A Pending CN117037686A (zh) 2023-08-15 2023-08-15 一种显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN117037686A (zh)

Similar Documents

Publication Publication Date Title
CN109920371B (zh) 像素电路及其驱动方法、显示装置
CN109584808B (zh) 像素驱动电路、显示装置及驱动方法
CN210627871U (zh) 像素电路、显示面板和显示装置
US20030214245A1 (en) Light emitting device
CN112509517B (zh) 像素电路的驱动方法、显示面板
CN113053289B (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
US11605346B2 (en) Circuit to generate data signal current and display panel
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
CN112967668B (zh) 像素电路及其驱动方法、显示面板
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN113436583A (zh) 显示面板及其驱动方法
US11348519B2 (en) Display device displaying frames at different driving frequencies utilizing first and second gamma voltage generators and a gap controller
KR20230044091A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN113593481A (zh) 显示面板及其驱动方法
CN113707079A (zh) 像素电路及显示面板
CN112785969A (zh) 具有发光驱动电路的电致发光显示面板
JP2003263129A (ja) 表示装置
CN112908247B (zh) 像素电路及其驱动方法、显示面板
CN113593469B (zh) 像素电路及显示面板
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
CN114783379B (zh) 像素电路及其驱动方法、显示面板
CN117037686A (zh) 一种显示面板及显示装置
CN115223504A (zh) 像素驱动电路和显示面板
US20200327861A1 (en) Scan driver and display device including scan driver
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination