CN113436583A - 显示面板及其驱动方法 - Google Patents

显示面板及其驱动方法 Download PDF

Info

Publication number
CN113436583A
CN113436583A CN202110732776.2A CN202110732776A CN113436583A CN 113436583 A CN113436583 A CN 113436583A CN 202110732776 A CN202110732776 A CN 202110732776A CN 113436583 A CN113436583 A CN 113436583A
Authority
CN
China
Prior art keywords
signal
scan signal
transistor
scanning
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110732776.2A
Other languages
English (en)
Other versions
CN113436583B (zh
Inventor
朱正勇
赵欣
庞玉乾
贾溪洋
郭升
马志丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110732776.2A priority Critical patent/CN113436583B/zh
Publication of CN113436583A publication Critical patent/CN113436583A/zh
Application granted granted Critical
Publication of CN113436583B publication Critical patent/CN113436583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例公开了一种显示面板及其驱动方法。显示面板包括像素电路，所述像素电路包括：第一数据写入模块，用于响应第二扫描信号，将所述数据信号写入所述驱动晶体管的第一极；第二数据写入模块，用于响应第三扫描信号，将所述驱动晶体管的第一极的数据信号写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，且所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠。与现有技术相比，本发明实施例提升了显示面板的显示画质。

Description

显示面板及其驱动方法
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其驱动方法。
背景技术
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的显示画质的要求也越来越高。其中，主动发光有机二极管显示面板(AMOLED)由于在显示色彩饱和度、功耗和可折叠方面具有液晶显示面板(LCD)无法比拟的优势，逐渐占据高端手机市场。与液晶显示面板不同，主动发光有机二极管的显示需要电流驱动型的控制电路，即像素电路。然而，随屏幕分辨率和刷新频率的提高，显示面板的显示画质存在瑕疵。
发明内容
本发明实施例提供一种显示面板及其驱动方法，以提升显示面板的显示画质。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种显示面板，包括像素电路，所述像素电路包括：
驱动晶体管，用于响应数据信号而产生驱动电流，以驱动发光器件发光；
发光控制模块，用于响应发光控制信号，将第一电源信号端、所述驱动晶体管和所述发光器件之间的电流通路导通；
第一复位模块，用于响应第一扫描信号，对所述驱动晶体管的栅极进行复位；
第一数据写入模块，用于响应第二扫描信号，将所述数据信号写入所述驱动晶体管的第一极；
第二数据写入模块，用于响应第三扫描信号，将所述驱动晶体管的第一极的数据信号写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠。
进一步地，所述像素电路还包括：
第一存储模块，连接于所述第一电源信号端和所述驱动晶体管的第一极之间；
优选地，所述第一存储模块包括第一电容，所述第一电容的第一极与所述第一电源信号端电连接，所述第一电容的第二极与所述驱动晶体管的第一极电连接；
优选地，所述像素电路还包括：
第二存储模块，连接于所述第一电源信号端和所述驱动晶体管的栅极之间；
优选地，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第一电源信号端电连接，所述第二电容的第二极与所述驱动晶体管的栅极电连接。
进一步地，显示面板还包括：
扫描驱动电路，包括级联连接的至少两级移位寄存电路，每一级所述移位寄存电路的输出信号依次向后移位半个时钟；所述扫描驱动电路用于向所述像素电路提供所述第一扫描信号、所述第二扫描信号和所述第三扫描信号；
其中，所述第一扫描信号、所述第二扫描信号和所述第三扫描信号的脉冲数量均相等；
优选地，所述第二扫描信号比所述第一扫描信号向后移位至少半个时钟，所述第三扫描信号比所述第二扫描信号向后移位至少一个时钟；
优选地，所述第三扫描信号的第一个脉冲位于所述第一扫描信号的最后一个脉冲之后。
进一步地，所述像素电路的数量为多个，多个所述像素电路呈阵列排布；所述像素电路还包括：写入第一扫描信号的第一扫描信号端、写入第二扫描信号的第二扫描信号端和写入第三扫描信号的第三扫描信号端；
所述扫描驱动电路输出的扫描信号的脉冲数量为两个，第n级所述移位寄存电路与第n行所述像素电路的第二扫描信号端电连接，且与第n-2行所述像素电路的第三扫描信号端电连接，且与第n+1行所述像素电路的第一扫描信号端电连接；其中，n为大于2的整数。
进一步地，所述像素电路的数量为多个，多个所述像素电路呈阵列排布；所述像素电路还包括：写入第一扫描信号的第一扫描信号端、写入第二扫描信号的第二扫描信号端和写入第三扫描信号的第三扫描信号端；
所述扫描驱动电路输出的扫描信号的脉冲数量为三个，第m级所述移位寄存电路与第m行所述像素电路的第二扫描信号端电连接，且与第m-4行所述像素电路的第三扫描信号端电连接，且与第m+1行所述像素电路的第一扫描信号端电连接；m为大于4的整数。
进一步地，所述像素电路还包括：
第二复位模块，用于响应第四扫描信号，对所述发光器件进行复位；
优选地，所述第二复位模块包括第一晶体管，所述第一晶体管的栅极接入所述第四扫描信号，所述第一晶体管的第一极接入复位信号，所述第一晶体管的第二极与所述发光器件电连接；
优选地，所述像素电路还包括：写入第四扫描信号的第四扫描信号端；
若所述扫描驱动电路输出的扫描信号的脉冲数量为两个，则第n级所述移位寄存电路与第p行所述像素电路的第四扫描信号端电连接，其中，n-2≤p≤n+1；
若所述扫描驱动电路输出的扫描信号的脉冲数量为三个，第m级所述移位寄存电路与第q行所述像素电路的第四扫描信号端电连接，其中，m-4≤q≤m+1。
进一步地，所述第一数据写入模块包括第二晶体管，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的第一极接入所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二数据写入模块包括第三晶体管，所述第三晶体管的栅极接入所述第三扫描信号，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第一复位模块包括第四晶体管，所述第四晶体管的栅极接入所述第一扫描信号，所述第四晶体管的第一极接入复位信号，所述第四晶体管的第二极与所述驱动晶体管的栅极电连接；
所述发光控制模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极接入所述发光控制信号，所述发光控制模块的第一极与所述第一电源信号端电连接，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接；所述第六晶体管的栅极接入所述发光控制信号，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件电连接；
优选地，所述第三晶体管和所述第四晶体管均为双栅晶体管。
相应地，本发明实施例还提供了一种显示面板的驱动方法，所述显示面板包括本发明任意实施例所提供的像素电路，所述驱动方法包括：
复位阶段，所述第一复位模块响应第一扫描信号，对所述驱动晶体管的栅极进行复位；
数据写入阶段，包括直充写入阶段和非直充写入阶段；在所述直充写入阶段，所述第一数据写入模块响应第二扫描信号，所述第二数据写入模块响应第三扫描信号，将数据信号依次写入所述驱动晶体管的第一极、第二极和栅极；在所述非直充写入阶段，所述第二数据写入模块响应第三扫描信号，将存储在所述驱动晶体管的第一极的所述数据信号继续写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠；
发光阶段，所述发光控制模块响应发光控制信号，将第一电源信号端、所述驱动晶体管和发光器件之间的电流通路导通，以使所述驱动晶体管产生驱动电流，驱动所述发光器件发光。
进一步地，所述第一扫描信号、所述第二扫描信号和所述第三扫描信号的脉冲数量均相等；所述第二扫描信号比所述第一扫描信号向后移位至少半个时钟，所述第三扫描信号比所述第二扫描信号向后移位至少一个时钟；
优选地，所述第三扫描信号的第一个脉冲位于所述第一扫描信号的最后一个脉冲之后；
优选地，所述第一扫描信号的脉冲数量为两个，所述第二扫描信号比所述第一扫描信号向后移位半个时钟，所述第三扫描信号比所述第二扫描信号向后移位一个时钟；
或者，所述第一扫描信号的脉冲数量为三个，所述第二扫描信号比所述第一扫描信号向后移位半个时钟，所述第三扫描信号比所述第二扫描信号向后移位两个时钟。
进一步地，在所述复位阶段，还包括：
所述第二复位模块响应第四扫描信号，对所述发光器件进行复位；
其中，所述第一扫描信号复用为所述第四扫描信号；或者，所述第二扫描信号复用为所述第四扫描信号；或者，所述第三扫描信号复用为所述第四扫描信号。
本发明实施例设置像素电路包括第一数据写入模块和第二数据写入模块，第一数据写入模块和第二数据写入模块分别由不同的扫描信号控制。其中，第一数据写入模块由第二扫描信号控制，第二数据写入模块由第三扫描信号控制，且第二扫描信号和第三扫描信号的脉冲数量为至少两个，第三扫描信号的脉冲比第二扫描信号的脉冲延迟且存在交叠。不仅能够实现驱动晶体管的阈值电压补偿，还能够增加复位阶段的复位次数和数据写入阶段的数据写入次数，从而延长了复位阶段和数据写入阶段的时间，提升了复位效果和数据写入效果(补偿效果)，提升了显示面板的显示画质。本发明实施例有利于显示面板的屏幕分辨率由FHD(Full High Definition，全高清)提升至QHD(Quarter HighDefinition，全高清屏分辨率的1/4)，及刷新频率由60Hz提升至144Hz，甚至可以在屏幕分辨率和刷新频率更高的情况下，改善mura等显示不良的现象，显示面板仍然具有较好的显示画质。
附图说明
图1为本发明实施例提供的一种像素电路的结构示意图；
图2为本发明实施例提供的一种像素电路的不同时序的对比图；
图3为本发明实施例提供的另一种像素电路的结构示意图；
图4为本发明实施例提供的又一种像素电路的结构示意图；
图5为本发明实施例提供的又一种像素电路的结构示意图；
图6为本发明实施例提供的一种扫描驱动电路与像素电路连接的结构示意图；
图7为图6中的像素电路的时序示意图；
图8为本发明实施例提供的另一种扫描驱动电路与像素电路连接的结构示意图；
图9为图8中像素电路的时序示意图；
图10为本发明实施例提供的一种显示面板的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有的显示面板在屏幕分辨率和刷新频率较高的情况下，显示画质存在瑕疵，例如mura等。经发明人研究发现，出现该问题的原因在于，随着屏幕分辨率和刷新频率的提高，一行像素电路的工作时间缩短，因此，数据写入时间会随之减小，降低了像素电路的数据写入效果和补偿效果，使得显示面板的显示画质存在瑕疵。
有鉴于此，本发明实施例提供了一种显示面板，该显示面板不仅可以是主动发光有机二极管显示面板，还可以是微发光二极管显示面板等其他主动发光器件的显示面板。该显示面板包括像素电路，像素电路设置于显示面板的显示区内。图1为本发明实施例提供的一种像素电路的结构示意图。参见图1，像素电路10包括：驱动晶体管DTFT、发光控制模块100、第一复位模块200、第一数据写入模块300和第二数据写入模块400。
其中，驱动晶体管DTFT用于响应数据信号Vdata而产生驱动电流，以驱动发光器件OLED发光。发光控制模块100用于响应发光控制信号EM，将第一电源信号端、驱动晶体管DTFT和发光器件OLED之间的电流通路导通。第一电源信号端写入第一电源信号ELVDD，第二电源信号端写入第二电源信号ELVSS。具体地，发光控制模块100连接于第一电源信号端和驱动晶体管DTFT的第一极之间，且连接于驱动晶体管DTFT的第二极和发光器件OLED之间。当发光控制模块100导通时，第一电源信号端和第二电源信号端导通，在驱动晶体管DTFT的栅极G的控制下，以及在第一电源信号ELVDD和第二电源信号ELVSS的电压差的驱动下，驱动晶体管DTFT产生驱动电流。
第一复位模块200用于响应第一扫描信号SCAN1，对驱动晶体管DTFT的栅极G进行复位。对驱动晶体管DTFT进行复位的目的在于，使得驱动晶体管DTFT在下一阶段能够保持导通状态。
第一数据写入模块300用于响应第二扫描信号SCAN2，将数据信号Vdata写入驱动晶体管DTFT的第一极。第二数据写入模块400用于响应第三扫描信号SCAN3，将驱动晶体管DTFT的第一极的数据信号Vdata写入驱动晶体管DTFT的栅极。示例性地，驱动晶体管DTFT为P型晶体管，驱动晶体管DTFT的第一极为源极S，第二极为漏极D。在第一复位模块200的作用下，驱动晶体管DTFT已经处于导通状态，因此，数据信号Vdata能够由驱动晶体管DTFT的源极S写入漏极D，进而通过第二数据写入模块400写入驱动晶体管DTFT的栅极G。
本发明实施例设置数据写入模块包括第一数据写入模块300和第二数据写入模块400，且两者由不同的扫描信号控制。具体为第一数据写入模块300由第二扫描信号SCAN2控制，第二数据写入模块400由第三扫描信号SCAN3控制。这样设置，有利于实现延长数据写入时间的效果。具体解释如下：
图2为本发明实施例提供的一种像素电路的不同时序的对比图。参见图2，本发明实施例提供了适用于图1所示的像素电路的三种时序。示例性地，各模块在低电平的控制下导通，在高电平的控制下断开。
时序1中的第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3均为单脉冲信号，且第二扫描信号SCAN2和第三扫描信号SCAN3的时序相同。时序1包括复位阶段T11、数据写入阶段T12和发光阶段T13。
在复位阶段T11，第一扫描信号SCAN1为低电平，第一复位模块200响应第一扫描信号SCAN1的低电平而导通，将复位信号Vref写入驱动晶体管DTFT的栅极G，确保驱动晶体管DTFT在数据写入阶段T12处于导通状态。
在数据写入阶段T12，第二扫描信号SCAN2和第三扫描信号SCAN3均为低电平，控制第一数据写入模块300和第二数据写入模块400均导通。由于驱动晶体管DTFT处于导通状态，数据信号Vdata通过第一数据写入模块300、驱动晶体管DTFT的源极S和漏极D、第二数据写入模块400写入栅极G，直至驱动晶体管DTFT的栅极G的电压大概为Vdata+Vth(Vth为驱动晶体管DTFT的阈值电压)，驱动晶体管DTFT的栅源电压差Vgs＞Vth，驱动晶体管DTFT断开，实现驱动晶体管DTFT的阈值电压补偿。
在发光阶段T13，发光控制信号EM为低电平，发光控制模块100响应发光控制信号EM的低电平而导通。驱动晶体管DTFT的源极接入第一电源信号ELVDD，驱动晶体管DTFT的漏极D与发光器件OLED的阳极电连接，驱动晶体管DTFT在栅极G的控制下，产生驱动电流，驱动发光器件OLED发光。其中，驱动电流Id的大小由以下公式得到：
Figure BDA0003140385490000081
式中，W为沟道宽度，L为沟道长度，μeff为电子迁移率，Cox为单位面积沟道电容。阈值电压Vth受工艺波动影响较大，相同的栅源电压Vgs可能会产生不同的驱动电流Id。在时序1的控制下，像素电路产生的驱动电流Id能够消除驱动晶体管DTFT的阈值电压Vth的影响，实现了阈值电压补偿。然而随着显示面板的屏幕分辨率和刷新频率的提升，需要通过缩短脉冲宽度来缩减像素电路的工作周期，因此，数据写入时间缩短，使得驱动晶体管DTFT的数据写入不充分。
时序2中的第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3均为双脉冲信号，且第二扫描信号SCAN2和第三扫描信号SCAN3的时序相同。时序2包括复位阶段T21、数据写入阶段T22和发光阶段T23。
在复位阶段T21，第一扫描信号SCAN1包括两个低电平阶段，第一复位模块200响应第一扫描信号SCAN1的低电平而导通，将复位信号Vref写入驱动晶体管DTFT的栅极G，确保驱动晶体管DTFT在数据写入阶段T22处于导通状态。由于第一扫描信号SCAN1包括两个低电平，驱动晶体管DTFT的栅极G可以复位两次，从而延长了驱动晶体管DTFT的复位时间，有利于驱动晶体管DTFT的充分复位。
在数据写入阶段T22，第二扫描信号SCAN2和第三扫描信号SCAN3均为低电平，控制第一数据写入模块300和第二数据写入模块400均导通。由于驱动晶体管DTFT处于导通状态，数据信号Vdata通过第一数据写入模块300、驱动晶体管DTFT的源极S和漏极D、第二数据写入模块400写入栅极G，直至写入驱动晶体管DTFT的栅极G的电压大概为Vdata+Vth。
其中，由于在复位阶段T21中第二扫描信号SCAN2和第三扫描信号SCAN3出现了低电平阶段，使得数据信号Vdata能够部分提前写入驱动晶体管DTFT中，相当于延长了驱动晶体管DTFT的数据写入时间。
在发光阶段T23，发光控制信号EM为低电平，发光控制模块100响应发光控制信号EM的低电平而导通。驱动晶体管DTFT的源极接入第一电源信号ELVDD，驱动晶体管DTFT的漏极D与发光器件OLED的阳极电连接，驱动晶体管DTFT在栅极G的控制下，产生驱动电流，驱动发光器件OLED发光。同样地，采用时序2使得图1所示的像素电路产生的驱动电流能够消除驱动晶体管DTFT的阈值电压Vth的影响，实现了阈值电压补偿，且复位效果和数据写入效果相较于时序1的效果较好。
由时序1和时序2对比可知，采用双脉冲后，增加了复位阶段和数据写入阶段的时间，但同时会缩短发光阶段的时间。例如，发光阶段前的时间从33um延长到34um或35um，仅延长了3％～6％的时间，因此时序2对发光阶段的时长影响不大。然而，采用时序2存在驱动晶体管DTFT的栅极G反复被复位和数据写入的问题，使得复位效果和数据写入效果不理想。
时序3中的第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3均为双脉冲信号，且第二扫描信号SCAN2和第三扫描信号SCAN3的时序不同，第三扫描信号SCAN3的脉冲比第二扫描信号SCAN2的脉冲延迟一个时钟。时序3包括第一复位阶段T31、第一数据写入阶段T32、第二复位阶段T33、第二数据写入阶段T34、第三数据写入阶段T35和发光阶段T36。
在第一复位阶段T31，第一扫描信号SCAN1为低电平，第一复位模块200响应第一扫描信号SCAN1的低电平而导通，将复位信号Vref第一次写入驱动晶体管DTFT的栅极G。
在第一数据写入阶段T32，第二扫描信号SCAN2为低电平，第一数据写入模块300响应第二扫描信号SCAN2的低电平而导通。由于驱动晶体管DTFT处于导通状态，数据信号Vdata写入驱动晶体管DTFT的源极S。由于第二数据写入模块400并未导通，因此，在第一数据写入阶段T32数据信号Vdata并不会写入驱动晶体管DTFT的栅极G，相当于将数据信号Vdata预存至驱动晶体管DTFT的源极S。然而，由于驱动晶体管DTFT未导通，能够写入驱动晶体管DTFT的源极S的数据信号Vdata很少。
在第二复位阶段T33，第一扫描信号SCAN1再次为低电平，复位信号Vref第二次对驱动晶体管DTFT的栅极G进行复位。由于在第一数据写入阶段T32数据信号Vdata未写入驱动晶体管DTFT的栅极G，可以使得复位信号Vref继续对驱动晶体管DTFT的栅极G进行复位，有利于驱动晶体管DTFT的充分复位，确保驱动晶体管DTFT在第二数据写入阶段T34处于导通状态。第一复位阶段T31和第二复位阶段T32统称为复位阶段，本发明实施例相当于在复位阶段中穿插有数据的直充写入阶段。
在第二数据写入阶段T34，第二扫描信号SCAN2和第三扫描信号SCAN3均为低电平，控制第一数据写入模块300和第二数据写入模块400均导通。且由于驱动晶体管DTFT处于导通状态，数据信号Vdata经由第一数据写入模块300、驱动晶体管DTFT的源极S和漏极D、第二数据写入模块400写入栅极G。由于第二数据写入阶段T34能够将数据信号Vdata由数据线直接写入驱动晶体管DTFT的栅极G，因此，第二数据写入阶段T34为直充写入阶段。
在第三数据写入阶段T35，第三扫描信号SCAN3为低电平，第二数据写入模块400响应第三扫描信号SCAN3的低电平而导通。数据信号Vdata由驱动晶体管DTFT的源极S写入栅极G。由于第三数据写入阶段T35仅能够将数据信号Vdata由驱动晶体管DTFT的源极S写入栅极G，因此，第三数据写入阶段T35为非直充写入阶段。非直充写入阶段和直充写入阶段统称为数据写入阶段。与时序1和时序2相比，本发明实施例提供的时序3延长了数据信号Vdata的写入时间。
在第二数据写入阶段T34和第三数据写入阶段T35中，当驱动晶体管DTFT的栅极G的电压达到Vdata+Vth，驱动晶体管DTFT断开，从而实现驱动晶体管DTFT的阈值电压补偿。
在发光阶段T36，发光控制信号EM为低电平，发光控制模块100响应发光控制信号EM的低电平而导通。驱动晶体管DTFT的源极S接入第一电源信号ELVDD，驱动晶体管DTFT的漏极D与发光器件OLED的阳极电连接，驱动晶体管DTFT在栅极G的控制下，产生驱动电流，驱动发光器件OLED发光。
同样地，采用时序3使得图1所示的像素电路产生的驱动电流能够消除驱动晶体管DTFT的阈值电压Vth的影响，实现了阈值电压补偿。以及时序3解决了时序2中存在的复位效果和数据写入效果不理想的问题，进一步延长了复位阶段和数据写入阶段的时间，提升了复位效果和数据写入效果(补偿效果)，提升了显示面板的显示画质。本发明实施例有利于显示面板的屏幕分辨率由FHD(Full High Definition，全高清)提升至QHD(Quarter HighDefinition，全高清屏分辨率的1/4)，及刷新频率由60Hz提升至144Hz，甚至可以在屏幕分辨率和刷新频率更高的情况下，改善mura等显示不良的现象，显示面板仍然具有较好的显示画质。
需要说明的是，图2中示例性地示出了第一扫描信号SCAN1也是双脉冲信号，并非对本发明的限定。在其他实施例中，还可以设置第一扫描信号SCAN1为单脉冲信号，仅设置第二扫描信号SCAN2和第三扫描信号SCAN3为双脉冲信号，也能够实现延长数据写入的效果。
图3为本发明实施例提供的另一种像素电路的结构示意图。参见图3，在上述各实施例的基础上，可选地，像素电路还包括第一存储模块600。第一存储模块600连接于第一电源信号端和驱动晶体管DTFT的第一极之间。示例性地，第一电源信号端接入第一电源信号ELVDD，驱动晶体管DTFT的第一极为源极S。本发明实施例设置第一存储模块600，有利于在直充写入阶段将数据信号Vdata存储在驱动晶体管DTFT的源极S，进一步改善数据信号Vdata的写入效果。
继续参见图3，在上述各实施例的基础上，可选地，像素电路还包括第二存储模块700。第二存储模块700连接于第一电源信号端和驱动晶体管DTFT的栅极G之间。本发明实施例设置第二存储模块700，有利于在数据写入阶段中将数据信号Vdata存储在驱动晶体管DTFT的栅极G，有利于驱动晶体管DTFT的栅极G的电位在发光阶段保持恒定，改善发光器件OLED的发光效果。
继续参见图3，在上述各实施例的基础上，可选地，像素电路还包括第二复位模块500。第二复位模块500用于响应第四扫描信号SCAN4，对发光器件OLED进行复位。例如，发光器件OLED的阴极接入第二电源信号ELVSS，发光器件OLED的阳极与发光控制模块100电连接，复位过程可以通过对发光器件OLED的阳极复位实现。
由于在发光阶段之前，发光控制模块100均处于断开状态，因此，发光器件OLED的复位阶段与数据信号Vdata的写入阶段互不影响，第四扫描信号SCAN4可以在发光阶段前的任意时刻控制第二复位模块500导通。基于此，第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3均可以复用做第四扫描信号SCAN4，以简化扫描驱动电路的设置。
图4为本发明实施例提供的又一种像素电路的结构示意图。参见图4，在上述各实施例的基础上，可选地，第一存储模块600包括第一电容Cp，第一电容Cp的第一极与第一电源信号端电连接，第一电容Cp的第二极与驱动晶体管DTFT的第一极电连接。
继续参见图4，可选地，第二存储模块700包括第二电容Cst，第二电容Cst的第一极与第一电源信号端电连接，第二电容Cst的第二极与驱动晶体管DTFT的栅极G电连接。
继续参见图4，可选地，第二复位模块500包括第一晶体管T1，第一晶体管T1的栅极接入第四扫描信号SCAN4，第一晶体管T1的第一极接入复位信号Vref，第一晶体管T1的第二极与发光器件OLED电连接。
继续参见图4，可选地，第一数据写入模块300包括第二晶体管T2，第二晶体管T2的栅极接入第二扫描信号SCAN2，第二晶体管T2的第一极接入数据信号Vdata，第二晶体管T2的第二极与驱动晶体管DTFT的第一极电连接。
第二数据写入模块400包括第三晶体管T3，第三晶体管T3的栅极接入第三扫描信号SCAN3，第三晶体管T3的第一极与驱动晶体管DTFT的第二极电连接，第三晶体管T3的第二极与驱动晶体管DTFT的栅极电连接。
第一复位模块200包括第四晶体管T4，第四晶体管T4的栅极接入第一扫描信号SCAN1，第四晶体管T4的第一极接入复位信号Vref，第四晶体管T4的第二极与驱动晶体管DTFT的栅极G电连接。
发光控制模块100包括第五晶体管T5和第六晶体管T6；第五晶体管T5的栅极接入发光控制信号EM，发光控制模块100的第一极与第一电源信号端电连接，第五晶体管T5的第二极与驱动晶体管DTFT的第一极电连接；第六晶体管T6的栅极接入发光控制信号EM，第六晶体管T6的第一极与驱动晶体管DTFT的第二极电连接，第六晶体管T6的第二极与发光器件OLED电连接。
本发明实施例这样设置，每个电路模块中仅包括一个或两个器件，其中，第一存储模块600仅包括一个电容，第二存储模块700仅包括一个电容，第一复位模块仅包括一个晶体管，第一数据写入模块仅包括一个晶体管，第二数据写入模块仅包括一个晶体管，第二复位模块仅包括一个晶体管，发光控制模块仅包括两个晶体管，电路结构简单，易于实现。
在上述实施例的基础上，可选地，第三晶体管T3和第四晶体管T4均为双栅晶体管。其中，相比于单栅晶体管，双栅晶体管的漏电流较小，将第三晶体管T3和第四晶体管T4设置为双栅晶体管，有利于降低驱动晶体管DTFT的栅极G的漏电流，保持栅极G的电压稳定。
在上述各实施例中，示例性地示出了像素电路中的各晶体管均为P型晶体管，此时，驱动晶体管DTFT的复位信号为低电平，发光器件OLED的阳极复位信号也为低电平，因此采用一个复位信号Vref可以同时为驱动晶体管DTFT的栅极G和发光器件OLED的阳极进行复位。
图5为本发明实施例提供的又一种像素电路的结构示意图。参见图5，可选地，与图4不同的是，图5中未设置第一存储模块600。这样设置使得像素电路的器件较少，电路结构简单，在实际应用中可以根据需要进行选择。
需要说明的是，本发明实施例不限定像素电路中的晶体管均为P型晶体管，在其他实施例中，还可以设置像素电路中的晶体管均为N型晶体管；以及，本发明实施例不限定发光器件OLED位于第六晶体管T6和第二电源信号端之间，在其他实施例中，还可以设置发光器件OLED位于第一电源信号端和第五晶体管T5之间。
在上述各实施例的基础上，本发明实施例还提供了扫描驱动电路与像素电路连接的整体方案。
图6为本发明实施例提供的一种扫描驱动电路与像素电路连接的结构示意图。参见图6，在上述各实施例的基础上，可选地，显示面板还包括扫描驱动电路20。扫描驱动电路20包括级联连接的至少两级移位寄存电路210，每一级移位寄存电路210的输出信号依次向后移位半个时钟。其中，每个移位寄存电路210包括移位信号输入端和移位信号输出端，移位信号输入端的信号为输入信号in，移位信号输出端的信号为输出信号out，前一级移位寄存电路210的输出信号out作为后一级移位寄存电路210的输入信号in。
像素电路10的数量为多个，多个像素电路10呈阵列排布。图6中示例性地示出了从第n-2行至第n+1行像素电路10。每行像素电路10输入相同的扫描信号(包括第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3)。像素电路10还包括：写入第一扫描信号SCAN1的第一扫描信号端、写入第二扫描信号SCAN2的第二扫描信号端和写入第三扫描信号SCAN3的第三扫描信号端。
可选地，采用双端驱动一行的方案，位于两侧的扫描驱动电路20输出相同的扫描信号，分别由左右两侧向像素电路10提供扫描信号，以使左右两侧的像素电路10同时接收到扫描信号，改善由于扫描信号传输延时带来的显示不均的问题。
扫描驱动电路20用于向像素电路10提供第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3。第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3的脉冲数量均相等。这样设置，扫描驱动电路20能够提供像素电路10所需的第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3，无需设置其他扫描驱动电路，从而有利于减小显示面板的边框。因此，本发明实施例在不增加电路复杂度的基础上，提升了像素电路的复位效果和数据写入效果，从而提升了显示面板的显示效果。
其中，移位寄存电路210的输出信号out可以作为像素电路10的第一扫描信号SCAN1、或第二扫描信号SCAN2、或第三扫描信号SCAN3。像素电路10与移位寄存电路210的连接关系根据像素电路10需要的时序确定。
图7为图6中的像素电路的时序示意图。参见图7，在上述各实施例的基础上，可选地，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位至少半个时钟SK，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位至少一个时钟SK。其中，第一扫描信号SCAN1中相邻两个脉冲之间相差一个时钟SK。图7中示例性地，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位半个时钟SK，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位一个时钟SK。
参见图6，某级移位寄存电路210连接的像素电路10靠前，该行像素电路10对应的扫描信号向后移位；相反，该级移位寄存电路210连接的像素电路10靠后，该行像素电路10对应的扫描信号向前移位。由于每一级移位寄存电路210的输出信号依次向后移位半个时钟，因此，移位的最小单位为半个时钟。
以第n级移位寄存电路210与像素电路10的连接关系为例进行说明，n为大于2的整数。设定第n级移位寄存电路210与第n行像素电路10的第二扫描信号端电连接。若第n级移位寄存电路210与第n+1行像素电路10的第一扫描信号端电连接，那么，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位半个时钟。以此类推，第n级移位寄存电路210与第n+2行像素电路10的第一扫描信号端电连接，那么，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位半个时钟。
若第n级移位寄存电路210与第n-2行像素电路10的第三扫描信号端电连接，那么，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位一个时钟。以此类瑞，若第n级移位寄存电路210与第n-3行像素电路10的第三扫描信号端电连接，那么，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位一个半个时钟；若第n级移位寄存电路210与第n-4行像素电路10的第三扫描信号端电连接，那么，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位两个时钟。
由前述分析可知，第一扫描信号SCAN1控制复位信号写入驱动晶体管的栅极，第二扫描信号SCAN2控制数据信号写入驱动晶体管的第一极，第三扫描信号SCAN3控制数据信号由第一极写入驱动晶体管的栅极。因此，本发明实施例设置第二扫描信号SCAN2比第一扫描信号SCAN1向后移位至少半个时钟，有利于在将数据信号写入驱动晶体管的栅极之前，对驱动晶体管的复位完成，从而使得驱动晶体管的栅极复位较为充分。设置第三扫描信号SCAN3比第二扫描信号SCAN2向后移位至少一个时钟，有利于数据写入阶段包括将数据信号写入驱动晶体管的第一极的阶段(直充写入阶段)，且包括数据信号由驱动晶体管的第一极写入驱动晶体管的栅极的阶段(非直充写入阶段)，从而使得数据写入较为充分。
继续参见图7，在上述各实施例的基础上，可选地，通过设置第三扫描信号SCAN3与第二扫描信号SCAN2的至少一个脉冲重合，可以实现第三扫描信号SCAN3与第二扫描信号SCAN2的脉冲存在交叠。具体地，若第三扫描信号SCAN3比第二扫描信号SCAN2向后移位整数个时钟SK，且移位的时钟SK数量小于脉冲数量，可以使得第三扫描信号SCAN3与第二扫描信号SCAN2有脉冲重合。即设定第n级移位寄存电路210与第n行像素电路10的第二扫描信号端电连接，第n级移位寄存电路210与第n-x行像素电路10的第三扫描信号端电连接，x为偶数，且x/2小于脉冲数量。
继续参见图7，在上述各实施例的基础上，可选地，第三扫描信号SCAN3的第一个脉冲位于第一扫描信号SCAN1的最后一个脉冲之后。这样设置，能够避免驱动晶体管的栅极出现反复被复位和数据写入的问题，提升了驱动晶体管的栅极复位的效率和数据写入的效率。具体地，若扫描信号的脉冲数量为两个，则第三扫描信号SCAN3比第一扫描信号SCAN1向后移位一个半时钟SK；若扫描信号的脉冲数量为三个，则第三扫描信号SCAN3比第一扫描信号SCAN1向后移位两个半时钟SK；以此类瑞，若扫描信号的脉冲数量为z个，z为大于1的整数，则第三扫描信号SCAN3比第一扫描信号SCAN1向后移位z-0.5个时钟SK。即设定第n级移位寄存电路210与第n+1行像素电路10的第一扫描信号端电连接，第n级移位寄存电路210与第n-2z+2行像素电路10的第三扫描信号端电连接。
继续参见图6和图7，在上述各实施例的基础上，可选地，像素电路10还包括写入第四扫描信号SCAN4的第四扫描信号端，第四扫描信号SCAN4控制复位信号对发光器件进行复位。由于对发光器件的复位阶段只要在发光阶段之前进行即可，因此，第四扫描信号SCAN4在第一扫描信号SCAN1和第三扫描信号SCAN3之间即可。例如，第四扫描信号SCAN4可以与第一扫描信号SCAN1、第二扫描信号SCAN2和第三扫描信号SCAN3中的任意一个的波形相同。即设定第n级移位寄存电路210与第n行像素电路10的第二扫描信号端电连接，第n级移位寄存电路210与第n+1行像素电路10的第一扫描信号端电连接，第n级移位寄存电路210与第n-2z+2行像素电路10的第三扫描信号端电连接，第n级移位寄存电路210与第n-2z+2行像素电路10至第n+1行中的任意一行像素电路10的第四扫描信号端电连接。具体地，若扫描驱动电路20输出的扫描信号的脉冲数量为两个，则第n级移位寄存电路210与第p行像素电路10的第四扫描信号SCAN4端电连接，其中，n-2≤p≤n+1。若扫描驱动电路20输出的扫描信号的脉冲数量为三个，第m级移位寄存电路210与第q行像素电路10的第四扫描信号SCAN4端电连接，其中，m-4≤q≤m+1；m为大于4的整数。
由上述分析可见，本发明实施例通过增加扫描信号的脉冲数量，同时增加第二扫描信号SCAN2与第三扫描信号SCAN3脉冲延迟，以增加数据写入时间。本发明实施例对脉冲数量不做限定，在实际应用中可以根据需要进行设定。例如，若需要增加数据写入时间，则适当增加扫描信号的脉冲数量，并根据上述移位寄存电路210与像素电路10的连接规则进行连接。若无需太长的数据写入时间，则适当减少扫描信号的脉冲数量，并根据上述移位寄存电路210与像素电路10的连接规则进行连接。
下面就扫描信号的脉冲数量为两个或者三个的情况进行具体说明，但不作为对本发明的限定。
继续参见图6和图7，在本发明的一种实施方式中，可选地，扫描驱动电路20输出的扫描信号的脉冲数量为两个，第n级移位寄存电路210与第n行像素电路10的第二扫描信号端电连接，且与第n-2行像素电路10的第三扫描信号端电连接，且与第n+1行像素电路10的第一扫描信号端电连接；且与第n-1行像素电路10的第四扫描信号端电连接；其中，n为大于2的整数。因此，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位半个时钟SK，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位一个时钟SK，第四扫描信号SCAN4比第二扫描信号SCAN2向后移位半个时钟SK。第n-2级、第n-1级和第n+1级移位寄存电路210等其他级的移位寄存电路210与像素电路10的连接方式可以依照上述规则进行逐行地推，这里不再赘述。
参见图7，像素电路10的工作过程包括阶段T1、阶段T2、阶段T3、阶段T4、阶段T5、阶段T6和阶段T7。阶段T1对应第一扫描信号SCAN1的第一个脉冲，阶段T3对应第一扫描信号SCAN1的第二个脉冲，阶段T1和阶段T3实现驱动晶体管的栅极复位。同时，阶段T3还对应第四扫描信号SCAN4的第一个脉冲，阶段T5对应第四扫描信号SCAN4的第二个脉冲，阶段T3和阶段T5实现发光器件的复位。即复位阶段包括阶段T1、阶段T3和阶段T5。阶段T2对应第二扫描信号SCAN2的第一个脉冲，实现数据信号写入驱动晶体管的第一极。阶段T4对应第二扫描信号的第二个脉冲和第三扫描信号SCAN3的第一个脉冲，实现数据信号由数据信号输入端直接写入驱动晶体管的栅极，该阶段为直充写入阶段。阶段T6对应第三扫描信号的第二个脉冲，实现数据信号由驱动晶体管的第一极写入驱动晶体管的栅极，该阶段为非直充写入阶段。即数据写入阶段包括直充写入阶段和非直充写入阶段，直充写入阶段包括阶段T4，非直充写入阶段包括阶段T6。阶段T7对应发光控制信号EM的低电平，实现发光器件的发光显示，该阶段为发光阶段。
图8为本发明实施例提供的另一种扫描驱动电路与像素电路连接的结构示意图，图9为图8中像素电路的时序示意图。参见图8和图9，在本发明的一种实施方式中，可选地，扫描驱动电路20输出的扫描信号的脉冲数量为三个，第m级移位寄存电路210与第m行像素电路10的第二扫描信号SCAN2端电连接，且与第m-4行像素电路10的第三扫描信号SCAN3端电连接，且与第m+1行像素电路10的第一扫描信号SCAN1端电连接，且与第m行像素电路10的第四扫描信号SCAN4端电连接。因此，第二扫描信号SCAN2比第一扫描信号SCAN1向后移位半个时钟，第三扫描信号SCAN3比第二扫描信号SCAN2向后移位两个时钟，第四扫描信号SCAN4比第二扫描信号SCAN2向后移位半个时钟。第n-4级、第n-3级、第n-2级、第n-1级和第n+1级移位寄存电路210等其他级的移位寄存电路210与像素电路10的连接方式可以依照上述规则进行逐行地推，这里不再赘述。
参见图9，像素电路10的工作过程包括阶段T1'、阶段T2'、阶段T3'、阶段T4'、阶段T5'、阶段T6'、阶段T7'、阶段T8'和阶段T9'。阶段T1'对应第一扫描信号SCAN1的第一个脉冲，阶段T3'对应第一扫描信号SCAN1的第二个脉冲，阶段T5'对应第一扫描信号SCAN1的第三个脉冲，阶段T1'、阶段T3'和阶段T5'实现驱动晶体管的栅极复位。阶段T2'对应第四扫描信号SCAN4的第一个脉冲，阶段T4'对应第四扫描信号SCAN4的第二个脉冲，阶段T6'对应第四扫描信号SCAN4的第三个脉冲，阶段T2'、阶段T4'和阶段T6'实现发光器件的复位。即复位阶段包括阶段T1'、阶段T2'、阶段T3'、阶段T4'、阶段T5'和阶段T6'。阶段T2'还对应第二扫描信号SCAN2的第一个脉冲，阶段T4'还对应第二扫描信号SCAN2的第二个脉冲，实现数据信号写入驱动晶体管的第一极。阶段T6'还对应第二扫描信号的第三个脉冲和第三扫描信号SCAN3的第一个脉冲，实现数据信号由数据信号输入端直接写入驱动晶体管的栅极，该阶段为直充写入阶段。阶段T7'对应第三扫描信号SCAN3的第二个脉冲，阶段T8'对应第三扫描信号SCAN3的第三个脉冲，实现数据信号由驱动晶体管的第一极写入驱动晶体管的栅极，该阶段为非直充写入阶段。即数据写入阶段包括直充写入阶段和非直充写入阶段，直充写入阶段包括阶段T6'，非直充写入阶段包括阶段T7'和阶段T8'。阶段T9'对应发光控制信号EM的低电平，实现发光器件的发光显示，该阶段为发光阶段。
本发明实施例还提供了一种显示面板的驱动方法，该显示面板可以是本发明任意实施例所提供的显示面板。图10为本发明实施例提供的一种显示面板的驱动方法的流程示意图。参见图10，驱动方法包括以下步骤：
S110、复位阶段，第一复位模块响应第一扫描信号，对驱动晶体管的栅极进行复位。
S120、数据写入阶段，包括直充写入阶段和非直充写入阶段；在所述直充写入阶段，所述第一数据写入模块响应第二扫描信号，所述第二数据写入模块响应第三扫描信号，将数据信号依次写入所述驱动晶体管的第一极、第二极和栅极；在所述非直充写入阶段，所述第二数据写入模块响应第三扫描信号，将存储在所述驱动晶体管的第一极的所述数据信号继续写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠。
S130、发光阶段，发光控制模块响应发光控制信号，将第一电源信号端、驱动晶体管和发光器件之间的电流通路导通，以使驱动晶体管产生驱动电流，驱动发光器件发光。
本发明实施例设置数据写入阶段包括直充写入阶段和非直充写入阶段，在直充写入阶段，第一数据写入模块响应第二扫描信号，第二数据写入模块响应第三扫描信号，将数据信号由数据信号端直充入驱动晶体管的栅极；在非直充写入阶段，第二数据写入模块响应第三扫描信号，将存储在驱动晶体管的第一极的数据信号写入驱动晶体管的栅极。其中，第二扫描信号和第三扫描信号的脉冲数量为至少两个，第三扫描信号的脉冲比第二扫描信号的脉冲延迟且存在交叠。本发明实施例不仅能够实现驱动晶体管的阈值电压补偿，还能够增加数据写入阶段的数据写入次数，从而延长了数据写入阶段的时间，提升了数据写入效果(补偿效果)，提升了显示面板的显示画质。本发明实施例有利于显示面板的屏幕分辨率由FHD(Full High Definition，全高清)提升至QHD(Quarter High Definition，全高清屏分辨率的1/4)，及刷新频率由60Hz提升至144Hz，甚至可以在屏幕分辨率和刷新频率更高的情况下，改善mura等显示不良的现象，显示面板仍然具有较好的显示画质。
在上述实施例的基础上，可选地，第一扫描信号、第二扫描信号和第三扫描信号的脉冲数量均相等；第二扫描信号比第一扫描信号向后移位至少半个时钟，第三扫描信号比第二扫描信号向后移位至少一个时钟。这样设置，有利于在将数据信号写入驱动晶体管的栅极之前，对驱动晶体管的复位完成，从而使得驱动晶体管的栅极复位较为充分；以及有利于数据写入阶段包括将数据信号写入驱动晶体管的第一极的阶段，也包括数据信号由驱动晶体管的第一极写入驱动晶体管的栅极的阶段，从而使得数据写入较为充分。
在上述各实施例的基础上，可选地，第三扫描信号的第一个脉冲位于第一扫描信号的最后一个脉冲之后。这样设置，能够避免驱动晶体管的栅极出现反复复位和数据写入的问题，提升了驱动晶体管的栅极复位的效率和数据写入的效率。
在上述各实施例的基础上，可选地，第一扫描信号的脉冲数量为两个，第二扫描信号比第一扫描信号向后移位半个时钟，第三扫描信号比第二扫描信号向后移位一个时钟。或者，第一扫描信号的脉冲数量为三个，第二扫描信号比第一扫描信号向后移位半个时钟，第三扫描信号比第二扫描信号向后移位两个时钟。
在上述各实施例的基础上，可选地，在复位阶段，还包括：第二复位模块响应第四扫描信号，对发光器件进行复位。其中，第一扫描信号复用为第四扫描信号；或者，第二扫描信号复用为第四扫描信号；或者，第三扫描信号复用为第四扫描信号。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种显示面板，其特征在于，包括像素电路，所述像素电路包括：
驱动晶体管，用于响应数据信号而产生驱动电流，以驱动发光器件发光；
发光控制模块，用于响应发光控制信号，将第一电源信号端、所述驱动晶体管和所述发光器件之间的电流通路导通；
第一复位模块，用于响应第一扫描信号，对所述驱动晶体管的栅极进行复位；
第一数据写入模块，用于响应第二扫描信号，将所述数据信号写入所述驱动晶体管的第一极；
第二数据写入模块，用于响应第三扫描信号，将所述驱动晶体管的第一极的数据信号写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括：
第一存储模块，连接于所述第一电源信号端和所述驱动晶体管的第一极之间；
优选地，所述第一存储模块包括第一电容，所述第一电容的第一极与所述第一电源信号端电连接，所述第一电容的第二极与所述驱动晶体管的第一极电连接；
优选地，所述像素电路还包括：
第二存储模块，连接于所述第一电源信号端和所述驱动晶体管的栅极之间；
优选地，所述第二存储模块包括第二电容，所述第二电容的第一极与所述第一电源信号端电连接，所述第二电容的第二极与所述驱动晶体管的栅极电连接。
3.根据权利要求1所述的显示面板，其特征在于，还包括：
扫描驱动电路，包括级联连接的至少两级移位寄存电路，每一级所述移位寄存电路的输出信号依次向后移位半个时钟；所述扫描驱动电路用于向所述像素电路提供所述第一扫描信号、所述第二扫描信号和所述第三扫描信号；
其中，所述第一扫描信号、所述第二扫描信号和所述第三扫描信号的脉冲数量均相等；
优选地，所述第二扫描信号比所述第一扫描信号向后移位至少半个时钟，所述第三扫描信号比所述第二扫描信号向后移位至少一个时钟；
优选地，所述第三扫描信号的第一个脉冲位于所述第一扫描信号的最后一个脉冲之后。
4.根据权利要求3所述的显示面板，其特征在于，所述像素电路的数量为多个，多个所述像素电路呈阵列排布；所述像素电路还包括：写入第一扫描信号的第一扫描信号端、写入第二扫描信号的第二扫描信号端和写入第三扫描信号的第三扫描信号端；
所述扫描驱动电路输出的扫描信号的脉冲数量为两个，第n级所述移位寄存电路与第n行所述像素电路的第二扫描信号端电连接，且与第n-2行所述像素电路的第三扫描信号端电连接，且与第n+1行所述像素电路的第一扫描信号端电连接；其中，n为大于2的整数。
5.根据权利要求3所述的显示面板，其特征在于，所述像素电路的数量为多个，多个所述像素电路呈阵列排布；所述像素电路还包括：写入第一扫描信号的第一扫描信号端、写入第二扫描信号的第二扫描信号端和写入第三扫描信号的第三扫描信号端；
所述扫描驱动电路输出的扫描信号的脉冲数量为三个，第m级所述移位寄存电路与第m行所述像素电路的第二扫描信号端电连接，且与第m-4行所述像素电路的第三扫描信号端电连接，且与第m+1行所述像素电路的第一扫描信号端电连接；m为大于4的整数。
6.根据权利要求4或5所述的显示面板，其特征在于，所述像素电路还包括：
第二复位模块，用于响应第四扫描信号，对所述发光器件进行复位；
优选地，所述第二复位模块包括第一晶体管，所述第一晶体管的栅极接入所述第四扫描信号，所述第一晶体管的第一极接入复位信号，所述第一晶体管的第二极与所述发光器件电连接；
优选地，所述像素电路还包括：写入第四扫描信号的第四扫描信号端；
若所述扫描驱动电路输出的扫描信号的脉冲数量为两个，则第n级所述移位寄存电路与第p行所述像素电路的第四扫描信号端电连接，其中，n-2≤p≤n+1；
若所述扫描驱动电路输出的扫描信号的脉冲数量为三个，第m级所述移位寄存电路与第q行所述像素电路的第四扫描信号端电连接，其中，m-4≤q≤m+1。
7.根据权利要求1所述的显示面板，其特征在于，所述第一数据写入模块包括第二晶体管，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的第一极接入所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二数据写入模块包括第三晶体管，所述第三晶体管的栅极接入所述第三扫描信号，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第一复位模块包括第四晶体管，所述第四晶体管的栅极接入所述第一扫描信号，所述第四晶体管的第一极接入复位信号，所述第四晶体管的第二极与所述驱动晶体管的栅极电连接；
所述发光控制模块包括第五晶体管和第六晶体管；所述第五晶体管的栅极接入所述发光控制信号，所述发光控制模块的第一极与所述第一电源信号端电连接，所述第五晶体管的第二极与所述驱动晶体管的第一极电连接；所述第六晶体管的栅极接入所述发光控制信号，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光器件电连接；
优选地，所述第三晶体管和所述第四晶体管均为双栅晶体管。
8.一种显示面板的驱动方法，其特征在于，所述显示面板包括像素电路，所述像素电路包括驱动晶体管、发光控制模块、第一复位模块、第一数据写入模块和第二数据写入模块；所述驱动方法包括：
复位阶段，所述第一复位模块响应第一扫描信号，对所述驱动晶体管的栅极进行复位；
数据写入阶段，包括直充写入阶段和非直充写入阶段；在所述直充写入阶段，所述第一数据写入模块响应第二扫描信号，所述第二数据写入模块响应第三扫描信号，将数据信号依次写入所述驱动晶体管的第一极、第二极和栅极；在所述非直充写入阶段，所述第二数据写入模块响应第三扫描信号，将存储在所述驱动晶体管的第一极的所述数据信号继续写入所述驱动晶体管的栅极；其中，所述第二扫描信号和所述第三扫描信号的脉冲数量为至少两个，所述第三扫描信号的脉冲比所述第二扫描信号的脉冲延迟且存在交叠；
发光阶段，所述发光控制模块响应发光控制信号，将第一电源信号端、所述驱动晶体管和发光器件之间的电流通路导通，以使所述驱动晶体管产生驱动电流，驱动所述发光器件发光。
9.根据权利要求8所述的显示面板的驱动方法，其特征在于，所述第一扫描信号、所述第二扫描信号和所述第三扫描信号的脉冲数量均相等；所述第二扫描信号比所述第一扫描信号向后移位至少半个时钟，所述第三扫描信号比所述第二扫描信号向后移位至少一个时钟；
优选地，所述第三扫描信号的第一个脉冲位于所述第一扫描信号的最后一个脉冲之后；
优选地，所述第一扫描信号的脉冲数量为两个，所述第二扫描信号比所述第一扫描信号向后移位半个时钟，所述第三扫描信号比所述第二扫描信号向后移位一个时钟；
或者，所述第一扫描信号的脉冲数量为三个，所述第二扫描信号比所述第一扫描信号向后移位半个时钟，所述第三扫描信号比所述第二扫描信号向后移位两个时钟。
10.根据权利要求8所述的显示面板的驱动方法，其特征在于，所述显示面板还包括第二复位模块；在所述复位阶段，还包括：
所述第二复位模块响应第四扫描信号，对所述发光器件进行复位；
其中，所述第一扫描信号复用为所述第四扫描信号；或者，所述第二扫描信号复用为所述第四扫描信号；或者，所述第三扫描信号复用为所述第四扫描信号。
CN202110732776.2A 2021-06-30 2021-06-30 显示面板及其驱动方法 Active CN113436583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110732776.2A CN113436583B (zh) 2021-06-30 2021-06-30 显示面板及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110732776.2A CN113436583B (zh) 2021-06-30 2021-06-30 显示面板及其驱动方法

Publications (2)

Publication Number Publication Date
CN113436583A true CN113436583A (zh) 2021-09-24
CN113436583B CN113436583B (zh) 2022-10-14

Family

ID=77757943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110732776.2A Active CN113436583B (zh) 2021-06-30 2021-06-30 显示面板及其驱动方法

Country Status (1)

Country Link
CN (1) CN113436583B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114299865A (zh) * 2021-12-31 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN114708832A (zh) * 2021-11-25 2022-07-05 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
CN115762413A (zh) * 2022-08-19 2023-03-07 武汉天马微电子有限公司 显示面板及显示装置
WO2023133753A1 (zh) * 2022-01-13 2023-07-20 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
WO2023225787A1 (zh) * 2022-05-23 2023-11-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
WO2024065388A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN108922474A (zh) * 2018-06-22 2018-11-30 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN112509517A (zh) * 2020-11-26 2021-03-16 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN108922474A (zh) * 2018-06-22 2018-11-30 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN109243369A (zh) * 2018-09-28 2019-01-18 昆山国显光电有限公司 显示面板、像素电路的驱动方法及显示装置
CN112509517A (zh) * 2020-11-26 2021-03-16 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114708832A (zh) * 2021-11-25 2022-07-05 云谷（固安）科技有限公司 像素电路及其驱动方法和显示面板
CN114299865A (zh) * 2021-12-31 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN114299865B (zh) * 2021-12-31 2023-06-16 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
WO2023133753A1 (zh) * 2022-01-13 2023-07-20 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
WO2023225787A1 (zh) * 2022-05-23 2023-11-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US12014684B2 (en) 2022-05-23 2024-06-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit, method of driving pixel circuit, display panel, and display device
CN115762413A (zh) * 2022-08-19 2023-03-07 武汉天马微电子有限公司 显示面板及显示装置
WO2024065388A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置

Also Published As

Publication number Publication date
CN113436583B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
CN113436583B (zh) 显示面板及其驱动方法
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
JP4778115B2 (ja) 画像表示装置
CN112509517B (zh) 像素电路的驱动方法、显示面板
US11308885B2 (en) Display panel for outputting a same gate signal to two pixels on different lines and driving method thereof
JP5415565B2 (ja) 表示装置およびその駆動方法
CN107481676B (zh) 一种像素电路的驱动方法、显示面板以及显示装置
CN112767874B (zh) 像素驱动电路及其驱动方法、显示面板
CN111415612B (zh) 显示面板的扫描电路、显示面板及显示装置
CN113707079B (zh) 像素电路及显示面板
CN115731839A (zh) 显示驱动电路及显示装置
CN113593481A (zh) 显示面板及其驱动方法
CN115798382A (zh) 显示驱动电路及其控制方法、显示装置
CN115565493A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN112908247B (zh) 像素电路及其驱动方法、显示面板
CN115240582B (zh) 像素电路及其驱动方法、显示面板
CN115223504A (zh) 像素驱动电路和显示面板
CN114822415A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
KR20200016663A (ko) 표시 장치
CN115985226A (zh) 显示面板和显示装置
CN118015994A (zh) 显示面板及其驱动方法、显示装置
CN116631321A (zh) 一种显示面板及其驱动方法
CN116259273A (zh) 显示驱动电路和显示装置
CN114464133A (zh) 移位寄存器及其控制方法、栅极驱动电路和显示装置
CN116682360A (zh) 像素电路及其驱动方法和显示面板及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant