CN112908247B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN112908247B
CN112908247B CN202110226939.XA CN202110226939A CN112908247B CN 112908247 B CN112908247 B CN 112908247B CN 202110226939 A CN202110226939 A CN 202110226939A CN 112908247 B CN112908247 B CN 112908247B
Authority
CN
China
Prior art keywords
transistor
pole
signal
driving
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110226939.XA
Other languages
English (en)
Other versions
CN112908247A (zh
Inventor
黄飞
钱先锐
张东豪
李路康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Chengdu Vistar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Vistar Optoelectronics Co Ltd filed Critical Chengdu Vistar Optoelectronics Co Ltd
Priority to CN202110226939.XA priority Critical patent/CN112908247B/zh
Publication of CN112908247A publication Critical patent/CN112908247A/zh
Application granted granted Critical
Publication of CN112908247B publication Critical patent/CN112908247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板。像素电路包括：模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光。与现有技术相比，本发明实施例提升了像素电路的驱动性能，提升了驱动显示的效果。

Description

像素电路及其驱动方法、显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的像素电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有的像素电路的性能还不够理想，存在驱动显示效果较差的问题。
发明内容
本发明实施例提供一种像素电路及其驱动方法、显示面板，以提升像素电路的驱动性能，提升驱动显示的效果。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种像素电路，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光。
可选地，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号；
可选地，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接；
可选地，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化；
可选地，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，所述第二数据信号为数字数据信号；且所述第三驱动单元由发光控制信号控制；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的栅极接入所述发光控制信号；所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号，所述第八晶体管第二极与所述第六晶体管的栅极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元，所述第三数据信号为数字数据信号；所述第二驱动单元由发光控制信号控制；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的栅极接入所述发光控制信号，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第二数据写入单元包括第九晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号；所述第九晶体管的第二极与所述第七晶体管的栅极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元和所述第三驱动单元，所述第二数据信号为数字数据信号；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第八晶体管的第二极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元；所述第二数据信号为数字数据信号；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元；所述第三数据信号均数字数据信号；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第八晶体管的第二极与所述第六晶体管的栅极电连接；
所述第二数据写入单元包括第九晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号；所述第九晶体管的第二极与所述第七晶体管的栅极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元，以实现数字驱动；所述第三驱动单元由发光控制信号控制；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的栅极接入所述发光控制信号，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第八晶体管的第二极与所述第六晶体管的栅极电连接；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号；所述第十晶体管的第二极与所述第六晶体管的栅极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元，且所述第二数据写入单元用于响应第二清除控制信号，使清除信号写入所述第三驱动单元，以实现数字驱动；所述第二驱动单元由发光控制信号控制；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的栅极接入所述发光控制信号，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第二数据写入单元包括第九晶体管和第十一晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号；所述第九晶体管的第二极与所述第七晶体管的栅极电连接；所述第十一晶体管的栅极接入所述第二清除控制信号，所述第十一晶体管的第一极接入所述清除信号，所述第十一晶体管的第二极与所述第七晶体管的栅极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元和所述第三驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元和所述第三驱动单元，以实现数字驱动；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号；所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第八晶体管的第二极电连接，且所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第十晶体管的第二极电连接。
可选地，所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元，以实现数字驱动；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元，且所述第二数据写入单元用于响应第二清除控制信号，使清除信号写入所述第三驱动单元，以实现数字驱动；
可选地，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号，所述第八晶体管的第二极与所述第六晶体管的栅极电连接；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号，所述第十晶体管的第二极与所述第六晶体管的栅极电连接；
所述第二数据写入单元包括第九晶体管和第十一晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号，所述第九晶体管的第二极与所述第七晶体管的栅极电连接；所述第十一晶体管的栅极接入所述第二清除控制信号，所述第十一晶体管的第一极接入所述清除信号，所述第十一晶体管的第二极与第七晶体管的栅极所述电连接。
可选地，所述数字驱动模块还包括：
第二存储单元，用于存储写入所述第二驱动单元的控制端的电位；
第三存储单元，用于存储写入所述第三驱动单元的控制端的电位；
可选地，所述第二存储单元包括第二电容，所述第二电容的第一极接入第一电源信号，所述第二电容的第二极与所述第二驱动单元的控制端电连接；
所述第三存储单元包括第三电容，所述第三电容的第一极接入所述第一电源信号，所述第三电容的第二极与所述第三驱动单元的控制端电连接；或者所述第三电容连接于所述第三驱动单元的控制端和输入端的两端。
相应地，本发明实施例还提供了一种显示面板，包括如本发明任意实施例所述的像素电路。
相应地，本发明实施例还提供了一种像素电路的驱动方法，适用于本发明任意实施例所述的像素电路，所述像素电路的驱动方法包括：
补偿阶段，控制所述数字驱动模块断开，并控制所述模拟驱动模块进行阈值电压补偿；
发光阶段，控制所述模拟驱动模块响应模拟数据信号而生成模拟驱动电流，以及所述数字驱动模块用于响应数字数据信号生成数字驱动电流；其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光。
可选地，所述数字驱动模块用于响应数字数据信号生成数字驱动电流，包括：
控制所述第一数据写入单元响应所述第三扫描信号和所述第一清除控制信号，使所述第二数据信号和所述清除信号交替输出至所述第二驱动单元；同时，控制所述第二数据写入单元响应所述第四扫描信号和所述第二清除控制信号，使所述第三数据信号和所述清除信号交替输出至所述第三驱动单元；
其中，当所述第二数据信号和所述第三数据信号同时输出时，数字驱动电流通路导通，所述数字驱动模块生成数字驱动电流；
可选地，所述第二驱动单元和所述第三驱动单元同步工作或错时工作。
由于数字驱动显示灰阶的本质是高低电平的数字信号持续时间差值大小变化的过程，即发光器件亮暗持续时间差值长短的过程，但数字信号本身具有离散特性，灰阶亮度变化不够平滑。模拟驱动是利用一定范围的电压电流展开实现灰阶变化，但电压电流展开的范围有限，而且驱动晶体管的特性呈现非线性，电流易受驱动晶体管的特性变化影响，存在灰阶不能完全展开的问题。本发明实施例提供了一种新的像素电路结构，既包括模拟驱动模块，也包括数字驱动模块，能够同时实现数字驱动和模拟驱动的功能，利用模拟驱动的电压大小变化调整灰阶的平滑连续性来补偿数字驱动的灰阶离散不连续性问题，且通过设置模拟驱动模块具备阈值电压补偿功能来改善驱动晶体管特性变化对电流的影响，实现灰阶变化更顺畅及亮度的均一性更好。即本发明实施例利用数字和模拟驱动的各自优点来实现像素驱动电路稳定有效的工作，提升了像素电路的驱动性能，提升了显示面板的性能，提升了显示效果和竞争力。
附图说明
图1为本发明实施例提供的一种像素电路的电路示意图；
图2为本发明实施例提供的另一种像素电路的电路示意图；
图3为本发明实施例提供的又一种像素电路的电路示意图；
图4为本发明实施例提供的又一种像素电路的电路示意图；
图5为本发明实施例提供的又一种像素电路的电路示意图；
图6为本发明实施例提供的又一种像素电路的电路示意图；
图7为本发明实施例提供的又一种像素电路的电路示意图；
图8为本发明实施例提供的又一种像素电路的电路示意图；
图9为本发明实施例提供的又一种像素电路的电路示意图；
图10为本发明实施例提供的又一种像素电路的电路示意图；
图11为本发明实施例提供的一种像素电路的驱动方法的流程示意图；
图12为本发明实施例提供的一种像素电路的驱动时序示意图；
图13为本发明实施例提供的一种像素电路的驱动方法在发光阶段的展开示意图；
图14为本发明实施例提供的一种像素电路的驱动方法中第一数据信号的时序示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种像素电路。图1为本发明实施例提供的一种像素电路的电路示意图。参见图1，该像素电路包括模拟驱动模块100和数字驱动模块200。其中，模拟驱动模块100具备阈值电压补偿功能，以此对模拟驱动模块100中的驱动晶体管进行阈值电压补偿。由于驱动晶体管的阈值电压受工艺波动影响较大，相同的栅源电压可能会产生不同的驱动电流。因此，本发明实施例通过阈值电压补偿，降低驱动晶体管因特性差异带来的稳定性问题，提升显示面板显示的均一性。
其中，实现阈值电压补偿的方式有多种，示例性地，模拟驱动模块100包括：第一驱动单元110、第一初始化单元120、补偿单元130和第一存储单元140。第一驱动单元110包括第一晶体管M1，第一晶体管M1为需要进行阈值电压补偿的驱动晶体管。第一初始化单元120用于响应第一扫描信号SCAN1对第一晶体管M1进行初始化，以使第一晶体管M1导通。补偿单元130用于响应第二扫描信号SCAN2，使第一数据信号DATA1经由第一晶体管M1的第一极和第二极写入第一晶体管M1的栅极，完成对第一晶体管M1的阈值电压补偿。具体地，在补偿阶段，由于第一数据信号DATA1经过了导通的第一晶体管M1，使得写入第一晶体管M1的栅极G的电位Vg＝Vdata1+Vth，其中，Vdata1为第一数据信号DATA1的电压，Vth为第一晶体管M1的阈值电压。这样，在发光阶段，当第一晶体管M1的源极S接通第一电源信号VDD，漏极D接通发光器件LED或接通第二电源信号VSS时，模拟驱动模块100响应第一数据信号DATA1而生成模拟驱动电流Id1，该电流由第一晶体管M1产生，模拟驱动电流Id1为：
Figure BDA0002956779880000061
式中，W为沟道宽度，L为沟道长度，μeff为电子迁移率，Cox为单位面积沟道电容。由此可见，本发明实施例提供的像素电路产生的模拟驱动电流Id1与第一晶体管M1的阈值电压均不相关，仅与数据信号和第一电源信号VDD的大小相关，从而实现了阈值电压的补偿，有利于避免模拟驱动电流Id1受到阈值电压的影响，提升了显示面板显示的均匀性，提升了显示画质。
其中，第一数据信号DATA1为模拟数据信号，即第一数据信号DATA1的大小可变，第一数据信号DATA1的大小决定了第一晶体管M1产生的模拟驱动电流的大小。第一存储单元140用于存储写入第一驱动单元110的经阈值电压补偿的第一数据信号DATA1，即第一存储单元140用于存储写入第一晶体管M1的栅极G的电位，以使第一晶体管M1产生稳定的驱动电流Id1。
继续参见图1，数字驱动模块200连接于模拟驱动电流的电流通路中，数字驱动模块200用于在模拟驱动模块100进行阈值电压补偿时断开。其中，实现数字驱动模块200功能的方式有多种，示例性地，数字驱动模块200包括第二驱动单元210、第三驱动单元220、第一数据写入单元230和第二数据写入单元240。第一数据写入单元230用于响应第三扫描信号SCAN3，使第二数据信号DATA2写入第二驱动单元210；第二数据写入单元240用于响应第四扫描信号SCAN4，使第三数据信号DATA3写入第三驱动单元220；第二数据信号DATA2和第三数据信号DATA3均为数字数据信号。其中，数字数据信号与模拟数据信号的不同之处在于，模拟数据信号用来控制驱动电流的大小，进而控制发光器件LED的亮度变化；而数字数据信号采用高低电平变化来控制驱动电流的持续时间，进而控制发光器件LED的亮暗时间。在模拟驱动模块100生成模拟驱动电流的同时，数字驱动模块200用于响应数字数据信号而生成数字驱动电流，而数字驱动电流以断续电流的形式存在，相当于将一帧划分为多个子帧。其中，数字驱动电流与模拟驱动电流的电流通路相同，也就是说，只有当模拟驱动电流和数字驱动电流同时流通时，才会有驱动电流流过发光器件LED，相当于模拟驱动电流和数字驱动电流混合驱动发光器件LED发光。其中，模拟驱动电流的主要作用是控制驱动电流的大小，数字驱动电流的主要作用是控制驱动电流的发光时间。
由于数字驱动显示灰阶的本质是高低电平的数字信号持续时间差值大小变化的过程，即发光器件LED亮暗持续时间差值长短的过程，但数字信号本身具有离散特性，灰阶亮度变化不够平滑。模拟驱动是利用一定范围的电压电流展开实现灰阶变化，但电压电流展开的范围有限，而且驱动晶体管的特性呈现非线性，电流易受驱动晶体管的特性变化影响，存在灰阶不能完全展开的问题。本发明实施例提供了一种新的像素电路结构，既包括模拟驱动模块100，也包括数字驱动模块200，能够同时实现数字驱动和模拟驱动的功能，利用模拟驱动的电压大小变化调整灰阶的平滑连续性来补偿数字驱动的灰阶离散不连续性问题，且通过设置模拟驱动模块100具备阈值电压补偿功能来改善驱动晶体管特性变化对电流的影响，实现灰阶变化更顺畅及亮度的均一性更好。即本发明实施例利用数字和模拟驱动的各自优点来实现像素驱动电路稳定有效的工作，提升了像素电路的驱动性能，提升了显示面板的性能，提升了显示效果和竞争力。
继续参见图1，在上述各实施例的基础上，可选地，模拟驱动模块100中的各模块的连接关系如下。第一初始化模块包括第一端121、第二端122和控制端123，第一端121接入参考电压信号Vref1，第二端与第一晶体管M1的栅极G电连接，控制端123接入第一扫描信号SCAN1。补偿单元130包括第一端131、第二端132、第三端133、第四端134、第一控制端135和第二控制端136，第一端131接入第一数据信号DATA1，第二端132与第一晶体管M1的源极S电连接，第三端133与第一晶体管M1的漏极D电连接，第四端134与第一晶体管M1的栅极G电连接，第一控制端135和第二控制端136接入第二扫描信号SCAN2。第一存储单元140包括第一端141和第二端142，第一端141与第一晶体管M1的栅极G电连接，第二端142接入第一电源信号VDD等固定电位信号。
继续参见图1，在上述各实施例的基础上，可选地，数字驱动模块200中的各模块的连接关系如下。第二驱动单元210包括第一端211、第二端212和控制端213，第一端211接入第一电源信号VDD，第二端与第一晶体管M1的源极S电连接。第一数据写入单元230包括第一端231、第二端232和控制端233，第一端231接入第二数据信号DATA2，第二端232与第二驱动单元210的控制端电连接，控制端233接入第三扫描信号SCAN3。第三驱动单元220包括第一端221、第二端222和控制端223，第一端221与第一晶体管M1的漏极D电连接，第二端222与发光器件LED电连接。第二数据写入单元240包括第一端241、第二端242和控制端243，第一端241接入第三数据信号DATA3，第二端242与第三驱动单元220的控制端223电连接，控制端243接入第四扫描信号SCAN4。
图2为本发明实施例提供的另一种像素电路的电路示意图。参见图2，在上述各实施例的基础上，可选地，第一初始化单元120包括第二晶体管M2，第二晶体管M2的栅极接入第一扫描信号SCAN1，第二晶体管M2的第一极接入参考电压信号Vref1，第二晶体管M2的第二极与第一晶体管M1的栅极电连接。补偿单元130包括第三晶体管M3和第四晶体管M4，第三晶体管M3的栅极接入第二扫描信号SCAN2，第三晶体管M3的第一极接入第一数据信号DATA1，第三晶体管M3的第二极与第一晶体管M1的第一极(源极S)电连接；第四晶体管M4的栅极接入第二扫描信号SCAN2，第四晶体管M4第一极与第一晶体管M1的第二极电连接，第四晶体管M4的第二极与第一晶体管M1的栅极电连接。第一存储单元140包括第一电容C1，第一电容C1的第一极与第一晶体管M1的栅极电连接，第一电容C1的第二极与第一电源信号VDD电连接。本发明实施例这样设置，电路结构简单，易于实现。
继续参见图2，在上述各实施例的基础上，可选地，模拟驱动模块100还包括第二初始化单元150，第二初始化单元150用于响应第一扫描信号SCAN1或者第二扫描信号SCAN2(图2中示例性地示出了第二初始化单元150响应第一扫描信号SCAN1)，对发光器件LED进行初始化，以避免发光器件LED的正向偏压，优化发光器件LED的发光性能。示例性地，第二初始化单元150包括第五晶体管M5，第五晶体管M5的栅极接入第一扫描信号SCAN1或者第二扫描信号SCAN2，第五晶体管M5的第一极接入参考电压信号Vref1，第五晶体管M5的第二极与发光器件LED电连接。这样设置，电路结构简单，易于实现。
继续参见图2，在上述各实施例的基础上，可选地，第二驱动单元210包括第六晶体管M6，第六晶体管M6的第一极接入第一电源信号VDD，第六晶体管M6的第二极与模拟驱动模块100电连接。第三驱动单元220包括第七晶体管M7，第七晶体管M7的第一极与模拟驱动模块100电连接，第七晶体管M7的第二极与发光器件LED电连接。第一数据写入单元230包括第八晶体管M8，第八晶体管M8的栅极接入第三扫描信号SCAN3，第八晶体管M8的第一极接入第二数据信号DATA2，第八晶体管M8第二极与第六晶体管M6的栅极电连接。第二数据写入单元240包括第九晶体管M9，第九晶体管M9的栅极接入第四扫描信号SCAN4，第九晶体管M9的第一极接入第三数据信号DATA3，第九晶体管M9的第二极与第七晶体管M7的栅极电连接。本发明实施例这样设置，电路结构简单，易于实现。
继续参见图2，在上述各实施例的基础上，可选地，数字驱动模块200还包括第二存储单元250和第三存储单元260。第二存储单元250用于存储写入第六晶体管M6的栅极电位；第三存储单元260用于存储写入第七晶体管M7的栅极电位。这样设置，有利于维持第六晶体管M6和第七晶体管M7的栅极稳定，从而有利于提升像素电路的稳定性。示例性地，第二存储单元250包括第二电容C2，第二电容C2的第一极接入第一电源信号VDD等固定电位信号，第二电容C2的第二极与第六晶体管M6的栅极电连接，以维持第六晶体管M6的栅极电位稳定。第三存储单元260包括第三电容C3，第三电容C3的第一极接入第一电源信号VDD等固定电位信号或与第七晶体管M7的第一极电连接，第三电容C3的第二极与第七晶体管M7的栅极电连接，以维持第七晶体管M7的栅极电位稳定。
需要说明的是，在图2中，示例性地示出了第二存储单元250包括第二电容C2，第三存储单元260包括第三电容C3，并非对本发明的限定。在其他实施例中，还可以设置第二存储单元250包括第一锁存器，第一锁存器与第六晶体管M6的栅极电连接，用于存储第六晶体管M6的栅极电位；以及第三存储单元260包括第二锁存器，第二锁存器与第七晶体管M7的栅极电连接，用于存储第七晶体管M7的栅极电位。具体地，锁存器包括反并联连接的两个反相器。
在上述各实施例中，第二驱动单元210和第三驱动单元220均能够实现数字驱动，由于第一驱动单元110、第二驱动单元210和第三驱动单元220串联连接，第二驱动单元210和第三驱动单元220中的任意一个断开，发光器件LED便处于暗态。只有当第一驱动单元110、第二驱动单元210和第三驱动单元220均处于导通状态时，发光器件LED才会处于亮态。当第一驱动单元110、第二驱动单元210和第三驱动单元220均处于导通状态时，通过发光器件LED的驱动电流由第一驱动单元110、第二驱动单元210和第三驱动单元220中的最小驱动电流决定。通常情况下，第二数据信号DATA2和第三数据信号DATA3的电压大小相同，且大于第一数据信号DATA1的电压；在第二数据信号DATA2的控制下，第二驱动单元210产生的驱动电流大于第一数据信号DATA1产生的模拟驱动电流，在第三数据信号DATA3的控制下，第三驱动单元220产生的驱动电流大于第一数据信号DATA1产生的模拟驱动电流，以使模拟驱动电流能够稳定输出给发光器件LED。此时，第二驱动单元210和第三驱动单元220相当于驱动电流通路中的开关，在发光阶段，第二驱动单元210和第三驱动单元220能够使得模拟驱动电流按照设定占空比导通和断开，呈现数字驱动的特点。
基于此，该像素电路的工作模式有多种，在一种工作模式下，第三扫描信号SCAN3和第四扫描信号SCAN4在发光阶段常开(即第一数据写入单元230和第二数据写入单元240在发光阶段常开)，发光器件LED的发光时长由第二数据信号DATA2和第三数据信号DATA3共同决定；若第二数据信号DATA2和第三数据信号DATA3的时序相同，那么，第二驱动单元210和第三驱动单元220同步工作，发光器件LED的发光时长由第二数据信号DATA2和第三数据信号DATA3的占空比决定。
在一种工作模式下，第三扫描信号SCAN3和第四扫描信号SCAN4在发光阶段常开(即第一数据写入单元230和第二数据写入单元240在发光阶段常开)，发光器件LED的发光时长由第二数据信号DATA2和第三数据信号DATA3共同决定；若第二数据信号DATA2和第三数据信号DATA3的时序不同，那么，第二驱动单元210和第三驱动单元220错时工作，发光器件LED的发光时长由第二数据信号DATA2和第三数据信号DATA3的占空比和错时的时长决定。
在另一种工作模式下，第三扫描信号SCAN3或第四扫描信号SCAN4在发光阶段呈现数字特点，发光器件LED的发光时长由第三扫描信号SCAN3、第四扫描信号SCAN4、第二数据信号DATA2和第三数据信号DATA3共同决定。其中，第三扫描信号SCAN3和第二数据信号DATA2共同决定第二驱动单元210的导通时长，第四扫描信号SCAN4和第三数据信号DATA3共同决定第三驱动单元220的导通时长；进而第二驱动单元210的导通时间和第三驱动单元220的导通时间共同决定发光器件LED的发光时长。
在其他情况下，还可以设置第二数据信号DATA2和第三数据信号DATA3的电压大小不同，在第二数据信号DATA2的控制下，第二驱动单元210产生的驱动电流小于模拟驱动电流；和/或，在第三数据信号DATA3的控制下，第三驱动单元220产生的驱动电流小于模拟驱动电流，以减小输出给发光器件LED的模拟驱动电流的大小。
由上述分析可以看出，本发明实施例提供的像素电路的驱动方法灵活多样，有利于根据不同的驱动场景和驱动需求改变工作模式，从而提升了数字驱动的稳定性及实现了灰阶调制的灵活性。
在本发明的其他实施方式中，可以设置第三扫描信号SCAN3和第四扫描信号SCAN4复用，也可以设置第二数据信号DATA2和第三数据信号DATA3复用，这样设置，有利于减少信号线的数量。本领域技术人员可以理解，信号复用能够减少信号线的数量，同时能够实现的工作模式也会减少，在实际应用中可以根据需要进行设置。
需要说明的是，在上述各实施例中，示例性地示出了第二驱动单元210和第三驱动单元220均由数据写入单元控制，并非对本发明的限定。在其他实施例中，还可以设置，仅第二驱动单元210由数据写入单元控制，或者仅第三驱动单元220由数据写入单元控制，下面进行具体说明。
图3为本发明实施例提供的又一种像素电路的电路示意图。参见图3，在本发明的一种实施方式中，可选地，第一数据写入单元230用于响应第三扫描信号SCAN3，使第二数据信号DATA2写入第二驱动单元210，实现数字驱动；且第三驱动单元220由发光控制信号控制。示例性地，第二驱动单元210包括第六晶体管M6，第三驱动单元220包括第七晶体管M7，第一数据写入单元230包括第八晶体管M8，第六晶体管M6的栅极与第八晶体管M8第二极电连接；第七晶体管M7的栅极接入发光控制信号EM。本发明实施例这样设置，使得第二驱动单元210由第一数据写入单元230控制，实现数字驱动；第三驱动单元220由发光控制信号EM控制，实现开关功能。示例性地，在像素电路的补偿阶段，第三扫描信号SCAN3和第二数据信号DATA2控制第二驱动单元210断开，发光控制信号EM控制第三驱动单元220断开，以有利于模拟驱动模块100进行阈值电压补偿。在像素电路的发光阶段，发光控制信号EM控制第三驱动单元220导通，第三扫描信号SCAN3和第二数据信号DATA2控制第二驱动单元210生成数字驱动电流，与第一驱动单元110生成的模拟驱动电流混合驱动发光器件LED发光。
在本发明的另一种实施方式中，可选地，第二驱动单元210由发光控制信号EM控制；且第二数据写入单元240用于响应第四扫描信号SCAN4，使第三数据信号DATA3写入第三驱动单元220，实现数字驱动。示例性地，第二驱动单元210包括第六晶体管M6，第三驱动单元220包括第七晶体管M7，第二数据写入单元240包括第九晶体管M9，第六晶体管M6的栅极接入发光控制信号EM；第七晶体管M7的栅极与第九晶体管M9的第二极电连接。与前述实施方式类似，在像素电路的补偿阶段，第四扫描信号SCAN4和第三数据信号DATA3控制第三驱动单元220断开，发光控制信号EM控制第二驱动单元210断开，以有利于模拟驱动模块100进行阈值电压补偿。在像素电路的发光阶段，发光控制信号EM控制第二驱动单元210导通，第四扫描信号SCAN4和第三数据信号DATA3控制第三驱动单元220生成数字驱动电流，与第一驱动单元110生成的模拟驱动电流混合驱动发光器件LED发光。
图4为本发明实施例提供的又一种像素电路的电路示意图。参见图4，在本发明的一种实施方式中，可选地，第二驱动单元210和第三驱动单元220共用第一数据写入单元230。这样设置，可以简化数据写入单元的设置方式，并使第二驱动单元210和第三驱动单元220同步工作。
在上述各实施例中，各晶体管的沟道类型可以均设置为N沟道型，也可以均设置为P沟道型，还可以部分设置为N沟道型，部分设置为P沟道型，在实际应用中可以根据需要进行设置。示例性地，在图2和图3中，各晶体管均设置为P沟道型。图5为本发明实施例提供的又一种像素电路的电路示意图。参见图5，示例性地，第八晶体管M8和第九晶体管M9为N沟道型，其他晶体管为P沟道型，本发明实施例这样设置，可以在确保像素电路正常工作的基础上，采用第二扫描信号SCAN2复用第三扫描信号SCAN3，以及采用第二扫描信号SCAN2复用第四扫描信号SCAN4。这样，可以节约扫描信号的数量，有利于简化行驱动电路(GOA)的设计难度。
图6为本发明实施例提供的又一种像素电路的电路示意图。参见图6，与上述各实施例不同的是，本发明实施例还提供了一种由行驱动技术(GOA)实现数字驱动的设置方式。具体地，第一数据写入单元230用于响应第三扫描信号SCAN3，使第二数据信号DATA2写入第二驱动单元210，且第一数据写入单元230用于响应第一清除控制信号Clear1，使清除信号Vref2写入第二驱动单元210，以实现对第二驱动单元210的数字驱动。第二数据写入单元240用于响应第四扫描信号SCAN4，使第三数据信号DATA3写入第三驱动单元220，且第二数据写入单元240用于响应第二清除控制信号Clear2，使清除信号Vref2写入第三驱动单元220，以实现对第三驱动单元220的数字驱动。
示例性地，第一数据写入单元230包括第一端231、第二端232、第一控制端233、第三端234和第二控制端235，第一端231接入第二数据信号DATA2，第二端232与第二驱动单元210的控制端213电连接，第一控制端233接入第三扫描信号SCAN3，第三端234接入清除信号Vref2，第二控制端235接入第一清除控制信号Clear1。其中，第二数据信号DATA2可以为电压恒定的信号，清除信号Vref2和第二数据信号DATA2的电位相反，当清除信号Vref2为高电平时，第二数据信号DATA2为低电平；当清除信号Vref2为低电平时，第二数据信号DATA2为高电平。清除信号Vref2和第二数据信号DATA2均由第二端232输出，以实现对第二驱动单元210的数字驱动。
第二数据写入单元240包括第一端241、第二端242、第一控制端243、第三端244和第二控制端245，第一端241接入第三数据信号DATA3，第二端242与第三驱动单元220的控制端223电连接，第一控制端243接入第四扫描信号SCAN4，第三端244接入清除信号Vref2，第二控制端245接入第二清除控制信号Clear2。其中，第三数据信号DATA3与第二数据信号DATA2的设置方式类似，清除信号Vref2可以为同一信号。清除信号Vref2和第三数据信号DATA3均由第二端242输出，以实现对第三驱动单元220的数字驱动。
图7为本发明实施例提供的又一种像素电路的电路示意图。参见图7，在本发明的一种实施方式中，可选地，第一数据写入单元230包括第八晶体管M8和第十晶体管M10，第八晶体管M8的栅极接入第三扫描信号SCAN3，第八晶体管M8的第一极接入第二数据信号DATA2；第十晶体管M10的栅极接入第一清除控制信号Clear1，第十晶体管M10的第一极接入清除信号Vref2。第二数据写入单元240包括第九晶体管M9和第十一晶体管M11，第九晶体管M9的栅极接入第四扫描信号SCAN4，第九晶体管M9的第一极接入第三数据信号DATA3；第十一晶体管M11的栅极接入第二清除控制信号Clear2，第十一晶体管M11的第一极接入清除信号Vref2。第六晶体管M6的栅极与第八晶体管M8的第二极电连接，且第六晶体管M6的栅极与第十晶体管M10的第二极电连接；第七晶体管M7的栅极与第九晶体管M9的第二极电连接，且第七晶体管M7的栅极与第十一晶体管M11的第二极电连接。本发明实施例这样设置，结构简单，易于实现。
本发明实施例与前述实施例中采用数字数据信号的设置方式类似，第二驱动单元210和第三驱动单元220均能够实现数字驱动。该像素电路的工作模式有多种，第二驱动单元210和第三驱动单元220可以同步工作，也可以错时工作；第二数据信号DATA2和第三数据信号DATA3的电压大小可以相同，也可以不同。示例性地，本发明实施例实现数字驱动的原理为，在发光阶段，第一晶体管M1的栅极G已经存储有经阈值电压补偿的第一数据信号DATA1，只要第六晶体管M6和第七晶体管M7导通，其产生的模拟驱动电流就能够传输至发光器件LED。其中，第六晶体管M6和第七晶体管M7的导通方式为数字驱动方式，第六晶体管M6由第一数据写入单元230控制，第七晶体管M7由第二数据写入单元240控制。在第八晶体管M8导通时，第二数据信号DATA2写入第六晶体管M6的栅极，第六晶体管M6导通；同时，第九晶体管M9导通时，第三数据信号DATA3写入第七晶体管M7的栅极，第七晶体管M7导通，第一晶体管M1的源极S与第一电源信号VDD接通，漏极D与发光器件LED的阳极接通，第一晶体管M1产生的模拟驱动电流驱动发光器件LED发光。一旦第八晶体管M8断开，第十晶体管M10导通，第六晶体管M6断开；或者第九晶体管M9断开，第十晶体管M10导通，第七晶体管M7断开，发光器件LED停止发光。
在上述各实施例中，各晶体管的沟道类型可以均设置为N沟道型，也可以均设置为P沟道型，还可以部分设置为N沟道型，部分设置为P沟道型，在实际应用中可以根据需要进行设置。示例性地，在图7中，各晶体管均设置为P沟道型。图8为本发明实施例提供的又一种像素电路的电路示意图。参见图8，示例性地，第八晶体管M8和第九晶体管M9为N沟道型，其他晶体管为P沟道型。其中，由于第六晶体管M6为P沟道型，相应地，第二数据信号DATA2为低电平，清除信号Vref2为高电平。本发明实施例设置第八晶体管M8为N沟道型，有利于第八晶体管M8传输第二数据信号DATA2。具体地，当需要控制第八晶体管M8导通时，第三扫描信号SCAN3为高电平，第八晶体管M8的栅极的高电平与第一极的低电平形成大于阈值的压差，控制第八晶体管M8导通，且第三扫描信号SCAN3的高电平无需设置的较高，从而有利于降低像素电路的功耗。相反，若设置第八晶体管M8为P沟道型，当需要控制第八晶体管M8导通时，第三扫描信号SCAN3为低电平，且该低电平需要低于第二数据信号DATA2的低电平，由于第三扫描信号SCAN3的低电平电压过低，使得像素电路的功耗较高。类似地，设置第十晶体管M10为P沟道型，有利于传输清除信号Vref2和降低功耗。设置第九晶体管M9为N沟道型，第十一晶体管M11为P沟道型，有利于传输第三数据信号DATA3和清除信号Vref2，并降低功耗。
需要说明的是，在上述各实施例中，示例性地示出了第二驱动单元210和第三驱动单元220均由数据写入单元控制，并非对本发明的限定。在其他实施例中，还可以设置，仅第二驱动单元210由数据写入单元控制，或者仅第三驱动单元220由数据写入单元控制，下面进行具体说明。
图9为本发明实施例提供的又一种像素电路的电路示意图。参见图9，在本发明的一种实施方式中，可选地，第一数据写入单元230用于响应第三扫描信号SCAN3，使第二数据信号DATA2写入第二驱动单元210，且第一数据写入单元230用于响应第一清除控制信号Clear1，使清除信号Vref2写入第二驱动单元210，以实现数字驱动；第三驱动单元220由发光控制信号控制。示例性地，第一数据写入单元230包括第八晶体管M8和第十晶体管M10，第八晶体管M8的栅极接入第三扫描信号SCAN3，第八晶体管M8的第一极接入第二数据信号DATA2；第十晶体管M10的栅极接入第一清除控制信号Clear1，第十晶体管M10的第一极接入清除信号Vref2；第六晶体管M6的栅极与第八晶体管M8第二极电连接，且第六晶体管M6的栅极与第十晶体管M10的第二极电连接；第七晶体管M7的栅极接入发光控制信号。本发明实施例这样设置，使得第二驱动单元210由第一数据写入单元230控制，实现数字驱动；第三驱动单元220由发光控制信号控制，实现开关功能。示例性地，在像素电路的补偿阶段，第一清除控制信号Clear1和清除信号Vref2控制第二驱动单元210断开，发光控制信号控制第三驱动单元220断开，以有利于模拟驱动模块100进行阈值电压补偿。在像素电路的发光阶段，发光控制信号控制第三驱动单元220导通，第三扫描信号SCAN3、第二数据信号DATA2、第一清除控制信号Clear1和清除信号Vref2配合作用控制第二驱动单元210生成数字驱动电流，与第一驱动单元110生成的模拟驱动电流混合驱动发光器件LED发光。
在本发明的另一种实施方式中，可选地，第二驱动单元210由发光控制信号控制；第二数据写入单元240用于响应第四扫描信号SCAN4，使第三数据信号DATA3写入第三驱动单元220，且第二数据写入单元240用于响应第二清除控制信号Clear2，使清除信号Vref2写入第三驱动单元220，以实现数字驱动。示例性地，第二数据写入单元240包括第九晶体管M9和第十一晶体管M11，第九晶体管M9的栅极接入第四扫描信号SCAN4，第九晶体管M9的第一极接入第二数据信号DATA2；第十一晶体管M11的栅极接入第二清除控制信号Clear2，第十一晶体管M11的第一极接入清除信号Vref2。第六晶体管M6的栅极接入发光控制信号；第七晶体管M7的栅极与第九晶体管M9的第二极电连接，且第七晶体管M7的栅极与第十一晶体管M11的第二极电连接。与前述实施方式类似，在像素电路的补偿阶段，第二清除控制信号Clear2和清除信号Vref2控制第三驱动单元220断开，发光控制信号控制第二驱动单元210断开，以有利于模拟驱动模块100进行阈值电压补偿。在像素电路的发光阶段，发光控制信号控制第二驱动单元210导通，第四扫描信号SCAN4、第三数据信号DATA3、第二清除控制信号Clear2和清除信号Vref2配合作用控制第三驱动单元220生成数字驱动电流，与第一驱动单元110生成的模拟驱动电流混合驱动发光器件LED发光。
图10为本发明实施例提供的又一种像素电路的电路示意图。参见图10，在本发明的一种实施方式中，可选地，第二驱动单元210和第三驱动单元220共用第一数据写入单元230。这样设置，可以简化数据写入单元的设置方式，并使第二驱动单元210和第三驱动单元220同步工作。
综上所述，本发明实施例提供了一种新的像素电路结构，既包括模拟驱动模块100，也包括数字驱动模块200，能够同时实现数字驱动和模拟驱动的功能，利用模拟驱动的电压大小变化调整灰阶的平滑连续性来补偿数字驱动的灰阶离散不连续性问题，且通过设置模拟驱动模块100具备阈值电压补偿功能来改善驱动晶体管特性变化对电流的影响，实现灰阶变化更顺畅及亮度的均一性更好。即本发明实施例利用数字和模拟驱动的各自优点来实现像素驱动电路稳定有效的工作，提升了像素电路的驱动性能，提升了显示面板的性能，提升了显示效果和竞争力。另外，本发明实施例可以采用多种工作模式的数字驱动，有利于提升数字驱动的稳定性和灰阶调制的灵活性。
需要说明的是，在上述各实施例中，示例性地示出了发光控制信号控制数字驱动模块中的晶体管，并非对本发明的限定，在其他实施例中，还可以模拟驱动模块包括发光控制模块，该发光控制模块由发光控制信号控制。
还需要说明的是，在上述各实施例中，示例性地示出了数字驱动模块中数据信号通过一个晶体管进行传输，并非对本发明的限定，在其他实施例中，还可以设置数字数据信号通过传输门进行传输，传输门包括并联连接且沟道类型相反的两个晶体管。
本发明实施例还提供了一种显示面板，显示面板可以为有机发光二极管显示面板(Organic Light-Emitting Diode，OLED)、微发光二极管显示面板(Micro Light EmittingDiode，Micro LED)或发光二极管显示面板(Light Emitting Diode，LED)等。显示面板包括如本发明任意实施例所提供的像素电路，其技术原理和产生的效果类似，不再赘述。
本发明实施例还提供了一种像素电路的驱动方法，适用于本发明任意实施例所提供的像素电路。图11为本发明实施例提供的一种像素电路的驱动方法的流程示意图，图12为本发明实施例提供的一种像素电路的驱动时序示意图。结合图8、图11和图12，像素电路的驱动方法包括以下步骤：
S10、在初始化阶段，对模拟驱动模块100进行初始化。
其中，对模拟驱动模块100进行初始化的目的在于，确保模拟驱动模块100中的驱动晶体管在补偿阶段是导通的，以有利于补偿阶段的进行。可选地，在初始化阶段还对发光器件LED进行初始化。示例性地，参考图8和图12，在初始化阶段S10，第一扫描信号SCAN1为低电平，控制第二晶体管M2和第五晶体管M5导通，第二晶体管M2将参考电压信号Vref1(低电平)传输至第一晶体管M1的栅极(第一电容C1的第一极)，对第一晶体管M1(第一电容C1)进行初始化，为补偿阶段导通第一晶体管M1做准备。第五晶体管M5将参考电压信号Vref1传输至发光器件LED的阳极，使得发光器件LED的阳极反向初始化，有利于避免电荷残留显示异常。
S20、在补偿阶段，控制数字驱动模块200断开，并控制模拟驱动模块100进行阈值电压补偿。
其中，由于驱动晶体管的阈值电压受工艺波动影响较大，存在阈值电压漂移的现象，对驱动晶体管进行阈值电压补偿，能够提升显示的均一性。示例性地，参考图8和图12，在补偿阶段S20，第一扫描信号SCAN1为高电平，第二扫描信号SCAN2为低电平。第一扫描信号SCAN1控制第二晶体管M2和第五晶体管M5断开，第二扫描信号SCAN2控制第三晶体管M3和第四晶体管M4导通，数据信号通过导通的第三晶体管M3、第一晶体管M1和第四晶体管M4传输至第一晶体管M1的栅极，同时完成阈值电压补偿。在补偿阶段，第三扫描信号SCAN3保持低电平，控制第八晶体管M8断开；第一清除控制信号Clear1保持低电平，控制第十晶体管M10导通，清除信号Vref2写入第六晶体管M6的栅极，控制第六晶体管M6断开。第四扫描信号SCAN4保持低电平，控制第九晶体管M9断开；第二清除控制信号Clear2保持低电平，控制第十一晶体管M11导通，清除信号Vref2写入第七晶体管M7的栅极，控制第七晶体管M7断开。这样，数字驱动模块200可以确保阈值电压补偿的正常进行。
S30、在发光阶段，控制模拟驱动模块100响应模拟数据信号而生成模拟驱动电流，以及数字驱动模块200用于响应数字数据信号生成数字驱动电流。
其中，数字驱动电流与模拟驱动电流的电流通路相同，混合驱动发光器件LED发光。也就是说，数字驱动过程只在发光阶段起作用。图13为本发明实施例提供的一种像素电路的驱动方法在发光阶段的展开示意图。结合图8、图12和图13，一帧扫描时间可以划分为多个子帧，例如，子帧SF1、子帧SF2、子帧SF3和子帧SF4等。示例性地，一帧扫描时间根据数字二进制位数分为多个子帧进行扫描，每个子帧的扫描时间根据二进制不同位的大小不同而不同。每个子帧中，控制第六晶体管M6和第七晶体管M7的导通时间，发光器件LED的不同亮度的显示通过不同子帧的时间组合来积累实现。其中，子帧的时间长短是通过扫描信号(包括第三扫描信号SCAN3和第四扫描信号SCAN4)和清除控制信号(包括第一清除控制信号Clear1和第二清除控制信号Clear2)的时间差值不同而不同。具体地，在第三扫描信号SCAN3和第一清除控制信号Clear1的控制下，使第二数据信号DATA2和清除信号Vref2交替输出至第六晶体管M6的栅极；同时，在第四扫描信号SCAN4和第二清除控制信号Clear2的控制下，使第三数据信号DATA3和清除信号Vref2交替输出至第七晶体管M7的栅极。当第二数据信号DATA2和第三数据信号DATA3同时输出时，数字驱动电流通路导通，数字驱动模块200生成数字驱动电流。以第二驱动单元210和第三驱动单元220同步工作为例进行说明，图13中，实线表示第三扫描信号SCAN3(第四扫描信号SCAN4)的开启时间，虚线表示第一清除控制信号Clear1(第二清除控制信号Clear2)的开启时间，两信号的时间差决定了一个子帧的开启时长。示例性地，如子帧SF3和子帧SF4，当一个子帧需要一直开启时，第一清除控制信号Clear1(第二清除控制信号Clear2)可以省去。
可选地，第二驱动单元210和第三驱动单元220同步工作或错时工作。示例性地，通过调整第三扫描信号SCAN3和第四扫描信号SCAN4的时序相同或不同；以及调整第一清除控制信号Clear1和第二清除控制信号Clear2的时序相同或不同来实现。使得第二驱动单元210和第三驱动单元220在工作过程中可以互相干预，实现灵活改变灰阶。可选地，第二数据信号DATA2和第三数据信号DATA3的电压大小相同或不同。进而改变发光器件LED的通路电流，通过第二驱动单元210和第三驱动单元220的配合工作实现更好的灰阶展开及显示效果。
图14为本发明实施例提供的一种像素电路的驱动方法中第一数据信号DATA1的时序示意图。参见图14，可选地，第一数据信号DATA1(模拟驱动电流)在不同帧的电压大小不同，可以灵活调节，实现灰阶变化更顺畅的效果。另外，可以理解的是，由于在模拟驱动部分，在产生模拟驱动电流前需要对模拟驱动进行阈值电压补偿，因此，设置一帧内的模拟驱动电流不变，有利于减少刷新时长，从而提高刷新频率。
综上所述，本发明实施例提供了一种新的像素电路的驱动方法，既包括模拟驱动，也包括数字驱动，能够同时实现数字驱动和模拟驱动的功能，利用模拟驱动的电压大小变化调整灰阶的平滑连续性来补偿数字驱动的灰阶离散不连续性问题，且通过设置模拟驱动模块100具备阈值电压补偿功能来改善驱动晶体管特性变化对电流的影响，实现灰阶变化更顺畅及亮度的均一性更好。即本发明实施例利用数字和模拟驱动的各自优点来实现像素驱动电路稳定有效的工作，提升了像素电路的驱动性能，提升了显示面板的性能，提升了显示效果和竞争力。另外，本发明实施例可以采用多种工作模式的数字驱动，有利于提升数字驱动的稳定性和灰阶调制的灵活性。
需要说明的是，在上述实施例中，示例性地以一帧中的第一数据信号(模拟驱动电流)的电压大小不变进行了说明，并非对本发明的限定，在其他实施方式中，还可以控制在一帧中第一数据信号(模拟驱动电流)的电压大小变化。具体地，在不同子帧会有不同的第一数据信号的电压，或者其中某几个子帧使用不同的第一数据信号的电压，来控制第一晶体管的开启程度，来调整工作电流，进而调整驱动电流通路的电流大小，来改变发光器件的亮度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (50)

1.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，所述第二数据信号为数字数据信号；且所述第三驱动单元由发光控制信号控制。
2.根据权利要求1所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
3.根据权利要求2所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
4.根据权利要求3所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
5.根据权利要求4所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
6.根据权利要求1所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的栅极接入所述发光控制信号；所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号，所述第八晶体管第二极与所述第六晶体管的栅极电连接。
7.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元和所述第三驱动单元，所述第二数据信号为数字数据信号。
8.根据权利要求7所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
9.根据权利要求8所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
10.根据权利要求9所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
11.根据权利要求10所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
12.根据权利要求7所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第八晶体管的第二极电连接。
13.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元；所述第二数据信号为数字数据信号；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元；所述第三数据信号均数字数据信号。
14.根据权利要求13所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
15.根据权利要求14所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
16.根据权利要求15所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
17.根据权利要求16所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
18.根据权利要求13所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第八晶体管的第二极与所述第六晶体管的栅极电连接；
所述第二数据写入单元包括第九晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号；所述第九晶体管的第二极与所述第七晶体管的栅极电连接。
19.根据权利要求13所述的像素电路，其特征在于，所述数字驱动模块还包括：
第二存储单元，用于存储写入所述第二驱动单元的控制端的电位；
第三存储单元，用于存储写入所述第三驱动单元的控制端的电位。
20.根据权利要求19所述的像素电路，其特征在于，所述第二存储单元包括第二电容，所述第二电容的第一极接入第一电源信号，所述第二电容的第二极与所述第二驱动单元的控制端电连接；
所述第三存储单元包括第三电容，所述第三电容的第一极接入所述第一电源信号，所述第三电容的第二极与所述第三驱动单元的控制端电连接；或者所述第三电容连接于所述第三驱动单元的控制端和输入端的两端。
21.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元，以实现数字驱动；所述第三驱动单元由发光控制信号控制。
22.根据权利要求21所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
23.根据权利要求22所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
24.根据权利要求23所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
25.根据权利要求24所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
26.根据权利要求21所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的栅极接入所述发光控制信号，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第八晶体管的第二极与所述第六晶体管的栅极电连接；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号；所述第十晶体管的第二极与所述第六晶体管的栅极电连接。
27.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元，且所述第二数据写入单元用于响应第二清除控制信号，使清除信号写入所述第三驱动单元，以实现数字驱动；所述第二驱动单元由发光控制信号控制。
28.根据权利要求27所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
29.根据权利要求28所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
30.根据权利要求29所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
31.根据权利要求30所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
32.根据权利要求27所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的栅极接入所述发光控制信号，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第二数据写入单元包括第九晶体管和第十一晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号；所述第九晶体管的第二极与所述第七晶体管的栅极电连接；所述第十一晶体管的栅极接入所述第二清除控制信号，所述第十一晶体管的第一极接入所述清除信号，所述第十一晶体管的第二极与所述第七晶体管的栅极电连接。
33.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元和所述第三驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元和所述第三驱动单元，以实现数字驱动。
34.根据权利要求33所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
35.根据权利要求34所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
36.根据权利要求35所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
37.根据权利要求36所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
38.根据权利要求33所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号；所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第八晶体管的第二极电连接，且所述第六晶体管的栅极和所述第七晶体管的栅极均与所述第十晶体管的第二极电连接。
39.一种像素电路，其特征在于，包括：
模拟驱动模块，所述模拟驱动模块具备阈值电压补偿功能；所述模拟驱动模块用于响应模拟数据信号而生成模拟驱动电流；
数字驱动模块，所述数字驱动模块连接于所述模拟驱动电流的电流通路中；所述数字驱动模块用于在所述模拟驱动模块进行阈值电压补偿时断开；以及，在所述模拟驱动模块生成所述模拟驱动电流的同时，所述数字驱动模块用于响应数字数据信号而生成数字驱动电流；
其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光；
所述数字驱动模块包括：
第二驱动单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第二驱动单元用于控制所述第一电源信号和所述模拟驱动模块之间的通断；
第三驱动单元，所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第三驱动单元用于控制所述模拟驱动模块和所述发光器件之间的通断；
第一数据写入单元，所述第一数据写入单元用于响应第三扫描信号，使第二数据信号写入所述第二驱动单元，且所述第一数据写入单元用于响应第一清除控制信号，使清除信号写入所述第二驱动单元，以实现数字驱动；
第二数据写入单元，所述第二数据写入单元用于响应第四扫描信号，使第三数据信号写入所述第三驱动单元，且所述第二数据写入单元用于响应第二清除控制信号，使清除信号写入所述第三驱动单元，以实现数字驱动。
40.根据权利要求39所述的像素电路，其特征在于，所述模拟驱动模块包括：
第一驱动单元，所述第一驱动单元包括第一晶体管；
第一初始化单元，用于响应第一扫描信号对所述第一驱动单元进行初始化；
补偿单元，用于响应第二扫描信号，使第一数据信号经由所述第一晶体管的第一极和第二极写入所述第一晶体管的栅极，完成对所述第一晶体管的阈值电压补偿；所述第一数据信号为模拟数据信号；
第一存储单元，用于存储写入所述第一驱动单元的经阈值电压补偿的所述第一数据信号。
41.根据权利要求40所述的像素电路，其特征在于，所述第一初始化单元包括第二晶体管，所述第二晶体管的栅极接入第一扫描信号，所述第二晶体管的第一极接入参考电压信号，所述第二晶体管的第二极与所述第一晶体管的栅极电连接；
所述补偿单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极接入第二扫描信号，所述第三晶体管的第一极接入所述第一数据信号，所述第三晶体管的第二极与所述第一晶体管的第一极电连接；所述第四晶体管的栅极接入所述第二扫描信号，所述第四晶体管第一极与所述第一晶体管的第二极电连接，所述第四晶体管的第二极与所述第一晶体管的栅极电连接；
所述第一存储单元包括第一电容，所述第一电容的第一极与所述第一晶体管的栅极电连接，所述第一电容的第二极与第一电源信号电连接。
42.根据权利要求41所述的像素电路，其特征在于，所述模拟驱动模块还包括第二初始化单元，所述第二初始化单元用于响应所述第一扫描信号或者所述第二扫描信号，对所述发光器件进行初始化。
43.根据权利要求42所述的像素电路，其特征在于，所述第二初始化单元包括第五晶体管，所述第五晶体管的栅极接入所述第一扫描信号或者所述第二扫描信号，所述第五晶体管的第一极接入参考电压信号，所述第五晶体管的第二极与所述发光器件电连接。
44.根据权利要求39所述的像素电路，其特征在于，所述第二驱动单元包括第六晶体管，所述第六晶体管的第一极接入第一电源信号，所述第六晶体管的第二极与所述模拟驱动模块电连接；
所述第三驱动单元包括第七晶体管，所述第七晶体管的第一极与所述模拟驱动模块电连接，所述第七晶体管的第二极与所述发光器件电连接；
所述第一数据写入单元包括第八晶体管和第十晶体管，所述第八晶体管的栅极接入所述第三扫描信号，所述第八晶体管的第一极接入所述第二数据信号，所述第八晶体管的第二极与所述第六晶体管的栅极电连接；所述第十晶体管的栅极接入所述第一清除控制信号，所述第十晶体管的第一极接入所述清除信号，所述第十晶体管的第二极与所述第六晶体管的栅极电连接；
所述第二数据写入单元包括第九晶体管和第十一晶体管，所述第九晶体管的栅极接入所述第四扫描信号，所述第九晶体管的第一极接入所述第三数据信号，所述第九晶体管的第二极与所述第七晶体管的栅极电连接；所述第十一晶体管的栅极接入所述第二清除控制信号，所述第十一晶体管的第一极接入所述清除信号，所述第十一晶体管的第二极与第七晶体管的栅极所述电连接。
45.根据权利要求39所述的像素电路，其特征在于，所述数字驱动模块还包括：
第二存储单元，用于存储写入所述第二驱动单元的控制端的电位；
第三存储单元，用于存储写入所述第三驱动单元的控制端的电位。
46.根据权利要求45所述的像素电路，其特征在于，所述第二存储单元包括第二电容，所述第二电容的第一极接入第一电源信号，所述第二电容的第二极与所述第二驱动单元的控制端电连接；
所述第三存储单元包括第三电容，所述第三电容的第一极接入所述第一电源信号，所述第三电容的第二极与所述第三驱动单元的控制端电连接；或者所述第三电容连接于所述第三驱动单元的控制端和输入端的两端。
47.一种显示面板，其特征在于，包括如权利要求1-46任一项所述的像素电路。
48.一种像素电路的驱动方法，其特征在于，采用如权利要求1-46任一项所述的像素电路；
所述像素电路的驱动方法包括：
补偿阶段，控制所述数字驱动模块断开，并控制所述模拟驱动模块进行阈值电压补偿；
发光阶段，控制所述模拟驱动模块响应模拟数据信号而生成模拟驱动电流，以及所述数字驱动模块用于响应数字数据信号生成数字驱动电流；其中，所述数字驱动电流与所述模拟驱动电流的电流通路相同，混合驱动发光器件发光。
49.根据权利要求48所述的像素电路的驱动方法，其特征在于，所述数字驱动模块包括：第二驱动单元、第三驱动单元、第一数据写入单元、第二数据写入单元，所述第二驱动单元连接于第一电源信号和所述模拟驱动模块之间；所述第三驱动单元连接于所述模拟驱动模块和所述发光器件之间；所述第一数据写入单元接入第三扫描信号、第二数据信号、第一清除控制信号和清除信号；所述第二数据写入单元接入第四扫描信号、第三数据信号、第二清除控制信号和所述清除信号；
所述数字驱动模块用于响应数字数据信号生成数字驱动电流，包括：
控制所述第一数据写入单元响应所述第三扫描信号和所述第一清除控制信号，使所述第二数据信号和所述清除信号交替输出至所述第二驱动单元；同时，控制所述第二数据写入单元响应所述第四扫描信号和所述第二清除控制信号，使所述第三数据信号和所述清除信号交替输出至所述第三驱动单元；
其中，当所述第二数据信号和所述第三数据信号同时输出时，数字驱动电流通路导通，所述数字驱动模块生成数字驱动电流。
50.根据权利要求49所述的像素电路的驱动方法，其特征在于，所述第二驱动单元和所述第三驱动单元同步工作或错时工作。
CN202110226939.XA 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板 Active CN112908247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226939.XA CN112908247B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110226939.XA CN112908247B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN112908247A CN112908247A (zh) 2021-06-04
CN112908247B true CN112908247B (zh) 2022-04-15

Family

ID=76106841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110226939.XA Active CN112908247B (zh) 2021-03-01 2021-03-01 像素电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN112908247B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892132B (zh) * 2021-06-23 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN117859167A (zh) * 2022-06-21 2024-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903727A (zh) * 2019-04-22 2019-06-18 云谷（固安）科技有限公司 一种数字驱动像素电路、显示面板和显示装置
CN110459169A (zh) * 2019-08-23 2019-11-15 云谷（固安）科技有限公司 一种数字驱动像素电路及其驱动方法和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
CN106504705B (zh) * 2016-11-24 2019-06-14 京东方科技集团股份有限公司 像素电路及其驱动方法、以及显示面板
KR102667721B1 (ko) * 2016-12-26 2024-05-23 삼성디스플레이 주식회사 표시 장치
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110288946B (zh) * 2019-06-25 2021-10-15 荣耀终端有限公司 移动终端及其驱动方法、显示模组、驱动芯片
CN110310594B (zh) * 2019-07-22 2021-02-19 京东方科技集团股份有限公司 一种显示面板和显示装置
CN112201207B (zh) * 2020-09-30 2021-11-12 合肥维信诺科技有限公司 像素电路的驱动方法、像素电路和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903727A (zh) * 2019-04-22 2019-06-18 云谷（固安）科技有限公司 一种数字驱动像素电路、显示面板和显示装置
CN110459169A (zh) * 2019-08-23 2019-11-15 云谷（固安）科技有限公司 一种数字驱动像素电路及其驱动方法和显示面板

Also Published As

Publication number Publication date
CN112908247A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
KR20220022335A (ko) 구동 회로와 이를 이용한 표시장치
US20140184478A1 (en) Display device
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN112967668B (zh) 像素电路及其驱动方法、显示面板
CN113436583B (zh) 显示面板及其驱动方法
CN114255707A (zh) 显示驱动电路及使用该显示驱动电路的显示装置
CN113284465A (zh) 显示设备
CN112908247B (zh) 像素电路及其驱动方法、显示面板
CN113593481B (zh) 显示面板及其驱动方法
CN112785972A (zh) 发光器件驱动电路、背光模组以及显示面板
CN112992041A (zh) 显示面板及其驱动方法和显示装置
CN114783353A (zh) 一种μLED单元发光电路、其发光控制方法和显示装置
CN113421525B (zh) 像素驱动电路、显示面板、显示设备和驱动控制方法
CN113593469B (zh) 像素电路及显示面板
CN114420034A (zh) 显示面板及其驱动方法、显示装置
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板
CN114822387B (zh) 像素电路和显示面板
CN117423315B (zh) 一种像素电路及显示面板
CN113990247B (zh) 像素驱动电路及显示装置
CN117423314B (zh) 像素电路及其驱动方法、显示面板
CN115359759B (zh) 显示面板及其驱动方法、显示装置
CN115909947A (zh) 像素电路及其驱动方法和显示面板
CN117037686A (zh) 一种显示面板及显示装置
CN116778862A (zh) 像素电路、驱动方法及显示面板
CN116682360A (zh) 像素电路及其驱动方法和显示面板及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant