CN1167364A - 产生π/n偏移的n差分编码的相移键控调制信号的装置和方法 - Google Patents
产生π/n偏移的n差分编码的相移键控调制信号的装置和方法 Download PDFInfo
- Publication number
- CN1167364A CN1167364A CN97110318A CN97110318A CN1167364A CN 1167364 A CN1167364 A CN 1167364A CN 97110318 A CN97110318 A CN 97110318A CN 97110318 A CN97110318 A CN 97110318A CN 1167364 A CN1167364 A CN 1167364A
- Authority
- CN
- China
- Prior art keywords
- index
- phase
- output
- output valve
- modulation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
- H04L27/2042—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states
- H04L27/2046—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states in which the data are represented by carrier phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及在数字传送***中产生π/n偏移的n-DPSK调制信号的装置和方法，该装置和方法能够从一个输出值确定表中确定正交相位和同相两个调制信号。根据与在串行二进制数据流变换为并行数据时出现的相位偏差相关的索引以及前一相位索引一起从输出相位确定表首先确定输出相位索引。根据该输出相位索引，从该输出值确定表确定选择的正交相位和同相调制信号之一。在调节该输出相位索引之后，从该输出值确定表确定的其余调制信号。因此，不需要进行复杂的计算，诸如正弦函数、余弦函数和乘法。在这方面，能够更快地导出可靠制的已调输出信号。
Description
1.发明的领域
本发明涉及数字传送***，特别是涉及产生π/n偏移的n差分编码的相移键控调制信号的装置和方法，该相移键控调制信号用于调制二进制数据的串行串为π/2偏移的信号。
2.相关技术的描述
在数字通信***中，数字信号根据调制被变换为需要频带内的信号以便进行传送。在数字通信***中使用的调制方法包括幅移键控(ASK)方法，其中载波的振幅以数字信号进行调制，频移键控(FSK)方法，其中载波频率以数字信号进行调制，和相移键控(PSK)方法，其中载波的相位以数字信号进行调制。在这些调制方法中，PSK方法是数字通信***的代表性方法。
例如，在诸如蜂窝电话的数字通信***中，数字信号根据π/4偏移_DPSK方法进行调制用于其传送。
通信技术的发展产生了以更大数量传送数据的要求。由于这样的要求，要调制的数字信号的数量显著地增加了。在这种情况下，已提出了产生π/16偏移16_DPSK调制信号的装置。
图1是说明产生π/16偏移16_DPSK调制信号的常规装置的方框图。
如图1中所示的，该装置包括一个串行-并行变换器102，适用于变换输入二进制数据流bm为四个并行数据流Xk，Yk，Zk和Ak。输入二进制数据流是串行数据流。利用串行-并行变换器102，输入二进制数据流bm的第一、第二、第三和第四比特分别变换为1比特并行数据流Xk、Yk、Zk和Ak。即，串行一并行变换器102输出4比特并行数据。还提供一个差分相位编码器104，它从串行-并行变换器102接收4比特并行数据。基于接收的4比特并行数据，差分相位编码器104确定相位的偏差Δφ。基于确定的相位偏差，差分相位编码器104产生π/16偏移的16_DPSK调制信号Ik和Qk。由差分相位编码器104确定的相位偏差根据下表1中所示的规则进行。产生π/16偏移的16_DPSK调制信号Ik和Qk根据下式1进行。
表1
输入数据与π/16偏移的16_DPSK中相位偏差之间的关系
Xk Yk Zk Ak Δφ
0 0 0 0 π/16
0 0 0 1 3π/16
0 0 1 0 5π/16
0 0 1 1 7π/16
0 1 0 0 9π/16
0 1 0 1 11π/16
0 1 1 0 13π/16
0 1 1 1 15π/16
1 0 0 0 -15π/16
1 0 0 1 -13π/16
1 0 1 0 -11π/16
1 0 1 1 -9π/16
1 1 0 0 -7π/16
1 1 0 1 -5π/16
1 1 1 0 -3π/16
1 1 1 1 -π/16
如表1所示，相位偏差Δφ是根据4比特Xk、Yk、Zk和Ak的并行数据组合确定的。在表1中，为便于说明起见，每个4比特Xk、Yk、Zk和Ak的并行数据被表示为二进制码的组合。但是，不用这种二进制码，呈现高抗噪性的灰码可用于该并行数据。
Ik＝Ik-1·cos[Δφ(Xk，Yk，Zk，Ak)]-Qk-1·sin[Δφ(Xk，Yk，Zk，Ak)]
Qk＝Ik-1·sin[Δφ(Xk，Yk，Zk，Ak)]+Qk-1·cos[Δφ(Xk，Yk，Zk，Ak)]
…… (1)
在上式(1)中，“Ik”是当前同相分量调制信号，而Qk是当前正交相位分量调制信号。另外，“Ik-1”和“Qk-1”分别是在前一个脉冲间隔的同相和正交相位分量调制信号。
如上所述，常规的π/16偏移的16_DPSK调制信号产生装置变换串行二进制数据流为4比特并行数据，因而得出相位偏差。使用得出的相位偏差，该装置产生一个同相分量调制信号Ik和一个正交相位分量调制信号Qk。为了得出同相和正交相位分量调制信号Ik和Qk，应该使用式(1)进行计算。换句话说，必须进行计算，诸如正弦函数、余弦函数、乘法、加法和减法。但是，实际地配置处理这些计算的硬件是困难的。虽然配置了计算式(1)的硬件，其配置可能相当复杂。而使用软件进行式(1)的计算，存在的问题是进行处理要相当长的时间。
发明概要
因此，本发明的一个目的是提供在数字传送***中产生π/n偏移的n-_DPSK调制信号的装置，该装置有一个简化的配置。
本发明的另一个目的是提供在数字传送***中产生π/n偏移的n-DPSK调制信号的装置和方法，该装置和方法能够减少产生该信号所要求的处理时间。
根据一个方面，本发明提供产生π/n偏移的n差分编码的相移键控调制信号的装置，它包括：一个串行-并行变换器，用于将串行的二进制数据流变换为并行二进制数据流；一个输出相位索引确定单元，包括一个输出相位索引确定表，存储指示分别与从串行-并行变换器输出的并行二进制数据流所有组合相关的相位偏差的索引，该输出相位索引确定单元用于由该输出相位索引确定表确定指示与串行-并行变换器当前输出的并行二进制数据流的组合相关的相位偏差的一个索引，和基于所确定的相位偏差索引与前一个相位索引确定指示当前输出相位的一个索引，前一个相位索引是在前一个脉冲间隔中确定的输出相位的索引，同时存储所确定的当前输出相位索引以在下一个脉冲间隔中使用所存储的索引作为前一个相位索引；和一个输出值确定单元，包括一个输出值确定表，存储与选择的正交相位与同相分量调制信号之一相关并且分别指定输出值索引的输出值，该输出值确定单元用于确定相应于从输出相位索引确定单元输出的当前输出相位索引的一个输出值索引，从输出值确定表确定相应于该确定的输出值索引的所选的调制信号的输出值，和输出该确定输出值作为所选的调制信号，同时利用预定数量的索引值增加或减少所确定的输出值索引，确定相应于从输出值确定表中得到的输出值索引的所选调制信号的输出值，和输出所确定的输出值作为剩余的调制信号。
根据另一方面，本发明提供在数字传送***中产生π/n偏移的n差分编码的相移键控调制信号的方法，包括一个输出相位索引确定表，存储有指示分别与并行二进制数据流的所有组合相关的相位偏差的索引，和一个输出值确定表，存储与选择的正交相位和同相分量调制信号之一相关的输出值并且分别指定输出值索引，包括以下步骤：(a)变换串行二进制数据流为并行二进制数据流；(b)从输出相位索引确定表确定指示与并行二进制数据流相关的相位偏差的索引；(c)将所确定的相位偏差索引加到前一个相位索引上，前一相位索引是在前一个脉冲间隔中确定的输出相位索引，因而基于得到的值确定当前输出相位索引，并设定所确定的当前输出相位索引作为在下一脉冲间隔中确定下一个输出相位索引的前一个相位索引；(d)确定相应于当前输出相位索引输出的输出值索引，从输出值确定表中读出相应于所确定的输出值索引的选择的调制信号的输出值，和输出所确定的输出值作为选择的调制信号；和(e)利用预定的索引值增加或减少在步骤(d)确定的输出值索引，从输出值确定表确定相应于得到的输出值索引的其余调制信号的输出值，和输出所确定的输出值作为其余调制信号。
附图的简单描述
从对照附图的实施例的下面叙述中本发明的其它目的和方面变得清楚了，其中：
图1是说明产生π/16偏移的16_DPSK调制信号的常规装置的方框图；
图2是根据本发明的实施例说明π/16偏移的16_DPSK调制信号产生装置的方框图；
图3是根据本发明的另一个实施例说明π/16偏移的16-_DPSK调制信号产生装置的方框图；
图4是根据本发明说明π/16偏移的16_DPSK调制信号产生装置中信号点的构象的图解视图；
图5是根据本发明说明产生π/n偏移的n_DPSK调制信号方法的顺序处理步骤的流程图。
优选实施例的详细描述
在本发明的优选实施例中，本发明将结合π/16偏移的16_DPSK调制信号产生装置的叙述。但是，本发明不限于这样的π/16偏移的16_DPSK调制信号产生装置。本发明可应用于任何π/n偏移的n_DPSK调制信号产生装置。
图2是根据本发明的实施例说明π/16偏移的16_DPSK调制信号产生装置的方框图。
如图2中所示的，这个实施例的装置包括一个串行-并行变换器210，适用于将一个输入二进制数据流bm变换为四个并行数据流Xk、Yk、Zk和Ak，它们被组合为4比特数据。4比特数据组合的数量为16(24＝16)。利用串行-并行交换器210，输入二进制数据流bm的第一、第二、第三和第四比特分别变换为1比特并行数据流Xk、Yk、Zk和Ak。根据这些并行比特的不同组合，如表2中所示的示出了不同的相位偏差ΔφK。虽然这样的相位偏差可使用各种码例如灰码表示，但是为说明简单起见在这里使用二进制码表示。如表2中所示的，相位偏差索引被指定用于区别表示Xk、Yk、Zk和Ak的不同组合的相位偏差Δφ。这样的相位偏差索引的指定是由用户以一贯的方式选择地进行，以便得到输出相位索引确定单元与输出值确定单元之间的相关以及使用硬件处理和使用软件处理之间的相关。这将在下面叙述。
表2
Xk Yk Zk Ak Δφk 相位偏差索引
0 0 0 0 π/16 1
0 0 0 1 3π/16 3
0 0 1 0 π5/16 5
0 0 1 1 7π/16 7
0 1 0 0 9π/16 9
0 1 0 1 11π/16 11
0 1 1 0 13π/16 13
0 1 1 1 15π/16 15
1 0 0 0 -15π/16 17
1 0 0 1 -13π/16 19
1 0 1 0 -11π/16 21
1 0 1 1 -9π/16 23
1 1 0 0 -7π/16 25
1 1 0 1 -5π/16 27
1 1 1 0 -3π/16 29
1 1 1 1 -π/16 31
根据本发明最后导出的值是同相分量调制信号Ik和正交相位分量调制信号Qk。这些同相和正交相位调制信号Ik和Qk以下式(2)表示：Ik＝Ik-1·cos[Δφ(Xk，Yk，Zk，Ak)]-Qk-1·sin[ΔφK(Xk，Yk，Zk，Ak)]Qk＝Ik-1·sin[Δφ(Xk，Yk，Zk，Ak)]+Qk-1·cos[ΔφK(Xk，Yk，Zk，Ak)]
……(2)
在上式(2)中，“Ik”表示当前同相分量调制信号，而“Qk”表示当前正交相位分量调制信号。另外“Ik-1”和“Qk-1”分别是在前一脉冲间隔的同相和正交相位分量调制信号。为了确定在每个脉冲间隔的这样的同相和正交相位分量调制信号Ik和Qk，需要进行计算，诸如正弦函数、余弦函数、、乘法、加法和减法。在完成这些计算之后，能够确定当前的输出相位。但是，根据本发明，首先使用输出相位索引确定表(表3)在输出相位索引确定单元220中确定相应于输出相位的输出相位索引，而不必进行要求很多计算的同相和正交相位分量调制信号Ik和Qk的确定。这样的确定是基于一个定义：在调制中出现的输出相位φk具有与在输出相位φk前的前一个相位φk-1偏差Δφk(由Xk、Yk、Zk和Ak确定)。
即输出相位索引确定单元220通过将当前输入其中的相位偏差(Δφk)索引加到前一个相位(φk-1)索引确定当前输出相位(φk)，因为φk＝φk-1+Δφk。在这种情况下，当前输出相位索引具有示于输出相位索引确定表(表3)的与前一输出相位索引的关系。根据本发明包含在π/16偏移的16_DPSK调制信号产生装置中的输出相位索引确定单元220是适于处理具有表3中所示的输入/输出关系的索引。
表3
输出相位索引确定表PP1) PPI2) 相位偏差索引(φk-1) 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 310 0 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31π/16 1 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 02π/16 2 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 13π/16 3 4 6 8 10 12 14 16 18 20 22 24 26 28 30 0 24π/16 4 5 7 9 11 13 15 17 19 21 23 25 27 29 31 1 35π/16 5 6 7 10 12 14 16 18 20 22 24 26 28 30 0 2 46π/16 6 7 9 11 13 15 17 19 21 23 25 27 29 31 1 3 57π/16 7 8 10 12 14 16 18 20 22 24 26 28 30 0 2 4 68π/16 8 9 11 13 15 17 19 21 23 25 27 29 31 1 3 5 79π/16 9 10 12 14 16 18 20 22 24 26 28 30 0 2 4 6 810π/16 10 11 13 15 17 19 21 23 25 27 29 31 1 3 5 7 911π/16 11 12 14 16 18 20 22 24 26 28 30 0 2 4 6 8 1012π/16 12 13 15 17 19 21 23 25 27 29 31 1 3 5 7 9 1113π/16 13 14 16 18 20 22 24 26 28 30 0 2 4 6 8 10 1214π/16 14 15 17 19 21 23 25 27 29 31 1 3 5 7 9 11 1315π/16 15 16 18 20 22 24 26 28 30 0 2 4 6 8 10 12 1416π/16 16 17 19 21 23 25 27 29 31 1 3 5 7 9 11 13 1517π/16 17 18 20 22 24 26 28 30 0 2 4 6 8 10 12 14 1618π/16 18 19 21 23 25 27 29 31 1 3 5 7 9 11 13 15 1719π/16 19 20 22 24 26 28 30 0 2 4 6 8 10 12 14 16 1820π/16 20 21 23 25 27 29 31 1 3 5 7 9 11 13 15 17 1921π/16 21 22 24 26 28 30 0 2 4 6 8 10 12 14 16 18 2022π/16 22 23 25 27 29 31 1 3 5 7 9 11 13 15 17 19 2123π/16 23 24 26 28 30 0 2 4 6 8 10 12 14 16 18 20 2224π/16 24 25 27 29 31 1 3 5 7 9 11 13 15 17 19 21 2325π/16 25 26 28 30 0 2 4 6 8 10 12 14 16 18 20 22 2426π/16 26 27 29 31 1 3 5 7 9 11 13 15 17 19 21 23 2527π/16 27 28 30 0 2 4 6 8 10 12 14 16 18 20 22 24 2628π/16 28 29 31 1 3 5 7 9 11 13 15 17 19 21 23 25 2729π/16 29 30 0 2 4 6 8 10 12 14 16 18 20 22 24 26 2830π/16 30 31 1 3 5 7 9 11 13 15 17 19 21 23 25 27 2931π/16 31 0 2 4 6 8 10 12 14 16 17 20 22 24 26 28 30
**1)：前一相位；
2)：前一相位索引。
输出相位索引确定单元220具有基于来自表3的输入相位偏差索引和前一个相位索引指定需要的输出相位索引的功能，表3即输出相位确定表，指示当前和前一输出相位之间的关系，通过使用一个索引表示一定的相位偏差。即，输出相位索引确定单元220具有确定输出相位索引并发送所确定的输出相位索引到输出值确定单元230的功能。输出相位索引确定单元220还具有延迟或存储当前输出相位索引的功能，使得所延迟或存储的输出相位索引可在随后用作前一相位(φk-1)索引。当输出相位索引确定单元220接收相位偏差索引时，它从表3读出输出相位索引，该相位索引在该相位偏差索引与前面刚确定的相位索引即前一个相位索引之间的表3的交叉点上指示出。然后输出相位索引确定单元230发送所读出的输出相位索引到输出值确定单元230。同时，输出相位索引确定单元220延迟或存储如上述所确定的输出相位索引，以便在下一个脉冲间隔中使用那个输出相位索引作为前一相位索引。以这样的方法，以便每当基于新数据的相位偏差索引被输入时能够确定新的输出相位索引。输出相位索引确定单元220的这些功能可使用常规的延迟电路和解码器实现。
也包含在π/16偏移的16_DPSK调制信号产生装置中的输出值确定单元230具有根据在输出相位索引确定单元220中确定的输出相位索引确定同相和正交相位分量调制信号Ik和Qk的功能。同相和正交相位分量调制信号Ik和Qk可根据输出相位索引确定单元220的输出相位索引从两个表中得出，这两个表分别存储连续输出相位的余弦函数值作为同相分量调制信号Ik(Ik＝cosφk)的值和存储这些输出相位的正弦函数值作为正交相位分量调制信号Qk(Qk＝sinφk)的值。但是，根据本发明，输出值确定表即下面的表4，它被存储在输出值确定单元230中。表4只与分别相应于连续输出相位索引的输出相位φk的正弦函数值一起存储。根据本发明，输出值索引确定单元230读出相应于从输出相位索引确定单元220输出的输出相位索引的输出相位φk的正弦函数值，因而得出正交相位分量调制信号Qk(Qk＝sinφk)。输出值索引确定单元230还使输出相位索引递增8以得出与同相分量调制信号Ik(Ik＝cosφk，cosφk＝sinφk+90°)相关的索引。然后输出值索引确定单元230读出相应于所得到的索引的正弦函数值作为同相分量调制信号Ik。因此，得出同相和正交相位分量调制信号Ik和Qk。另一方案，同相和正交相位分量调制信号Ik和Qk的导出可使用一个表实现，根据sinφk和cosφk之间有90°相位差的事实，该表存储不同于表4的值。在这种情况下，要求递增或递减制从输出相位索引确定单元220得出的输出相位索引，正如上述与表4相关的情况那样。
如上所述，包括输出值确定表即表4的输出值确定单元230首先根据输出相位索引确定单元230来的输出相位索引确定sinφk的值。之后输出值确定单元230根据sinφk与cosφk之间有90°相位差的事实将8加到从输出相位索引确定单元220得到的输出相位索引确定与cosφk值有关的索引。根据确定的索引，输出值确定单元230从表4确定cosφk的值。即，能够使用输出相位索引从输出值确定表直接地得出同相和正交相位分量调制信号Ik和Qk。另一方案，同相和正交相位分量调制信号Ik和Qk可使用与在输出相位索引被调节时的cosφk的值一起存储的输出值确定表得出，或者使用在利用sinφk与cosφk之间有90°相位差的事实时配置成不同于表4的另一个表得出。
表4
索引 φk sinφk
0 0 0
1 π/16 sinπ/16
2 2π/16 sinπ/8
3 3π/16 sin3π/16
4 4π/16 1/√2
5 5π/16 sin5π/16
6 6π/16 sin3π/8
7 7π/16 sin7π/16
8 8π/16 1
9 9π/16 sin9π/16
10 10π/16 sin5π/8
11 10π/16 sin11π/16
12 12π/16 1/√2
13 13π/16 sin13π/16
14 14π/16 sin7π/8
15 15π/16 sin15π/16
16 16π/16 0
17 17π/16 sin17π/16
18 18π/16 sin9π/8
19 19π/16 sin 19π/16
20 20π/16 -1/√2
21 21π/16 sin 21π/16
22 22π/16 sin 11π/8
23 23π/16 sin 23π/16
24 24π/16 -1
25 25π/16 sin 25π/16
26 26π/16 sin 13π/8
27 27π/16 sin 27π/16
28 28π/16 -1/√2
29 29π/16 sin 29π/16
30 30π/16 sin 15π/8
31 31π/16 sin 31π/16
32 31π/16 0
33 33π/16 sinπ/16
34 34π/16 sinπ/8
35 35π/16 sin 3π/16
36 36π/16 1/√2
37 37π/16 sin 5π/16
38 38π/16 sin 3 π/16
39 39π/16 sin 7π/16
图3是根据本发明的另一个实施例说明π/16偏移的16_DPSK调制信号产生装置的方框图。在图3中，分别相应于图2中的单元以相同的标号表示。
如图3所示，这个实施例的装置包括一个串行-并行变换器210，适用于变换一个输入二进制数据流bm为四个分开的数据流Xk、Yk、Zk和Ak，它们被组合为4比特数据。来自串行-并行变换器210的4比特数据加到第一解码器221，第一解码器221发送其输出到第二解码器231。第一解码器221的输出经过延迟电路222反馈到第一解码器221。延迟电路222将在前一脉冲间隔的输出相位索引即前一相位索引加到第一解码器221。因此，第一解码器221根据在当前脉冲间隔中从串行-并行变换器210接收的分开的数据流Xk、Yk、Zk和Ak(4比特数据)以及在当前脉冲间隔中从延迟电路222接收的前一相位索引确定输出相位索引。第一解码器221以二进制数据的形式发送所确定的输出相位索引到第二解码器231。输出值存储器/缓冲器232接到第二解码器231。输出值存储器/缓冲器232存储一个输出值确定表，可能是表4。根据指示由第一解码器221确定的输出相位索引的二进制数据，第二解码器231从存储在输出值存储器/缓冲器232中的输出值确定表读出希望的正交相位分量调制信号Qk，该输出值确定表可能是表4。第二解码器231还接收片选择信号CS。当接收该片选择信号CS时，第二解码器231执行将“1000”即8加到从第一解码器231接收的输出相位索引，因而得出用于确定同相分量调制信号Ik的索引。即，第二解码器231从该输出值确定表中读出相应于从该输出相位索引递增8的索引的同相分量调制信号Ik。第二解码器231最后经过输出值存储器/缓冲器232输出得到的同相和正交相位分量调制信号Ik和Qk。输出值存储器/缓冲器232用于在同一个的时间间隔中输出得到的同相和正交相位分量调制信号。
图4是根据本发明说明在π/16偏移的16 DPSK调制信号产生装置中信号点构象的图解示图。这种信号点构象与分别表示在图2及3中的本发明的两个实施例相同。
虽然π/16偏移16_DPSK调制信号产生装置2在图2及3所示的本发明的实施例中叙述了，但本发明不限于这种π/16偏移的16_DPSK调制信号产生装置。本发明可扩展到任何π/16偏移的n_DPSK调制信号产生装置。
图5是根据本发明说明产生π/n偏移的n_IDPSK调制信号的方法的顺序处理步骤的流程图。
根据本发明的方法，在图5的步骤502，输入二进制数据流bm首先变换为m并行二进制数据流，即m比特。在步骤504则确定相应于m分二进制数据流的相位偏差索引。在步骤506，从输出相位确定表例如可能是表3，根据前一相位索引和在步骤504确定的相位偏差索引确定输出相位索引。前一相位索引是在前一脉冲间隔中的输出相位的索引。如上所述的，该输出相位与前一相位关系在于它相应于通过将该相位偏差加到前一相位得到的值。对在步骤506的处理，在步骤508设置当前得到的相位索引以便在随后可用作前一相位索引。在步骤510，根据在步骤506确定的输出相位索引，使用输出值确定表确定选择的同相和正交相位分量调制信号Ik和Qk之一。如上所述的，根据同相与正交相位分量调制信号Ik和Qk之间有90°相位差的事实，该输出值确定表与仅仅选择的同相和正交相位分量调制信号Ik与Qk之一相关的值一起存储。例如，这个输出值确定表可能是表4。因此，根据该输出相位索引，一旦确定了选择的同相与正交相位分量调制信号Ik和Qk之一时，另一个调制信号也可使用所确定的调制信号确定为一个基准。在步骤512，该输出相位索引递增或递减一个相应于90°相位的索引值。使用得到的相位索引，相应于其余调制信号的值从该输出值确定表读出。这样，确定了同相和正交相位分量调制信号Ik和Qk。
在根据本发明使用π/n偏移的n_DPSK调制信号产生装置执行上述处理的场合，应该考虑以下条件：
(1)确定相位偏差数量。在由串行-并行变换器的数据变换产生的数据流数量为“m”的情况，能够控制2m个相位偏差(2m＝n)。在π/4偏移的DPSK的情况下，“m”为2。在π/8偏移的_DPSK的情况下，“m”是3。在这里，“n”指示在输出相位索引确定单元中使用的相位偏差ΔφK(φk＝φk-1+Δφk)的总数。在π/n偏移的n_DPSK的情况下，指示实际的相位偏差的“Δφk”可以是π/n、3π/n、5π/n、……。相位偏差索引被指定用在该输出相位索引确定单元和输出值确定单元中。这些相位偏差索引可能是1，3，5，……。另一方案，指定为1，2，3，4，…的相位偏差索引可用于互相区别相位偏差。在任何一个情况，相位偏差总数相应于“n”(n＝2m)。
(2)配置该输出相位索引确定单元以便使用前一相位和相位偏差确定输出相位。在差分编码的情况下，当相位偏差数为“2m”时，输出相位或前一相位的数量相应于“2m-1”。输出相位的索引的指定是以这样的方式进行的：整数0指定为0°输出相位的索引，同时指定从整数0顺序地递增1的整数分别为π/n至(2n-1)π/n的输出相位的索引。使用这些输出相位索引，以这样的方式配置输出相位的值：它们满足式“φk＝φk-1+Δφk”，即当前输出相位相应于将基于输入数据的相位偏差加到在当前输出相应之前的前一输出相位得出的值。输出相位索引可以这样的方法存储在一个表中，例如可以是表3，即每个输出相位索引是在该表中指示的相关相位偏差索引与相关的前一个相位索引之间的该表交叉点上指示出。当前输出相位索引被延迟或存储，使得它在下一脉冲间隔中用作前一相位索引，与下一相位偏差索引一起确定下一输出相位索引。输出相位索引确定单元可使用延迟或存储单元和解码器的逻辑组合配置。
(3)该输出值确定单元存储Qk表，Qk表存储Qk(Qk＝sinφk)的值。值Qk的数量相应于“2m+1+2m-1”。在Qk表中，也存储sin(απ/n)的值。在从“0”至“2m+1+2m-1”顺序地将“α”递增1时得到sin(απ/n)的值。因此，在递增或递减在π/n偏移的n_DPSK调制信号产生装置的输出相位索引确定单元中导出的输出相位索引时该输出值确定单元可指定存储在该表中的需要的值。虽然该表使用sinφk的值配置，其它类型的表可根据sinφk和cosφk的值之间有90°的相位差的事实进行配置。在这种情况下，当递增或递减输出相位索引时能够从一个表中得到正交相位和同相分量调制信号Qk和Ik。
(4)对于输出值的确定，输出值确定单元指定一个索引，该索引相应于由输出相位索引确定单元确定的输出相位索引，因而得到存储在其中的希望的Qk值。然后输出值确定单元将“2m”加到从输出相位索引确定单元中得到的输出相位索引并且读出相应于该得到的索引的存储的Ik值。因此得到Qk和Ik两个值。
从上面的叙述已清楚了，本发明提供在数字传送***中产生π/n偏移的n_DPSK调制信号的装置和方法，该装置和方法能够从一个输出值确定表中确定正交相位和同相两个调制信号。根据本发明，根据与在串行二进制数据变换为并行数据时产生的相位偏差相关的索引和前一相位索引一起，首先从输出相位确定表确定输出相位索引。根据该输出相位索引，从该输出值确定表确定选择的正交相位和同相调制信号之一。在调节该输出相位索引之后，从该输出值确定表确定剩余的调制信号。因此，不需要进行在常规的方法中所需要的复杂的计算，诸如正弦函数、余弦函数和乘法，在这方面，能够更快地导出可靠的调制的输出信号。
虽然为了说明的目的已披露了本发明的优选实施例，但是本领域的技术人员懂得，在不脱离如所附的权利要求所公开的本发明的范围和精神下可进行各种修改、增加和删减。
Claims (8)
1.一种产生π/n偏移的n差分编码的相移键控调制信号的装置，包括：
一个串行-并行变换器，用于变换串行二进制数据流为并行二进制数据流；
一个输出相位索引确定单元，包括一个输出相位索引确定表，存储指示分别与该串行-并行交换器输出的并行二进制数据流的所有组合相关的相位偏差的索引，该输出相位索引确定单元用于从该输出相位索引确定表确定指示与当前从该串行-并行变换器输出的并行二进制数据流的组合相关的相位偏差的索引，和根据所确定的相位偏差索引与前一相位索引一起确定指示当前输出相位的索引，该前一相位索引是在前一脉冲间隔中确定的输出相位的索引，同时存储所确定的当前输出相位索引以便在下一脉冲间隔中使用所存储的索引作为前一相位索引；以及
一个输出值确定单元，包括一个输出值确定表，存储与选择的正交相位和同相分量调制信号之一相关的并且分别指定输出值索引的输出值，该输出值确定单元用于确定相应于该输出相位索引确定单元输出的当前输出相位索引的输出值索引，从该输出值确定表确定相应于所确定的输出值索引的所选择的调制信号的输出值，和输出所确定的输出值作为该选择的调制信号，同时将所确定的输出值索引递增或递减一个预定的索引值，从该输出值确定表确定相应于所得到的输出值索引的选择的调制信号的输出值，和输出所确定的输出值作为其余的调制信号。
2.根据权利要求1的装置，其中从串行-并行变换器输出的并行二进制数据流被组合为m比特(m是大于0的整数)，由该输出相位索引确定单元确定的相位偏差索引的数量是2m。
3.根据权利要求2的装置，其中由该输出相位索引确定单元确定的当前输出相位索引的数量和由该输出相位索引确定单元存储的前一个输出相位索引的数量各为2m+1。
4.根据权利要求3的装置，其中该输出相位索引确定单元将当前相位偏差索引加到前一个输出相位索引并确定得到的值为当前输出相位索引，因而在该输出相位索引确定表中指定的输出相位索引以这样的方式指定给该输出相位索引确定表中的输出相位：整数0被指定为0°输出相位的索引，而指定顺序地从整数0递增1的整数分别作为π/n至(2n-1)π/n输出相位的索引。
5.根据权利要求3的装置，其中该输出值确定表存储指示“sinφk”(sinφk＝sin(απ/n))、与正交相位分量调制信号相关并且分别被指定部分地相应于由该输出相位索引确定单元确定的所有输出相位索引的值，和在从“0”至“2m+1+2m-1”顺序地将α递增1时得到“sin(απ/n)”的值。
6.根据权利要求5的装置，其中该输出值确定单元确定相应于从该输出相位索引确定单元输出的当前输出相位索引的输出值索引，从该输出值确定表确定相应于所确定的输出值索引的正交相位分量调制信号的输出值，输出所确定的输出值作为正交相位分量调制信号，将2m的值加到所确定的输出值索引，确定相应于从该输出值确定表通过加法得到的输出值索引的正交相位分量调制信号的输出值，和输出所确定的输出值作为同相分量调制信号。
7.在数字传送***中产生π/n偏移的n差分编码的相位键控调制信号的方法，包括一个输出相位索引确定表，它存储指示分别与所有并行二进制数据流的组合相关的相位偏差的索引，和一个输出值确定表，该表存储与选择的正交相位及同相分量调制信号之一相关的并且分别指定输出值索引的输出值，该方法包括步骤：
(a)变换串行二进制数据流为并行二进制数据流；
(b)从该输出相位索引确定表确定指示与该并行二进制数据流相关的相位偏差的索引；
(c)将所确定的相位偏差索引加到前一个相位索引，该前一个相位索引是在前一个脉冲间隔中确定的输出相位索引，因而根据所得到的值确定当前输出相位索引，和设定所确定的当前输出相位索引为在下一个脉冲间隔中用于确定下一输出相位索引的前一相位索引；
(d)确定相应于该当前输出相位索引输出的输出值索引，从该输出值确定表中读出相应于所确定的输出值索引的所选择调制信号的输出值，和输出所确定的输出值作为该选择的调制信号；和
(e)将在步骤(d)确定的输出值索引递增或递减一个预定的索引值，从该输出值确定表确定相应于所得到的输出值索引的其余调制信号的输出值，和输出所确定的输出值作为该其余的调制信号。
8.根据权利要求7的方法，其中该输出值确定表存储有在正交相位分量调制信号相关并且分别地指定部分地相应于由该输出相位索引确定单元确定的所有输出相位索引的输出值索引的值，其中步骤(d)包括步骤：确定相应于所确定的当前输出相位索引的输出值索引，从该输出值确定表读出相应于所确定的输出值索引的正交相位分量调制信号的输出值，和输出所读出的输出值作为正交相位分量调制信号，而且其中步骤(e)包括步骤：将2m(m是组合的并行二进制数据流的比特数)的值加到所确定的输出值索引，确定相应于从该输出值确定表通过加法得到的输出值索引的正交相位分量调制信号的输出值，和输出所确定的输出值作为同相分量调制信号。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010242A KR100239169B1 (ko) | 1996-04-04 | 1996-04-04 | 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 |
| KR10242/1996 | 1996-04-04 | ||
| KR10242/96 | 1996-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1167364A true CN1167364A (zh) | 1997-12-10 |
| CN1074622C CN1074622C (zh) | 2001-11-07 |
Family
ID=19455108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97110318A Expired - Fee Related CN1074622C (zh) | 1996-04-04 | 1997-04-04 | 产生π/n偏移的n差分编码的相移键控调制信号的装置和方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6115428A (zh) |
| JP (1) | JPH1032615A (zh) |
| KR (1) | KR100239169B1 (zh) |
| CN (1) | CN1074622C (zh) |
| DE (1) | DE19713830B4 (zh) |
| FR (1) | FR2747871B1 (zh) |
| GB (1) | GB2311915B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370473B (en) | 2000-12-21 | 2004-04-07 | Marconi Caswell Ltd | Improvements in or relating to optical communication |
| DE10121855A1 (de) * | 2001-05-04 | 2003-02-13 | Atmel Germany Gmbh | Verfahren zur Übertragung von Daten |
| US7103327B2 (en) * | 2002-06-18 | 2006-09-05 | Broadcom, Corp. | Single side band transmitter having reduced DC offset |
| DE10229128A1 (de) * | 2002-06-28 | 2004-01-29 | Advanced Micro Devices, Inc., Sunnyvale | Passives Impedanznetz zum Drehen eines Phasensystems |
| TWI240522B (en) * | 2002-09-18 | 2005-09-21 | Mediatek Inc | Reduced memory architecture for edge modulator |
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| TW200520402A (en) * | 2003-10-10 | 2005-06-16 | Atmel Corp | The system configured to transmit, receive, transmit and receive data signals over a data link, the method for converting parallel image data into serial image data, the method for converting parallel microprocessor data into serial microprocessor data |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| CZ298204B6 (cs) * | 2004-06-16 | 2007-07-18 | Psp Engineering A. S. | Zarízení pro podávání a trídení sypkého az balvanitého materiálu |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
| KR100672240B1 (ko) | 2005-10-20 | 2007-01-22 | (주)리-뉴화학 | 옥상방수공법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2843493C3 (de) * | 1978-10-05 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Erzeugen von phasendifferenzmodulierten Datensignalen |
| DE3839919A1 (de) * | 1988-11-26 | 1990-06-07 | Ant Nachrichtentech | Digitaler modemsender mit quadratur-amplitudenmodulation |
| SE463390B (sv) * | 1989-03-13 | 1990-11-12 | Ericsson Telefon Ab L M | Vaagformsgenerator |
| DE3919530A1 (de) * | 1989-06-15 | 1990-12-20 | Ant Nachrichtentech | Verfahren zur digitalen modulation und digitaler modulator |
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
| US5495505A (en) * | 1990-12-20 | 1996-02-27 | Motorola, Inc. | Increased frequency resolution in a synthesizer |
| US5157693A (en) * | 1991-04-01 | 1992-10-20 | Motorola, Inc. | Digital modulation circuit |
| US5369378A (en) * | 1992-02-13 | 1994-11-29 | Sanyo Electric Co., Ltd. | Digital DQPSK modulator |
| US5260673A (en) * | 1992-08-21 | 1993-11-09 | Hughes Aircraft Company | π/4 differential encoding for digital cellular mobile systems |
| GB9218009D0 (en) * | 1992-08-25 | 1992-10-14 | Philips Electronics Uk Ltd | A method of,and transmitter for,transmitting a digital signal |
| KR100207594B1 (ko) * | 1993-03-30 | 1999-07-15 | 윤종용 | 자동부호화 4분 위상천이 변조방법 및 장치 |
| KR100308657B1 (ko) * | 1994-01-03 | 2001-11-30 | 윤종용 | 위상쉬프티드8피에스케이디지탈변조신호발생장치및방법 |
-
1996
- 1996-04-04 KR KR1019960010242A patent/KR100239169B1/ko not_active IP Right Cessation
-
1997
- 1997-04-03 DE DE19713830A patent/DE19713830B4/de not_active Expired - Fee Related
- 1997-04-04 FR FR9704149A patent/FR2747871B1/fr not_active Expired - Fee Related
- 1997-04-04 CN CN97110318A patent/CN1074622C/zh not_active Expired - Fee Related
- 1997-04-04 GB GB9706872A patent/GB2311915B/en not_active Expired - Fee Related
- 1997-04-04 US US08/832,642 patent/US6115428A/en not_active Expired - Fee Related
- 1997-04-04 JP JP9086448A patent/JPH1032615A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE19713830B4 (de) | 2005-12-08 |
| US6115428A (en) | 2000-09-05 |
| CN1074622C (zh) | 2001-11-07 |
| KR100239169B1 (ko) | 2000-01-15 |
| FR2747871A1 (fr) | 1997-10-24 |
| KR970072839A (ko) | 1997-11-07 |
| GB2311915A (en) | 1997-10-08 |
| JPH1032615A (ja) | 1998-02-03 |
| GB9706872D0 (en) | 1997-05-21 |
| GB2311915B (en) | 1999-06-16 |
| FR2747871B1 (fr) | 2004-09-10 |
| DE19713830A1 (de) | 1997-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1167364A (zh) | 产生π/n偏移的n差分编码的相移键控调制信号的装置和方法 | |
| CN1078409C (zh) | 分集接收装置 | |
| CN1032104C (zh) | 用于分辨格式编码调制数据中相位多义性的方法和装置 | |
| CN1114920C (zh) | 数字记录方法、数字盘记录装置以及数字盘再生装置 | |
| CN1074068A (zh) | 维特比解码器的比特有效回链存贮方法及其解码器 | |
| JP2008032737A (ja) | 変調信号、システムおよび方法 | |
| CN1703862A (zh) | 接收根据多电平编码技术调制的信号 | |
| CN101061685A (zh) | 速率匹配装置、无线发送装置、无线接收装置和速率匹配方法 | |
| CN1291333A (zh) | 频率控制和相位同步电路 | |
| CN1124009C (zh) | 接收机的帧同步信号捕获电路 | |
| CN102457584A (zh) | 下载时的媒体文件自动改名的方法以及下载*** | |
| CN1422479A (zh) | 多级调制方法、多级解调方法及多级调制解调方法 | |
| CN1166252A (zh) | 解调多电平信号的装置与方法 | |
| CN87104871A (zh) | 带有改进的数字信号处理器的调制解调器 | |
| CN1606853A (zh) | 接收和去混洗经混洗的数据的方法和设备 | |
| CN1054937C (zh) | 一种数字信号记录器/还原器的调制/解调电路 | |
| CN1161605A (zh) | 通信设备 | |
| CN1457584A (zh) | 解码装置和解码方法 | |
| CN1310452C (zh) | 处理多数据速率的多个数字通信信道的数据的装置和方法 | |
| CN1174591C (zh) | 模式匹配装置 | |
| CN100337406C (zh) | 数据传输方法和装置 | |
| CN1614964A (zh) | 全球数字广播用基于差分幅度和相位联合调制的方法 | |
| CN1813438A (zh) | 模式序列同步 | |
| CN1240065A (zh) | 数字调制方法、数字调制电路、数字解调电路和数字解调方法 | |
| CN1155208C (zh) | 接收机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20011107 |