JPH1032615A - 差分位相シフトキーイング方法及びその装置 - Google Patents
差分位相シフトキーイング方法及びその装置Info
- Publication number
- JPH1032615A JPH1032615A JP9086448A JP8644897A JPH1032615A JP H1032615 A JPH1032615 A JP H1032615A JP 9086448 A JP9086448 A JP 9086448A JP 8644897 A JP8644897 A JP 8644897A JP H1032615 A JPH1032615 A JP H1032615A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- index
- value
- output phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
- H04L27/2042—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states
- H04L27/2046—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers with more than two phase states in which the data are represented by carrier phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 サイン・コサイン関数、乗加減算の複雑な計
算を行わずにすみ、簡素で処理時間の速いπ／ｎシフト
ｎ差分位相シフトキーイング（ＤＰＳＫ）方式の変調装
置を提供する。 【解決手段】 変換器２１０で直列データ列ｂｍを並列
変換したそのデータによる位相変化量インデックス及び
前の出力位相インデックスの関係を示したテーブルに従
い現在の出力位相インデックスを決定し、そして、その
現在の出力位相インデックスを前の出力位相インデック
スとして使用するために保持する出力位相インデックス
決定器２２０と、現在の出力位相インデックスに従い出
力値決定テーブルから直角位相成分値Ｑｋと同相成分値
Ｉｋを決定する出力値決定器２３０と、を備える。即
ち、直前の出力位相と位相変化量との関係を示したテー
ブルを用い、入力データにより位相変化量が指定される
ごとにそのテーブルに従って現在の出力位相を決定す
る。
算を行わずにすみ、簡素で処理時間の速いπ／ｎシフト
ｎ差分位相シフトキーイング（ＤＰＳＫ）方式の変調装
置を提供する。 【解決手段】 変換器２１０で直列データ列ｂｍを並列
変換したそのデータによる位相変化量インデックス及び
前の出力位相インデックスの関係を示したテーブルに従
い現在の出力位相インデックスを決定し、そして、その
現在の出力位相インデックスを前の出力位相インデック
スとして使用するために保持する出力位相インデックス
決定器２２０と、現在の出力位相インデックスに従い出
力値決定テーブルから直角位相成分値Ｑｋと同相成分値
Ｉｋを決定する出力値決定器２３０と、を備える。即
ち、直前の出力位相と位相変化量との関係を示したテー
ブルを用い、入力データにより位相変化量が指定される
ごとにそのテーブルに従って現在の出力位相を決定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、データ伝送の変調
方式に関し、特に、ディジタル通信で使用される差分位
相シフトキーイング（Differential encoded Phase Shi
ft Keying ：ＤＰＳＫ）の変調方式に関する。
方式に関し、特に、ディジタル通信で使用される差分位
相シフトキーイング（Differential encoded Phase Shi
ft Keying ：ＤＰＳＫ）の変調方式に関する。
【０００２】
【従来の技術】データ伝送システムに用いられる変調方
式には、搬送波の振幅をディジタル信号により変調する
ＡＳＫ(Amplitude Shift Keying)方式、搬送波の周波数
をディジタル信号により変調するＦＳＫ(Frequency Shi
ft Keying)方式、搬送波の位相をディジタル信号により
変調するＰＳＫ(Phase Shift Keying)方式がある。これ
ら変調方式のうち、ディジタル通信に用いられる代表的
な方式がＰＳＫ方式である。一例として、セルラーフォ
ン(Cellular Phone)のようなディジタル通信システムに
おいて、２進のディジタル信号はπ／４シフトＤＰＳＫ
方式により伝送される。
式には、搬送波の振幅をディジタル信号により変調する
ＡＳＫ(Amplitude Shift Keying)方式、搬送波の周波数
をディジタル信号により変調するＦＳＫ(Frequency Shi
ft Keying)方式、搬送波の位相をディジタル信号により
変調するＰＳＫ(Phase Shift Keying)方式がある。これ
ら変調方式のうち、ディジタル通信に用いられる代表的
な方式がＰＳＫ方式である。一例として、セルラーフォ
ン(Cellular Phone)のようなディジタル通信システムに
おいて、２進のディジタル信号はπ／４シフトＤＰＳＫ
方式により伝送される。
【０００３】最近では、より多量の情報を伝送する能力
が要求されてきており、このような要求に応じ、変調対
象のディジタル信号量も増大している。これに合わせ
て、π／１６シフト１６ＤＰＳＫ方式の変調装置が提案
されている。図１に、π／１６シフト１６ＤＰＳＫ方式
変調装置の構成をブロック図で示す。
が要求されてきており、このような要求に応じ、変調対
象のディジタル信号量も増大している。これに合わせ
て、π／１６シフト１６ＤＰＳＫ方式の変調装置が提案
されている。図１に、π／１６シフト１６ＤＰＳＫ方式
変調装置の構成をブロック図で示す。
【０００４】同図に示すように、入力２進データ列(inp
ut binary data stream)ｂｍは、直／並列変換器(Seria
l to parallel Converter)１０２により４ビットの並列
データ列Ｘｋ，Ｙｋ，Ｚｋ，Ａｋに変換される。即ち、
入力される２進データ列ｂｍは直列のデータ列で、その
第１ビットがＸｋ、第２ビットがＹｋ、第３ビットがＺ
ｋ、第４ビットがＡｋに変換される。差分位相エンコー
ダ(differential phase encoder)１０４は、直／並列変
換器１０２から４ビットの並列データを受信して位相変
化量Δφを決定し、この決定した位相変化量Δφを用い
てπ／１６シフト１６ＤＰＳＫの変調信号Ｉｋ，Ｑｋを
発生する。この際に差分位相エンコーダ１０４は、下記
の表１のような規則によって位相変化量Δφを決定し、
下記の数式１によってπ／１６シフト１６ＤＰＳＫの変
調信号Ｉｋ，Ｑｋを発生する。
ut binary data stream)ｂｍは、直／並列変換器(Seria
l to parallel Converter)１０２により４ビットの並列
データ列Ｘｋ，Ｙｋ，Ｚｋ，Ａｋに変換される。即ち、
入力される２進データ列ｂｍは直列のデータ列で、その
第１ビットがＸｋ、第２ビットがＹｋ、第３ビットがＺ
ｋ、第４ビットがＡｋに変換される。差分位相エンコー
ダ(differential phase encoder)１０４は、直／並列変
換器１０２から４ビットの並列データを受信して位相変
化量Δφを決定し、この決定した位相変化量Δφを用い
てπ／１６シフト１６ＤＰＳＫの変調信号Ｉｋ，Ｑｋを
発生する。この際に差分位相エンコーダ１０４は、下記
の表１のような規則によって位相変化量Δφを決定し、
下記の数式１によってπ／１６シフト１６ＤＰＳＫの変
調信号Ｉｋ，Ｑｋを発生する。
【表１】
【数１】Ｉｋ＝Ｉk-1 ・cos[Δφ(Xk,Yk,Zk,Ak)]−Ｑk-
1 ・sin[Δφ(Xk,Yk,Zk,Ak)] Ｑｋ＝Ｉk-1 ・sin[Δφ(Xk,Yk,Zk,Ak)]＋Ｑk-1 ・cos
[Δφ(Xk,Yk,Zk,Ak)]
1 ・sin[Δφ(Xk,Yk,Zk,Ak)] Ｑｋ＝Ｉk-1 ・sin[Δφ(Xk,Yk,Zk,Ak)]＋Ｑk-1 ・cos
[Δφ(Xk,Yk,Zk,Ak)]
【０００５】表１において、位相変化量Δφは、４ビッ
トの並列データＸｋ，Ｙｋ，Ｚｋ，Ａｋがどんな形態で
組み合わせられるかによって決定される。なお、説明の
便宜上、４ビットの並列データＸｋ，Ｙｋ，Ｚｋ，Ａｋ
を一般の２進コードで示すが、２進コードに代えてノイ
ズに強いグレーコード(Gray Code) を用いることもでき
る。また、式１において、Ｉｋは現在の同相(In-phase)
成分変調信号、Ｑｋは現在の直角位相(Quadrature-phas
e)成分変調信号、Ｉk-1 は前のパルス期間での同相成分
変調信号、Ｑk-1 は前のパルス期間での直角位相変調信
号を示す。
トの並列データＸｋ，Ｙｋ，Ｚｋ，Ａｋがどんな形態で
組み合わせられるかによって決定される。なお、説明の
便宜上、４ビットの並列データＸｋ，Ｙｋ，Ｚｋ，Ａｋ
を一般の２進コードで示すが、２進コードに代えてノイ
ズに強いグレーコード(Gray Code) を用いることもでき
る。また、式１において、Ｉｋは現在の同相(In-phase)
成分変調信号、Ｑｋは現在の直角位相(Quadrature-phas
e)成分変調信号、Ｉk-1 は前のパルス期間での同相成分
変調信号、Ｑk-1 は前のパルス期間での直角位相変調信
号を示す。
【０００６】
【発明が解決しようとする課題】従来のπ／１６シフト
１６ＤＰＳＫ方式の変調装置は、直列の２進データ列を
４ビットの並列データに変換して位相変化量を求め、そ
の位相変化量を用いて同相成分変調信号（Ｉｋ）及び直
角位相成分変調信号（Ｑｋ）を計算する。この同相成分
変調信号（Ｉｋ）及び直角位相成分変調信号（Ｑｋ）を
求めるための数式１による計算ではサイン・コサイン関
数、乗算、加算、減算が要求され、その計算を行うハー
ドウェアは複雑で、簡単に実現できるものではない。ま
た、この計算ハードウェアは、複雑なため大型化を避け
られない。かりにソフトウェア処理するとしても、その
計算処理時間がかなり長くなり、好ましくない。
１６ＤＰＳＫ方式の変調装置は、直列の２進データ列を
４ビットの並列データに変換して位相変化量を求め、そ
の位相変化量を用いて同相成分変調信号（Ｉｋ）及び直
角位相成分変調信号（Ｑｋ）を計算する。この同相成分
変調信号（Ｉｋ）及び直角位相成分変調信号（Ｑｋ）を
求めるための数式１による計算ではサイン・コサイン関
数、乗算、加算、減算が要求され、その計算を行うハー
ドウェアは複雑で、簡単に実現できるものではない。ま
た、この計算ハードウェアは、複雑なため大型化を避け
られない。かりにソフトウェア処理するとしても、その
計算処理時間がかなり長くなり、好ましくない。
【０００７】従って、本発明の目的は、ハードウェア構
成が簡素で済み、変調処理時間を短くできるようなπ／
ｎシフトｎＤＰＳＫの方法と装置を提供することにあ
る。
成が簡素で済み、変調処理時間を短くできるようなπ／
ｎシフトｎＤＰＳＫの方法と装置を提供することにあ
る。
【０００８】
【課題を解決するための手段】この目的のために本発明
は、新たに求める現在位相は、入力データによる位相変
化量だけ前位相を変化させて現れるという性質を利用し
て、直前の出力位相と位相変化量との関係によるデコー
ド又はテーブルを用い、入力データにより位相変化量が
指定されるごとに前記デコード又はテーブルにより現在
の出力位相を決定するようにしたものである。
は、新たに求める現在位相は、入力データによる位相変
化量だけ前位相を変化させて現れるという性質を利用し
て、直前の出力位相と位相変化量との関係によるデコー
ド又はテーブルを用い、入力データにより位相変化量が
指定されるごとに前記デコード又はテーブルにより現在
の出力位相を決定するようにしたものである。
【０００９】本発明によるπ／ｎシフトｎＤＰＳＫ（差
分位相シフトキーイング）方法は、直列の２進データ列
を並列の２進データ列に変換する第１過程と、前記並列
データ列に基づき位相変化量インデックスを決定する第
２過程と、前記位相変化量インデックスと前パルス期間
の出力位相を示す前の出力位相インデックスとを使用し
て、現在位相（φｋ）は前位相に位相変化量を加えたも
のになる関係に従うデコーダ又はメモリ内の出力位相イ
ンデックス決定テーブルにより現在の出力位相インデッ
クスを決定し、この決定した現在の出力位相インデック
スを次のパルス期間における前の出力位相インデックス
に設定する第３過程と、直角位相成分値（ｓｉｎφｋ）
と同相成分値（ｃｏｓφｋ）との間に９０°位相差があ
る関係を用いて全出力位相インデックス又は拡張した出
力位相インデックスに対応させた直角位相成分値又は同
相成分値のいずれか一方の出力値決定テーブルから、前
記現在の出力位相インデックスに従い直角位相成分値又
は同相成分値のいずれか一方を決定する第４過程と、こ
の第４過程の現在の出力位相インデックスを一定値増減
させ、これに従い前記出力値決定テーブルから直角位相
成分値又は同相成分値のいずれか他方を決定する第５過
程と、を実施することを特徴とする。
分位相シフトキーイング）方法は、直列の２進データ列
を並列の２進データ列に変換する第１過程と、前記並列
データ列に基づき位相変化量インデックスを決定する第
２過程と、前記位相変化量インデックスと前パルス期間
の出力位相を示す前の出力位相インデックスとを使用し
て、現在位相（φｋ）は前位相に位相変化量を加えたも
のになる関係に従うデコーダ又はメモリ内の出力位相イ
ンデックス決定テーブルにより現在の出力位相インデッ
クスを決定し、この決定した現在の出力位相インデック
スを次のパルス期間における前の出力位相インデックス
に設定する第３過程と、直角位相成分値（ｓｉｎφｋ）
と同相成分値（ｃｏｓφｋ）との間に９０°位相差があ
る関係を用いて全出力位相インデックス又は拡張した出
力位相インデックスに対応させた直角位相成分値又は同
相成分値のいずれか一方の出力値決定テーブルから、前
記現在の出力位相インデックスに従い直角位相成分値又
は同相成分値のいずれか一方を決定する第４過程と、こ
の第４過程の現在の出力位相インデックスを一定値増減
させ、これに従い前記出力値決定テーブルから直角位相
成分値又は同相成分値のいずれか他方を決定する第５過
程と、を実施することを特徴とする。
【００１０】出力値決定テーブルは、出力位相インデッ
クスに直角位相成分値（ｓｉｎφｋ）を対応させたもの
とし、第４過程では、第３過程による現在の出力位相イ
ンデックスに従い前記出力値決定テーブルから直角位相
成分値を決定して直角位相成分変調信号（Ｑｋ）を出力
し、第５過程では、前記第４過程の現在の出力位相イン
デックスを２m-1 （ｍは第１過程による並列データ列の
ビット数）増加させ、これに従い前記出力値決定テーブ
ルから位相成分値を決定して同相成分変調信号（Ｉｋ）
を出力するようにできる。
クスに直角位相成分値（ｓｉｎφｋ）を対応させたもの
とし、第４過程では、第３過程による現在の出力位相イ
ンデックスに従い前記出力値決定テーブルから直角位相
成分値を決定して直角位相成分変調信号（Ｑｋ）を出力
し、第５過程では、前記第４過程の現在の出力位相イン
デックスを２m-1 （ｍは第１過程による並列データ列の
ビット数）増加させ、これに従い前記出力値決定テーブ
ルから位相成分値を決定して同相成分変調信号（Ｉｋ）
を出力するようにできる。
【００１１】また、本発明によるπ／ｎシフトｎＤＰＳ
Ｋ方式の変調装置は、直列の２進データ列を並列の２進
データ列に変換して出力する直／並列変換器と、現在位
相は前位相に位相変化量を加えて現せる関係を用いて、
前記直／並列変換器から出力される並列データ列に基づ
く位相変化量インデックス及び前パルス期間での出力位
相を示す前の出力位相インデックスを入力として出力位
相インデックスを決定できるように構成された、メモリ
内の出力位相インデックス決定テーブル又はデコーダに
より現在の出力位相インデックスを決定し、この決定し
た現在の出力位相インデックスを次のパルス期間で前の
出力位相インデックスとして使用するために保持する出
力位相インデックス決定器と、直角位相成分信号（Ｑ
ｋ）と同相成分信号（Ｉｋ）の間に９０°位相差がある
関係を用いて、直角位相成分信号（Ｑｋ）又は同相成分
信号（Ｉｋ）のいずれか一方の信号を基に直角成分値及
び同相成分値の両方を処理できるように、前記出力位相
インデックス決定器の出力位相インデックス決定テーブ
ル又はデコーダにより決定される出力位相インデックス
に対応する直角位相成分値（ｓｉｎφｋ）又は同相成分
値（ｃｏｓφｋ）のいずれか一方についての出力値決定
テーブルをもち、前記出力位相インデックス決定器から
出力される現在の出力位相インデックスに従って直角位
相成分値又は同相成分値の一方を前記出力値決定テーブ
ルから決定し、この値で直角位相成分変調信号（Ｑｋ）
又は同相成分変調信号（Ｉｋ）の一方を出力し、そし
て、前記現在の出力位相インデックスを一定値増減させ
てこれに従い前記出力値決定テーブルから直角位相成分
値又は同相成分値の他方を決定し、この値で直角位相成
分変調信号（Ｑｋ）又は同相成分変調信号（Ｉｋ）の他
方を出力する出力値決定器と、を備えることを特徴とす
る。
Ｋ方式の変調装置は、直列の２進データ列を並列の２進
データ列に変換して出力する直／並列変換器と、現在位
相は前位相に位相変化量を加えて現せる関係を用いて、
前記直／並列変換器から出力される並列データ列に基づ
く位相変化量インデックス及び前パルス期間での出力位
相を示す前の出力位相インデックスを入力として出力位
相インデックスを決定できるように構成された、メモリ
内の出力位相インデックス決定テーブル又はデコーダに
より現在の出力位相インデックスを決定し、この決定し
た現在の出力位相インデックスを次のパルス期間で前の
出力位相インデックスとして使用するために保持する出
力位相インデックス決定器と、直角位相成分信号（Ｑ
ｋ）と同相成分信号（Ｉｋ）の間に９０°位相差がある
関係を用いて、直角位相成分信号（Ｑｋ）又は同相成分
信号（Ｉｋ）のいずれか一方の信号を基に直角成分値及
び同相成分値の両方を処理できるように、前記出力位相
インデックス決定器の出力位相インデックス決定テーブ
ル又はデコーダにより決定される出力位相インデックス
に対応する直角位相成分値（ｓｉｎφｋ）又は同相成分
値（ｃｏｓφｋ）のいずれか一方についての出力値決定
テーブルをもち、前記出力位相インデックス決定器から
出力される現在の出力位相インデックスに従って直角位
相成分値又は同相成分値の一方を前記出力値決定テーブ
ルから決定し、この値で直角位相成分変調信号（Ｑｋ）
又は同相成分変調信号（Ｉｋ）の一方を出力し、そし
て、前記現在の出力位相インデックスを一定値増減させ
てこれに従い前記出力値決定テーブルから直角位相成分
値又は同相成分値の他方を決定し、この値で直角位相成
分変調信号（Ｑｋ）又は同相成分変調信号（Ｉｋ）の他
方を出力する出力値決定器と、を備えることを特徴とす
る。
【００１２】直／並列変換器から出力される並列の２進
データ列がｍビット（ｍ＞０，整数）の組み合わせであ
れば、出力位相インデックス決定器において指定される
位相変化量インデックス数は２m ＝ｎとすることができ
る。この場合の出力位相インデックス決定器における前
の出力位相インデックス数及び現在の出力位相インデッ
クス数は、２m+1 とすることができる。出力位相インデ
ックス決定器では、前の出力位相インデックスに位相変
化量インデックスを加えてこれを現在の出力位相インデ
ックスとして決定し、決定可能な出力位相インデックス
は、０°位相を０として位相がπ／ｎ位相だけ増加する
度に１ずつ増加し、０°位相から（２ｎ−１）π／ｎ位
相までの範囲にあたるものとすることができる。また、
出力値決定テーブルは、出力位相インデックス決定器に
より決定される出力位相インデックスに直角位相成分値
（ｓｉｎφｋ＝ｓｉｎ〔απ／ｎ〕）を対応させてあ
り、この直角位相成分値のαは、０から始まり２m+1 ＋
２m-1 −１まで増加する範囲の値とすることができる。
この場合の出力値決定器は、出力位相インデックス決定
器から出力される現在の出力位相インデックスに従い出
力値決定テーブルから直角位相成分値を決定して直角位
相成分変調信号（Ｑｋ）を出力し、そして前記現在の出
力位相インデックスに２m-1 を加算し、これに従い前記
出力値決定テーブルから位相成分値を決定して同相成分
変調信号（Ｉｋ）を出力するものとすることができる。
データ列がｍビット（ｍ＞０，整数）の組み合わせであ
れば、出力位相インデックス決定器において指定される
位相変化量インデックス数は２m ＝ｎとすることができ
る。この場合の出力位相インデックス決定器における前
の出力位相インデックス数及び現在の出力位相インデッ
クス数は、２m+1 とすることができる。出力位相インデ
ックス決定器では、前の出力位相インデックスに位相変
化量インデックスを加えてこれを現在の出力位相インデ
ックスとして決定し、決定可能な出力位相インデックス
は、０°位相を０として位相がπ／ｎ位相だけ増加する
度に１ずつ増加し、０°位相から（２ｎ−１）π／ｎ位
相までの範囲にあたるものとすることができる。また、
出力値決定テーブルは、出力位相インデックス決定器に
より決定される出力位相インデックスに直角位相成分値
（ｓｉｎφｋ＝ｓｉｎ〔απ／ｎ〕）を対応させてあ
り、この直角位相成分値のαは、０から始まり２m+1 ＋
２m-1 −１まで増加する範囲の値とすることができる。
この場合の出力値決定器は、出力位相インデックス決定
器から出力される現在の出力位相インデックスに従い出
力値決定テーブルから直角位相成分値を決定して直角位
相成分変調信号（Ｑｋ）を出力し、そして前記現在の出
力位相インデックスに２m-1 を加算し、これに従い前記
出力値決定テーブルから位相成分値を決定して同相成分
変調信号（Ｉｋ）を出力するものとすることができる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につき添
付図面を参照して詳細に説明する。ただし、下記のよう
な特定事項に限られず本発明の実施が可能であること
は、当該分野の者には自明でる。また、使用されている
用語は、本発明中での機能を考慮して定義されたもの
で、使用者やチップ設計者の意図、慣例等によって各種
多様に変わるものもあることは当然である。
付図面を参照して詳細に説明する。ただし、下記のよう
な特定事項に限られず本発明の実施が可能であること
は、当該分野の者には自明でる。また、使用されている
用語は、本発明中での機能を考慮して定義されたもの
で、使用者やチップ設計者の意図、慣例等によって各種
多様に変わるものもあることは当然である。
【００１４】本実施形態では、π／１６シフト１６ＤＰ
ＳＫ方式の変調装置を例にして説明するが、これに限定
される訳ではなく、π／ｎシフトｎＤＰＳＫ方式に広く
適用可能である。
ＳＫ方式の変調装置を例にして説明するが、これに限定
される訳ではなく、π／ｎシフトｎＤＰＳＫ方式に広く
適用可能である。
【００１５】図２に、π／１６シフト１６ＤＰＳＫ方式
変調装置の構成についてブロック図で示す。図示のよう
に、直列入力の２進データ列ｂｍは、直／並列変換器２
１０により４ビット組み合わせの並列データ列Ｘｋ，Ｙ
ｋ，Ｚｋ，Ａｋに変換される。即ち、４ビットで表現で
きる情報量は２4 ＝１６である。直列データ列ｂｍの第
１ビットはＸｋ、第２ビットはＹｋ、第３ビットはＺ
ｋ、第４ビットはＡｋに変換される。そこで、次のよう
な組み合わせ形態で位相変化量（Δφｋ）が対応する。
ノイズに強いグレーコードなど各種コードが可能ではあ
るが、説明を簡単にするため、一般的な２進コードを使
用した位相変化量（Δφｋ）について表２に示してあ
る。
変調装置の構成についてブロック図で示す。図示のよう
に、直列入力の２進データ列ｂｍは、直／並列変換器２
１０により４ビット組み合わせの並列データ列Ｘｋ，Ｙ
ｋ，Ｚｋ，Ａｋに変換される。即ち、４ビットで表現で
きる情報量は２4 ＝１６である。直列データ列ｂｍの第
１ビットはＸｋ、第２ビットはＹｋ、第３ビットはＺ
ｋ、第４ビットはＡｋに変換される。そこで、次のよう
な組み合わせ形態で位相変化量（Δφｋ）が対応する。
ノイズに強いグレーコードなど各種コードが可能ではあ
るが、説明を簡単にするため、一般的な２進コードを使
用した位相変化量（Δφｋ）について表２に示してあ
る。
【表２】
【００１６】表２において示した位相変化量インデック
スは、後述する出力位相インデックス決定器及び出力値
決定器の間の関連性、そしてハードウェア処理及びソフ
トウェア処理の間の連関性を与えるために任意に付与さ
れるもので、Ｘｋ，Ｙｋ，Ｚｋ，Ａｋで表現される位相
変化量（Δφｋ）をそれぞれ区分する。
スは、後述する出力位相インデックス決定器及び出力値
決定器の間の関連性、そしてハードウェア処理及びソフ
トウェア処理の間の連関性を与えるために任意に付与さ
れるもので、Ｘｋ，Ｙｋ，Ｚｋ，Ａｋで表現される位相
変化量（Δφｋ）をそれぞれ区分する。
【００１７】位相変化量（Δφｋ）が求められると、次
の数式２から変調信号の同相成分（Ｉｋ）及び直角位相
成分（Ｑｋ）の最終値を計算可能である。
の数式２から変調信号の同相成分（Ｉｋ）及び直角位相
成分（Ｑｋ）の最終値を計算可能である。
【数２】Ｉｋ＝Ｉk-1 ・cos[Δφｋ(Xk,Yk,Zk,Ak)]−Ｑ
k-1 ・sin[Δφｋ(Xk,Yk,Zk,Ak)] Ｑｋ＝Ｉk-1 ・sin[Δφｋ(Xk,Yk,Zk,Ak)]＋Ｑk-1 ・co
s[Δφｋ(Xk,Yk,Zk,Ak)]
k-1 ・sin[Δφｋ(Xk,Yk,Zk,Ak)] Ｑｋ＝Ｉk-1 ・sin[Δφｋ(Xk,Yk,Zk,Ak)]＋Ｑk-1 ・co
s[Δφｋ(Xk,Yk,Zk,Ak)]
【００１８】この数式２において、Ｉｋは現在の同相成
分変調信号、Ｑｋは直角位相成分変調信号を示し、Ｉk-
1 は前のパルス期間での同相成分変調信号、Ｑk-1 は前
のパルス期間での直角位相変調信号を示す。上述のよう
に毎時点で数式２の計算を行って現在の出力位相を決定
するのが従来技術であったが、本実施形態では、新たに
計算する現在の出力位相情報（φｋ）は、Ｘｋ，Ｙｋ，
Ｚｋ，Ａｋにより指定される位相変化量（Δφｋ）だけ
直前の位相（φk-1 ）を変化させたものという定義を利
用し、出力位相インデックス決定器２２０において、メ
モリを利用した下記表３のような出力位相インデックス
決定テーブルに従い現在の出力位相インデックスをまず
決定する。
分変調信号、Ｑｋは直角位相成分変調信号を示し、Ｉk-
1 は前のパルス期間での同相成分変調信号、Ｑk-1 は前
のパルス期間での直角位相変調信号を示す。上述のよう
に毎時点で数式２の計算を行って現在の出力位相を決定
するのが従来技術であったが、本実施形態では、新たに
計算する現在の出力位相情報（φｋ）は、Ｘｋ，Ｙｋ，
Ｚｋ，Ａｋにより指定される位相変化量（Δφｋ）だけ
直前の位相（φk-1 ）を変化させたものという定義を利
用し、出力位相インデックス決定器２２０において、メ
モリを利用した下記表３のような出力位相インデックス
決定テーブルに従い現在の出力位相インデックスをまず
決定する。
【００１９】即ち、φｋ＝φk-1 ＋Δφｋなので、前位
相（φk-1 ）のインデックスに、入力されてきた位相変
化量（Δφｋ）のインデックスを加え、現在の出力位相
（φｋ）のインデックスを決定する。従って、現在の出
力位相インデックスを指定する前位相インデックスと位
相変化量インデックスは、表３のような出力位相インデ
ックス決定テーブルにある関係を有することが分かる。
出力位相インデックス決定器２２０は、表３の入力−出
力関係を処理し得る回路である。
相（φk-1 ）のインデックスに、入力されてきた位相変
化量（Δφｋ）のインデックスを加え、現在の出力位相
（φｋ）のインデックスを決定する。従って、現在の出
力位相インデックスを指定する前位相インデックスと位
相変化量インデックスは、表３のような出力位相インデ
ックス決定テーブルにある関係を有することが分かる。
出力位相インデックス決定器２２０は、表３の入力−出
力関係を処理し得る回路である。
【表３】
【００２０】出力位相インデックス決定器２２０は、現
在入力された位相変化量インデックス（表２）と前の出
力位相インデックスから表３の出力位相インデックス決
定テーブルにより現在の出力位相インデックスを決定
し、これを出力値決定器２３０へ出力する。そして、次
の出力位相（φk+1 ）のインデックス決定のために、出
力値決定器２３０へ出力した現在の出力位相インデック
スを遅延又は記憶により保持する機能をもつ。これによ
り、次の出力位相インデックスも続けて表３から決定す
ることができる。この出力位相インデックス決定器２２
０において、表２、表３をメモリに入れておきアクセス
することで現在の出力位相インデックスを決定する手法
が可能である。
在入力された位相変化量インデックス（表２）と前の出
力位相インデックスから表３の出力位相インデックス決
定テーブルにより現在の出力位相インデックスを決定
し、これを出力値決定器２３０へ出力する。そして、次
の出力位相（φk+1 ）のインデックス決定のために、出
力値決定器２３０へ出力した現在の出力位相インデック
スを遅延又は記憶により保持する機能をもつ。これによ
り、次の出力位相インデックスも続けて表３から決定す
ることができる。この出力位相インデックス決定器２２
０において、表２、表３をメモリに入れておきアクセス
することで現在の出力位相インデックスを決定する手法
が可能である。
【００２１】出力値決定器２３０は、出力位相インデッ
クス決定器２２０で決定された出力位相（φｋ）のイン
デックスを使用して同相成分変調信号（Ｉｋ）及び直角
位相成分変調信号（Ｑｋ）を決める機能をもつ。その決
定手法として、変調信号の同相成分（Ｉｋ）はＩｋ＝ｃ
ｏｓφｋ、直角位相成分（Ｑｋ）はＱｋ＝ｓｉｎφｋの
関係であるから、互いに９０°位相差をもつという関係
を利用し、本実施形態では次のようにしいてる。
クス決定器２２０で決定された出力位相（φｋ）のイン
デックスを使用して同相成分変調信号（Ｉｋ）及び直角
位相成分変調信号（Ｑｋ）を決める機能をもつ。その決
定手法として、変調信号の同相成分（Ｉｋ）はＩｋ＝ｃ
ｏｓφｋ、直角位相成分（Ｑｋ）はＱｋ＝ｓｉｎφｋの
関係であるから、互いに９０°位相差をもつという関係
を利用し、本実施形態では次のようにしいてる。
【００２２】まず、出力値決定器２３０に下記表４のよ
うな出力値決定テーブルを構成し、与えられた出力位相
インデックスに基づいて表４から直角位相成分（Ｑｋ＝
ｓｉｎφｋ）を読出す。そして、同じ出力位相インデッ
クスを８（２3 ）増加させてこれに対応する値を同相成
分（Ｉｋ＝ｃｏｓφｋ）として読出す。つまり、１つの
テーブルでＩｋ及びＱｋの両方を決定し得るようにして
いる。同様に、ｓｉｎφｋとｃｏｓφｋとの間に９０°
の位相差があることを用いれば、表４とは異なるテーブ
ルを構成し、出力位相インデックスを増減させて同相成
分変調信号（Ｉｋ）及び直角位相成分変調信号（Ｑｋ）
を求めることが可能である。この例の表４の出力値決定
テーブルを含む出力値決定器２３０は、ｓｉｎφｋとｃ
ｏｓφｋが９０°の位相差をもつ性質を用いることによ
り、出力位相インデックスからｓｉｎφｋを決定し、ｃ
ｏｓφｋは、インデックスに８を加えて同じテーブルか
ら求める。この表４において、出力位相インデックスは
０〜３９へ拡張してあるが、その３２〜３９の部分は、
他方の位相成分値、この例のｃｏｓφｋの値を決定する
ための拡張インデックスである。
うな出力値決定テーブルを構成し、与えられた出力位相
インデックスに基づいて表４から直角位相成分（Ｑｋ＝
ｓｉｎφｋ）を読出す。そして、同じ出力位相インデッ
クスを８（２3 ）増加させてこれに対応する値を同相成
分（Ｉｋ＝ｃｏｓφｋ）として読出す。つまり、１つの
テーブルでＩｋ及びＱｋの両方を決定し得るようにして
いる。同様に、ｓｉｎφｋとｃｏｓφｋとの間に９０°
の位相差があることを用いれば、表４とは異なるテーブ
ルを構成し、出力位相インデックスを増減させて同相成
分変調信号（Ｉｋ）及び直角位相成分変調信号（Ｑｋ）
を求めることが可能である。この例の表４の出力値決定
テーブルを含む出力値決定器２３０は、ｓｉｎφｋとｃ
ｏｓφｋが９０°の位相差をもつ性質を用いることによ
り、出力位相インデックスからｓｉｎφｋを決定し、ｃ
ｏｓφｋは、インデックスに８を加えて同じテーブルか
ら求める。この表４において、出力位相インデックスは
０〜３９へ拡張してあるが、その３２〜３９の部分は、
他方の位相成分値、この例のｃｏｓφｋの値を決定する
ための拡張インデックスである。
【表４】
【００２３】図３は、出力位相インデックス決定器２２
０及び出力値決定器２３０の他の例を示したブロック図
である。
０及び出力値決定器２３０の他の例を示したブロック図
である。
【００２４】入力２進データ列ｂｍは、直／並列変換器
２１０により４ビットの並列データ列Ｘｋ，Ｙｋ，Ｚ
ｋ，Ａｋに変換される。出力位相インデックス決定器を
構成する第１デコーダ２２１は、遅延回路２２２を介し
て遅延された前のパルス期間の出力位相インデックスと
現時点で直／並列変換器２１０から印加されている４ビ
ットのデータ列Ｘｋ，Ｙｋ，Ｚｋ，Ａｋから、表３の関
係に基づくデコードを行って現在の出力位相インデック
スを決定し、２進データ形態で第２デコーダ２３１へ送
る。
２１０により４ビットの並列データ列Ｘｋ，Ｙｋ，Ｚ
ｋ，Ａｋに変換される。出力位相インデックス決定器を
構成する第１デコーダ２２１は、遅延回路２２２を介し
て遅延された前のパルス期間の出力位相インデックスと
現時点で直／並列変換器２１０から印加されている４ビ
ットのデータ列Ｘｋ，Ｙｋ，Ｚｋ，Ａｋから、表３の関
係に基づくデコードを行って現在の出力位相インデック
スを決定し、２進データ形態で第２デコーダ２３１へ送
る。
【００２５】出力値決定器を構成する第２デコーダ２３
１は、第１デコーダ２２１により決定された出力位相イ
ンデックスの２進データを印加され、出力値メモリ／バ
ッファ２３２に入れてある表４の出力値決定テーブルを
アクセスして直角位相成分値（ｓｉｎφｋ）を読出す。
また、ＣＳ(Chip Selection)信号の入力によって、現在
入力されている出力位相インデックスに“１０００”＝
８を加算し、該増加インデックスに基づいて出力値決定
テーブルをアクセスして同相成分値（ｃｏｓφｋ）とし
て読出す。そして出力値メモリ／バッファ２３２は、求
められた値から同相成分変調信号（Ｉｋ）と直角位相成
分変調信号（Ｑｋ）とをタイミングを取って同時に出力
する。
１は、第１デコーダ２２１により決定された出力位相イ
ンデックスの２進データを印加され、出力値メモリ／バ
ッファ２３２に入れてある表４の出力値決定テーブルを
アクセスして直角位相成分値（ｓｉｎφｋ）を読出す。
また、ＣＳ(Chip Selection)信号の入力によって、現在
入力されている出力位相インデックスに“１０００”＝
８を加算し、該増加インデックスに基づいて出力値決定
テーブルをアクセスして同相成分値（ｃｏｓφｋ）とし
て読出す。そして出力値メモリ／バッファ２３２は、求
められた値から同相成分変調信号（Ｉｋ）と直角位相成
分変調信号（Ｑｋ）とをタイミングを取って同時に出力
する。
【００２６】図４は、上記実施形態のπ／１６シフト１
６ＤＰＳＫ方式変調装置の信号点星状(constellation)
図である。このような信号点の星状は、図２及び図３の
実施形態に共通である。
６ＤＰＳＫ方式変調装置の信号点星状(constellation)
図である。このような信号点の星状は、図２及び図３の
実施形態に共通である。
【００２７】一方、図２及び図３の実施形態では、π／
１６シフト１６ＤＰＳＫ方式について説明した。しかし
本発明は、π／１６シフト１６ＤＰＳＫ方式に限らずπ
／ｎシフトｎＤＰＳＫ方式でも適用できる。図５は、π
／ｎシフトｎＤＰＳＫ方式を説明したフローチャートで
ある。全体的な流れは、上述の実施形態と同様である。
１６シフト１６ＤＰＳＫ方式について説明した。しかし
本発明は、π／１６シフト１６ＤＰＳＫ方式に限らずπ
／ｎシフトｎＤＰＳＫ方式でも適用できる。図５は、π
／ｎシフトｎＤＰＳＫ方式を説明したフローチャートで
ある。全体的な流れは、上述の実施形態と同様である。
【００２８】入力２進データ列ｂｍは、５０２段階でｍ
ビットの並列２進データ列に変換される。次いで５０４
段階で、ｍデータ列の２進データ列に対応して位相変化
量インデックスが決定され、５０６段階において、前位
相インデックスと位相変化量インデックスを基に出力位
相インデックス決定テーブルに従って現在の出力位相イ
ンデックスが指定される。５０６段階で出力位相インデ
ックスが決定されると、５０８段階で、現在求められた
出力位相インデックスを前出力位相インデックスとして
遅延又は貯蔵で保持し、次の入力に備える。
ビットの並列２進データ列に変換される。次いで５０４
段階で、ｍデータ列の２進データ列に対応して位相変化
量インデックスが決定され、５０６段階において、前位
相インデックスと位相変化量インデックスを基に出力位
相インデックス決定テーブルに従って現在の出力位相イ
ンデックスが指定される。５０６段階で出力位相インデ
ックスが決定されると、５０８段階で、現在求められた
出力位相インデックスを前出力位相インデックスとして
遅延又は貯蔵で保持し、次の入力に備える。
【００２９】５０６段階で決定された出力位相インデッ
クスは、５１０段階で、同相成分変調信号（Ｉｋ）と直
角成分変調信号（Ｑｋ）との間には９０°の位相差があ
るという性質を用いて、ＩｋとＱｋ中のいずれか一方の
信号を開始基準としてＩｋ及びＱｋの両方を読出せるよ
うに構成された出力値決定テーブルから、直角位相成分
変調信号（Ｑｋ）又は同相成分変調信号（Ｉｋ）のいず
れかの値が決定される。続く５１２段階では、５１０段
階で使用した出力位相インデックスを９０°位相だけ増
加又は減少させ、その変化させたインデックスに従い同
相成分変調信号（Ｉｋ）又は直角位相成分変調信号（Ｑ
ｋ）の他方の出力値が決定される。
クスは、５１０段階で、同相成分変調信号（Ｉｋ）と直
角成分変調信号（Ｑｋ）との間には９０°の位相差があ
るという性質を用いて、ＩｋとＱｋ中のいずれか一方の
信号を開始基準としてＩｋ及びＱｋの両方を読出せるよ
うに構成された出力値決定テーブルから、直角位相成分
変調信号（Ｑｋ）又は同相成分変調信号（Ｉｋ）のいず
れかの値が決定される。続く５１２段階では、５１０段
階で使用した出力位相インデックスを９０°位相だけ増
加又は減少させ、その変化させたインデックスに従い同
相成分変調信号（Ｉｋ）又は直角位相成分変調信号（Ｑ
ｋ）の他方の出力値が決定される。
【００３０】この図５に示したフローによるπ／ｎシフ
トｎＤＰＳＫ方式の変調装置を実現する場合には、次の
事項を考慮する。
トｎＤＰＳＫ方式の変調装置を実現する場合には、次の
事項を考慮する。
【００３１】（１）位相変化量インデックス数を幾つに
するかを決定する。即ち、直／並列変換器により変換さ
れて現れるデータがｍビットである場合、２m ＝ｎの位
相変化を制御し得る。例えばπ／４シフトＤＰＳＫの場
合ｍ＝２、π／８シフトＤＰＳＫの場合ｍ＝３である。
ｎは、出力位相を決定する上でφｋ＝φk-1 ＋Δφｋの
Δφｋが全部で幾種類あるかを示す。π／ｎシフトｎＤ
ＰＳＫの場合、Δφｋはπ／ｎ、３π／ｎ、５π／ｎ等
で物理的に位相変化量を示す。位相変化量インデックス
は、出力位相インデックス決定器と出力値決定器に使用
するために適宜与える値で、本実施形態では１，３，
５，……のように付与している。他にも、位相変化量イ
ンデックスは１，２，３，４，……のように与えて位相
変化を区分させることもでき、総位相変化量数はｎ＝２
m となる。
するかを決定する。即ち、直／並列変換器により変換さ
れて現れるデータがｍビットである場合、２m ＝ｎの位
相変化を制御し得る。例えばπ／４シフトＤＰＳＫの場
合ｍ＝２、π／８シフトＤＰＳＫの場合ｍ＝３である。
ｎは、出力位相を決定する上でφｋ＝φk-1 ＋Δφｋの
Δφｋが全部で幾種類あるかを示す。π／ｎシフトｎＤ
ＰＳＫの場合、Δφｋはπ／ｎ、３π／ｎ、５π／ｎ等
で物理的に位相変化量を示す。位相変化量インデックス
は、出力位相インデックス決定器と出力値決定器に使用
するために適宜与える値で、本実施形態では１，３，
５，……のように付与している。他にも、位相変化量イ
ンデックスは１，２，３，４，……のように与えて位相
変化を区分させることもでき、総位相変化量数はｎ＝２
m となる。
【００３２】（２）出力位相インデックス決定器は、前
位相及び位相変化量を用いて出力位相を決定し得るよう
に構成される。差分エンコーディングである場合、位相
変化量の数が２m であれば、出力位相の数は２m+1 とな
る。従って、出力位相インデックスは、０°位相を０に
し、π／ｎ位相から（２ｎ−１）π／ｎまで１ずつ増加
する整数を与える。φｋ＝φk-1 ＋Δφｋのように、現
在の出力位相は、入力データによる位相変化量を前位相
に加えた値であることを満足する関係を充足させるよう
に各インデックスを使用して構成する。表３の例のよう
に、出力位相インデックスは、前位相インデックスと位
相変化量インデックスとが交差して指定されるようにテ
ーブル化できる。また、現在の出力位相インデックスの
遅延又は記憶による保持を行って、次のパルス期間にお
ける前出力位相インデックスとして用い得るようにし、
次の入力データによる位相変化量インデックスから次の
出力位相インデックスを決定し得るようにする。これ
は、遅延又は貯蔵手段とデコーダを使用した論理組み合
わせで構成することができる。
位相及び位相変化量を用いて出力位相を決定し得るよう
に構成される。差分エンコーディングである場合、位相
変化量の数が２m であれば、出力位相の数は２m+1 とな
る。従って、出力位相インデックスは、０°位相を０に
し、π／ｎ位相から（２ｎ−１）π／ｎまで１ずつ増加
する整数を与える。φｋ＝φk-1 ＋Δφｋのように、現
在の出力位相は、入力データによる位相変化量を前位相
に加えた値であることを満足する関係を充足させるよう
に各インデックスを使用して構成する。表３の例のよう
に、出力位相インデックスは、前位相インデックスと位
相変化量インデックスとが交差して指定されるようにテ
ーブル化できる。また、現在の出力位相インデックスの
遅延又は記憶による保持を行って、次のパルス期間にお
ける前出力位相インデックスとして用い得るようにし、
次の入力データによる位相変化量インデックスから次の
出力位相インデックスを決定し得るようにする。これ
は、遅延又は貯蔵手段とデコーダを使用した論理組み合
わせで構成することができる。
【００３３】（３）出力値決定器では、例えばＱｋ（＝
ｓｉｎφｋ）のテーブルを構成して貯蔵する。この際、
総数は２m+1 ＋２m-1 となる。出力位相インデックス決
定器による出力位相インデックスをαとすると、ｓｉｎ
（απ／ｎ）におけるαを０から１ずつ、２m+1 ＋２
m-1 −１まで増加させて得た値で１つのテーブルを形成
し、そして出力値決定器において出力位相インデックス
決定器による出力位相インデックスを増減させて更に出
力値を指定する。上記の例のようにｓｉｎφｋを基準と
してもよいが、ｓｉｎφｋとｃｏｓφｋは９０°の位相
差があることを用いれば各種テーブルを構成可能であ
り、インデックスの増減調整から、直角位相成分変調信
号（Ｑｋ）及び同相成分変調信号（Ｉｋ）を１つのテー
ブルで求めることができる。
ｓｉｎφｋ）のテーブルを構成して貯蔵する。この際、
総数は２m+1 ＋２m-1 となる。出力位相インデックス決
定器による出力位相インデックスをαとすると、ｓｉｎ
（απ／ｎ）におけるαを０から１ずつ、２m+1 ＋２
m-1 −１まで増加させて得た値で１つのテーブルを形成
し、そして出力値決定器において出力位相インデックス
決定器による出力位相インデックスを増減させて更に出
力値を指定する。上記の例のようにｓｉｎφｋを基準と
してもよいが、ｓｉｎφｋとｃｏｓφｋは９０°の位相
差があることを用いれば各種テーブルを構成可能であ
り、インデックスの増減調整から、直角位相成分変調信
号（Ｑｋ）及び同相成分変調信号（Ｉｋ）を１つのテー
ブルで求めることができる。
【００３４】（４）出力値決定器にＱｋのテーブルを作
成した場合、出力値決定のため、出力位相インデックス
決定器による出力位相インデックスに基づき出力値決定
器でＱｋの値を求め、そして、同じ出力位相インデック
スに２m-1 （９０°位相差）を加えてＩｋの値を求める
ことができる。
成した場合、出力値決定のため、出力位相インデックス
決定器による出力位相インデックスに基づき出力値決定
器でＱｋの値を求め、そして、同じ出力位相インデック
スに２m-1 （９０°位相差）を加えてＩｋの値を求める
ことができる。
【００３５】
【発明の効果】本発明によれば、直列データを直／並列
変換して現れる位相変化量のインデックスと前位相のイ
ンデックスとを使用したデコード或いはテーブルを基に
出力位相インデックスを求め、そして、この出力位相イ
ンデックスに基づいてテーブルから直角位相成分及び同
相成分を決定するようにしたので、従来のようにサイン
・コサイン関数や乗算、加減算の複雑な計算を行わずに
すみ、簡素なハード構成で高速処理が可能である。
変換して現れる位相変化量のインデックスと前位相のイ
ンデックスとを使用したデコード或いはテーブルを基に
出力位相インデックスを求め、そして、この出力位相イ
ンデックスに基づいてテーブルから直角位相成分及び同
相成分を決定するようにしたので、従来のようにサイン
・コサイン関数や乗算、加減算の複雑な計算を行わずに
すみ、簡素なハード構成で高速処理が可能である。
【図１】従来技術によるπ／１６シフト１６ＤＰＳＫ方
式の変調装置を示したブロック図。
式の変調装置を示したブロック図。
【図２】本発明によるπ／１６シフト１６ＤＰＳＫ方式
の変調装置を示したブロック図。
の変調装置を示したブロック図。
【図３】出力位相インデックス決定器及び出力値決定器
の他の例を示すブロック図。
の他の例を示すブロック図。
【図４】同相成分（Ｉｋ）及び直角位相成分（Ｑｋ）の
説明図。
説明図。
【図５】本発明によるπ／ｎシフトｎＤＰＳＫ方式を説
明したフローチャート。
明したフローチャート。
２１０ 直／並列変換器 ２２０ 出力位相インデックス決定器 ２２１ 第１デコーダ ２２２ 遅延部 ２３０ 出力値決定器 ２３１ 第２デコーダ ２３２ 出力値メモリ／バッファ
Claims (8)
- 【請求項１】 π／ｎシフトｎ差分位相シフトキーイン
グ方式の変調装置において、 直列の２進データ列を並列の２進データ列に変換して出
力する直／並列変換器と、 現在位相は前位相に位相変化量を加えて現せる関係を用
いて、前記直／並列変換器から出力される並列データ列
に基づく位相変化量インデックス及び前パルス期間での
出力位相を示す前の出力位相インデックスを入力として
出力位相インデックスを決定できるように構成された、
メモリ内の出力位相インデックス決定テーブル又はデコ
ーダにより現在の出力位相インデックスを決定し、この
決定した現在の出力位相インデックスを次のパルス期間
で前の出力位相インデックスとして使用するために保持
する出力位相インデックス決定器と、 直角位相成分信号（Ｑｋ）と同相成分信号（Ｉｋ）の間
に９０°位相差がある関係を用いて、直角位相成分信号
（Ｑｋ）又は同相成分信号（Ｉｋ）のいずれか一方の信
号を基に直角成分値及び同相成分値の両方を処理できる
ように、前記出力位相インデックス決定器の出力位相イ
ンデックス決定テーブル器又はデコーダにより決定され
る出力位相インデックスに対応する直角位相成分値（ｓ
ｉｎφｋ）又は同相成分値（ｃｏｓφｋ）のいずれか一
方についての出力値決定テーブルをもち、前記出力位相
インデックス決定器から出力される現在の出力位相イン
デックスに従って直角位相成分値又は同相成分値の一方
を前記出力値決定テーブルから決定し、この値で直角位
相成分変調信号（Ｑｋ）又は同相成分変調信号（Ｉｋ）
の一方を出力し、そして、前記現在の出力位相インデッ
クスを一定値増減させてこれに従い前記出力値決定テー
ブルから直角位相成分値又は同相成分値の他方を決定
し、この値で直角位相成分変調信号（Ｑｋ）又は同相成
分変調信号（Ｉｋ）の他方を出力する出力値決定器と、
を備えたことを特徴とする変調装置。 - 【請求項２】 直／並列変換器から出力される並列の２
進データ列はｍビット（ｍ＞０，整数）の組み合わせ
で、出力位相インデックス決定器において指定される位
相変化量インデックス数は２m ＝ｎである請求項１記載
の変調装置。 - 【請求項３】 出力位相インデックス決定器における前
の出力位相インデックス数及び現在の出力位相インデッ
クス数は２m+1 である請求項２記載の変調装置。 - 【請求項４】 出力位相インデックス決定器では、前の
出力位相インデックスに位相変化量インデックスを加え
てこれを現在の出力位相インデックスとして決定し、決
定可能な出力位相インデックスは、０°位相を０として
位相がπ／ｎ位相だけ増加する度に１ずつ増加し、０°
位相から（２ｎ−１）π／ｎ位相までの範囲にあたる請
求項３記載の変調装置。 - 【請求項５】 出力値決定テーブルは、出力位相インデ
ックス決定器により決定される出力位相インデックスに
直角位相成分値（ｓｉｎφｋ＝ｓｉｎ〔απ／ｎ〕）を
対応させてあり、この直角位相成分値のαは、０から始
まり２m+1 ＋２m-1 −１まで増加する範囲の値である請
求項２記載の変調装置。 - 【請求項６】 出力値決定器は、出力位相インデックス
決定器から出力される現在の出力位相インデックスに従
い出力値決定テーブルから直角位相成分値を決定して直
角位相成分変調信号（Ｑｋ）を出力し、そして前記現在
の出力位相インデックスに２m-1 を加算し、これに従い
前記出力値決定テーブルから位相成分値を決定して同相
成分変調信号（Ｉｋ）を出力する請求項５記載の変調装
置。 - 【請求項７】 π／ｎシフトｎ差分位相シフトキーイン
グ方法において、 直列の２進データ列を並列の２進データ列に変換する第
１過程と、 前記並列データ列に基づき位相変化量インデックスを決
定する第２過程と、 前記位相変化量インデックスと前パルス期間の出力位相
インデックスである前の出力位相インデックスとを使用
して、現在位相（φｋ）は前位相に位相変化量を加えた
ものになる関係に従うデコーダ又はメモリ内の出力位相
インデックス決定テーブルにより現在の出力位相インデ
ックスを決定し、この決定した現在の出力位相インデッ
クスを次のパルス期間における前の出力位相インデック
スに設定する第３過程と、 直角位相成分値（ｓｉｎφｋ）と同相成分値（ｃｏｓφ
ｋ）との間に９０°位相差がある関係を用いて全出力位
相インデックス又は拡張した出力位相インデックスに対
応させた直角位相成分値又は同相成分値のいずれか一方
の出力値決定テーブルから、前記現在の出力位相インデ
ックスに従い直角位相成分値又は同相成分値のいずれか
一方を決定する第４過程と、 この第４過程の現在の出力位相インデックスを一定値増
減させ、これに従い前記出力値決定テーブルから直角位
相成分値又は同相成分値のいずれか他方を決定する第５
過程と、を実施するようにしたことを特徴とするπ／ｎ
シフトｎ差分位相シフトキーイング方法。 - 【請求項８】 出力値決定テーブルは、出力位相インデ
ックスに直角位相成分値（ｓｉｎφｋ）を対応させたも
ので、第４過程では、第３過程による現在の出力位相イ
ンデックスに従い前記出力値決定テーブルから直角位相
成分値を決定して直角位相成分変調信号（Ｑｋ）を出力
し、第５過程では、前記第４過程の現在の出力位相イン
デックスを２m-1 （ｍは第１過程による並列データ列の
ビット数）増加させ、これに従い前記出力値決定テーブ
ルから位相成分値を決定して同相成分変調信号（Ｉｋ）
を出力する請求項７記載のπ／ｎシフトｎ差分位相シフ
トキーイング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010242A KR100239169B1 (ko) | 1996-04-04 | 1996-04-04 | 파이/n 쉬프티트 n차분위상쉬프트키잉 변조신호 발생장치 |
| KR1996P10242 | 1996-04-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032615A true JPH1032615A (ja) | 1998-02-03 |
Family
ID=19455108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086448A Pending JPH1032615A (ja) | 1996-04-04 | 1997-04-04 | 差分位相シフトキーイング方法及びその装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6115428A (ja) |
| JP (1) | JPH1032615A (ja) |
| KR (1) | KR100239169B1 (ja) |
| CN (1) | CN1074622C (ja) |
| DE (1) | DE19713830B4 (ja) |
| FR (1) | FR2747871B1 (ja) |
| GB (1) | GB2311915B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370473B (en) | 2000-12-21 | 2004-04-07 | Marconi Caswell Ltd | Improvements in or relating to optical communication |
| DE10121855A1 (de) * | 2001-05-04 | 2003-02-13 | Atmel Germany Gmbh | Verfahren zur Übertragung von Daten |
| US7103327B2 (en) * | 2002-06-18 | 2006-09-05 | Broadcom, Corp. | Single side band transmitter having reduced DC offset |
| DE10229128A1 (de) * | 2002-06-28 | 2004-01-29 | Advanced Micro Devices, Inc., Sunnyvale | Passives Impedanznetz zum Drehen eines Phasensystems |
| TWI240522B (en) | 2002-09-18 | 2005-09-21 | Mediatek Inc | Reduced memory architecture for edge modulator |
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| US7260151B2 (en) * | 2003-10-10 | 2007-08-21 | Atmel Corporation | Dual phase pulse modulation system |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| CZ298204B6 (cs) * | 2004-06-16 | 2007-07-18 | Psp Engineering A. S. | Zarízení pro podávání a trídení sypkého az balvanitého materiálu |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
| KR100672240B1 (ko) | 2005-10-20 | 2007-01-22 | (주)리-뉴화학 | 옥상방수공법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2843493C3 (de) * | 1978-10-05 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Erzeugen von phasendifferenzmodulierten Datensignalen |
| DE3839919A1 (de) * | 1988-11-26 | 1990-06-07 | Ant Nachrichtentech | Digitaler modemsender mit quadratur-amplitudenmodulation |
| SE463390B (sv) * | 1989-03-13 | 1990-11-12 | Ericsson Telefon Ab L M | Vaagformsgenerator |
| DE3919530A1 (de) * | 1989-06-15 | 1990-12-20 | Ant Nachrichtentech | Verfahren zur digitalen modulation und digitaler modulator |
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
| US5495505A (en) * | 1990-12-20 | 1996-02-27 | Motorola, Inc. | Increased frequency resolution in a synthesizer |
| US5157693A (en) * | 1991-04-01 | 1992-10-20 | Motorola, Inc. | Digital modulation circuit |
| US5369378A (en) * | 1992-02-13 | 1994-11-29 | Sanyo Electric Co., Ltd. | Digital DQPSK modulator |
| US5260673A (en) * | 1992-08-21 | 1993-11-09 | Hughes Aircraft Company | π/4 differential encoding for digital cellular mobile systems |
| GB9218009D0 (en) * | 1992-08-25 | 1992-10-14 | Philips Electronics Uk Ltd | A method of,and transmitter for,transmitting a digital signal |
| KR100207594B1 (ko) * | 1993-03-30 | 1999-07-15 | 윤종용 | 자동부호화 4분 위상천이 변조방법 및 장치 |
| KR100308657B1 (ko) * | 1994-01-03 | 2001-11-30 | 윤종용 | 위상쉬프티드8피에스케이디지탈변조신호발생장치및방법 |
-
1996
- 1996-04-04 KR KR1019960010242A patent/KR100239169B1/ko not_active IP Right Cessation
-
1997
- 1997-04-03 DE DE19713830A patent/DE19713830B4/de not_active Expired - Fee Related
- 1997-04-04 FR FR9704149A patent/FR2747871B1/fr not_active Expired - Fee Related
- 1997-04-04 CN CN97110318A patent/CN1074622C/zh not_active Expired - Fee Related
- 1997-04-04 GB GB9706872A patent/GB2311915B/en not_active Expired - Fee Related
- 1997-04-04 US US08/832,642 patent/US6115428A/en not_active Expired - Fee Related
- 1997-04-04 JP JP9086448A patent/JPH1032615A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1167364A (zh) | 1997-12-10 |
| GB9706872D0 (en) | 1997-05-21 |
| DE19713830B4 (de) | 2005-12-08 |
| DE19713830A1 (de) | 1997-11-06 |
| US6115428A (en) | 2000-09-05 |
| FR2747871B1 (fr) | 2004-09-10 |
| KR970072839A (ko) | 1997-11-07 |
| FR2747871A1 (fr) | 1997-10-24 |
| GB2311915A (en) | 1997-10-08 |
| KR100239169B1 (ko) | 2000-01-15 |
| CN1074622C (zh) | 2001-11-07 |
| GB2311915B (en) | 1999-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1212419A (en) | Differentially nonlinear convolutional channel coding with expanded set of signalling alphabets | |
| US4686688A (en) | Arrangement for generating an angle-modulated carrier signal of a constant amplitude in response to data signals | |
| AU591082B2 (en) | Data modem system | |
| JP2968350B2 (ja) | 直交変調回路 | |
| US5852634A (en) | Data coding system | |
| JPH0621765A (ja) | ディジタル濾波方法及び差分直交位相変調のための方法と装置 | |
| JP3741703B2 (ja) | １６−ａｒｙＱＡＭ変調方式を使用する通信システムにおける復調装置及び方法 | |
| JPH1032615A (ja) | 差分位相シフトキーイング方法及びその装置 | |
| US6138265A (en) | Decoding trellis coded modulated data with a conventional Viterbi decoder | |
| JP3910586B2 (ja) | データ通信システムでのチャネル復号器の入力軟性決定値計算装置及び方法 | |
| JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
| US5260673A (en) | π/4 differential encoding for digital cellular mobile systems | |
| JP3527508B2 (ja) | フレーム・マッピングを用いてゼロ・パディング・コンステレーション切り替えを利用するための装置および方法 | |
| JPS58138153A (ja) | ２進デ−タ伝送用符号処理装置 | |
| TW445733B (en) | System and method for spectrally shaping transmitted data signals | |
| KR100651202B1 (ko) | 연판정 복조 장치 및 그 방법 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| US4617535A (en) | PSK digital echo modulator with reduced memory capacity required | |
| JPH06311507A (ja) | 差動符号化４分位相遷移変調方法及びその装置 | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| EP1024633A2 (en) | Method and system for generating CPM (continuous phase modulation) signals | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| CA2266870A1 (en) | Table-driven modulation signal generation | |
| US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
| KR20030030847A (ko) | 정보 기록 재생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000426 |