CN116646391A - 一种沟槽功率器件及其制造方法 - Google Patents

一种沟槽功率器件及其制造方法 Download PDF

Info

Publication number
CN116646391A
CN116646391A CN202310920524.1A CN202310920524A CN116646391A CN 116646391 A CN116646391 A CN 116646391A CN 202310920524 A CN202310920524 A CN 202310920524A CN 116646391 A CN116646391 A CN 116646391A
Authority
CN
China
Prior art keywords
window
region
type
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310920524.1A
Other languages
English (en)
Inventor
黄泽军
蔡远飞
江洪湖
华俊武
于蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Original Assignee
SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD filed Critical SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Priority to CN202310920524.1A priority Critical patent/CN116646391A/zh
Publication of CN116646391A publication Critical patent/CN116646391A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种沟槽功率器件的制造方法，包括提供衬底及设置于衬底上的外延，第一硬掩膜层形成有第一窗口，在第一窗口注入P型杂质形成P型体区和P型耐压环；去除第一硬掩膜层，在氧化硅层上方沉积第二硬掩膜层，第二硬掩膜层形成有第二窗口，在第二窗口注入高能N型杂质，且高能N型杂质在P型体区下方形成有JFET掺杂区；在第二窗口注入N型杂质，使P型体区内形成N+源区；淀积氧化硅或氮化硅介质层并回刻于第二窗口形成侧墙结构；在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽；通过光罩刻蚀层间介质层形成第三窗口，在第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触。

Description

一种沟槽功率器件及其制造方法
技术领域
本发明涉及半导体集成电路制造的技术领域，尤其涉及一种沟槽功率器件及其制造方法。
背景技术
现有技术中，沟槽型器件是功率MOSFET器件中的一种常见结构，其应用范围广，工艺技术相对成熟。在差异化越来越小的情况下，如何在控制生产成本的同时，最大限度地提升器件的性能，提供具有特色化的产品成为行业所面对的问题。
常规的沟槽功率器件做法是在准备好的外延层上刻蚀出沟槽，接着形成栅氧化层和栅多晶硅，再通过离子注入形成P型体区（Body）以及在P型体区上形成N+源区，淀积层间介质层（ILD）并打开接线孔，淀积正面金属及反刻，背面减薄及背面金属化。在上述工艺过程中，N+源区必须使用通过光罩定义相应的注入图形，导致生产成本较高，这种工艺在通过重掺杂注入形成N+源区时，容易对沟槽开口附近的栅氧化层造成损伤从而导致栅源漏电变大。并且，在减薄厚度受限的当下，器件的导通电阻难以进一步降低。因此，有必要通过改进沟槽功率器件的制作工艺，降低器件的制造成本，并优化导通电阻，提升器件的性价比。
发明内容
本发明的第一个目的在于提供一种沟槽功率器件的制造方法，旨在解决沟槽功率器件的生成沟槽的制作工艺中需要多次使用光罩导致生产制造成本高的问题、改善栅源漏电的问题和优化沟槽功率器件的导通电阻。
为解决上述技术问题，提供一种沟槽功率器件的制造方法，包括：
提供衬底及设置于所述衬底上的外延，在所述外延上方热氧化有氧化硅层，在所述氧化硅层上方沉积有第一硬掩膜层；
所述第一硬掩膜层形成有第一窗口，在所述第一窗口注入P型杂质形成P型体区和P型耐压环；
去除所述第一硬掩膜层，在所述氧化硅层上方沉积第二硬掩膜层，所述第二硬掩膜层形成有第二窗口，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区；
在所述第二窗口注入N型杂质，使所述P型体区内形成N+源区；
淀积氧化硅或氮化硅介质层并回刻于所述第二窗口形成侧墙结构；
在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽；
在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅；
淀积层间介质层于所述栅多晶硅之上，并采用炉管退火进行平坦化；
通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触。
进一步地，所述在所述第一窗口注入P型杂质形成P型体区和P型耐压环包括：
利用所述第一硬掩膜层的所述第一窗口上将P型杂质注入至所述外延，其中，终端环区注入窗口内的P型杂质经高温退火推结形成P型耐压环，有源区注入窗口内的P型杂质经高温退火推结形成P型体区。
进一步地，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区包括：
所述高能N型杂质穿过所述P型体区，在所述P型体区下方形成有所述JFET掺杂区。
进一步地，在所述第二窗口内注入N型杂质，使所述P型体区内形成N+源区包括：
在所述第一窗口往所述P型体区上层注入N型杂质，在所述P型体区上层区域形成所述N+源区。
进一步地，所述在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽之后，在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅之前还包括步骤：
所述沟槽完成后，通过湿法工艺去除所述侧墙和所述第二硬掩膜层。
进一步地，所述通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触包括：
提供所述光罩定义栅极与源极接线孔，刻蚀去除所述源极接线孔内的介质膜，且在所述源极接线孔内刻蚀定量的体硅的深度为0.3um至0.5um之间。
进一步地，通过所述光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触还包括步骤：
在所述P+欧姆接触上淀积正面金属并反刻形成源区电极，在所述层间介质层淀积正面金属并反刻形成环区金属场板；
减薄背面的衬底，并对所述衬底金属化，形成漏极。
本发明的第二个目的在于提供一种沟槽功率器件，旨在解决沟槽功率器件中沟槽制造的问题。
为解决上述技术问题，提供一种沟槽功率器件，包括：衬底、外延、层间介质层、源极金属和场板金属，所述外延与所述衬底相连，所述外延包括有源区、终端环区、N+源区、沟槽、栅多晶硅和P+源区，所述有源区形成于包含元胞的一侧，所述终端环区设置于有源区之外且与所述有源区设置于所述外延同侧，所述N+源区形成于所述有源区，所述沟槽贯穿所述有源区内的N+源区和P型体区（Body），所述栅多晶硅形成于所述沟槽，所述P+源区位于所述N+源区下方形成P+欧姆接触；所述层间介质层位于所述多晶硅之上；所述源极金属覆盖在所述层间介质层之上并嵌入所述N+源区，且抵接于所述P+源区；所述场板金属与所述源极金属间隔设置。
进一步地，通过第二硬掩膜层和侧墙结构的遮挡，在所述N+源区中间部分的窗口内形成所述沟槽。
进一步地，所述沟槽功率器件还包括漏极金属，所述漏极位于所述衬底上。
实施本发明实施例，将具有如下有益效果：
1、本实施例中的沟槽功率器件的制造方法，提供衬底及设置于衬底上的外延，在外延上方热氧化有氧化硅层，在氧化硅层上方沉积有第一硬掩膜层；第一硬掩膜层形成有第一窗口，在第一窗口注入P型杂质形成P型体区和P型耐压环；去除第一硬掩膜层，在氧化硅层上方沉积第二硬掩膜层，第二硬掩膜层形成有第二窗口，在第二窗口注入高能N型杂质，且高能N型杂质在P型体区下方形成有JFET掺杂区；在第二窗口注入N型杂质，使P型体区内形成N+源区；淀积氧化硅或氮化硅介质层并回刻于第一窗口形成侧墙结构；在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽；在沟槽内形成栅氧化层，淀积栅多晶硅于沟槽，并回刻栅多晶硅；淀积层间介质层于栅多晶硅之上，并采用炉管退火进行平坦化；通过光罩刻蚀层间介质层形成第三窗口，在第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触。由于在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽，从而可以减少使用用于刻蚀沟槽的光罩，进而减少对精密光刻机的依赖，克服现有技术中沟槽功率器件生产成本高的技术问题。
2、本实施例中的沟槽功率器件，由于侧墙结构可以定义出沟槽的开口位置，并保护左右两侧的N+源区，从而避免刻沟槽时N+源区被同步刻蚀。另外，从定义N+注入窗口开始至沟槽刻蚀结束，工艺上前后保持连贯性和紧凑性，从而能够获得保形性良好的侧墙结构，进而有利于刻蚀出良好的沟槽形貌。
3、本实施例中的沟槽功率器件，包括衬底、外延、层间介质层、源极金属和场板金属，外延包括有源区、终端环区、N+源区、沟槽、栅多晶硅和P+源区，由于在沟槽刻蚀前已形成Body体区与N+源区，沟槽刻蚀后将贯穿N+源区与Body体区，两者的结深之差即为沟道长度，因后续不再有高温热制程，不会对结深产生工艺扰动，从而能够获得更稳定的开启电压。
4、本实施例中的沟槽功率器件的制造方法，由于N+源区和P型体区是在刻蚀沟槽前同步形成，相比于传统工艺在栅氧化之后进行的N+注入，不存在N+重掺杂注入对沟槽开口位置附近的栅氧化层造成潜在损伤，从而有利于改善栅源漏电。
5、本实施例中的沟槽功率器件的制造方法，在上述第二窗口，通过高能N型杂质注入，在底部沟槽两侧扩散形成浓度较高的N型JFET掺杂区，在不降低击穿电压的同时，降低了器件的导通电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施方法的流程图；
图2-图16为本发明实施例方法各步骤中的沟槽功率器件的结构示意图；
图17为本发明沟槽功率器件的结构示意图。
其中：100、沟槽功率器件；110、衬底；120、外延；1201、氧化硅层；121、P型体区；122、P型耐压环；123、N+源区；124、沟槽；125、栅多晶硅；126、P+源区；127、JFET掺杂区；130、层间介质层；131、第三窗口；140、源极金属；150、场板金属；160A、第一硬掩膜层；161、第一窗口；160B、第二硬掩膜层；162、第二窗口；170、侧墙结构；180、漏极金属；190、有源区；200、终端环区。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以容许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参考图1-图16，本发明实施例提供了一种沟槽功率器件100的制造方法，包括：
S101、提供衬底110及设置于衬底110上的外延120，在外延120上方热氧化有氧化硅层1201，在氧化硅层1201上方沉积第一硬掩膜层160A；
S103、第一硬掩膜层160A形成有第一窗口161，在第一窗口161注入P型杂质（硼或硼化合物）形成P型体区121和P型耐压环122；
S105、去除第一硬掩膜层160A，在氧化硅层1201上方沉积第二硬掩膜层160B，第二硬掩膜层160B形成有第二窗口162，在第二窗口162注入高能N型杂质，且高能N型杂质在P型体区121下方形成有JFET掺杂区127；
S107、在第二窗口162内注入N型杂质（砷或磷），使P型体区121内形成N+源区123；
S109、淀积氧化硅层1201或氮化硅介质层并回刻于第二窗口162形成侧墙结构170；
S111、在第二硬掩膜层160B和侧墙结构170的遮挡下，通过第二窗口162刻蚀外延120形成沟槽124；
S113、在沟槽124内形成栅氧化层，淀积栅多晶硅125于沟槽124，并回刻栅多晶硅125；
S115、淀积层间介质层130于栅多晶硅125之上，采用炉管退火对层间介质层平坦化处理；
S117、通过光罩刻蚀层间介质层130形成第三窗口131，在第三窗口131注入P型杂质（硼或硼化合物）形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触。
在本发明实施例提供的上述制作方法中，由于在第二硬掩膜层160B和侧墙结构170的遮挡下，通过第二窗口162刻蚀外延120形成沟槽124，从而可以减少使用用于刻蚀沟槽124的光罩，进而减少对精密光刻机的依赖，克服现有技术中沟槽功率器件100生产成本高的技术问题。
在一种可能的实施方式中，在第一窗口161注入P型杂质形成P型体区121和P型耐压环122包括：
利用第一硬掩膜层160A的第一窗口161中将P型杂质注入至外延120，其中，终端环区200注入窗口内的P型杂质经高温退火后形成P型耐压环122，有源区190注入窗口内的P型杂质经高温退火形成P型体区121。具体操作中，通过第一窗口161注入P型杂质硼，将外延120进行高温退火推结后，在第一窗口161内的P型杂质形成P型耐压环122，又名Body Ring，在有源区190注入窗口内的P型杂质形成P型体区121，又名Body体区。
在一种可能的实施方式中，在第二窗口162注入高能N型杂质，且高能N型杂质在P型体区121下方形成有JFET掺杂区127包括：
高能N型杂质穿过P型体区121，在P型体区121下方形成有所述JFET掺杂区127。具体操作中，在第二窗口162，通过高能N型杂质注入，在底部沟槽124两侧扩散形成浓度较高的N型JFET掺杂区127，在不降低击穿电压的同时，降低了沟槽功率器件100的导通电阻； 值得说明的，由于是高能N型杂质注入，注入的深度比较深（0.5um~1.5um），注入杂质的峰值在远离氧化硅层1201表面，所以扩散后主要往纵向移动，横向的移动比较小，且高能N型JFET注入的剂量在1e12~7e12之间，能量是400Kev~1.5Mev，属于轻掺杂注入，经高温推结，使得JFET掺杂区127远离氧化硅层1201表面，相对N+源区123形成于外延120深处。
在一种可能的实施方式中，在第二窗口162内注入N型杂质（砷或磷）形成N+源区123包括：
在第二窗口162往P型体区121上层注入N型杂质（砷或磷），在P型体区121上层区域形成N+源区123。具体操作中，通过第二窗口162在P型体区121的部分区域内注入N型杂质（砷或磷）形成N+源区123，使得N+源区123位于P型体区121内形成PN结；值得说明的，N型杂质注入剂量在1e15~1e16之间，能量是60kev~120kev，属于重掺杂注入，经高温推结，但退火温度较低，使得N+源区123靠近氧化硅层1201表面形成于外延120上。
在一种可能的实施方式中，在第二硬掩膜层160B和侧墙结构170的遮挡下，通过第二窗口162刻蚀外延120形成沟槽124之后，在沟槽124内形成栅氧化层，淀积栅多晶硅125于沟槽124，并回刻栅多晶硅125之前还包括步骤：
S113、沟槽124完成后，通过湿法工艺去除侧墙结构170和第二硬掩膜层160B。具体操作中，在沟槽124刻蚀完成后，需要将侧墙结构170和第二硬掩膜层160B去除，可以通过湿法浸泡腐蚀将侧墙结构170和第二硬掩膜层160B溶解或溶解松动与外延120分离，从而完成侧墙结构170和第二硬掩膜层160B的去除。
在一种可能的实施方式中，通过光罩刻蚀层间介质层130形成第三窗口131，在第三窗口131注入P型杂质（硼或硼化合物）形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触包括：
提供光罩定义栅极与源极接线孔，刻蚀去除源极接线孔内的介质膜，且在源极接线孔内刻蚀定量的体硅的深度为0.3um至0.5um之间。具体操作中，将光罩用于定位栅极和源极之间的接线孔，再通过刻蚀去除源极接线孔内的介质膜，然后在源极接线孔内刻蚀定量的P型体区121的体硅的深度为0.3um至0.5um之间，作为优选的，刻蚀的深度为0.4um，以通过第三窗口131注入的P型杂质（硼或硼化合物）。
在一种可能的实施方式中，通过光罩刻蚀层间介质层130形成第三窗口131，在第三窗口131注入P型杂质（硼或硼化合物）形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触还包括步骤：
S119、在P+欧姆接触上淀积正面金属并反刻形成源区电极，在层间介质层130淀积正面金属并反刻形成环区金属场板；
S121、减薄远离外延120的衬底110，并对该侧的衬底110金属化，形成漏极。
实施例二
本实施例相对实施一所保护的主题，具体不同：
请参考图17，本发明实施例二提供一种沟槽功率器件100，包括：衬底110、外延120、层间介质层130、源极金属140和场板金属150，外延120与衬底110相连，外延120包括有源区190、终端环区200、N+源区123、沟槽124、栅多晶硅125和P+源区126，具体应用中，有源区190形成于包含元胞的一侧，终端环区200设置于有源区190之外且与有源区190设置于外延同侧，N+源区形成于有源区190，沟槽贯穿N+源区123和P型体区，P型体区又名Body体区，栅多晶硅125形成于沟槽124，P+源区126位于N+源区123下方形成P+欧姆接触；层间介质层130位于多晶硅之上；源极金属140覆盖在层间介质层130和N+源区123之上，且抵接于P+源区126；场板金属150与源极金属140间隔设置。值得注意的，沟槽贯穿N+源区123和P型体区（Body），使得N+源区123的刻蚀和沟槽124的刻蚀同步完成，减少使用用于刻蚀沟槽124的光罩，从而使得该沟槽功率器件100的生产成本降低。
在一种可能的实施方式中，外延120为N型外延120或P型外延120，如果采用N型外延120，则N+源区123形成于有源区190，P+源区126位于N+源区123下方形成P+欧姆接触；如果采用P型外延120基片，则P+源区126形成于有源区190，N+源区123位于P+源区126下方形成N+欧姆接触。
在一种可能的实施方式中，通过第二硬掩膜层160B和侧墙结构170的遮挡，在N+源区123中间部分的窗口内形成沟槽124。具体应用中，侧墙结构170附着在第二硬掩膜层160B侧壁上，其中，侧墙结构170形成凹形窗口，在该窗口两侧为圆弧顶部并与硬掩膜层160相连，通过该侧墙结构170的窗口在N+源区123和P型体区121刻蚀出沟槽124，由于侧墙结构170可以定义出沟槽124的位置和对所需的N+源区123进行保护，从而避免刻沟槽124时N+源区123被同步刻蚀。
在一种可能的实施方式中，沟槽功率器件100还包括漏极金属180，漏极背离外延120与衬底110相连。具体应用中，该漏极金属180与源极金属140栅极（Gate——G，也叫做门极），源极(Source——S)， 漏极（Drain——D）场效应晶体管（Field Effect Transistor缩写（FET））简称场效应管。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种沟槽功率器件的制造方法，其特征在于，包括：
提供衬底及设置于所述衬底上的外延，在所述外延上方热氧化有氧化硅层，在所述氧化硅层上方沉积有第一硬掩膜层；
所述第一硬掩膜层形成有第一窗口，在所述第一窗口注入P型杂质形成P型体区和P型耐压环；
去除所述第一硬掩膜层，在所述氧化硅层上方沉积第二硬掩膜层，所述第二硬掩膜层形成有第二窗口，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区；
在所述第二窗口注入N型杂质，使所述P型体区内形成N+源区；
淀积氧化硅层或氮化硅介质层并回刻于所述第二窗口形成侧墙结构；
在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽；
在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅；
淀积层间介质层于所述栅多晶硅之上，并采用炉管退火进行平坦化；
通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触。
2.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，所述在所述第一窗口注入P型杂质形成P型体区和P型耐压环包括：
利用所述第一硬掩膜层的所述第一窗口上将P型杂质注入至所述外延，其中，终端环区注入窗口内的P型杂质经高温退火推结形成P型耐压环，有源区注入窗口内的P型杂质经高温退火推结形成P型体区。
3.根据权利要求2所述的沟槽功率器件的制造方法，其特征在于，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区包括：
所述高能N型杂质穿过所述P型体区，在所述P型体区下方形成有所述JFET掺杂区。
4.根据权利要求3所述的沟槽功率器件的制造方法，其特征在于，在所述第二窗口内注入N型杂质，使所述P型体区内形成N+源区包括：
在所述第一窗口往所述P型体区上层注入N型杂质，在所述P型体区上层区域形成所述N+源区。
5.根据权利要求1-4任一项所述的沟槽功率器件的制造方法，其特征在于，所述在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽之后，在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅之前还包括步骤：
所述沟槽完成后，通过湿法工艺去除所述侧墙和所述第二硬掩膜层。
6.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，所述通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触包括：
提供所述光罩定义栅极与源极接线孔，刻蚀去除所述源极接线孔内的介质膜，且在所述源极接线孔内刻蚀定量的体硅的深度为0.3um至0.5um之间。
7.根据权利要求6所述的沟槽功率器件的制造方法，其特征在于，通过所述光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触还包括步骤：
在所述P+欧姆接触上淀积正面金属并反刻形成源区电极，在所述层间介质层淀积正面金属并反刻形成源区金属及环区金属场板；
减薄背面衬底，并对所述衬底金属化，形成漏极。
8.一种沟槽功率器件，包括：衬底、外延、层间介质层、源极金属和场板金属，其特征在于，所述外延与所述衬底相连，所述外延包括有源区、终端环区、N+源区、沟槽、栅多晶硅和P+源区，所述外延设置于所述衬底上，所述有源区和所述终端环区相间隔且形成于外延上，所述N+源区形成于所述有源区，所述沟槽贯穿所述有源区内的N+源区和Body体区，所述栅多晶硅形成于所述沟槽，所述P+源区位于所述N+源区下方形成P+欧姆接触；所述层间介质层设置于所述栅多晶硅之上；所述源极金属覆盖于所述层间介质之上并嵌入所述N+源区，且抵接于所述P+源区；所述场板金属与所述源极金属间隔设置。
9.根据权利要求8所述的沟槽功率器件，其特征在于，通过第二硬掩膜层和侧墙结构的遮挡，在所述N+源区中间部分的窗口内形成所述沟槽。
10.根据权利要求8或9所述的沟槽功率器件，其特征在于，所述沟槽功率器件还包括漏极金属，所述漏极位于所述衬底背面。
CN202310920524.1A 2023-07-26 2023-07-26 一种沟槽功率器件及其制造方法 Pending CN116646391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310920524.1A CN116646391A (zh) 2023-07-26 2023-07-26 一种沟槽功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310920524.1A CN116646391A (zh) 2023-07-26 2023-07-26 一种沟槽功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116646391A true CN116646391A (zh) 2023-08-25

Family

ID=87619247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310920524.1A Pending CN116646391A (zh) 2023-07-26 2023-07-26 一种沟槽功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116646391A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5929481A (en) * 1996-07-19 1999-07-27 Siliconix Incorporated High density trench DMOS transistor with trench bottom implant
US6087224A (en) * 1998-04-17 2000-07-11 U.S. Philips Corporation Manufacture of trench-gate semiconductor devices
CN101901765A (zh) * 2009-03-17 2010-12-01 三菱电机株式会社 功率半导体装置的制造方法
CN102544100A (zh) * 2010-12-14 2012-07-04 万国半导体股份有限公司 带有集成二极管的自对准沟槽mosfet
CN106571395A (zh) * 2016-10-31 2017-04-19 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
JP2020096080A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体装置の製造方法
CN115498026A (zh) * 2022-10-09 2022-12-20 苏州聚谦半导体有限公司 自对准双槽igbt结构及其制造方法
CN115985773A (zh) * 2023-02-14 2023-04-18 苏州聚谦半导体有限公司 一种自对准沟槽栅与源区接触igbt的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5929481A (en) * 1996-07-19 1999-07-27 Siliconix Incorporated High density trench DMOS transistor with trench bottom implant
US6087224A (en) * 1998-04-17 2000-07-11 U.S. Philips Corporation Manufacture of trench-gate semiconductor devices
CN101901765A (zh) * 2009-03-17 2010-12-01 三菱电机株式会社 功率半导体装置的制造方法
CN102544100A (zh) * 2010-12-14 2012-07-04 万国半导体股份有限公司 带有集成二极管的自对准沟槽mosfet
CN106571395A (zh) * 2016-10-31 2017-04-19 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
JP2020096080A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体装置の製造方法
CN115498026A (zh) * 2022-10-09 2022-12-20 苏州聚谦半导体有限公司 自对准双槽igbt结构及其制造方法
CN115985773A (zh) * 2023-02-14 2023-04-18 苏州聚谦半导体有限公司 一种自对准沟槽栅与源区接触igbt的制造方法

Similar Documents

Publication Publication Date Title
JP4960543B2 (ja) 高密度ｍｏｓゲート型パワーデバイス及びその製造方法
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
US5930630A (en) Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
KR100225409B1 (ko) 트렌치 디-모오스 및 그의 제조 방법
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
KR100538603B1 (ko) 전계-효과 반도체 소자의 제조 방법
CA2425289A1 (en) Semiconductor structure and method for processing such a structure
CN105118857A (zh) 一种沟槽型功率mosfet的制造方法
CN106876337B (zh) Nldmos集成器件及其制备方法
CN107342224B (zh) Vdmos器件的制作方法
KR20000056248A (ko) 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법
CN116646391A (zh) 一种沟槽功率器件及其制造方法
KR100649821B1 (ko) 반도체소자의 트랜지스터 제조방법
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法
CN108054210B (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
CN108133894B (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
US6228698B1 (en) Manufacture of field-effect semiconductor devices
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
CN108039372B (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
CN110648921B (zh) 一种n沟道耗尽型vdmos器件及其制作方法
KR100209232B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
CN112531026B (zh) 横向扩散金属氧化物半导体器件及其制造方法
KR101096579B1 (ko) 전력용 반도체 소자 및 그의 제조 방법
CN101459132B (zh) 高压平面功率mos器件的制造方法
CN108321206B (zh) Ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination