CN1165967C - 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置 - Google Patents

制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置 Download PDF

Info

Publication number
CN1165967C
CN1165967C CNB01137232XA CN01137232A CN1165967C CN 1165967 C CN1165967 C CN 1165967C CN B01137232X A CNB01137232X A CN B01137232XA CN 01137232 A CN01137232 A CN 01137232A CN 1165967 C CN1165967 C CN 1165967C
Authority
CN
China
Prior art keywords
insulating barrier
light shielding
light
shielding layer
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01137232XA
Other languages
English (en)
Other versions
CN1346146A (zh
Inventor
平林幸哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000288460A external-priority patent/JP4701487B2/ja
Priority claimed from JP2000291005A external-priority patent/JP4843840B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1346146A publication Critical patent/CN1346146A/zh
Application granted granted Critical
Publication of CN1165967C publication Critical patent/CN1165967C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

一种电光装置衬底(10)的制造方法，包含步骤：在透光衬底的一个表面上形成光屏蔽层；布图该光屏蔽层，从而至少在每个要形成晶体管元件(30)的形成区中形成布图的光屏蔽层(11a)；在其上已经形成了布图的光屏蔽层的透光衬底的一个表面上形成第一绝缘层(12A)；在第一绝缘层上形成第二绝缘层(12B)，具有比第一绝缘层更低的抛光率；抛光第二绝缘层的表面；在第二绝缘层的抛光表面上层叠单晶硅层(206)；利用单晶硅层形成每个晶体管元件。

Description

制备电光装置衬底的方法、电光装 置衬底、电光装置以及电子装置
发明背景
发明领域
本发明涉及制备电光装置衬底的方法、利用该制备方法制备的电光装置衬底、具有该电光装置衬底的电光装置和电子装置，电光装置衬底在透光衬底表面上依次具有预定图形的光屏蔽层、绝缘层以及晶体管元件。
相关技术描述
用于在绝缘衬底上形成单晶硅薄膜以及之后形成单晶硅薄膜的半导体器件的SOI(Silicon On Insulator)技术的优点在于，使得元件速度更快，能量消耗更低，集成度更高。因此，优选在电光装置中使用，例如液晶器件等。
当SOI技术应用于如上所述的电光装置时，通过在透光衬底上层叠单晶硅衬底，然后进行抛光，形成单晶硅层薄膜。这样，晶体管元件例如用于驱动液晶等的MOSFET由单晶硅层构成。
另外，在投影显示器例如使用液晶器件等的投影器中，光从作为构成液晶器件的两个衬底之一的透光衬底侧(即液晶器件的一个表面)输入。当该光输入到形成在另一衬底表面上的晶体管元件的沟道区时，为防止光泄漏电流产生，通常设计成在输入光的晶体管元件的侧面上形成光屏蔽层。
然而，即使在输入光的晶体管元件的侧面上设计形成光屏蔽层，当其上形成晶体管元件的衬底具有透光性能时，输入到液晶器件的光在其上形成晶体管元件的衬底背面的界面上反射，并可作为反射光输入到晶体管元件的沟道区。相对于从液晶器件的表面输入的光数量，该反射光所占的比率少。然而，在使用非常强的光源的装置例如投影器等中极有可能产生光泄漏电流。即从形成晶体管元件的衬底背面的反射光对元件的开关性能产生影响，导致元件性能退化。另外，这里假定形成单晶硅层的平面指衬底表面，相反侧指背面。
日本特许公开专利申请(JP-A-Heisei，10-293320)提出了对应于每个晶体管元件，在形成晶体管元件的衬底表面上形成光屏蔽层的技术。提出了在衬底表面上形成预定图形的光屏蔽层，在光屏蔽层上形成绝缘层，然后抛光并磨平绝缘层的表面以及在抛光的表面上层叠或粘接单晶硅衬底的方法。
然而，在典型的电光装置中，只在衬底表面上的显示区(像素部分)中形成晶体管元件，而在非显示区不形成晶体管元件。以此方式，存在晶体管元件密集的区域(形成区)和晶体管元件不密集的区域(非形成区)。为此，对应各个晶体管元件而设置的每个光屏蔽层以类似密度分布。结果，在形成于光屏蔽层上的绝缘层表面上形成凹面部分和凸面部分，并且在那些凹面部分和凸面部分中也含有一定的分布。因此，即使对绝缘层表面进行抛光，也在衬底表面上导致抛光度的变化。这样，即使对衬底整个表面进行抛光，绝缘层在凸面部分密集的部分变得相对厚，而绝缘层在凸面部分不密集的部分(即凹面部分密集的部分)变得相对薄。此后，这导致担心在抛光操作之后绝缘层表面上的平整度或光滑度退化。
例如，如图19(a)所示，假定在衬底1001的表面上存在光屏蔽层1003密集的区域1010和光屏蔽层1003不密集的区域1020，在已形成光屏蔽层1003的衬底1001上形成的绝缘层1004的表面上，在光屏蔽层1003不密集的区域1020上形成的凹面部分的数目和区域比光屏蔽层1003密集的区域1010的要大一些和宽一些。以此，即使在光屏蔽层1003密集的区域1010，根据光屏蔽层1003的图形，在绝缘层1004的表面上形成微小的凹面部分和凸面部分。然而，为简化起见，图19(a)省略了这些。
如上所述，如果在绝缘层1004的表面上，抛光具有凹面部分和凸面部分分布的绝缘层1004的表面，抛光凸面部分区域更窄的区域(即光屏蔽层1003不密集的区1020)要比凸面部分区域更宽的区域(即光屏蔽层1003密集的区域1010)快。结果，如图19(b)所示，在绝缘层1004的表面上，过度抛光光屏蔽层1003不密集的区域1020中的绝缘层1004，这导致光屏蔽层1003密集的区域1010与光屏蔽层1003不密集的区域1020之间的级差。因此，绝缘层1004的表面上的平滑度变低。
如上所述，绝缘层表面上的平滑度下降引起如下问题。第一个问题，担心在绝缘层与单晶硅层之间的层叠界面上导入孔隙，这导致在存在孔隙的区域中形成的晶体管元件的性能退化。第二个问题，担心在绝缘层与单晶硅层之间的层叠强度降低，这导致形成单晶硅层之后，在形成晶体管元件过程中带来膜剥离等的缺陷，从而引起产品产量的下降。
此外，即使能使绝缘层表面平整或光滑，也没有检测抛光终点，即已完全使绝缘层光滑的时刻的方法。因此，抛光工艺只由抛光持续时间控制。然而，由于各种因素例如所用的抛光液批次、抛光加工方式的差别等，而改变抛光率，由于此时的实际抛光条件，也会改变完全使绝缘层光滑的持续时间。因此，即使恒定持续时间进行抛光，也会产生绝缘层的表面不能完全光滑的情况。
发明概要
鉴于上述问题而提出本发明。因此，本发明的一个目的是提供：制备电光装置衬底的方法，从而使其上层叠单晶硅层的绝缘层表面光滑；电光装置衬底；具有电光装置衬底的电光装置；以及具有电光装置的电子装置。
本发明的另一目的是提供：制备电光装置衬底的方法，从而使其上形成光屏蔽层和绝缘层以及其上层叠单晶硅层的透光衬底的表面光滑，并且在抛光绝缘层时可容易检测抛光终点；电光装置衬底；具有电光装置衬底的电光装置；以及具有电光装置的电子装置。
本发明的发明人发现，在凹面部分的区域在透光衬底的表面上相对大的情况下，例如光屏蔽层只在晶体管元件形成区中形成的情况下，通过如下方法可完成上述目的，从而使其上层叠单晶硅层的绝缘层表面光滑。
即通过制备电光装置衬底的第一方法，可实现本发明的上述目的，方法包括如下步骤：在一个透光衬底表面上形成光屏蔽层；对光屏蔽层布图，从而至少在将要形成的每个晶体管元件形成区中形成布图的光屏蔽层；在其上已形成布图的光屏蔽层的一个透光衬底表面上，形成第一绝缘层；在第一绝缘层上，形成抛光率比第一绝缘层要低的第二绝缘层；抛光第二绝缘层的表面；在第二绝缘层的抛光表面上，层叠单晶硅层；以及利用单晶硅层，形成每个晶体管元件。
本发明的发明人发现，在凹面部分的区域在透光衬底的表面上相对大的情况下，例如在光屏蔽层只在晶体管元件形成区中形成的情况下，在(i)在其上已形成布图的光屏蔽层的透光衬底上形成第一绝缘层以及(ii)借助于第二绝缘层的存在以便防止过度抛光部分的产生，形成抛光率比第一绝缘层要低(即抛光更慢)第二绝缘层之后，通过抛光衬底的表面，可使绝缘层表面光滑。此外，在实施例部分中详细解释利用该方法使绝缘层表面光滑的原因。
在本发明的第一方法的一个方面，通过抛光第二绝缘层表面的步骤，使第一绝缘层被部分暴露。
在该方面，相对于透光衬底一个表面的第一绝缘层的暴露表面的高度可与第二绝缘层的抛光表面的高度相同。
在本发明的第一方法的另一方面，在布图光屏蔽层的步骤中，只在每个晶体管元件形成区中形成布图的光屏蔽层。
本发明的发明人也发现，在透光衬底的表面上凹面部分区域相对小的情况下，例如在光屏蔽层也在晶体管元件的非形成区中形成的情况下，利用如下方法可实现上述目的，从而使其上层叠单晶硅层的绝缘层表面光滑。
即利用制备电光装置衬底的第二方法，也可实现本发明的上述目的，第二方法包括如下步骤：在一个透光衬底表面上形成光屏蔽层；对光屏蔽层布图，从而至少在将要形成每个晶体管元件的形成区中形成已布图的光屏蔽层；在其上已形成布图的光屏蔽层的一个透光衬底表面上，形成第一绝缘层；在第一绝缘层上，形成抛光率低于第一绝缘层的第二绝缘层；在第二绝缘层上，形成抛光率比第二绝缘层要高的第三绝缘层；对第三绝缘层的表面进行抛光；在第三绝缘层的已抛光表面上层叠单晶硅层；以及利用单晶硅层，形成每个晶体管元件。
本发明的发明人发现，在凹面部分的区域在透光衬底的表面上相对小的情况下，例如在光屏蔽层也在晶体管元件非形成区中形成的情况下，在(i)在其上已形成布图的光屏蔽层的透光衬底上形成第一绝缘层，(ii)形成抛光率比第一绝缘层要低(即抛光更慢)的第二绝缘层，以及(iii)借助于第二绝缘层的存在以便防止过度抛光部分的产生，形成抛光率比第二绝缘层要高(即抛光更快)的第三绝缘层之后，通过抛光衬底的表面，可使绝缘层表面光滑。此外，在实施例部分中将更详细解释利用该方法可使绝缘层表面光滑的原因。
在本发明的第二方法的一个方面，利用抛光第三绝缘层表面的步骤来部分暴露第二绝缘层。
在该方面，相对于透光衬底一个表面的第二绝缘层的暴露表面的高度与第三绝缘层的抛光表面的高度相同。
在本发明的第二方法的另一方面，在布图光屏蔽层的步骤中，在未形成晶体管元件的每个晶体管元件非形成区中形成布图的光屏蔽层。
通过制备电光装置衬底的第三方法，也可实现本发明的上述目的，第三方法包括如下步骤：在一个透光衬底表面上形成光屏蔽层；布图光屏蔽层，从而至少在将要形成晶体管元件的形成区中形成布图的光屏蔽层；在其上已形成布图的光屏蔽层的一个透光衬底表面上，形成绝缘层；抛光绝缘层表面，直至暴露布图的光屏蔽层表面；在绝缘层的抛光表面和布图的光屏蔽层的暴露表面上，层叠单晶硅层；以及利用单晶硅层，形成每个晶体管元件。
本发明人发现，利用在其上已形成光屏蔽层的透光衬底上形成绝缘层，然后抛光表面，以此方式直至暴露光屏蔽层，以此可使其上层叠单晶硅层的透光衬底表面光滑，利用光屏蔽层与绝缘层的材料相互不同的特点，通过使光屏蔽层有抛光停止剂功能，就能容易检测抛光终点。
例如，在采用CMP方法的情况下，由于包括金属等的光屏蔽层不与抛光液体化学反应，在暴露光屏蔽层的表面时，用于抛光透光衬底的抛光垫与透光衬底之间的摩擦力肯定下降。同时，用于保持透光衬底的衬底保持器的振动肯定改变。因此，通过检测抛光垫与透光衬底之间的摩擦力或衬底保持器的振动，能容易检测抛光的停止点。
在本申请中，“光屏蔽层具有抛光停止剂功能”意味着如上所述的“通过检测使光屏蔽层表面暴露的时刻来检测抛光停止点”。
同时，由于氧化物膜预先在用于在层叠侧层叠的单晶硅衬底表面上形成，即使在包括金属等的光屏蔽层表面上直接层叠单晶硅衬底之后，形成晶体管元件，然后使该单晶硅衬底变薄以成为单晶硅层，也可防止光屏蔽层污染晶体管元件。
然而，甚至在单晶硅衬底的表面上形成氧化物膜的情况下，如果该表面氧化物膜非常薄等，以致于光屏蔽层可能污染晶体管元件，希望在层叠单晶硅衬底之前，在光屏蔽层的表面上形成绝缘层。在这种情况下，希望利用如下第四方法。
即利用制备电光装置衬底的第四方法，也可实现本发明的上述目的，第四方法包括如下步骤：在一个透光衬底表面上，形成光屏蔽层；布图光屏蔽层，从而至少在将要形成晶体管元件的形成区中形成布图的光屏蔽层；在其上已形成布图的光屏蔽层的一个透光衬底表面上，形成第一绝缘层；抛光第一绝缘层的表面，直至暴露布图的光屏蔽层表面；在第一绝缘层的抛光表面上，形成第二绝缘层；在第二绝缘层上，层叠单晶硅层；以及利用单晶硅层，形成晶体管元件。
按照本发明的第四方法，通过在其上已形成光屏蔽层的透光衬底上形成第一绝缘层，对其上已形成第一绝缘层的透光衬底表面进行抛光，直至暴露光屏蔽层的表面，使第一绝缘层和光屏蔽层的表面光滑。之后，通过形成第二绝缘层，由于使第二绝缘层的表面光滑，可使其上层叠单晶硅层的透光衬底表面光滑。此外在这种情况下，由于第二绝缘层在光屏蔽层与晶体管元件之间形成，几乎可完全防止光屏蔽层污染晶体管元件。
按照本发明的上述第一到第四方法，由于能使绝缘层的表面光滑，在绝缘层之间的层叠界面没有或有极少孔隙，从而可防止晶体管元件性能退化。此外，由于绝缘层与单晶硅层之间的层叠强度高，可防止例如膜剥离等的缺陷引入到形成晶体管元件的步骤中，从而可提高生产率。
通过第一电光装置衬底也可实现本发明的上述目的，第一电光装置衬底设有在一个透光衬底表面上顺序形成的具有预定图形的、已布图的光屏蔽层，绝缘膜和晶体管，绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，其部分形成在第一绝缘层上，其抛光率比第一绝缘层低，从而使绝缘膜的表面光滑，晶体管元件具有包括单晶硅层的半导体层。
按照利用上述本发明的第一方法制备的本发明第一电光装置衬底，在绝缘层与单晶硅层之间的层叠界面没有或只有极少孔隙，绝缘层与单晶硅层之间的层叠强度高，晶体管元件的性能中几乎不会引入变化和缺陷。
在本发明的第一电光装置衬底的一个方面，只在晶体管元件形成区中形成布图的光屏蔽层。
在本发明的第一电光装置衬底的另一方面，第一绝缘层包括氧化硅，第二绝缘层包括氮化硅。
通过第二电光装置衬底也可实现本发明的上述目的，第二电光装置衬底设有在一个透光衬底表面上顺序形成的具有预定图形的、已布图的光屏蔽层，绝缘膜和晶体管，绝缘膜包括(i)第一绝缘层，(ii)第二绝缘层，形成在第一绝缘层上，其抛光率比第一绝缘层低，和(iii)第三绝缘层，其部分形成在第二绝缘层上，其抛光率比第二绝缘层高，从而使绝缘膜的表面光滑，晶体管元件具有包括单晶硅层的半导体层。
按照利用上述本发明的第二方法制备的本发明第二电光装置衬底，在绝缘层与单晶硅层之间的层叠界面没有或有极少孔隙，绝缘层与单晶硅层之间的层叠强度高，晶体管元件的性能中几乎不会引入变化和缺陷。
在本发明的第二电光装置衬底的一个方面，在未形成晶体管元件的晶体管元件非形成区中形成布图的光屏蔽层。
在本发明的第二电光装置衬底的另一方面，第一绝缘层和第三绝缘层包括氧化硅，而第二绝缘层包括氮化硅。
利用第三电光装置衬底也可实现本发明的上述目的，第三电光装置衬底设有：在一个透光衬底表面上具有预定图形的布图的光屏蔽层；绝缘层，在未形成布图的光屏蔽层的区域处形成在透光衬底的所述一个表面上，其厚度与布图的光屏蔽层厚度相同，并使其表面光滑；晶体管元件，形成在布图的光屏蔽层上，并具有包括单晶硅层的半导体层。
按照利用上述本发明的第三或第四方法制备的本发明第三电光装置衬底，在绝缘层与单晶硅层之间的层叠界面没有或有极少孔隙，绝缘层与单晶硅层之间的层叠强度高，变化和缺陷几乎不会引入晶体管元件的性能中。
在本发明的第三电光装置衬底的一个方面，通过对在其上已形成布图的光屏蔽层的一个透光衬底表面上形成的绝缘膜表面进行抛光，形成绝缘层，在抛光绝缘膜的步骤中，布图的光屏蔽层起到抛光停止剂的作用。
在本发明的第三电光装置衬底的另一方面，在布图的光屏蔽层和绝缘层的表面上，形成第二绝缘层，晶体管元件位于第二绝缘层的表面上。
利用电光装置也可实现本发明的上述目的，电光装置设有：(A)本发明的上述第一、第二和第三电光装置衬底的任一个；(B)与电光装置衬底的透光衬底的一个表面相对设置的另一透光衬底；和(C)夹在两个透光衬底之间的电光材料层。
按照本发明的电光装置，由于设有按照本发明的电光装置衬底，能提供具有优良性能的电光装置例如LCD等。
利用具有本发明上述电光装置的电子装置，也可实现本发明的上述目的。
按照本发明的电子装置，由于设有按照本发明的电光装置，可提供具有优良特性的电子装置例如投影仪等。
当结合如下简述的附图进行阅读时，从根据本发明优选实施例的如下详述中可更清楚了解本发明的本质、实用性以及进一步的特征。
附图简述
图1是在按照本发明的第一实施例的电光装置中，构成像素部分的各种元件、布线等的等效电路图；
图2是在按照本发明的第一实施例的电光装置中，TFT阵列衬底中相互相邻的多个像素组的平面图；
图3是第一实施例中沿图2的线A-A′剖开的截面图；
图4(a)-4(c)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图5(a)-5(c)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图6(a)-6(e)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图7(a)-7(d)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图8(a)-8(e)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图9(a)-9(d)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图10(a)-10(c)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图11(a)-11(c)是表示按照本发明第一实施例的电光装置衬底的制备方法的工艺流程图；
图12是当从相对衬底侧观察带有各个部件的电光装置的TFT阵列衬底时的平面图，电光装置具有利用本发明第一实施例的制备电光装置衬底的方法而制备的电光装置衬底；
图13是沿图12的线H-H’剖开的截面图；
图14(a)-14(c)是表示按照本发明第二实施例的电光装置衬底的制备方法的工艺流程图；
图15(a)-15(b)是表示按照本发明第二实施例的电光装置衬底的制备方法的工艺流程图；
图16是按照本发明第三实施例中沿图2的线A-A’剖开的截面图；
图17(a)-17(c)是表示按照本发明第三实施例的电光装置衬底的制备方法的工艺流程图；
图18是作为利用电光装置的电子装置例子的投影显示仪结构图，电光装置具有按照本发明的第一或第二实施例通过制备电光装置衬底的方法而制备的电光装置衬底；和
图19(a)和19(b)是描述传统问题的图。
最佳实施例的详细描述
参考附图，如下详述按照本发明的实施例。在如下的第一至第三实施例中，使用TFT(作为晶体管元件的例子)作为开关元件的有源矩阵型液晶器件充当电光装置的例子。同时，第一和第二实施例的特征在于其上已形成第一光屏蔽膜(作为光屏蔽层的例子)的透光衬底表面上形成第一层间绝缘膜(作为绝缘层的例子)的工艺以及第一层间绝缘膜(绝缘层)的形成结构。
(I)第一实施例
(电光装置的结构)
首先，至于液晶器件，描述按照本发明第一实施例的电光装置的结构。该实施例中的电光装置(例如液晶器件)具有通过该实施例中制备电光装置衬底的方法而制备的TFT阵列衬底(作为电光装置衬底的例子)。
同时，在该实施例中，描述其中后面要叙述的第一光屏蔽膜(作为光屏蔽层的例子)只形成在晶体管元件的形成区(即像素部分)的情况。
图1是多个像素中各种元件、布线等的等效电路图，多个像素为矩阵形并构成液晶器件的像素部分(即显示区)。图2是放大的平面图，表示TFT阵列衬底中相互相邻的多个像素组，在TFT阵列衬底中形成了数据线、扫描线、像素电极、光屏蔽膜等。图3是沿图2的线A-A’剖开的截面图。在图1-图3中，每层和每个部件的比例尺不同，以便使在该尺寸下表示的每层和每个元件在图中大体可区分。
图1中，矩阵形并构成液晶器件的像素部分的多个像素具有：矩阵形式的多个像素电极9a和用于控制像素电极9a的TFT(晶体管元件)30。将视频信号发送给数据线6a，数据线6a与TFT30的源电连接。对于每组，写入数据线6a的视频信号S1、S2、……Sn可按该顺序依次发送，或可发送到相互相邻的多个数据线6a。扫描线3a与TFT30的栅电连接。这样设计成使扫描信号G1、G2……Gm以脉冲状方式、预定定时、按顺序依次提供给扫描线3a。
像素电极9a与TFT30的漏电连接。通过只关闭作为开关元件的一个例子的TFT30开关一定时间段，以预定定时写入从数据线6a发送的视频信号S1、S2、……Sn。经像素电极9a写入液晶的、预定电平的视频信号S1、S2、……Sn在后述相对衬底上形成的后述相对电极与像素电极9a之间保持一定时间段。
液晶中，由于基于施加的电压电平，改变了分子组的顺序和取向，可调节光，从而得到色调层次显示。根据施加的电压，常规白色模式使输入光不能通过该液晶部分。根据施加的电压，常规黑色模式使输入光能通过该液晶部分。总之，从液晶器件输出具有基于视频信号的对比度的光。
这里，为防止由于保持视频信号泄漏而导致的对显示的干扰例如对比度下降、闪烁等，把存储电容器70并联加入到像素电极9a与相对电极之间产生的液晶电容。例如，像素电极9a的电压保持一时间段，该时间段比电压提供给数据线的时间段长3位数。因此，可进一步改善保持性能，从而得到具有高对比度的液晶器件。该实施例中，为形成该存储电容器70，特别利用与后述扫描线或导电光屏蔽膜相同的层来安装电阻降低的电容线3b。
接着，参考图2，如下将详细描述TFT阵列衬底的晶体管元件形成区(即像素部分)内的平面结构。如图2所示，在液晶器件的TFT阵列衬底上晶体管元件形成区(即像素部分)内，以矩阵形式提供多个透明像素电极9a(其轮廓用虚线部分9a’表示)。沿像素电极9a的各个垂直和水平界面提供数据线6a、扫描线3a和电容线3b。数据线6a经接触孔5与后述单晶硅层的半导体层1a中的源区电连接。像素电极9a经接触孔8与后述半导体层1a中的漏区电连接。同时，设置扫描线3a使得与半导体层1a中的沟道区(向右升高的斜线表示的区域)相对。扫描线3a起到栅电极的作用。
电容线3b具有基本上沿扫描线3a直线延伸的主线部分(即，当平面观察时，沿扫描线3a形成的第一区)和从数据线6a的交叉部分沿数据线6a突出到前级侧(图2中朝上)的突出部分(即，当平面观察时，沿数据线6a延伸设置的第二区)。
多个第一光屏蔽膜(即光屏蔽层)11a位于向图中右侧上升的斜线所表示的区域中。实际上，当从TFT阵列衬底10的后述衬底主体侧观察时，每个第一光屏蔽膜11a的位置设置成在像素部分中含有半导体层1a的沟道区的TFT被覆盖。此外，存在沿扫描线3a直线延伸的主线部分和突出部分，扫描线3a与电容线3b的主线部分相对，突出部分从数据线6a的交叉部分沿数据线6a突出到邻级侧(即图2中朝下)。第一光屏蔽膜11a的每级(每个像素线)中的向下突出部分顶端与数据线6a下的下一级中的电容线3b的向上突出部分顶端重叠。接触孔13位于重叠部分中，通过该接触孔，第一光屏蔽膜11a与电容线3b相互电连接。即在该实施例中，第一光屏蔽膜11a在前级或后级处经接触孔13与电容线3b电连接。
同时，在该实施例中，像素电极9a、TFT和第一光屏蔽膜11a只在像素部分内设置。
接着，参考图3，如下描述液晶器件的像素部分内的截面结构。如图3所示，在液晶器件中，液晶层50位于TFT阵列衬底10和与此相对布置的相对衬底20之间。
TFT阵列衬底10主要设有：由石英等透光衬底构成的衬底主体10A；在面对液晶层50一侧的衬底主体10A表面上形成的像素电极9a、TFT30(晶体管元件)和定向膜16。相对衬底20主要设有：由透明玻璃、石英等透光衬底构成的衬底主体20A；相对电极(公用电极)21和在面对液晶层50一侧的衬底主体20A表面上形成的定向膜22。
像素电极9a位于TFT阵列衬底10的衬底主体10A的表面上，处在面对液晶层50一侧。已使用预定定向工艺例如磨光工艺等的定向膜16位于面对液晶层50一侧的像素电极9a表面上。像素电极9a由透明导电膜例如ITO(氧化铟锡)等构成。定向膜16由有机薄膜例如聚酰亚胺组成。
用于对每个像素电极9a执行开关控制的像素开关TFT30位于面对液晶层50一侧的衬底主体10A表面上相邻每个像素电极9a的位置，如图3所示。
另一方面，相对电极(即公用电极)21位于面对液晶层50一侧的相对衬底20的衬底主体20A的整个表面上。已使用预定定向工艺例如磨光工艺等的定向膜22位于面对液晶层50一侧的相对电极21表面上。相对电极21由透明导电膜例如ITO(氧化铟锡)等构成。定向膜22由有机薄膜例如聚酰亚胺组成。
同时，在面对液晶层50一侧的衬底主体20A表面上，如图3所示，第二光屏蔽膜23还位于除每个像素部分的开口区之外的区域。定向衬底20侧上的第二光屏蔽膜23的结构可防止输入光从相对衬底20进入图形开关TFT30的半导体层1a的沟道区1a’和LDD(轻掺杂漏)区1b和1c，从而改善对比度。
如上所述构成相对衬底20与TFT阵列衬底10，使得像素电极9a和相对电极21互为相对设置，在相对衬底20和TFT阵列衬底10之间，液晶(作为电光材料的一个例子)密封在由形成在两个衬底边缘之间的密封元件(未示出)所包围的空间中，从而形成液晶层(电光材料层)50。
液晶层50由例如一种向列型液晶或混合几种向列型液晶而组成。在未从像素电极9a施加电场的情况下，通过定向膜22确定预定定向状态。
密封元件由粘合剂例如光固化粘合剂、热固粘合剂等组成，从而将TFT阵列衬底10与相对衬底20在其边缘相互层叠或粘接。由玻璃纤维、玻璃珠等构成的垫片可混合在密封元件内，以便两个衬底之间的距离保持在预定值。
如图3所示，第一光屏蔽膜(光屏蔽层)11a位于面对液晶层50侧的TFT阵列衬底10的衬底主体10A表面上对应每个像素开关'T30的位置。优选第一光屏蔽膜11a由单一金属、合金、金属硅化物等构成，包括具有高熔点的无光泽金属Ti、Cr、W、Ta、Mo和Pd的至少一种。
由于第一光屏蔽层11a由上述材料组成，位于TFT阵列衬底10的衬底主体10A表面上，可防止第一光屏蔽膜11a在形成第一光屏蔽膜11a的工艺之后进行形成像素开关TFT30的工艺中被高温处理破裂或熔化。
在该实施例中，在TFT阵列衬底10中形成第一光屏蔽膜11a，如上所述。因此，可防止从TFT阵列衬底10侧的反射光等输入到像素开关TFT30的沟道区1a’和LDD区1b和1c，可防止作为晶体管元件的像素开关TFT30的性能由于光电流产生而退化。
第一层间绝缘膜(绝缘层)12位于第一光屏蔽膜11a与多个像素开关TFT30之间。第一层间绝缘膜12设置成使得构成像素开关TFT30的半导体层1a与第一光屏蔽膜11a电绝缘。第一层间绝缘膜12形成在衬底主体10A的整个表面上。
TFT阵列衬底10上的第一层间绝缘膜12的上述结构也能使第一光屏蔽膜11a免于污染像素开关TFT30等。
在该实施例中，第一层间绝缘膜12由第一绝缘层和第二绝缘层组成，第二绝缘层部分形成在第一绝缘层的表面上，并且其抛光率低于第一绝缘层。使第一层间绝缘膜12表面光滑。当描述该实施例中制备电光装置衬底的方法(制备TFT阵列衬底10的方法)时，将详述第一层间绝缘膜12的内部结构。
同时，在该实施例中，栅绝缘膜2从相对于扫描线3a的位置延伸设置，用作存储电容器70的介质薄膜。半导体层1a延伸设置并用作存储电容器70的第二存储电容电极。此外，与它们相对的一部分电容线3b用作存储电容器70的第二存储电容电极。以此构成存储电容器70。
详细而言，半导体层1a的高浓度漏区1e延伸设置在数据线6a和扫描线3a下，并与沿扫描线3a和数据线6a延伸的电容线3b部分通过绝缘膜2类似地相对设置。因此，构成第一存储电容电极(半导体层)1f。特别是用作存储电容器70的介质的绝缘膜2不大于通过高温氧化形成在单晶硅层上的TFT30的栅绝缘膜2。因此，是具有高耐压的薄绝缘膜。从而存储电容器70构成具有相对小区域和大电容的存储电容器。
此外，在存储电容器70中，从图2和图3可看出，在与充当第二存储电容电极的电容线3b相对的侧面上(指图3的右侧上的存储电容器70)，经第一层间绝缘膜12，相对于第一存储电容电极1f来相对安置作为第三存储电容电极的第一光屏蔽膜11a，而设计成进一步提供存储电容。即在该实施例中，通过形成双存储电容结构，进一步增加存储电容，在该结构中，第一存储电容电极1f在其间、互为相对的两侧产生存储电容。在该实施例的液晶器件中，该结构可改进防止闪烁和显示图形跳动的功能。
结果，可有效使用除开口区之外的空间例如沿扫描线3a产生液晶discrination的区域和数据线6a之下的区域(即，形成电容线3b的区域)，因此，可提高像素电极9a的存储电容。
在该实施例中，第一光屏蔽膜11a(以及与之电连接的电容线3b)与恒电位电源电连接。这样，第一光屏蔽膜11a和电容线3b保持在恒电位。因此，第一光屏蔽膜11a的电位变化对相对第一光屏蔽膜11a安置的像素开关TFT30不产生有害影响。同时，电容线3b很好地起到存储电容器70的第二存储电容电极的作用。至于恒电位电源，可采用传送到用于驱动该实施例中的液晶器件的***电路(例如，扫描线驱动电路、数据线驱动电路等)的负电源、恒电位电源例如正电源等、接地电源、传送到相对电极21等的恒电位电源。如上所述把电源用于***电路等能消除设置专用电位布线或专用外输入端的必要性，而第一光屏蔽膜11a和电容线3b可保持在恒电位。
如图2和图3所示，该实施例除第一光屏蔽膜11a位于TFT阵列衬底10中的结构之外，设计成第一光屏蔽膜11a经接触孔13在前或后级与电容线3b电连接。采用该结构，同每个第一光屏蔽膜11a与本级的电容线电连接时的情况相比，在(i)沿像素部分的开口区边缘在与数据线6a重叠的下方形成第一光屏蔽膜11a和电容线3b的区与(ii)除该区之外的另一区之间的级差更小。由于如上所述的沿像素部分的开口区边缘的级差更小，可抑制级差引起的液晶的discrination(即定向缺陷)。因此，可使像素部分的开口区变宽。
接触孔13位于第一光屏蔽膜11a的突出部分，该突出部分从如上所述直线延伸的主线部分突出。至于接触孔13的开口位置，当越接近边缘，由于应力容易分散或由于其它原因，更难发生裂纹。因此，根据抵达突出部分顶端的程度，制备工艺期间作用于第一光屏蔽膜11a的应力释放并制备接触孔13(优选根据抵达顶端几乎到边缘的程度)。因此，可有效防止裂纹，提高生产率。
同时，电容线3b和扫描线3a由相同多晶硅膜组成。存储电容器70的介质膜和TFT30的栅绝缘膜2由相同高温氧化物膜组成。TFT30的第一存储电容电极1f、沟道形成区1a、源区1d和漏区1e由相同半导体层1a组成。因此，可简化形成在TFT阵列衬底10的衬底主体10A表面上的层叠结构。此外，在后述的制备液晶器件的方法中，利用相同薄膜形成工艺能同时形成电容线3b和扫描线3a，并利用相同薄膜形成工艺能同时形成栅绝缘膜2和存储电容器70的介质膜。
此外，如图2所示，第一光屏蔽膜11a分别沿扫描线3a延伸，并在沿数据线6a的方向进一步分成多个带。为此，在该实施例中的液晶器件的层叠结构中，层叠结构由第一光屏蔽膜11a、构成扫描线3a和电容线3b的多晶硅膜、组成数据线6a的金属膜、层间绝缘膜等组成，例如，与沿每个像素部分的开口区周围整体形成格栅光屏蔽膜结构的情况相比，能极大抑制由于各个膜的物理性能差别而造成的制备工艺期间加热和冷却操作所引起的应力。可防止第一光屏蔽膜11a等的破裂，提高生产率。
顺带说说，图2中，形成第一光屏蔽膜11a的直线主线部分，使其基本上与电容线3b的直线主线部分重叠。然而，只要第一光屏蔽膜11a位于覆盖TFT30的沟道区并与电容线3b在任何位置重叠的位置，从而形成接触孔13，那么第一光屏蔽膜11a具有屏蔽TFT30的光的作用以及降低电容线的电阻的作用。因此，第一光屏蔽膜11a可位于，例如，沿扫描线3a在互为邻接的扫描线3a与电容线3b之间的纵向空隙区中，或甚至在与扫描线3a稍微重叠的位置上。
在可靠和高安全的条件下，电容线3b和第一光屏蔽膜11a经第一层间绝缘膜12中制成的接触孔13相互电连接。然而，对每个像素或由多个像素构成的像素组可制备接触孔13。
如果对每个像素制备接触孔13，通过与一光屏蔽膜11a能促进电容线3b的电阻降低，可进一步提高其间的多余结构的程度。另一方面，如果对由多个像素(例如，两个或三个像素)构成的每个像素组制备接触孔，考虑到电容线3b和第一光屏蔽膜11a的薄膜电阻、驱动频率、所需规格等，可在(i)多余结构和通过第一光屏蔽膜11a而降低电容线3b的电阻所导致的优点与(ii)由于形成大量接触孔13，由复杂的制备工艺或液晶器件缺陷等所导致缺点之间保持适度平衡。因此，在实际应用中非常有效。
当从相对衬底20侧面看时，在数据线6a下方制备如上所述的对每个像素或每个像素组而设置的接触孔13。因此，接触孔13位于像素部分的开口区外侧，还位于未形成TFT30和第一存储电容电极1f的第一层间绝缘膜12部分上。可防止因为形成接触孔13而使TFT30、其它布线等退化，同时有效使用像素部分。
同时，图3中，像素开关TFT30具有LDD(轻掺杂漏)结构，具有：扫描线3a；由扫描线3a的电场形成沟道的半导体层1a的沟道区1a；栅绝缘膜2，用于在扫描线3a与半导体层1a之间绝缘；数据线6a；半导体层1a的低浓度源区(源侧LDD区)1b和低浓度漏区(漏侧LDD区)1c；以及半导体层1a的高浓度源区1d和高浓度漏区1e。
多个像素电极9a中的对应像素电极9a与高浓度漏区1e连接。如下所述，在半导体层1a上，根据形成N型或P型沟道，通过掺杂预定浓度的N型或P型掺杂剂，形成源区1b和1d以及漏区1c和1e。N型沟道的TFT的优点在于运行速度快，许多情况下用作像素开关TFT30，充当像素的开关元件。
数据线6a由具有光屏蔽性能的薄膜例如Al等金属膜、金属硅化物等的合金膜组成。同时，第二层间绝缘膜4形成在扫描线3a、栅绝缘膜2和第一层间绝缘膜12上，与高浓度源区1d连接的接触孔5和与高浓度漏区1e连接的接触孔8分别形成在第二层间绝缘膜4中。数据线6a经接触孔5与高浓度源区1d电连接。
此外，第三层间绝缘膜7形成在数据线6a和第二层间绝缘膜4上，到高浓度漏区1e的接触孔8形成在第三层间绝缘膜7中。像素电极9a经到该高浓度漏区1e的接触孔8与高浓度漏区1e电连接。上述像素电极9a位于具有上述结构的第三层间绝缘膜7的顶端表面上。顺带说说，像素电极9a和高浓度漏区1e可通过与数据线6a相同的Al膜或与扫描线3b相同的多晶硅膜相互电连接。
最好像素开关TFT30具有如上所述的“LDD结构”。然而，可具有杂质离子未注入到低浓度源区1b和低浓度漏区1c的“偏置结构”；或可以是“自对准型TFT”，其中栅电极(扫描线3a)作为掩模以高浓度注入杂质离子，然后以自对准方式形成高浓度源区和漏区。
同时，利用在源区1b与漏区1e之间只设置像素开关TFT30的一个栅电极(扫描线3a)的单栅结构。然而，其间可设置两个或多个栅电极。此时，设计成相同信号作用于每个栅电极。如果TFT以该方式由双、三个或多个栅组成，在沟道与每个源区和漏区之间的结处可避免泄漏电流，并可降低空闲时间的电流。如果那些双、三个或多个栅电极中的至少一个具有LDD结构或偏置结构，可进一步降低空闲时间的电流，从而得到稳定的开关元件。
一般在构成半导体层1a的沟道区1a’、低浓度源区1b和低浓度漏区1c的单晶硅层中，当输入光时，通过硅的光电转换效应，产生光电流，这导致像素开关TFT30的晶体管特性退化。然而，在该实施例中，数据线6a由具有光屏蔽性能的金属薄膜例如Al等组成，从而从上面覆盖扫描线3a。因此，至少可防止入射光输入到半导体层1a的沟道区1a’、LDD区1b和1c。
如上所述，第一光屏蔽膜11a位于像素开关TFT30的下侧(即位于衬底主体10A的侧面)。因此，至少可防止反射光输入到半导体层1a的沟道区1a’和LDD区1b、1c。
顺带说说，在该实施例中，对在前级或后级相互邻接的像素设置第一光屏蔽膜11a和电容线3b，第一光屏蔽膜11a和电容线3b相互连接。因此，对于位于顶级或底级的像素，为发送恒电位到第一光屏蔽膜11a，需要电容线3b。至于电容线3b的数目，相对垂直像素的数目，建议提供一个备用线。
(制备电光装置的方法)
参考图4-图11，如下描述制备具有上述结构的液晶器件的方法。
首先，基于图4-图11，在该实施例中描述作为制备电光装置衬底方法的制备TFT阵列衬底10的方法。使用互为不同的比例，表示图4、图5和图6-图11。
首先，参考图4和图5，详述直至在TFT阵列衬底10的衬底主体10A上形成第一光屏蔽膜(光屏蔽层)11a和第一层间绝缘膜12的步骤。图4和图5是表示各个步骤中部分TFT阵列衬底的步骤图，对应图2的A-A’截面，类似于图3。
首先，制备衬底主体(透光衬底)10A，例如石英衬底、硬玻璃等。然后，完成预处理，从而抑制后面进行的高温工艺中衬底主体10A的变形，高温工艺优选通过在惰性气体例如N2(氮气)等气氛中在约850-1300℃，优选1000℃的高温下完成对衬底主体10A的热处理。即考虑制备步骤中该工艺下最高温度，希望在等于或高于最高温度的温度下对衬底主体10A进行热处理。
利用溅射法、CVD法、电子束热沉积法等，在如上所述处理过的衬底主体10A的整个表面上淀积包括Ti、Cr、W、Ta、Mo和Pd的至少一种的单金属、合金、金属硅化物等，如图4(a)所示。然后，以膜厚度例如150-200nm淀积。因此，形成光屏蔽层11。
接着，在衬底主体10A的整个表面上形成光致抗蚀剂后，利用最终要形成的具有第一光屏蔽膜11a的图形(参考图2)的光掩模，使光致抗蚀剂曝光。之后，使光致抗蚀剂显影，形成最终形成的具有第一光屏蔽膜11a的光致抗蚀剂207，如图4(b)所示。
在本实施例中，由于在晶体管元件的形成区(像素部分)中形成第一光屏蔽膜11a，只在晶体管元件形成区内形成光致抗蚀剂207。
然后，利用充当掩模的光致抗蚀剂207，蚀刻光屏蔽层11。之后，光致抗蚀剂207的带使具有预定图形(参考图2)的第一光屏蔽膜(光屏蔽层)11a只在衬底主体10A的表面上晶体管元件形成区(像素部分)中形成，如图4(c)所示。第一光屏蔽膜11a的膜厚度是例如150-200nm。
如图5(a)所示，利用溅射法、CVD法等，第一绝缘层12A在其上已形成第一光屏蔽膜11a的衬底主体10A表面上形成。至于第一绝缘层12A的材料，可以是氧化硅或高绝缘玻璃例如NSG(非掺杂硅玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(磷硼硅酸盐玻璃)等。同时，设定第一绝缘层12A的膜厚度至少比第一光屏蔽膜11a厚，是例如大约400-1000nm，优选约800nm。
如图5(b)所示，利用溅射法、CVD法等，在第一绝缘层12A的表面上形成抛光率低于第一绝缘层12A(即更难抛光)的第二绝缘层12B。如果第一绝缘层12A由氧化硅制成，氮化硅可作为第二绝缘层12B的材料例子，其抛光率低于第一绝缘层12A。氮化硅的抛光率是氧化硅的抛光率的约1/3-1/5。
根据第一和第二绝缘层12A、12B之间的抛光率差别，确定第二绝缘层12B的膜厚度。其厚度设定使得在后述的抛光步骤中基本可抑制过度抛光操作，例如约50-150nm。
如图5(b)所示，形成第二绝缘层12B之后，衬底主体10A的表面在晶体管元件形成区中是凹面和凸面。晶体管元件的非形成区是平坦凹面。
接着，利用例如CMP(化学机械抛光)法等方法，对其上形成第二绝缘层12B的衬底主体10A表面进行抛光。
在该步骤中，只在晶体管元件形成区中形成凸面部分。因此，在晶体管元件形成区中，抛光率低，而且抛光速度慢。然而，抛光了凸面表面上的第二绝缘层12B。在去除凸面表面上的第二绝缘层12B之后，凸面部分由抛光率低的第一绝缘层12A组成。因此，在该区改进了凸面表面的抛光程度。此时，凹面表面由抛光率低于凸面部分的第二绝缘层12B组成。可防止凹面表面被抛光，因此，可只抛光凸面部分。
当减少凸面部分并且抛光深度达到在晶体管元件形成区和非形成区中的凹面表面上的第二绝缘层12B的高度时，提高了由在衬底主体10A表面上的抛光率低的第二绝缘层12B所占据的区域，降低了抛光速度，如图5(c)所示。因此，此时的抛光操作停止能形成第一层间绝缘膜(绝缘层)12，其表面光滑，由第一绝缘层12A和部分形成在第一绝缘层12A的表面上的第二绝缘层12B组成，第二绝缘层12B的抛光率低于第一绝缘层12A。
顺带说说，在该步骤中，在晶体管元件形成区和非形成区中的凹面表面上的第二绝缘层12B一点也没有抛光，或只稍微抛光，因此变薄。至少进行抛光操作使得第一绝缘层12A未在晶体管元件形成区和非形成区中的凹面表面上暴露。
参考图6-图11，如下描述由衬底主体10A 制备TFT阵列衬底10的方法，在衬底主体10A上已形成具有光滑表面的第一层间绝缘膜12。图6-图11是表示各个步骤中的部分TFT阵列衬底的步骤图，对应图2的A-A’截面，类似于图3。
同时，图6(a)是表示不同比例的部分图5(c)的图。同时，在图6-图11中，为简化起见，省略了构成第一层间绝缘膜12的第一和第二绝缘层12A、12B的描述。
如图6(b)所示，层叠单晶硅衬底206a和衬底主体10A，在衬底主体10A上已形成具有光滑表面的第一层间绝缘膜(绝缘层)12，如图6(a)所示。
用于层叠的单晶硅衬底206a的厚度为例如600μm。氧化物层206b预先形成在面对衬底主体10A侧的单晶硅衬底206a表面上，例如，以加速电压100keV和剂量10×1016/cm2注入氢离子(H+)。通过氧化单晶硅衬底206a的表面，形成约0.05-0.8μm的氧化物层206b。
层叠步骤可采用直接层叠两个衬底的方法，例如，在300℃下进行热处理2小时。同时，为进一步提高层叠强度，必须进一步增大热处理温度到约450℃。然而，在单晶硅衬底206a与由石英等制成的衬底主体10A之间的热膨胀系数存在大的差别。因此，如果加热，单晶硅层可能发生缺陷例如裂纹等，这会引起担心将制备的TFT阵列衬底10的质量退化。
为抑制上述缺陷例如裂纹的发生，通过湿蚀刻或CMP操作，希望降低在300℃下实施一次层叠热处理的单晶硅衬底206a厚度到约100-150μm，然后，更高温度下进行热处理。例如，希望使用80℃的KOH水溶液，进行蚀刻操作，从而单晶硅衬底206a的厚度变成150μm，然后层叠单晶硅衬底206a和衬底主体10A，在450℃下再次进行热处理，从而提高层叠强度。
如图6(c)所示，进行热处理，从衬底主体10A剥离单晶硅衬底206a，同时在层叠的单晶硅衬底206a的层叠侧上留下单晶硅层206和氧化物膜206b。由于注入单晶硅衬底206a中的氢离子，单晶硅衬底206a表面附近的层中的硅键合***，产生该衬底剥离现象。
例如，以每分钟20℃的升温速度加热两个层叠衬底到600℃，可完成热处理。该热处理使得层叠的单晶硅衬底206a与衬底主体10A分离。因此，约200nm±5nm的单晶硅层206形成在衬底主体10A的表面上。如上所述，通过改变用于氢离子注入的、施加于单晶硅衬底206a的加速电压，可形成厚度50nm-3000nm的单晶硅层206。
此外，通过除上述方法之外的方法，可得到膜厚度降低的单晶硅层206。也就是说，可以通过将单晶硅衬底的表面抛光，使其厚度减小到3-5μm，然后通过PACE(等离子辅助化学蚀刻)方法将其膜厚蚀刻到大约0.05-0.8μm来得到，或者通过ELTRAN(外延层转移)方法即通过选择蚀刻多孔硅层，将形成在多孔硅上的外延硅层转移到叠层衬底上来得到。
然后，如图6(d)所示，通过光刻步骤、蚀刻步骤等形成具有如图2所示的预定图形的半导体层1a。也就是说，尤其在沿着扫描线3a形成的电容线3b的区中和在数据线6a下面形成的电容线3b的区中形成了第一存储电容器电极1f，该电容器电极1f从构成像素开关TFT30的半导体层1a延伸。
如图6(e)所示，在大约850-1300℃，最好在大约1000℃对第一存储电容器电极1f和构成像素开关TFT30的半导体层1a热氧化大约72分钟。据此，形成了相当薄的、大约60nm厚的热氧化硅膜，并且与像素开关TFT30的栅绝缘膜2一起形成了用于形成电容器的栅绝缘膜2。结果半导体层1a和第一存储电容器电极1f的厚度大约为30-170nm，栅绝缘膜2的厚度大约为60nm。
如图7(a)所示，在与N沟道型半导体层1a对应的区中形成抗蚀剂膜301，以低浓度(例如在70keV的加速电压下，P离子的剂量为2×1011/cm2)在P沟道型半导体层1a上掺杂如P等V族元素掺杂剂302。
如图7(b)所示，在与P沟道型半导体层1a对应的区中形成抗蚀剂膜(未示出)，以低浓度(例如在35keV的加速电压下，B离子的剂量为1×1012/cm2)在N沟道型半导体层1a上掺杂如B等III族元素掺杂剂303。
如图7(c)所示，除了每个P沟道和N沟道的每个半导体层1a的沟道区1a’的端部以外，在衬底10的表面上形成抗蚀剂膜305。然后，对于P沟道掺杂如P等V族元素的掺杂剂306，掺杂剂量大约为图7(a)所示的步骤中的剂量的1-10倍。对于N沟道掺杂如B等III族元素的掺杂剂306，掺杂剂量大约为图7(b)所示的步骤中的剂量的1-10倍。
如图7(d)所示，为了减小由半导体层1a的延长部分构成的第一存储电容器电极1f的电阻，在与衬底主体10A的表面上的扫描线3a(栅极)对应的部分中形成抗蚀剂膜307(其宽度大于扫描线3a的宽度)。然后，用它作为掩膜，以低浓度(例如在70keV的加速电压下，P离子的剂量为3×1014/cm2)从它上面掺杂如P等V族元素的掺杂剂308。
然后如图8(a)所示，利用干蚀例如反应蚀刻、反应离子束蚀刻等或湿蚀，在第一层间绝缘膜12中形成与第一光屏蔽膜11a连接的接触孔13。此时，通过各向异性蚀刻例如反应蚀刻或反应离子束蚀刻制作接触孔13等的方法，有一个好处就是开口孔的形状可以和掩膜的形状基本上相同。然而如果将干蚀和湿蚀相结合来制作这些孔，接触孔13等可能是锥形，这样提供一个好处就是在布线连接时能防止误连接。
如图8(b)所示，通过减压CVD等方法淀积大约350nm厚的多晶硅层3之后，热扩散磷(P)，使多晶硅膜3导电。或者可以采用在多晶硅膜3形成的同时往硅膜中注入了P离子形成的掺杂的硅膜，来提高多晶硅层3的导电性。
如图8(c)所示，通过利用抗蚀剂掩膜的光刻步骤、蚀刻步骤等，具有图2所示的预定图形的电容线3b与扫描线3a一起形成了。此后，通过用抗蚀剂膜覆盖衬底主体10A的表面，蚀刻除去衬底主体10A背面上遗留的多晶硅。
如图8(d)所示，为了在半导体层1a中形成P沟道的LDD区，与N沟道的半导体层1a对应的区域用抗蚀剂膜309覆盖。然后，用扫描线3a(栅极)作为扩散掩膜，以低浓度(例如在90keV的加速电压下，BF2离子的剂量为3×1013/cm2)首先掺杂如B等III族元素的掺杂剂310。据此，用于P沟道的低浓度源区1b和低浓度漏区1c形成了。
接着，如图8(e)所示，为了在半导体层1a中形成用于P沟道的高浓度源区1d和高浓度漏区1e，在与N沟道的半导体层1a对应的区域用抗蚀剂膜309覆盖的情况下，以及尽管未示出，在与P沟道对应的扫描线3a上形成了抗蚀剂层作为掩膜，所述掩膜的宽度比扫描线3a的宽度大的情况下，同样以高浓度(例如，在90keV的加速电压下，BF2离子的剂量为2×1015/cm2)掺杂如B等III族元素的掺杂剂311。
然后，如图9(a)所示，为了在半导体层1a中形成N沟道的LDD区，用抗蚀剂膜(未示出)覆盖与P沟道的半导体层1a对应的区域。然后，用扫描线3a(栅极)作为扩散掩膜，以低浓度(例如，在70keV的加速电压下，P离子的剂量为6×1012/cm2)掺杂如P等V族元素的掺杂剂60。据此，形成了用于N沟道的低浓度源区1b和低浓度漏区1c。
接着，如图9(b)所示，为了在半导体层1a中形成用于N沟道的高浓度源区1d和高浓度漏区1e，在与N沟道对应的扫描线3a上形成抗蚀剂62之后，其中掩膜的宽度比扫描线3a的宽度宽，同样以高浓度(例如，在70keV的加速电压下，P离子的剂量为4×1015/cm2)掺杂如P等V族元素掺杂剂61。
然后，如图9(c)所示，为了在像素开关TFT30中覆盖电容线3b和与扫描线3a一起的扫描线3a，例如，采用常压或减压CVD方法、TEOS气体等来形成第二层间绝缘膜4，该绝缘膜4由如NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜、氧化硅膜等构成。第二层间绝缘膜4的膜厚希望大约为500-1500nm，更希望为800nm。
此后，为了激活高浓度源区1d和高浓度漏区1e，在大约850℃进行大约20分钟的退火处理。
如图9(d)所示，通过干蚀，例如反应蚀刻、反应离子蚀刻等，或湿蚀，形成到达数据线31的接触孔5。而且，采用与接触孔5一样的步骤，在第二层间绝缘膜4中制成了将扫描线3a和电容线3b连接到布线(未示出)的接触孔。
然后，如图10(a)所述，利用溅射工艺等，在第二层间绝缘膜4上淀积具有光屏蔽性能的如铝等的低电阻金属、金属硅化物等，作为金属膜6，厚度大约为100-700nm，最好大约为350nm。此外如图10(b)所示，利用光刻步骤、蚀刻步骤等形成数据线6a。
如图10(c)所示，为了覆盖数据线6a，例如采用常压或减压CVD方法、TEOS气体等形成第三层间绝缘膜7，该第三层间绝缘膜7由如NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜、氧化硅膜等构成。希望该第三层间绝缘膜4的膜厚为大约500-1500nm，更希望为800nm。
然后如图11(a)所示，利用干蚀例如反应蚀刻、反应离子束蚀刻等形成接触孔8，通过该接触孔8，像素电极9a和高浓度漏区1e在像素开关TFT30中彼此电连接。
如图11(b)所示，利用溅射工艺等，在第三层间绝缘膜7上淀积厚度大约为50-200nm的透光导电薄膜9。此外如图11(c)所示，利用光刻步骤、蚀刻步骤等形成像素电极9a。如果本实施例中的液晶器件是反射型液晶器件，像素电极9a可以由具有高反射的不透光材料制成，例如铝等。
接着，在像素电极9a上涂覆作为定向膜的聚酰亚胺***的涂料溶液之后，在预定的方向上进行磨光，以便提供预定的预倾斜角度。据此，形成了定向膜16(参考图3)。
如上所述，制造了TFT阵列衬底(电光装置衬底)。
根据本实施例的制造电光装置衬底的方法，在衬底主体(透光衬底)10A的表面上，只在晶体管元件的形成区中形成了第一光屏蔽膜(光屏蔽层)11a。然后，在其上已经形成了第一光屏蔽膜11a的衬底主体10A的表面上，依次叠置第一绝缘层12A和第二绝缘层12B，第二绝缘层12B比第一绝缘层12A的抛光速率低。此后，抛光衬底主体10A的表面，从而能够形成具有光滑表面的第一层间绝缘膜(绝缘层)12。这样，在第一层间绝缘膜(绝缘层)12和单晶硅层206之间的层叠界面上很难产生空隙。因此，能够防止TFT(晶体管元件)30的性能变劣。
而且，可以保持第一层间绝缘膜12和单晶硅层206之间的层叠强度，从而防止在形成TFT(晶体管元件)30的步骤中引起的缺陷，例如膜剥离等。因此，可改善产品的产量。
下面将描述相对衬底20的制造方法以及由TFT阵列衬底10和相对衬底20制造液晶器件的方法。
关于图3所示的相对衬底20，准备如玻璃衬底等的透光衬底作为衬底主体20A。然后在衬底主体20A的表面上形成第二光屏蔽膜23和作为后面要描述的周边部分的第二光屏蔽膜。例如溅射如Cr、Ni、Al等金属材料之后，通过光刻步骤和蚀刻步骤形成第二光屏蔽膜23和作为后面要描述的周边部分的所述第二光屏蔽膜。除了上述金属材料，那些第二光屏蔽膜也可以由如树脂黑(resin black)材料制成，在树脂黑中，碳、Ti等分散在光致抗蚀剂中。
此后，利用溅射方法等在衬底主体20A的整个表面上淀积厚度大约为50-200nm的透光导电薄膜，例如ITO等。据此，形成了相对电极21。此外，在相对电极21的整个表面上涂覆作为定向膜的聚酰亚胺等的涂层溶液。通过在预定的方向上进行磨光处理，以提供预定的预倾斜角度，形成定向膜22(参考图3)。如上所述，形成了相对衬底20。
最后，将如上所述制造的相对衬底20和TFT阵列衬底10层叠或者通过密封件粘接，使得定向膜16和22彼此相对。然后，利用真空吸入方法等，将例如由混合多种向列液晶构成的液晶吸入到两个衬底之间的空间中。因此，形成了具有预定厚度的液晶层50，据此制造了具有上述结构的液晶器件。
(液晶器件的完整结构)
下面将参考图12和图13描述本实施例中具有上述结构的液晶器件的完整结构。图12是从相对衬底20侧看到的TFT阵列衬底10的平面图，图13是沿图12的H-H’线得到的截面图，包含相对衬底20。
在图12中，在TFT阵列衬底10的表面上沿着边缘设置密封件52。如图13所示，通过密封件52，与图12所示的密封件52基本上等高的相对衬底20与TFT阵列衬底10粘接。
如图12所示，在相对衬底20的表面上与密封件52的内侧周边平行设置作为周边部分的第二光屏蔽膜53，该光屏蔽膜53由与第二光屏蔽膜23相同的材料制成。第二光屏蔽膜53可以由与第二光屏蔽膜23不同的材料制成。
在TFT阵列衬底10中在密封件52的外侧区域中，沿着TFT阵列衬底10的一边配置数据线驱动电路101和装配端102。沿着与上述一边相邻的两边配置扫描线驱动电路104，如果发送到扫描线3a的扫描信号延迟没有任何不好的影响，自然可以只在一边配置扫描线驱动电路104。
而且，可以沿着显示区(像素部分)的侧边在两侧配置数据线驱动电路101。例如，可以设计奇数列数据线6a，以便从沿着显示区的一边配置的数据线驱动电路发送视频信号，以及设计偶数列数据线6a，以便从沿着显示区的另一边配置的数据线驱动电路，发送视频信号。如果以上述梳齿方式驱动数据线6a，可以扩展由数据线驱动电路占据的区域，从而设计复杂的电路。
此外，在TFT阵列衬底10的剩下的一边上配置多个布线105，用于连接配置在显示区两边上的扫描线驱动电路104。此外在作为周边部分的第二光屏蔽膜53的下面隐藏配置预充电路。而且在TFT阵列衬底10和相对衬底20之间的至少一部分角落中配置导电材料106，用于在TFT阵列衬底10和相对衬底20之间提供导电性。
可以进一步在TFT阵列衬底10的表面上形成检测电路，用于在制造工艺或搬运等过程中检测液晶器件的质量、缺陷等。作为TAB(胶带自动粘接衬底)上安装的驱动LSI，例如，不是在TFT阵列衬底10的表面上安装数据线驱动电路101和扫描线驱动电路104，而是可以通过设置在TFT阵列衬底10的***区中的各向异性导电膜将它们电连接和机械连接。
基于工作模式，例如TN(扭曲向列)模式、STN(超TN)模式、D-STN(双扫描-STN)模式等，或者常规白模式/常规黑模式，在输入光线的一侧的相对衬底20上，以及在光线输出的一侧的TFT阵列衬底10上，在预定方向上设置偏振膜、相不同的膜、偏振单元等。
如果将本实施例的液晶器件应用于彩色液晶投影仪(作为投影型显示器件)，采用三个液晶器件分别作为RGB的光阀。通过分光镜分离的各个颜色的光分别作为投射光输入各个面板，所述分光镜用于分离各个RGB颜色。这样，在这种情况下，在相对衬底中不放置滤光片，如上述实施例所述。
然而，在相对衬底20中，在衬底主体20A面对液晶层一侧的表面上，在与像素电极9a相对的、没有形成第二光屏蔽膜23的预定区域中，形成RGB滤光片以及它的保护膜。这种结构能够使上述实施例中的液晶器件应用于彩色液晶器件，例如除了液晶投影仪之外的直视型或反射型彩色液晶电视。
此外，可以在相对衬底20的表面上设置微透镜以便以一对一的关系对应于像素。通过采用这种结构，可以提高入射光的聚光效率，从而得到亮的液晶器件。此外，可以在相对衬底20的表面上淀积折射率彼此不同的几个干涉层，以便能够构成二向色滤光片，用于通过光的干涉产生RGB颜色，此具有二向色滤光片的相对衬底，可以得到更亮的彩色液晶器件。
顺便说一下，本实施例所涉及的液晶显示器件与传统技术类似，从相对衬底20一侧输入入射光。然而由于在其结构中，在TFT阵列衬底10中具有第一光屏蔽膜11a，因此也可以设计为从TFT阵列衬底10一侧输入入射光，然后从相对衬底20一侧输出光线。即即使以这种方式将此液晶器件安装在液晶投影仪上，也能够使光不进入半导体层1a的沟道区1a’以及LDD区1b和1c，从而显示高质量的图形。
通常，为了防止TFT阵列衬底10的背面的反射，需要分开安装偏振器件，其上涂覆用于防止反射的AR(抗反射)膜，或者粘贴AR膜。然而，在本实施例中，至少在TFT阵列衬底10的表面和半导体层1a的沟道区1a’及LDD区1b和1c之间形成了第一光屏蔽膜11a。这样，不必采用涂覆AR的偏振器件或AR膜，或者采用这样的衬底，即在TFT阵列衬底10本身上进行AR处理。
这样，根据上述实施例，可以减小材料的费用，当安置偏振单元时，不会由于灰尘、裂缝等而降低产量。这样是非常有利的。而且遮光性能是优异的。因此，即使采用亮光源或者采用偏振束分离器来进行偏振转换，以便提高光的利用效率，也很难出现图像质量的劣化，例如由光等引起的失真。
而且，本实施例的液晶器件具有TFT阵列衬底(电-光装置衬底)10，该TFT阵列衬底10是通过本发明的制造电-光装置衬底的方法制造的。这样在第一层间绝缘膜(绝缘层)12和单晶硅层206之间的层叠界面上，没有或有很少的空隙。第一层间绝缘膜(绝缘层)12和单晶硅层206之间的层叠强度很强。因此，很难导致TFT(晶体管元件)30性能的变化和缺陷。因此，其在性能方面是优异的。
II.第二实施例
(制造电-光装置衬底的方法)
下面将描述制造TFT阵列衬底的方法，作为根据本发明制造电-光装置衬底的方法的第二实施例。
本实施例中制造电-光装置衬底的方法和第一实施例中制造电-光装置衬底的方法的区别仅在于第一光屏蔽膜的形成区和制造第一层间绝缘膜的方法。
这样，参考图14和图15，只描述了直到在TFT阵列衬底的衬底主体的表面上形成了第一层间绝缘膜的步骤。图14和15是对应于第一实施例中图4和图5的图。图15及以后的制造步骤，即形成第一层间绝缘膜之后的步骤与第一实施例中图6-11所显示的一样。而且，在图14和15中，与第一实施例相同的结构部件采用相同的参考标号，并省略了其说明。
在本实施例中，描述了这样的情况，其中在晶体管元件的非形成区和晶体管元件的形成区中形成了没有布图的第一光屏蔽膜(光屏蔽层)。
在本实施例中，晶体管元件的非形成区指的是涂覆了密封件的密封区、驱动电路的***部分、和形成连接端的端子焊盘区等，其中密封件用于层叠相对衬底，驱动电路用于驱动数据线和扫描线，连接端用于连接输入输出信号线。它们位于晶体管元件的形成区(像素部分)的***区域。
如图14(a)所示，与第一实施例类似，在FTF阵列衬底10的衬底主体10A的表面上形成具有预定图形的第一光屏蔽膜(光屏蔽层)11a。在本实施例中，具有预定图形(参考图2)的第一光屏蔽膜(光屏蔽层)11a形成在晶体管的形成区中，没有布图的第一光屏蔽膜(绝缘层)11a形成在晶体管元件的非形成区中。例如，第一光屏蔽膜11a的厚度为大约150-200nm。
如图14(b)所示，与第一实施例类似，在其上已经形成了第一光屏蔽膜(绝缘层)11a的衬底主体10A的表面上，形成了第一绝缘层12A。第一绝缘层12A的膜厚设为至少比第一光屏蔽膜11a厚。例如，设为400-1000nm，最好设为大约800nm。
如图14(c)所示，与第一实施例类似，在第一绝缘层12A的表面上形成第二绝缘层12B，其抛光速率比第一绝缘层12A低。基于与在下一步要形成的第三绝缘层12C的抛光速率的差别来决定第二绝缘层12B的膜厚，其厚度要能够在后面描述的抛光步骤中避免过分的抛光度，例如设为大约50-150nm。
然后，如图15(a)所示，通过溅射法、CVD法等，在第二绝缘层12B的表面上形成第三绝缘层12C，其抛光速率比第二绝缘层12B的抛光速率高。第三绝缘层12C的膜厚设为至少比衬底主体10A表面上形成的台阶的高度差大，其中在衬底主体10A上已经形成了第二绝缘层12B。即，将第三绝缘层12C的膜厚设为至少比第一光屏蔽膜11a的厚度厚。例如，设为大约300nm。
例举氧化硅作为第一绝缘层12A和第三绝缘层12C的材料。可以例举氮化硅作为第二绝缘层12B的材料，它的抛光速率比第一绝缘层12A和第三绝缘层12C的抛光速率低。氮化硅的抛光速率大约是氧化硅的抛光速率的1/3-1/5。
其上已经形成了第三绝缘层12C的衬底主体10A的表面在晶体管元件的形成区中是凹凸不平的，如图15(a)所示，在晶体管元件的非形成区中是平凸的。
然后，通过CMP(化学机械抛光)方法等抛光衬底主体10A的表面，其中在衬底主体10A上已经形成了第三绝缘层12C。
在此步骤中，首先在晶体管元件的非形成区和晶体管元件的形成区的凸部抛光具有高抛光速率的第三绝缘层12C。此后，当抛光深度到达在晶体管元件的非形成区第二绝缘层12B的高度和晶体管元件的形成区的凸部时，在衬底主体10A的表面上，增加了由其抛光速率较低的第二绝缘层12B占的面积，降低了抛光速度。因此，此时停止抛光操作能够形成第一层间绝缘膜120，它由下列层构成：第一绝缘层12A；第二绝缘层12B，形成在第一绝缘层12A的表面上，具有比第一绝缘层12A低的抛光速率；和第三绝缘层12C，局部形成在第二绝缘层12B的表面上，具有比第二绝缘层12B更高的抛光速率，如图15(b)所示。据此使第一层间绝缘膜120的表面光滑。
顺便说一下，在此步骤中，在晶体管元件的形成区中的凸部上和非形成区上的第二绝缘层12B没有被完全抛光，或者可以轻微抛光，以此使其变薄。在两种情况下进行的抛光操作都使得第一绝缘层12A不暴露在衬底主体10A的表面上。
根据本实施例的制造电-光装置衬底的方法，在衬底主体(透光衬底)10A的表面上，第一光屏蔽膜(光屏蔽层)11a均匀形成在晶体管元件的非形成区中。然后在已经形成了第一光屏蔽膜(光屏蔽层)11a的衬底主体10A的表面上，形成了第一绝缘层12A、抛光速率比第一绝缘层12A低的第二绝缘层12B和抛光速率比第二绝缘层12B高的第三绝缘层12C。此后抛光衬底主体10A的表面，从而形成第一层间绝缘膜(绝缘层)120，并使其表面光滑。这样在第一层间绝缘膜(绝缘层)120和单晶硅层之间的层叠界面处很难产生空隙。因此能够防止TFT(晶体管元件)的性能恶化。
可以保持第一层间绝缘膜(绝缘层)120和单晶硅层之间的层叠强度，以防止在形成TFT(晶体管元件)的步骤中带来缺陷，例如膜的剥落等。据此，能够提高产品的产量。
本实施例的电-光装置衬底的制造方法可以提供TFT阵列衬底(电-光装置衬底)(i)该衬底具有第一层间绝缘膜(绝缘层)120，第一层间绝缘膜(绝缘层)120由下列层提供：第一绝缘层12A；第二绝缘层12B，形成在第一绝缘层12A的表面上，具有比第一绝缘层12A低的抛光速率；和第三绝缘层12C，局部形成在第二绝缘层12B的表面上，具有比第二绝缘层12B更高的抛光速率，和(ii)其中通过单晶硅层形成构成TFT(晶体管元件)的半导体层。
而且，由于其包含TFT阵列衬底(电-光装置衬底)，该衬底由本实施例的电-光装置衬底的制造方法制造，能够提供具有优异性能的液晶器件(电-光装置)，其中在第一层间绝缘膜(绝缘层)120和单晶硅层之间的层叠界面上没有或几乎没有空隙，第一层间绝缘膜(绝缘层)120和单晶硅层之间的层叠强度很强，因此，很难导致晶体管元件性能的变化和缺陷。
另外，在本实施例中，只描述了这样的情况，其中没有布图的第一光屏蔽膜(光屏蔽层)形成在晶体管元件的非形成区中，然而在任何图形下都可以得到相同的效果，例如形成在晶体管元件的非形成区中的第一光屏蔽膜图形等于形成在晶体管元件的形成区中的第一光屏蔽膜图形的情况。
III.第三实施例
(电-光装置的结构)
然后，参考图16描述根据本发明第三实施例电-光装置的结构。
本实施例的电-光装置的结构与第一实施例的区别在于关于第一层间绝缘膜12与第一光屏蔽膜11a相结合的结构。另外，第二实施例的结构与图1至图3所示的第一实施例结构相同。这样，这里只参考图16说明这些区别特征。图16对应于第一实施例的图3，是沿图2的A-A’线得到的截面图。在图16中，与图1至图3所示的第一实施例相同的结构部件用相同的参考标号来表示，并省略了其说明。
如图16所示，在此第三实施例中，在衬底主体10A的正上方没有形成第一光屏蔽膜11a的区域中，形成了第一绝缘层12A’。该第一绝缘层12A’具有与第一光屏蔽膜11a相同的厚度，并使其表面光滑。在第一光屏蔽膜11a和第一绝缘层12A’的表面上，形成第二绝缘层12B’。第二绝缘层12B’形成在衬底主体10A的整个表面上。因此，第一层间绝缘膜12’由TFT阵列衬底10上的第一绝缘层12A’和第二绝缘层12B’构成，将使构成像素开关TFT30的半导体层1a与第一光屏蔽膜11a电绝缘。
(电-光装置衬底的制造方法)
然后，参考图17描述本发明第三实施例的电-光装置的制造方法。
本实施例的电-光装置制造方法和第一实施例的电-光装置制造方法的区别是关于与第一光屏蔽膜11a相结合的第一层间绝缘膜12的步骤。在其它方面，第二实施例的制造方法与第一实施例相同。这样，这里只参考图17说明不同的特征。图17对应于第一实施例的图15，是步骤图，与图16类似，显示了与图2的A-A’截面对应的、各个步骤中的部分TFT阵列衬底。在图17中，与第一实施例相同的结构部件用相同的参考标号表示，并省略了其说明。
首先，以与第一实施例相同的方式进行图4(a)-4(c)所示的处理。
然后，如图17(a)所示，通过溅射法、CVD法等，在其上已经形成了第一光屏蔽膜11a的衬底主体10A的整个表面上形成绝缘层12X。作为绝缘层12X的材料，可以用氧化硅、氮化硅或如NSG(未掺杂硅玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)等高绝缘玻璃。而且，绝缘层12X的膜厚设为至少比第一光屏蔽膜11a的膜厚厚，例如，设为大约400-1000nm，最好大约为800nm。
如图17(b)所示，利用CMP法等，抛光其上已经形成了绝缘层12X的衬底主体10A的表面，直到露出第一光屏蔽膜11a的表面。
通过以这种方式抛光衬底主体10A的表面，除去了形成在第一光屏蔽膜11a平面上的绝缘层12X部分，以便在没有形成第一光屏蔽膜的区域中留下绝缘层12X部分。即，只留下了与第一光屏蔽膜11a厚度相同的第一绝缘层12A’，并且使衬底主体10A的表面光滑。
而且，在此工艺中，通过很好地利用彼此不同的第一光屏蔽膜11a的材料和绝缘层12X(即第一绝缘层12A’)的材料，能够检测抛光停止点。例如，如果利用CMP方法，由于由金属等构成的第一光屏蔽膜11a不与抛光液反应，当第一光屏蔽膜11a的表面露出时，当然会降低用于抛光衬底主体10A的抛光衬垫和衬底主体10A之间的摩擦力。另外，同时也改变了用于夹持衬底主体10A的衬底夹持体的振动。因此，通过检测抛光衬垫和衬底主体10A之间的摩擦力的变化，或者衬底夹持体的振动，能够很容易地检测出抛光停止点。
以这种方式，在本实施例中，由于可以通过检测第一光屏蔽膜11a的表面露出的时刻来检测抛光停止点，因此第一光屏蔽膜11a具有停止抛光的功能，或者具有所谓的抛光“停止膜”的功能。
然后，如图5(c)所示，通过溅射法、CVD法等，在其上已经形成了第一光屏蔽膜11a和第一绝缘层12A’的衬底主体10A的整个表面上，形成第二绝缘层12B’。作为第二绝缘膜12B’的材料，可以采用氧化硅、氮化硅或如NSG、PSG、BSG、BPSG等的高绝缘玻璃。另外，尽管第二绝缘层12B’的材料可以与第一绝缘层12A’不同，为了简化制造工艺，希望用与第一绝缘层12A’相同的材料来形成第二绝缘层12B’。
由于第二绝缘层12B’形成在表面光滑的第一光屏蔽膜11a和第一绝缘层12A’上，因此通过此工艺形成的第二绝缘层12B’的表面是也是光滑的。据此，可以形成具有光滑表面的第一绝缘膜12’，该膜由第一绝缘层12A’和第二绝缘层12B’构成。
此后，进行与图6-11所示的第一实施例相同的工序。
根据本实施例的电-光装置衬底的制造方法，由于绝缘层12X形成在其上已经形成了第一光屏蔽膜(光屏蔽层)11a的衬底主体(透光衬底)10A的表面上，抛光其上已经形成了绝缘层12X的衬底主体10A的表面，直到露出第一光屏蔽膜11a，因此，在没有形成第一光屏蔽膜11a的区域中，形成的第一绝缘层12A’具有与第一光屏蔽膜11a相同的厚度，使得其上已经形成了第一光屏蔽膜11a和第一绝缘层12A’的衬底主体10A的表面光滑，因此可以容易地检测出抛光点。
此外，通过在其表面已经光滑的第一绝缘层12A’和第一光屏蔽膜11a上形成第二绝缘层12B’，可以形成具有光滑表面的第一层间绝缘膜12，该第一层间绝缘膜12由第一绝缘层12A’和第二绝缘层12B’构成。因此，可以使衬底主体10A的表面光滑，其中衬底主体10A将层叠到单晶硅层206上。以这种方式，由于可以使将层叠到单晶硅层206上的衬底主体10A的表面光滑，能够防止在第一层间绝缘膜12和单晶硅层206之间的界面处产生空隙，因此能够防止TFT(晶体管元件)30的性能变劣。
而且，可以保持第一层间绝缘膜12和单晶硅层206之间的层叠强度，从而防止在形成TFT(晶体管元件)30的步骤中产生如膜脱落等缺陷。据此，可以提高产品的产量。
而且，在本实施例中，形成第一绝缘层12A’之后，在第一光屏蔽膜11a与第一绝缘层12A’的表面上形成了第二绝缘层12B’，在第二绝缘层12B’的表面上形成了TFT(晶体管元件)30。因此，能够基本上很好地防止了第一光屏蔽膜11a对TFT(晶体管元件)30的污染。
另外，由于在单晶硅衬底206a层叠一侧的表面上预先形成了氧化物膜206b，用于层叠，即使单晶硅衬底206a直接层叠在包括金属等的第一光屏蔽膜11a的表面上，从而在其上形成TFT(晶体管元件)30，如果通过氧化物膜206b能够充分防止第一光屏蔽膜11a对TFT(晶体管元件)30的污染，则希望不形成第二绝缘层12B’，在形成第一光屏蔽膜11a和第一绝缘层12A’之后，立即层叠单晶硅衬底206a。据此，由于省略了形成第二绝缘层12B’的工序，因此可以简化制造工艺。
在这种情况下，能够提供一种TFT阵列衬底(电-光装置衬底)，配置有：具有预定图形的第一光屏蔽膜11a；第一绝缘层12A’，形成在没有形成第一光屏蔽膜11a的区域中，具有与第一光屏蔽膜(光屏蔽层)11a相同的厚度，其表面是光滑的；和衬底主体(透光衬底)10A的一个表面上的TFT(晶体管元件)30，直接形成在第一光屏蔽膜11a的表面上。
另外，在本实施例中，只描述了只在晶体管元件的形成区(像素区)中形成第一光屏蔽膜11a的情况。然而，本发明并不限于此。第一光屏蔽膜11a可以形成在晶体管元件的非形成区中，可以得到相同的效果。在第一光屏蔽膜11a形成在晶体管元件的非形成区中的情况下，晶体管元件的非形成区中的第一光屏蔽膜11a的图形可以与晶体管元件形成区中的图形相同，也可以是不同的图形或任何图形，或者根本没有图形。
(电子装置)
下面将参考图18描述投影显示器的结构，作为利用液晶器件(电-光装置)的电子装置的一个例子，其中液晶器件具有电-光装置衬底，该电-光装置衬底是根据本发明第一、第二或第三实施例的电-光装置衬底的制造方法制造的。
在图18中，投影器1100包含三个液晶器件，每个都具有根据第一、第二或第三实施例的电-光装置衬底的制造方法制造的电-光装置衬底。它显示了投影显示器中的光学***的结构示意图，分别采用作为RGB液晶器件962R、962G和962B的器件。
此例子中的投影显示器的光学***采用光源单元920和规则照射光学***923。投影显示器配有：颜色分离光学***924，作为用于将光束W分离为红(R)、绿(G)和蓝(B)的颜色分离器，光束W从此规则照射光学***923输出；三个光阀925R、925G和925B，作为用于调节各个颜色的光束R、G和B的调节器；颜色合成棱镜910，作为调节后用于再次合成颜色光束的颜色合成器；和投射透镜单元906，作为投影器，用于放大合成的光束，然后投射到投射平面100的表面上。而且，它包含光导***927，用于将蓝光束B引导到对应的光阀925B。
规则照射光学***923具有两个透镜板921和922以及反射镜931。它的设计使得两个透镜板921和922彼此垂直，反射镜931置于透镜板921和922之间。规则照射光学***923中的每个透镜板921和922具有多个矩形透镜，以矩阵的形式排列。通过第一透镜板922的矩形透镜，将从光源单元920输出的光束分为多个分光束。然后，通过第二透镜板921的矩形透镜，那些分光束在三个光阀925R、925G和925B附近彼此叠合。这样，即使光源单元920在输出光束的部分中具有不规则的光照分布，利用规则照射光学***923也能够使三个光阀925R、925G和925B受到规则照射光的照射。
每个颜色分离光学***924由蓝绿反射分光镜941、绿反射分光镜942和反射镜943构成。首先，蓝绿反射分光镜941笔直反射包含在光束W中的蓝光束B和绿光束G；将它们引导到绿反射分光镜942的一侧。红光束R通过此镜941，通过后面的反射镜943笔直反射，然后从红光束R的输出单元944输出到棱镜单元910的一侧。
然后，在由蓝绿反射分光镜941反射的蓝和绿光束B和G中，绿反射分光镜942只是笔直地反射绿光束G。然后，将其从绿光束G的输出单元945输出到颜色合成光学***的一侧。通过绿反射分光镜942的蓝光束B从蓝光束B的输出单元946输出到光引导***927一侧。设计的这个例子使得从规则照射光学***的光束W的输出单元到颜色分离光学***924中的各颜色光束的输出单元944、945和946之间的距离基本上彼此相等。
光会聚透镜951和952分别设置在颜色分离光学***924中的红和绿光束R和G的输出单元944和945的输出侧上。这样，从各个输出单元输出的红和绿光束R和G输入到那些光会聚透镜951和952，并使其彼此平行。
如此平行的红和绿光束R和G输入到光阀925R和925G，并分别调节。然后，对每个颜色的光束加上与其相对应的视频信息。即，基于视频信息，驱动器(未示出)在那些液晶器件上进行转换控制。据此，来调制通过它们的各个颜色的光束。另一方面，通过光引导***927将蓝光束B引导到对应的光阀925B。这里，基于视频信息同样将其调制。顺便说一下，本例中的光阀925R、925G和925B为液晶光阀，分别进一步由输入侧偏振单元960R、960G和960B、输出侧偏振单元961R、961G和961B以及位于它们之间的液晶器件962R、962G和962B构成。
光引导***927配置有：设置在蓝光束B的输出单元946的输出侧上的光会聚透镜954；输入侧反射镜971；输出侧反射镜972；设置在那些反射镜之间的中间透镜973；设置在光阀925B前侧上的光会聚透镜953。通过光引导***927将从光会聚透镜946输出的蓝光束B引导到液晶器件962B，并将其调制。关于各个颜色的光束的光通路的长度，即，关于从光束W的输出单元到各个液晶器件962R、962G和962B之间的距离，蓝光束B的光通路是最长的。这样，蓝光束的光量损耗变得最大。然而，光引导***927的介入能使光量的损耗得到抑制。
通过各个光阀925R、925G和925B调制的各个颜色的光束R、G和B输入到颜色合成棱镜910，并合成。然后，将通过此颜色合成棱镜910合成的光放大，并通过投射透镜单元906投射到位于预定位置的投射平面100的表面上。
在本例中，在液晶器件962R、962G和962B中，在TFT的下侧面上设置第一光屏蔽膜(光屏蔽层)。这样，基于来自液晶器件962R、962G和962B的投射光、投射光通过时来自TFT阵列衬底表面的投射光和在从另一个液晶器件输出后从投射光学***射出的投射光，即使液晶投影器中来自投射光学***的部分反射光作为来自TFT阵列衬底的反射光输入，对于开关像素电极的TFT沟道，可以充分发挥光屏蔽功能。
为此，即使在投射光学***中采用适于微型化的棱镜单元，也不必在各个液晶器件962R、962G及962B和棱镜单元之间独立安装用于保护反射光的膜，或者在偏振单元上进行反射光保护处理。这样，在使结构更小、更简单方面是非常有利的。
在本实施例中，能够抑制由反射光引起的、对TFT沟道区的影响。这样，在液晶器件上，不必直接粘贴其上已经进行了反射光保护处理的偏振单元961R、961G和961B。因此，如图19所示，可以由液晶器件独立地构成偏振单元。实际上，可以将一侧上的偏振单元961R、961G和961B粘贴在棱镜单元910上，将另一侧上的偏振单元960R、960G和960B粘贴在光会聚透镜953、945和944上。以这种方式，通过在棱镜单元或光会聚透镜上粘贴偏振单元，偏振单元的热量通过棱镜单元或光会聚透镜吸收。这样，能够防止液晶器件的温度升高。
而且，尽管省略了说明，通过彼此独立地设置液晶器件和偏振单元，在液晶器件和偏振单元之间产生空气层。因此，通过在液晶器件和偏振单元之间安装冷却器和送冷风等，可以进一步抑制液晶器件的温度升高。因此，能够防止由液晶器件的温度升高而引起的误操作。
在不离开本发明的精神或主要特征的情况下，可以以另外的具体形式来实施本发明。因此认为本实施例的各方面只是说明性的，而非限制性的，除了前面的描述，本发明的范围通过附加的权利要求来表达，因此希望与权利要求的含义和范围等效的所有变化都包含在权利要求中。
2000年9月25日申请的日本专利申请No.2000-288460和2000年9月25日申请的日本专利申请No.2000-291005所公开的内容，包含其说明书、权利要求书、附图和摘要，这里全文引入作为参考。

Claims (41)

1.一种制造电光装置衬底的方法，包括步骤：
在透光衬底的一个表面上形成光屏蔽层；
布图所述光屏蔽层，从而至少在每个要形成晶体管元件的形成区中形成布图的光屏蔽层；
在已经形成了所述布图的光屏蔽层的所述透光衬底的所述一个表面上形成第一绝缘层；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层具有比所述第一绝缘层更低的抛光率；
抛光所述第二绝缘层的表面；
在所述第二绝缘层的所述抛光的表面上形成硅层；和
利用所述硅层形成所述每个晶体管元件。
2.根据权利要求1的方法，其中：
形成所述硅层的工艺包括在所述第二绝缘层的所述抛光的表面上层叠单晶硅层。
3.根据权利要求1的方法，其特征在于，通过所述第二绝缘层的表面抛光步骤，部分露出所述第一绝缘层。
4.根据权利要求3的方法，其特征在于，所述第一绝缘层的露出表面相对于所述透光衬底的所述一个表面的高度与所述第二绝缘层的所述抛光表面的高度一样。
5.根据权利要求1的方法，其特征在于，在布图所述光屏蔽层的步骤，所述布图的光屏蔽层只形成在所述每个晶体管元件的形成区中。
6.一种制造电光装置衬底的方法，包括步骤：
在透光衬底的一个表面上形成光屏蔽层；
布图所述光屏蔽层，从而形成布图的光屏蔽层；
在已经形成了所述布图的光屏蔽层的所述透光衬底的所述一个表面上形成第一绝缘层；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层具有比所述第一绝缘层更低的抛光率；
在所述第二绝缘层上形成第三绝缘层，所述第三绝缘层具有比所述第二绝缘层更高的抛光率；
抛光所述第三绝缘层的表面；和
在所述第三绝缘层的所述抛光表面上形成硅层。
7.根据权利要求6的方法，其中：
所述布图的光屏蔽层至少在每个要形成晶体管元件的形成区中形成，和
形成所述硅层的工艺包括在所述第三绝缘层的所述抛光的表面上层叠单晶硅层。
8.根据权利要求6的方法，其特征在于，通过所述第三绝缘层的表面抛光步骤，部分露出所述第二绝缘层。
9.根据权利要求8的方法，其特征在于，所述第二绝缘层的露出表面相对于所述透光衬底的所述一个表面的高度与所述第三绝缘层的所述抛光表面的高度一样。
10.根据权利要求6的方法，其特征在于，在布图所述光屏蔽层的步骤中，所述布图的光屏蔽层形成在所述每个晶体管元件的非形成区中，在非形成区中没有形成所述每个晶体管元件。
11.一种制造电光装置衬底的方法，包括步骤：
在透光衬底的一个表面上形成光屏蔽层；
布图所述光屏蔽层，从而至少在每个要形成晶体管元件的形成区中形成布图的光屏蔽层；
在其上已经形成了所述布图的光屏蔽层的所述透光衬底的所述一个表面上形成绝缘层；
抛光所述绝缘层的表面，直到露出所述布图的光屏蔽层的表面；
在所述绝缘层的所述抛光表面和所述布图的光屏蔽层的所述露出的表面上形成硅层；和
利用所述硅层形成所述每个晶体管元件。
12.根据权利要求11的方法，其中：
形成所述硅层的工艺包括在所述绝缘层的所述抛光表面上和在所述布图的光屏蔽层的所述露出的表面上层叠单晶硅层。
13.一种制造电光装置衬底的方法，包括步骤：
在透光衬底的一个表面上形成光屏蔽层；
布图所述光屏蔽层，从而至少在每个要形成晶体管元件的形成区中形成布图的光屏蔽层；
在已经形成了所述布图的光屏蔽层的所述透光衬底的所述一个表面上形成第一绝缘层；
抛光所述第一绝缘层的表面，直到露出所述布图的光屏蔽层的表面；
在所述第一绝缘层的所述抛光的表面上形成第二绝缘层；
在所述第二绝缘层的表面上形成硅层；和
利用所述硅层形成所述每个晶体管元件。
14.根据权利要求13的方法，其中：
形成所述硅层的工艺包括在所述第二绝缘层上层叠单晶硅层。
15.一种电光装置衬底，包括顺序形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层部分形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，以便使所述绝缘膜的表面光滑，
所述晶体管元件具有包括硅层的半导体层。
16.根据权利要求15的电光装置衬底，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
17.根据权利要求15的电光装置衬底，其中：
所述第一绝缘层和所述第二绝缘层形成相同的光滑表面。
18.根据权利要求15的电光装置衬底，其特征在于，所述布图的光屏蔽层只形成在所述晶体管元件的形成区中。
19.根据权利要求15的电光装置衬底，其特征在于，所述第一绝缘层包括氧化硅，所述第二绝缘层包括氮化硅。
20.一种电光装置衬底，包括顺序形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，和(iii)第三绝缘层，该第三绝缘层部分形成在所述第二绝缘层上，其抛光率比所述第二绝缘层的抛光率高，以便使所述绝缘膜的表面光滑，
所述晶体管元件具有包括硅层的半导体层。
21.根据权利要求20的电光装置衬底，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
22.根据权利要求20的电光装置衬底，其中：
所述第二绝缘层和所述第三绝缘层形成相同的光滑表面。
23.根据权利要求20的电光装置衬底，其特征在于，所述布图的光屏蔽层形成在所述每个晶体管元件的非形成区中，在所述每个晶体管元件的非形成区中没有形成所述每个晶体管元件。
24.根据权利要求20的电光装置衬底，其特征在于，所述第一绝缘层和所述第三绝缘层包括氧化硅，所述第二绝缘层包括氮化硅。
25.一种电光装置衬底，包括：
透光衬底一个表面上的布图的光屏蔽层，具有一个表面和预定的图形；
在所述透光衬底的所述一个表面上，在没有形成所述布图的光屏蔽层的区域形成的绝缘层，并使其表面光滑以与所述布图的光屏蔽层的所述表面并排；
晶体管元件，形成在所述布图的光屏蔽层上，并具有包括硅层的半导体层。
26.根据权利要求25的电光装置衬底，其中：
所述半导体层包括在包括所述布图的光屏蔽层和所述光滑的绝缘层的表面上层叠的单晶硅层。
27.根据权利要求25的电光装置衬底，其中：
所述布图的光屏蔽层和所述绝缘层形成相同的光滑表面。
28.根据权利要求25的电光装置衬底，其特征在于，通过抛光绝缘膜的表面形成所述绝缘层，所述绝缘膜形成在已形成所述布图的光屏蔽层的所述透光衬底的所述一个表面上，
所述布图的光屏蔽层在所述绝缘膜的抛光工艺中起抛光停止层的作用。
29，根据权利要求25的电光装置衬底，其特征在于，在所述布图的光屏蔽层和所述绝缘层的表面上，形成了第二绝缘层，
所述晶体管元件设在所述第二绝缘层的表面上。
30.一种电光装置，包括：
(A)电光装置衬底，包括依次形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层部分形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，以便使所述绝缘膜的表面光滑，
所述晶体管元件具有包括硅层的半导体层；
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
31.根据权利要求30的电光装置，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
32.一种电光装置，包括：
(A)电光装置衬底，包括依次形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，和(iii)第三绝缘层，该第三绝缘层部分形成在所述第二绝缘层上，其抛光率比所述第二绝缘层的抛光率高，以便使所述绝缘膜的表面光滑，
所述晶体管元件具有包括硅层的半导体层；
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
33.根据权利要求32的电光装置，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
34.一种电光装置，包括：
(A)电光装置衬底，包括：
透光衬底的一个表面上的布图的光屏蔽层，具有一个表面和预定的图形；
绝缘层，形成在所述透光衬底的所述一个表面上、没有形成所述布图的光
绝缘层，形成在所述透光衬底的所述一个表面上、没有形成所述布图的光屏蔽层的区域，并使其表面光滑以与所述布图的光屏蔽层的所述表面并排；
晶体管元件，形成在所述布图的光屏蔽层上，具有包括硅层的半导体层；
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
35.根据权利要求34的电光装置，其中：
所述半导体层包括在包括所述布图的光屏蔽层和所述光滑的绝缘层的表面上层叠的单晶硅层。
36.一种电装置，包括：
(A)电光装置衬底，包括依次形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层部分形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，以便使所述绝缘膜的表面光滑，
所述晶体管元件具有包括硅层的半导体层；
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
37.根据权利要求36的电装置，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
38.一种电装置，包括：
(A)电光装置衬底，包括依次形成在透光衬底的一个表面上的布图的光屏蔽层、绝缘膜和晶体管，光屏蔽层具有预定的图形，
所述绝缘膜包括(i)第一绝缘层和(ii)第二绝缘层，该第二绝缘层形成在所述第一绝缘层上，其抛光率比所述第一绝缘层的抛光率低，和(iii)第三绝缘层，该第三绝缘层部分形成在所述第二绝缘层上，其抛光率比所述第二绝缘层的抛光率高，以便使所述绝缘膜的表面光滑，
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
39.根据权利要求38的电装置，其中：
所述半导体层包括层叠在所述绝缘膜的所述光滑表面上的单晶硅层。
40.一种电装置，包括：
(A)电光装置衬底，包括：
透光衬底的一个表面上的布图的光屏蔽层，具有一个表面和预定的图形；
绝缘层，形成在所述透光衬底的所述一个表面上、没有形成所述布图的光屏蔽层的区域，并使其表面光滑以与所述布图的光屏蔽层的所述表面并排；
晶体管元件，形成在所述布图的光屏蔽层上，具有包括硅层的半导体层；
(B)另一个透光衬底，设置成与所述电光装置衬底的所述透光衬底的所述一个表面相对；和
(C)夹在所述两个透光衬底之间的电光材料层。
41.根据权利要求40的电装置，其中：
所述半导体层包括在包括所述布图的光屏蔽层和所述光滑的绝缘层的表面上层叠的单晶硅层。
CNB01137232XA 2000-09-22 2001-09-22 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置 Expired - Fee Related CN1165967C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP288460/2000 2000-09-22
JP288460/00 2000-09-22
JP2000288460A JP4701487B2 (ja) 2000-09-22 2000-09-22 電気光学装置用基板の製造方法
JP291005/00 2000-09-25
JP2000291005A JP4843840B2 (ja) 2000-09-25 2000-09-25 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP291005/2000 2000-09-25

Publications (2)

Publication Number Publication Date
CN1346146A CN1346146A (zh) 2002-04-24
CN1165967C true CN1165967C (zh) 2004-09-08

Family

ID=26600508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01137232XA Expired - Fee Related CN1165967C (zh) 2000-09-22 2001-09-22 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置

Country Status (4)

Country Link
US (1) US6661025B2 (zh)
KR (1) KR100454515B1 (zh)
CN (1) CN1165967C (zh)
TW (1) TW510056B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909583B2 (ja) 2001-08-27 2007-04-25 セイコーエプソン株式会社 電気光学装置の製造方法
JP3700697B2 (ja) * 2002-02-12 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
US6692983B1 (en) * 2002-08-01 2004-02-17 Chih-Chiang Chen Method of forming a color filter on a substrate having pixel driving elements
KR101032337B1 (ko) 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
KR100930492B1 (ko) * 2003-06-02 2009-12-09 삼성전자주식회사 액정표시장치용 백라이트유닛
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP4433405B2 (ja) * 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
TWI271871B (en) * 2005-12-30 2007-01-21 Ind Tech Res Inst Thin film transistor
JP5246746B2 (ja) * 2008-01-21 2013-07-24 株式会社ジャパンディスプレイウェスト 電気光学装置、電気光学装置の製造方法及び電子機器
CN101840899B (zh) * 2009-03-19 2012-05-02 瀚宇彩晶股份有限公司 接地结构
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
US10157561B2 (en) * 2015-05-01 2018-12-18 Apple Inc. Electronic device display with zigzag pixel design
CN205264316U (zh) * 2015-12-30 2016-05-25 京东方科技集团股份有限公司 阵列基板及显示器件
CN105652541B (zh) * 2016-01-20 2018-11-23 深圳市华星光电技术有限公司 阵列基板的制作方法及液晶显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3537938B2 (ja) * 1995-12-22 2004-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の作製方法
JP3531415B2 (ja) 1997-04-22 2004-05-31 セイコーエプソン株式会社 Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
KR100469109B1 (ko) * 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR20020023161A (ko) 2002-03-28
CN1346146A (zh) 2002-04-24
TW510056B (en) 2002-11-11
KR100454515B1 (ko) 2004-11-05
US6661025B2 (en) 2003-12-09
US20020037600A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
CN1203360C (zh) 电光学装置、投影显示装置及电光学装置的制造方法
CN1244890C (zh) 电光装置及其制造方法和电子装置
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1165967C (zh) 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置
CN1204441C (zh) 电光装置及其制造方法和投射型显示装置、电子装置
CN1102246C (zh) 有源矩阵衬底、使用此衬底的液晶装置及其显示装置
CN1267781C (zh) 采用开关元件的衬底、液晶和投影型显示装置及电子仪器
CN1183403C (zh) 液晶装置及其制造方法和投影型显示装置
CN1162747C (zh) 电光装置、电子装置、电光装置用基板和电光装置用基板的制造方法以及遮光膜
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
CN1267782C (zh) 电光装置
CN1162744C (zh) 电光装置
CN1207613C (zh) 电光学装置及电子设备
CN1154012C (zh) 电光学装置及其制造方法和电子机器
CN1214281C (zh) 液晶装置用的基板、液晶装置和投射型显示装置
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN2687713Y (zh) 电光装置和电子设备
CN1627164A (zh) 液晶显示器及其制造方法
CN1187838C (zh) 电光装置的制造方法
CN1295343A (zh) 电光学装置的制造方法,电光学装置及电子机器
CN1169233C (zh) 电光学装置及其制造方法和电子设备
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1518129A (zh) 晶体管及其制造方法、电光装置、半导体器件及电子设备
CN1450631A (zh) 电光装置、半导体装置及它们的制造方法和投影装置与电器
CN1680862A (zh) 液晶显示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908

Termination date: 20160922