JP3537938B2 - アクティブマトリクス表示装置の作製方法 - Google Patents
アクティブマトリクス表示装置の作製方法Info
- Publication number
- JP3537938B2 JP3537938B2 JP35053995A JP35053995A JP3537938B2 JP 3537938 B2 JP3537938 B2 JP 3537938B2 JP 35053995 A JP35053995 A JP 35053995A JP 35053995 A JP35053995 A JP 35053995A JP 3537938 B2 JP3537938 B2 JP 3537938B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- data line
- interlayer insulator
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
回路を有する表示装置（アクティブマトリクス表示装
置）に関する。
回路を有する表示装置（アクティブマトリクス表示装
置）に関する。
【０００２】
【従来の技術】近年、液晶ディスプレー駆動のためのア
クティブマトリクスがさかんに研究され、また、実用化
されている。アクティブ素子としては、各画素に薄膜ト
ランジスタ（ＴＦＴ）を使用したものが提案されてい
る。このようなアクティブマトリクス回路は、画素電極
と対向電極の間に液晶をはさんだコンデンサーを形成
し、ＴＦＴによって、このコンデンサーに出入りする電
荷を制御するものである。
クティブマトリクスがさかんに研究され、また、実用化
されている。アクティブ素子としては、各画素に薄膜ト
ランジスタ（ＴＦＴ）を使用したものが提案されてい
る。このようなアクティブマトリクス回路は、画素電極
と対向電極の間に液晶をはさんだコンデンサーを形成
し、ＴＦＴによって、このコンデンサーに出入りする電
荷を制御するものである。
【０００３】ＴＦＴを歩留り良く製造するには、作製工
程数を減らすことが必要であった。中でも、配線のデザ
インルールがより微細になるにつれ、フォトリソグラフ
ィーの工程、特にマスク合わせの回数を減らすことが要
求された。また、画素電極の専有比率（開口率）を高め
ることも重要な課題であった。
程数を減らすことが必要であった。中でも、配線のデザ
インルールがより微細になるにつれ、フォトリソグラフ
ィーの工程、特にマスク合わせの回数を減らすことが要
求された。また、画素電極の専有比率（開口率）を高め
ることも重要な課題であった。
【０００４】
【発明が解決しようとする課題】従来のアクティブマト
リクス回路において、もっともマスク合わせに精度が要
求されたのは、画素電極のパターニングの工程であっ
た。これは、マスク合わせが適当でないと、画素電極が
ゲイト線やデータ線と重なって、寄生容量を生じるから
である。寄生容量は画像の質に大きな影響を与えた。特
に、開口率を高めるために画素電極とゲイト線やデータ
線との間隔が狭まると、上記のような不良の発生確率が
大きくなった。逆に画素電極とゲイト線やデータ線との
間隔を十分に取ると、開口率を高めることはできなかっ
た。
リクス回路において、もっともマスク合わせに精度が要
求されたのは、画素電極のパターニングの工程であっ
た。これは、マスク合わせが適当でないと、画素電極が
ゲイト線やデータ線と重なって、寄生容量を生じるから
である。寄生容量は画像の質に大きな影響を与えた。特
に、開口率を高めるために画素電極とゲイト線やデータ
線との間隔が狭まると、上記のような不良の発生確率が
大きくなった。逆に画素電極とゲイト線やデータ線との
間隔を十分に取ると、開口率を高めることはできなかっ
た。
【０００５】図２（Ａ）には、従来のアクティブマトリ
クス表示装置の断面の概略を示す。この図では、ＴＦＴ
はプレーナー型である。このような装置は以下のように
作製される。すなわち、透明な基板３１上に、薄膜半導
体層３２、ゲイト絶縁膜（図示せず）、ゲイト線３３〜
３５を形成する。このうち、ゲイト線３５はＴＦＴのゲ
イト電極となる。また、薄膜半導体層には、Ｎ型もしく
はＰ型の導電型を有する領域（ソース、ドレイン）を設
ける。さらに、これらを覆って第１の層間絶縁物３６を
形成し、これにコンタクトホールを設け、データ線３７
を形成する。
クス表示装置の断面の概略を示す。この図では、ＴＦＴ
はプレーナー型である。このような装置は以下のように
作製される。すなわち、透明な基板３１上に、薄膜半導
体層３２、ゲイト絶縁膜（図示せず）、ゲイト線３３〜
３５を形成する。このうち、ゲイト線３５はＴＦＴのゲ
イト電極となる。また、薄膜半導体層には、Ｎ型もしく
はＰ型の導電型を有する領域（ソース、ドレイン）を設
ける。さらに、これらを覆って第１の層間絶縁物３６を
形成し、これにコンタクトホールを設け、データ線３７
を形成する。
【０００６】さらに、これらを覆って第２の層間絶縁物
３８を形成し、これにコンタクトホール３９を設け、透
明導電性被膜を形成する。第２の層間絶縁物としては、
酸化珪素や窒化珪素以外にも、より誘電率の低い有機樹
脂等が用いられる。そして、公知のフォトリソグラフィ
ー法により透明導電性被膜をエッチングし、画素電極４
０とする。（図２（Ａ））
３８を形成し、これにコンタクトホール３９を設け、透
明導電性被膜を形成する。第２の層間絶縁物としては、
酸化珪素や窒化珪素以外にも、より誘電率の低い有機樹
脂等が用いられる。そして、公知のフォトリソグラフィ
ー法により透明導電性被膜をエッチングし、画素電極４
０とする。（図２（Ａ））
【０００７】アクティブマトリクス表示装置の単位画素
を上方より見た様子を図２（Ｂ）に示す。図から明らか
なように、画素電極４０は、ゲイト線３３やデータ線３
７との間隔を十分に取る必要から、単位画素の面積に占
める比率はそれほど高くない。図３には、逆スタガー型
のＴＦＴを用いたアクティブマトリクス表示装置の断面
の概略を示す。このような装置は以下のように作製され
る。すなわち、透明な基板４１上に、ゲイト線４２〜４
４、ゲイト絶縁膜４５、薄膜半導体層４６を形成する。
このうち、ゲイト線４４はＴＦＴのゲイト電極となる。
を上方より見た様子を図２（Ｂ）に示す。図から明らか
なように、画素電極４０は、ゲイト線３３やデータ線３
７との間隔を十分に取る必要から、単位画素の面積に占
める比率はそれほど高くない。図３には、逆スタガー型
のＴＦＴを用いたアクティブマトリクス表示装置の断面
の概略を示す。このような装置は以下のように作製され
る。すなわち、透明な基板４１上に、ゲイト線４２〜４
４、ゲイト絶縁膜４５、薄膜半導体層４６を形成する。
このうち、ゲイト線４４はＴＦＴのゲイト電極となる。
【０００８】さらに、薄膜半導体層上に窒化珪素等の材
料によってエッチングストッパー４７を形成し、これを
覆って、Ｎ型もしくはＰ型の導電型を有する被膜４８を
形成する。そして、これをエッチングストッパー４７ま
でエッチングし、ソース、ドレインとする。さらに、デ
ータ線４９を形成する。さらに、これらを覆って層間絶
縁物５０を形成し、これにコンタクトホールを設け、透
明導電性被膜を形成する。そして、公知のフォトリソグ
ラフィー法により透明導電性被膜をエッチングし、画素
電極５１とする。（図３）
料によってエッチングストッパー４７を形成し、これを
覆って、Ｎ型もしくはＰ型の導電型を有する被膜４８を
形成する。そして、これをエッチングストッパー４７ま
でエッチングし、ソース、ドレインとする。さらに、デ
ータ線４９を形成する。さらに、これらを覆って層間絶
縁物５０を形成し、これにコンタクトホールを設け、透
明導電性被膜を形成する。そして、公知のフォトリソグ
ラフィー法により透明導電性被膜をエッチングし、画素
電極５１とする。（図３）
【０００９】特に逆スタガー型ＴＦＴにおいて、エッチ
ングストッパーを用いた場合には、表面の凹凸が大きく
なった。このことは液晶を用いた表示装置にとっては好
ましいことではなかった。なぜならば、液晶を表示装置
に用いるには、液晶分子をある特定の方向に配向させる
必要があるが、凹凸が大きいと配向が乱れるからであ
る。
ングストッパーを用いた場合には、表面の凹凸が大きく
なった。このことは液晶を用いた表示装置にとっては好
ましいことではなかった。なぜならば、液晶を表示装置
に用いるには、液晶分子をある特定の方向に配向させる
必要があるが、凹凸が大きいと配向が乱れるからであ
る。
【００１０】
【問題を解決するための手段】本発明は、以上の点に鑑
みてなされたものである。すなわち、透明な基板上にゲ
イト線、データ線、薄膜半導体層とを有し、表面が層間
絶縁物で被覆された素子層を形成する工程と、前記素子
層に画素電極を設けるためのコンタクトホールを形成す
る工程と、前記素子層上に透明導電性被膜を形成する工
程と、前記透明導電性被膜および層間絶縁物を機械的研
磨法もしくは化学的機械的研磨法により、研磨、平坦化
し、よって前記透明導電性被膜を、前記ゲイト線、デー
タ線にそってエッチングする工程と、を有する。
みてなされたものである。すなわち、透明な基板上にゲ
イト線、データ線、薄膜半導体層とを有し、表面が層間
絶縁物で被覆された素子層を形成する工程と、前記素子
層に画素電極を設けるためのコンタクトホールを形成す
る工程と、前記素子層上に透明導電性被膜を形成する工
程と、前記透明導電性被膜および層間絶縁物を機械的研
磨法もしくは化学的機械的研磨法により、研磨、平坦化
し、よって前記透明導電性被膜を、前記ゲイト線、デー
タ線にそってエッチングする工程と、を有する。
【００１１】本発明を実施する上では、下記の条件のい
ずれかを満たすとより好ましい。すなわち、 （１） 前記透明導電性被膜は、前記コンタクトホール
において、前記薄膜半導体層と直接コンタクトし、前記
薄膜半導体層のコンタクト部分は、前記ゲイト線、デー
タ線のいずれよりも薄い。 （２） 前記層間絶縁物が、前記ゲイト線、データ線の
いずれより厚い。 （３） 前記ゲイト線には、前記薄膜半導体層上に形成
されたエッチングストッパーと同じ膜によって形成され
た絶縁物が設けられている。
ずれかを満たすとより好ましい。すなわち、 （１） 前記透明導電性被膜は、前記コンタクトホール
において、前記薄膜半導体層と直接コンタクトし、前記
薄膜半導体層のコンタクト部分は、前記ゲイト線、デー
タ線のいずれよりも薄い。 （２） 前記層間絶縁物が、前記ゲイト線、データ線の
いずれより厚い。 （３） 前記ゲイト線には、前記薄膜半導体層上に形成
されたエッチングストッパーと同じ膜によって形成され
た絶縁物が設けられている。
【００１２】上記（１）および（２）はプレーナー型、
逆スタガー型を含めた全ての構造のＴＦＴに対して有効
であるが、（３）は逆スタガー型についてのみ有効であ
る。（３）の理由については実施例において詳述され
る。
逆スタガー型を含めた全ての構造のＴＦＴに対して有効
であるが、（３）は逆スタガー型についてのみ有効であ
る。（３）の理由については実施例において詳述され
る。
【００１３】
【作用】本発明によって、従来のようなフォトリソグラ
フィー法による透明導電性被膜のエッチングはなされな
い。代わりに、機械的研磨法もしくは化学的機械的研磨
法（ＣＭＰ法ともいう）によって、エッチングされる。
この際、ゲイト線やデータ線のある部分は、他の部分よ
りも凸であるので、優先的にエッチングされる。その結
果、ゲイト線やデータ線に囲まれた部分の透明導電性被
膜のみが残され、画素電極となる。
フィー法による透明導電性被膜のエッチングはなされな
い。代わりに、機械的研磨法もしくは化学的機械的研磨
法（ＣＭＰ法ともいう）によって、エッチングされる。
この際、ゲイト線やデータ線のある部分は、他の部分よ
りも凸であるので、優先的にエッチングされる。その結
果、ゲイト線やデータ線に囲まれた部分の透明導電性被
膜のみが残され、画素電極となる。
【００１４】本発明を実施する上で満たすことの望まれ
る上記（１）および（２）の条件について検討する。ま
ず、図６を用いて上記条件（１）の理由を説明する。こ
こでは、基板１０１上にゲイト線１０４とデータ線１０
３、薄膜半導体層１０２、層間絶縁物１０５、透明導電
性被膜１０６を形成する。（図６（Ａ））
る上記（１）および（２）の条件について検討する。ま
ず、図６を用いて上記条件（１）の理由を説明する。こ
こでは、基板１０１上にゲイト線１０４とデータ線１０
３、薄膜半導体層１０２、層間絶縁物１０５、透明導電
性被膜１０６を形成する。（図６（Ａ））
【００１５】そして、これを本発明にしたがって研磨す
る。研磨の途中で層間絶縁物１０５のうち、データ線１
０３の上の表面１０７が現れ、これによって、透明導電
性被膜１０６が、１０８と１０９の２つの部分に分離さ
れる。しかし、データ線とゲイト線によって透明導電性
被膜が分離されているわけではないので、画素電極は形
成されず、さらに、研磨を続ける必要がある。（図６
（Ｂ））
る。研磨の途中で層間絶縁物１０５のうち、データ線１
０３の上の表面１０７が現れ、これによって、透明導電
性被膜１０６が、１０８と１０９の２つの部分に分離さ
れる。しかし、データ線とゲイト線によって透明導電性
被膜が分離されているわけではないので、画素電極は形
成されず、さらに、研磨を続ける必要がある。（図６
（Ｂ））
【００１６】さらに、研磨を続けると、層間絶縁物１０
５のうち、ゲイト線１０３の上の表面１１０が現れ、こ
れによって、透明導電性被膜１０８が、画素電極１１２
と１１３の２つに分離される。すなわち、本発明によっ
て画素電極を分離するには、ゲイト線もしくはデータ線
のいずれか薄い方（図６ではゲイト線）の上の層間絶縁
物の表面が露出するまで研磨を続けなければならない。
５のうち、ゲイト線１０３の上の表面１１０が現れ、こ
れによって、透明導電性被膜１０８が、画素電極１１２
と１１３の２つに分離される。すなわち、本発明によっ
て画素電極を分離するには、ゲイト線もしくはデータ線
のいずれか薄い方（図６ではゲイト線）の上の層間絶縁
物の表面が露出するまで研磨を続けなければならない。
【００１７】しかしながら、このときには層間絶縁物１
０５のうちの薄膜半導体層１０２の上の表面１１１によ
っても、透明導電性被膜１０９が１１４と１１５に分離
されてしまっており、本来画素電極となることの期待さ
れている部分１１４が薄膜半導体層から絶縁されてしま
う。（図６（Ｃ）） このような問題を避けるには、表面１１１の高さは表面
１１０の高さよりも低いことが必要である。そうすれ
ば、画素電極を分離するための研磨をやめた際にも、薄
膜半導体層と画素電極はつながっているからである。上
記の２つの部分の高さの相違は、ゲイト線もしくはデー
タ線のいずれか薄い方の厚さとコンタクト部分の薄膜半
導体層の厚さによって決定される。すなわち、前者より
後者の方が薄いことが好ましい。
０５のうちの薄膜半導体層１０２の上の表面１１１によ
っても、透明導電性被膜１０９が１１４と１１５に分離
されてしまっており、本来画素電極となることの期待さ
れている部分１１４が薄膜半導体層から絶縁されてしま
う。（図６（Ｃ）） このような問題を避けるには、表面１１１の高さは表面
１１０の高さよりも低いことが必要である。そうすれ
ば、画素電極を分離するための研磨をやめた際にも、薄
膜半導体層と画素電極はつながっているからである。上
記の２つの部分の高さの相違は、ゲイト線もしくはデー
タ線のいずれか薄い方の厚さとコンタクト部分の薄膜半
導体層の厚さによって決定される。すなわち、前者より
後者の方が薄いことが好ましい。
【００１８】例えば、図６（Ｄ）に示すように、基板１
２１上にゲイト線１２３とデータ線１２４、薄膜半導体
層１２２、層間絶縁物１２５、透明導電性被膜１２６を
形成する。（図６（Ｄ）） そして、これを本発明にしたがって研磨する。上述のよ
うに、ゲイト線もしくはデータ線のいずれか薄い方（図
６ではゲイト線）の上の層間絶縁物の表面１２７が露出
するまで研磨を続けると、透明導電性被膜１２６が画素
電極１３０と１３１に分離される。しかし、そのときに
は、層間絶縁物１２５のうちの薄膜半導体層１２２の上
の部分の表面１２９は露出されていないので、画素電極
１３２は薄膜半導体層とつながっている。（図６
（Ｅ））
２１上にゲイト線１２３とデータ線１２４、薄膜半導体
層１２２、層間絶縁物１２５、透明導電性被膜１２６を
形成する。（図６（Ｄ）） そして、これを本発明にしたがって研磨する。上述のよ
うに、ゲイト線もしくはデータ線のいずれか薄い方（図
６ではゲイト線）の上の層間絶縁物の表面１２７が露出
するまで研磨を続けると、透明導電性被膜１２６が画素
電極１３０と１３１に分離される。しかし、そのときに
は、層間絶縁物１２５のうちの薄膜半導体層１２２の上
の部分の表面１２９は露出されていないので、画素電極
１３２は薄膜半導体層とつながっている。（図６
（Ｅ））
【００１９】次に、図７を用いて上記条件（２）の理由
を説明する。ここでは、基板２０１上にゲイト線２０
２、２０３とデータ線２０４、２０５、ゲイト線を覆う
第１の層間絶縁物２０６、データ線を覆う第２の層間絶
縁物２０７、透明導電性被膜２０８を形成する。ゲイト
線２０３とデータ線２０５は交差する。（図７（Ａ））
を説明する。ここでは、基板２０１上にゲイト線２０
２、２０３とデータ線２０４、２０５、ゲイト線を覆う
第１の層間絶縁物２０６、データ線を覆う第２の層間絶
縁物２０７、透明導電性被膜２０８を形成する。ゲイト
線２０３とデータ線２０５は交差する。（図７（Ａ））
【００２０】そして、これを本発明にしたがって研磨す
る。まず、最も上部にあるゲイト線２０３とデータ線２
０５の交差部分の上の層間絶縁物が露出し、それが研磨
される。しかし、この段階では、データ線２０４とゲイ
ト線２０２によって透明導電性被膜が分離されているわ
けではないので、画素電極は形成されず、さらに、研磨
を続ける必要がある。（図７（Ｂ））
る。まず、最も上部にあるゲイト線２０３とデータ線２
０５の交差部分の上の層間絶縁物が露出し、それが研磨
される。しかし、この段階では、データ線２０４とゲイ
ト線２０２によって透明導電性被膜が分離されているわ
けではないので、画素電極は形成されず、さらに、研磨
を続ける必要がある。（図７（Ｂ））
【００２１】さらに、研磨を続けると、ゲイト線２０
２、データ線２０４上の層間絶縁物の表面２１０、２１
１が露出し、これによって透明導電性被膜２０８が画素
電極２１３〜２１５に分離される。しかしながら、この
ときには、ゲイト線２０３とデータ線２０５の交差部の
層間絶縁物は全て研磨されてしまい、上方にあるデータ
線の表面２１２が露出してしまっている。このような状
態自体が不良であるわけではないが、好ましいものでは
ない。（図７（Ｃ））
２、データ線２０４上の層間絶縁物の表面２１０、２１
１が露出し、これによって透明導電性被膜２０８が画素
電極２１３〜２１５に分離される。しかしながら、この
ときには、ゲイト線２０３とデータ線２０５の交差部の
層間絶縁物は全て研磨されてしまい、上方にあるデータ
線の表面２１２が露出してしまっている。このような状
態自体が不良であるわけではないが、好ましいものでは
ない。（図７（Ｃ））
【００２２】このような問題を避けるには、層間絶縁物
の表面２１０、２１１が露出する際には、データ線もし
くはゲイト線のうち、いずれか上方にあるものの表面が
露出しないようにすればよい。このためには、ゲイト線
もしくはデータ線いずれか薄い方の上の層間絶縁物の表
面（この表面まで研磨しないと画素電極の分離ができな
い）よりも、データ線もしくはゲイト線いずれか上方に
あるものの表面の高さを低くする必要がある。
の表面２１０、２１１が露出する際には、データ線もし
くはゲイト線のうち、いずれか上方にあるものの表面が
露出しないようにすればよい。このためには、ゲイト線
もしくはデータ線いずれか薄い方の上の層間絶縁物の表
面（この表面まで研磨しないと画素電極の分離ができな
い）よりも、データ線もしくはゲイト線いずれか上方に
あるものの表面の高さを低くする必要がある。
【００２３】そのためには、データ線の方がゲイト線よ
りも薄い場合には、上記の高低は、第２の層間絶縁物の
厚さとゲイト線の厚さの大小で決まる。すなわち、第２
の層間絶縁物をゲイト線よりも厚くする必要がある。ま
た、ゲイト線の方がデータ線よりも薄い場合には、同様
に、データ線よりも第２の層間絶縁物を厚くする必要が
ある。すなわち、第２の層間絶縁物はゲイト線とデータ
線のいずれよりも厚い。
りも薄い場合には、上記の高低は、第２の層間絶縁物の
厚さとゲイト線の厚さの大小で決まる。すなわち、第２
の層間絶縁物をゲイト線よりも厚くする必要がある。ま
た、ゲイト線の方がデータ線よりも薄い場合には、同様
に、データ線よりも第２の層間絶縁物を厚くする必要が
ある。すなわち、第２の層間絶縁物はゲイト線とデータ
線のいずれよりも厚い。
【００２４】例えば、図７（Ｄ）に示すように、基板２
２１上にゲイト線２２２、２２３とデータ線２２４、２
２５、第１の層間絶縁物２２６、第２の層間絶縁物２２
７、透明導電性被膜２２８を形成する。ゲイト線２２３
とデータ線２２５は交差する。（図７（Ｄ））
２１上にゲイト線２２２、２２３とデータ線２２４、２
２５、第１の層間絶縁物２２６、第２の層間絶縁物２２
７、透明導電性被膜２２８を形成する。ゲイト線２２３
とデータ線２２５は交差する。（図７（Ｄ））
【００２５】そして、これを本発明にしたがって研磨す
る。上述のように、ゲイト線もしくはデータ線のいずれ
か薄い方（図７では両方）の上の層間絶縁物の表面２２
９、２３０が露出するまで研磨を続けると、透明導電性
被膜２２８が画素電極２３２〜２３４に分離されるの
で、この段階で研磨を終了すればよい。しかし、そのと
きには、データ線２２５の表面２３１は露出していな
い。（図７（Ｅ））
る。上述のように、ゲイト線もしくはデータ線のいずれ
か薄い方（図７では両方）の上の層間絶縁物の表面２２
９、２３０が露出するまで研磨を続けると、透明導電性
被膜２２８が画素電極２３２〜２３４に分離されるの
で、この段階で研磨を終了すればよい。しかし、そのと
きには、データ線２２５の表面２３１は露出していな
い。（図７（Ｅ））
【００２６】
〔実施例１〕 図１に本発明の一実施例によるアクティ
ブマトリクス表示装置の、特に、透明導電性被膜のエッ
チング方法を示す。本実施例は、いわゆる多結晶シリコ
ンのプレーナー型ＴＦＴを用いたアクティブマトリクス
表示装置である。図１（Ａ）〜（Ｃ）は、工程の断面の
概略を示し、図１（Ｄ）は上方より見た概略を示す。
ブマトリクス表示装置の、特に、透明導電性被膜のエッ
チング方法を示す。本実施例は、いわゆる多結晶シリコ
ンのプレーナー型ＴＦＴを用いたアクティブマトリクス
表示装置である。図１（Ａ）〜（Ｃ）は、工程の断面の
概略を示し、図１（Ｄ）は上方より見た概略を示す。
【００２７】まず、公知の技術によって、ガラス基板１
１上に、厚さ５００Åの薄膜多結晶シリコン層１２、ゲ
イト絶縁膜、ゲイト線１３〜１５を形成する。薄膜シリ
コン層１２には、ゲイト電極１５をマスクとして公知の
自己整合的なドーピング法によりＮ型の領域を形成す
る。ゲイト線・ゲイト電極は多結晶シリコンを用いる。
ゲイト線の厚さは３０００Åである。そして、第１の層
間絶縁物（酸化珪素）１６を堆積する。第１の層間絶縁
物の厚さは４０００Åとする。
１上に、厚さ５００Åの薄膜多結晶シリコン層１２、ゲ
イト絶縁膜、ゲイト線１３〜１５を形成する。薄膜シリ
コン層１２には、ゲイト電極１５をマスクとして公知の
自己整合的なドーピング法によりＮ型の領域を形成す
る。ゲイト線・ゲイト電極は多結晶シリコンを用いる。
ゲイト線の厚さは３０００Åである。そして、第１の層
間絶縁物（酸化珪素）１６を堆積する。第１の層間絶縁
物の厚さは４０００Åとする。
【００２８】次に、第１の層間絶縁物に、薄膜シリコン
層１２に達するコンタクトホールを形成する。そして、
データ線１７をアルミニウムによって形成する。データ
線の厚さは６０００Åとする。そして、厚さ８０００Å
の第２の層間絶縁物（酸化珪素）１８を堆積し、第１お
よび第２の層間絶縁物に、薄膜シリコン層１２に達する
コンタクトホール１９を形成する。さらに、公知の技術
により厚さ１０００Åのインジウム錫酸化物（ＩＴＯ）
被膜２０を形成する。（図１（Ａ））
層１２に達するコンタクトホールを形成する。そして、
データ線１７をアルミニウムによって形成する。データ
線の厚さは６０００Åとする。そして、厚さ８０００Å
の第２の層間絶縁物（酸化珪素）１８を堆積し、第１お
よび第２の層間絶縁物に、薄膜シリコン層１２に達する
コンタクトホール１９を形成する。さらに、公知の技術
により厚さ１０００Åのインジウム錫酸化物（ＩＴＯ）
被膜２０を形成する。（図１（Ａ））
【００２９】そして、本発明にしたがって上記の素子の
表面をＣＭＰ法により研磨する。図１（Ｂ）には、矢印
２１で示されるレベルまで研磨した様子を示すが、この
段階では、ＩＴＯ膜２０が画素電極に分離されていな
い。（図１（Ｂ）） 図１（Ｃ）には、研磨が終了し、画素電極２２、２３が
形成された状態を示す。この図と、従来の表示装置の図
２（Ａ）とを比較して明らかなことは、表面の凹凸が少
ないということである。すなわち、本発明によって、平
坦化も同時におこなわれる。（図１（Ｃ））
表面をＣＭＰ法により研磨する。図１（Ｂ）には、矢印
２１で示されるレベルまで研磨した様子を示すが、この
段階では、ＩＴＯ膜２０が画素電極に分離されていな
い。（図１（Ｂ）） 図１（Ｃ）には、研磨が終了し、画素電極２２、２３が
形成された状態を示す。この図と、従来の表示装置の図
２（Ａ）とを比較して明らかなことは、表面の凹凸が少
ないということである。すなわち、本発明によって、平
坦化も同時におこなわれる。（図１（Ｃ））
【００３０】画素電極のエッチング（分離）が終了した
状態の表示装置の単位画素を上方より見た図面を示す。
この図と、従来の表示装置の図２（Ｂ）とを比較して明
らかなことは画素電極２２とゲイト線１３、データ線１
７との間隔が十分に狭いということである。すなわち、
開口率が格段に高くなっている。（図１（Ｄ））
状態の表示装置の単位画素を上方より見た図面を示す。
この図と、従来の表示装置の図２（Ｂ）とを比較して明
らかなことは画素電極２２とゲイト線１３、データ線１
７との間隔が十分に狭いということである。すなわち、
開口率が格段に高くなっている。（図１（Ｄ））
【００３１】本実施例においては、薄膜半導体層：５０
０Å、ゲイト線：３０００Å、データ線：６０００Å、
第２の層間絶縁物：８０００Åである。本実施例ではゲ
イト線やデータ線は薄膜シリコン層より厚い。したがっ
て、上記の条件（１）を満たす。また、第２の層間絶縁
物はデータ線とゲイト線よりも厚い。したがって、上記
条件（２）を満たす。
０Å、ゲイト線：３０００Å、データ線：６０００Å、
第２の層間絶縁物：８０００Åである。本実施例ではゲ
イト線やデータ線は薄膜シリコン層より厚い。したがっ
て、上記の条件（１）を満たす。また、第２の層間絶縁
物はデータ線とゲイト線よりも厚い。したがって、上記
条件（２）を満たす。
【００３２】〔実施例２〕 図４に本発明の一実施例に
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型ＴＦＴを用いたア
クティブマトリクス表示装置である。図４（Ａ）と
（Ｂ）は、工程の断面の概略を示す。
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型ＴＦＴを用いたア
クティブマトリクス表示装置である。図４（Ａ）と
（Ｂ）は、工程の断面の概略を示す。
【００３３】まず、公知の技術によって、ガラス基板６
１上に、ゲイト線６２〜６４、、ゲイト絶縁膜６５、厚
さ３００Åの真性の薄膜アモルファスシリコン層６６を
形成する。ゲイト線はアルミニウムを用い、その厚さは
３０００Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは３０００Åである。
１上に、ゲイト線６２〜６４、、ゲイト絶縁膜６５、厚
さ３００Åの真性の薄膜アモルファスシリコン層６６を
形成する。ゲイト線はアルミニウムを用い、その厚さは
３０００Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは３０００Åである。
【００３４】そして、厚さ２０００Åの窒化珪素膜によ
って、ゲイト電極６４の上の部分にある薄膜半導体層６
６上にエッチングストッパー６７を形成する。さらに、
Ｎ型の結晶性シリコン膜（厚さ２０００Å）６８を堆積
する。そして、これをエッチングストッパーまでエッチ
ングすることにより、ソースとドレインに分離する。
って、ゲイト電極６４の上の部分にある薄膜半導体層６
６上にエッチングストッパー６７を形成する。さらに、
Ｎ型の結晶性シリコン膜（厚さ２０００Å）６８を堆積
する。そして、これをエッチングストッパーまでエッチ
ングすることにより、ソースとドレインに分離する。
【００３５】次に、データ線６９をアルミニウムによっ
て形成する。データ線の厚さは３０００Åとする。そし
て、厚さ４０００Åの層間絶縁物（窒化珪素）７０を堆
積し、これに、Ｎ型の薄膜シリコン層６８に達するコン
タクトホールを形成する。さらに、公知の技術により厚
さ１０００Åのインジウム錫酸化物（ＩＴＯ）被膜７１
を形成する。（図４（Ａ））
て形成する。データ線の厚さは３０００Åとする。そし
て、厚さ４０００Åの層間絶縁物（窒化珪素）７０を堆
積し、これに、Ｎ型の薄膜シリコン層６８に達するコン
タクトホールを形成する。さらに、公知の技術により厚
さ１０００Åのインジウム錫酸化物（ＩＴＯ）被膜７１
を形成する。（図４（Ａ））
【００３６】そして、本発明にしたがって上記の素子の
表面をＣＭＰ法により研磨する。図４（Ｂ）には、研磨
が終了し、画素電極７２、７３が形成された状態を示
す。この図と、従来の表示装置の図３とを比較して明ら
かなことは、表面の凹凸が著しく減少したということで
ある。図においては、Ｎ型の薄膜半導体層６８の一部と
エッチングストッパー６７の一部が研磨されているが、
素子の特性に及ぼす影響は皆無である。（図４（Ｂ））
表面をＣＭＰ法により研磨する。図４（Ｂ）には、研磨
が終了し、画素電極７２、７３が形成された状態を示
す。この図と、従来の表示装置の図３とを比較して明ら
かなことは、表面の凹凸が著しく減少したということで
ある。図においては、Ｎ型の薄膜半導体層６８の一部と
エッチングストッパー６７の一部が研磨されているが、
素子の特性に及ぼす影響は皆無である。（図４（Ｂ））
【００３７】本実施例においては、真性の薄膜半導体
層：３００Å、ゲイト線：３０００Å、データ線：３０
００Å、層間絶縁物：４０００Åである。本実施例では
ゲイト線、データ線のいずれも、画素電極のコンタクト
する部分の薄膜シリコン層６８よりは厚い。したがっ
て、上記の条件（１）を満たす。また、層間絶縁物は、
データ線、ゲイト線のいずれよりも厚い。したがって、
上記条件（２）を満たす。
層：３００Å、ゲイト線：３０００Å、データ線：３０
００Å、層間絶縁物：４０００Åである。本実施例では
ゲイト線、データ線のいずれも、画素電極のコンタクト
する部分の薄膜シリコン層６８よりは厚い。したがっ
て、上記の条件（１）を満たす。また、層間絶縁物は、
データ線、ゲイト線のいずれよりも厚い。したがって、
上記条件（２）を満たす。
【００３８】〔実施例３〕 図５に本発明の一実施例に
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型ＴＦＴを用いたア
クティブマトリクス表示装置であり、特に、エッチング
ストッパーをゲイト線をマスクとして自己整合的に形成
する方法に本発明を適用した例に関するものである。図
５（Ａ）と（Ｂ）は、工程の断面の概略を示す。
よるアクティブマトリクス表示装置の、特に、透明導電
性被膜のエッチング方法を示す。本実施例は、いわゆる
アモルファスシリコンの逆スタガー型ＴＦＴを用いたア
クティブマトリクス表示装置であり、特に、エッチング
ストッパーをゲイト線をマスクとして自己整合的に形成
する方法に本発明を適用した例に関するものである。図
５（Ａ）と（Ｂ）は、工程の断面の概略を示す。
【００３９】まず、公知の技術によって、ガラス基板８
１上に、ゲイト線８２〜８４、、ゲイト絶縁膜８５、厚
さ５００Åの真性の薄膜アモルファスシリコン層８６を
形成する。ゲイト線はアルミニウムを用い、その厚さは
２０００Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは３０００Åである。
１上に、ゲイト線８２〜８４、、ゲイト絶縁膜８５、厚
さ５００Åの真性の薄膜アモルファスシリコン層８６を
形成する。ゲイト線はアルミニウムを用い、その厚さは
２０００Åである。また、ゲイト絶縁膜は窒化珪素であ
り、その厚さは３０００Åである。
【００４０】そして、厚さ２０００Åの窒化珪素膜を全
面に形成し、その上にポジ型のフォトレジストを塗布す
る。その後、基板裏面より露光すると、ゲイト線上のレ
ジストは露光されず、その他の部分のレジストのみが選
択的に露光されるので、ゲイト線上のレジストのみを選
択的に残存せしめることができる。以上のようにして形
成したレジストをマスクとして、窒化珪素膜をエッチン
グするとエッチングストッパーが形成される。ただし、
この方法では、実施例２と異なって、ＴＦＴの部分だけ
でなく、全てのゲイト線上にエッチングストッパーと同
様なものが形成される。以下では、これらを全てエッチ
ングストッパー８７〜８９と称する。
面に形成し、その上にポジ型のフォトレジストを塗布す
る。その後、基板裏面より露光すると、ゲイト線上のレ
ジストは露光されず、その他の部分のレジストのみが選
択的に露光されるので、ゲイト線上のレジストのみを選
択的に残存せしめることができる。以上のようにして形
成したレジストをマスクとして、窒化珪素膜をエッチン
グするとエッチングストッパーが形成される。ただし、
この方法では、実施例２と異なって、ＴＦＴの部分だけ
でなく、全てのゲイト線上にエッチングストッパーと同
様なものが形成される。以下では、これらを全てエッチ
ングストッパー８７〜８９と称する。
【００４１】さらに、Ｎ型の結晶性シリコン膜（厚さ２
０００Å）９０を堆積する。そして、これをエッチング
ストッパーまでエッチングすることにより、ソースとド
レインに分離する。次に、データ線９１をアルミニウム
によって形成する。データ線の厚さは３０００Åとす
る。そして、厚さ５０００Åの層間絶縁物（酸化珪素）
９２を堆積し、これに、Ｎ型の薄膜シリコン層９０に達
するコンタクトホールを形成する。さらに、公知の技術
により厚さ１０００Åのインジウム錫酸化物（ＩＴＯ）
被膜９３を形成する。（図５（Ａ））
０００Å）９０を堆積する。そして、これをエッチング
ストッパーまでエッチングすることにより、ソースとド
レインに分離する。次に、データ線９１をアルミニウム
によって形成する。データ線の厚さは３０００Åとす
る。そして、厚さ５０００Åの層間絶縁物（酸化珪素）
９２を堆積し、これに、Ｎ型の薄膜シリコン層９０に達
するコンタクトホールを形成する。さらに、公知の技術
により厚さ１０００Åのインジウム錫酸化物（ＩＴＯ）
被膜９３を形成する。（図５（Ａ））
【００４２】そして、本発明にしたがって上記の素子の
表面をＣＭＰ法により研磨する。図５（Ｂ）には、研磨
が終了し、画素電極９４、９５が形成された状態を示
す。（図５（Ｂ）） 本実施例においては、真性の薄膜半導体層：５００Å、
ゲイト線：２０００Å、データ線：３０００Å、層間絶
縁物：５０００Åである。
表面をＣＭＰ法により研磨する。図５（Ｂ）には、研磨
が終了し、画素電極９４、９５が形成された状態を示
す。（図５（Ｂ）） 本実施例においては、真性の薄膜半導体層：５００Å、
ゲイト線：２０００Å、データ線：３０００Å、層間絶
縁物：５０００Åである。
【００４３】本実施例では見掛け上はゲイト線とデータ
線は同じ厚さであるが、実質的には、ゲイト線の上には
エッチングストッパーが必ず形成されるので、本実施例
のような場合には、ゲイト線の実質的な厚さとは、見掛
け上のゲイト線とエッチングストッパーの厚さとなる。
線は同じ厚さであるが、実質的には、ゲイト線の上には
エッチングストッパーが必ず形成されるので、本実施例
のような場合には、ゲイト線の実質的な厚さとは、見掛
け上のゲイト線とエッチングストッパーの厚さとなる。
【００４４】このような状況は他にもあり得る。例え
ば、ゲイト線の上面を陽極酸化した場合には、得られた
陽極酸化物は、必ずゲイト線上に形成されるので、実質
的なゲイト線の厚さは、見掛け上のゲイト線と陽極酸化
物の厚さである。同様なことはデータ線においても適用
される。
ば、ゲイト線の上面を陽極酸化した場合には、得られた
陽極酸化物は、必ずゲイト線上に形成されるので、実質
的なゲイト線の厚さは、見掛け上のゲイト線と陽極酸化
物の厚さである。同様なことはデータ線においても適用
される。
【００４５】見掛け上は、画素電極のコンタクトする部
分の薄膜半導体層の厚さ２０００Åは、ゲイト線の厚さ
２０００Åと同じであり、上記条件（１）を満たさな
い。しかし、上記の通り、実質的なゲイト線の厚さは、
見掛け上のケイト線の厚さにエッチングストッパーの厚
さを足した４０００Åであり、したがって、実質的には
ゲイト線もデータ線もコンタクト部分の薄膜半導体層の
厚さ２０００Åよりも大きいので、上記条件（１）を満
たす。
分の薄膜半導体層の厚さ２０００Åは、ゲイト線の厚さ
２０００Åと同じであり、上記条件（１）を満たさな
い。しかし、上記の通り、実質的なゲイト線の厚さは、
見掛け上のケイト線の厚さにエッチングストッパーの厚
さを足した４０００Åであり、したがって、実質的には
ゲイト線もデータ線もコンタクト部分の薄膜半導体層の
厚さ２０００Åよりも大きいので、上記条件（１）を満
たす。
【００４６】同様に、見掛け上は層間絶縁物９２の厚さ
は、データ線よりも厚ければよいのであるが、実質的に
は、ゲイト線の方がデータ線よりも厚いので、上記条件
（２）を満たすには、層間絶縁物は、実質的なゲイト線
の厚さよりも厚いことが必要である。上記の通り、実質
的なゲイト線の厚さは、見掛け上のケイト線の厚さにエ
ッチングストッパーの厚さを足した４０００Åであり、
したがって、層間絶縁物の厚さは４０００Åよりも大き
いことが必要とされる。
は、データ線よりも厚ければよいのであるが、実質的に
は、ゲイト線の方がデータ線よりも厚いので、上記条件
（２）を満たすには、層間絶縁物は、実質的なゲイト線
の厚さよりも厚いことが必要である。上記の通り、実質
的なゲイト線の厚さは、見掛け上のケイト線の厚さにエ
ッチングストッパーの厚さを足した４０００Åであり、
したがって、層間絶縁物の厚さは４０００Åよりも大き
いことが必要とされる。
【００４７】
【発明の効果】本発明によって得られる効果は以下の３
点に要約される。 （１）画素電極のパターニングのフォトリソグラフィー
工程の削減 （２）開口率の向上 （３）デバイス表面の平坦化 このうち、（１）は製造歩留りやスループットの向上に
寄与する。また、（２）および（３）は表示装置の表示
特性に好ましい影響を与える。以上のように、本発明は
多大な工業的価値を有している。
点に要約される。 （１）画素電極のパターニングのフォトリソグラフィー
工程の削減 （２）開口率の向上 （３）デバイス表面の平坦化 このうち、（１）は製造歩留りやスループットの向上に
寄与する。また、（２）および（３）は表示装置の表示
特性に好ましい影響を与える。以上のように、本発明は
多大な工業的価値を有している。
【図１】 実施例１によるアクティブマトリクス表示装
置の作製工程の断面および上方より見た様子を示す図。
置の作製工程の断面および上方より見た様子を示す図。
【図２】 従来のアクティブマトリクス表示装置の断面
および上方より見た様子を示す図。
および上方より見た様子を示す図。
【図３】 従来のアクティブマトリクス表示装置の断面
を示す図。
を示す図。
【図４】 実施例２によるアクティブマトリクス表示装
置の作製工程を示す断面図。
置の作製工程を示す断面図。
【図５】 実施例３によるアクティブマトリクス表示装
置の作製工程を示す断面図。
置の作製工程を示す断面図。
【図６】 本発明の条件を説明するための図。
【図７】 本発明の条件を説明するための図。
１１ 基板
１２ 薄膜半導体層
１３〜１５ ゲイト線
１６ 第１の層間絶縁物
１７ データ線
１８ 第２の層間絶縁物
１９ コンタクトホール
２０ 透明導電性被膜
２１ 研磨したレベル
２２、２３ 画素電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/336
G02F 1/1343
H01L 29/786
Claims (4)
- 【請求項１】透明な基板上にゲイト線、データ線、前記
データ線に接続された薄膜半導体層、および前記ゲイト
線と前記データ線を絶縁するために形成された第１の膜
状の層間絶縁物を有する素子層を形成し、 前記素子層上に第２の膜状の層間絶縁物を形成し、 前記第１の膜状の層間絶縁物および前記第２の膜状の層
間絶縁物に画素電極を設けるためのコンタクトホールを
形成し、 前記第２の膜状の層間絶縁物上に透明導電性被膜を形成
し、 前記透明導電性被膜および前記第２の膜状の層間絶縁物
を機械的研磨法または化学的機械的研磨法により、前記
ゲイト線および前記データ線上の前記第２の膜状の層間
絶縁物が露出するまで研磨することによって、前記画素
電極を形成することを特徴とするアクティブマトリクス
表示装置の作製方法。 - 【請求項２】透明な基板上にゲイト線、データ線、前記
データ線に接続された薄膜半導体層、および前記ゲイト
線と前記データ線を絶縁するために形成された第１の膜
状の層間絶縁物を有する素子層を形成し、 前記素子層上に第２の膜状の層間絶縁物を形成し、 前記第１の膜状の層間絶縁物および前記第２の膜状の層
間絶縁物に画素電極を設けるためのコンタクトホールを
形成し、 前記第２の膜状の層間絶縁物上に透明導電性被膜を形成
し、 前記透明導電性被膜および前記第２の膜状の層間絶縁物
を機械的研磨法または化学的機械的研磨法により、前記
ゲイト線および前記データ線上の前記第２の膜状の層間
絶縁物が露出するまで研磨することによって、前記画素
電極を形成し、 前記透明導電性被膜は、前記コンタクトホールにおい
て、前記薄膜半導体層と直接コンタクトし、 前記薄膜半導体層の厚さは、前記ゲイト線および前記デ
ータ線のいずれよりも薄いことを特徴とするアクティブ
マトリクス表示装置の作製方法。 - 【請求項３】透明な基板上にゲイト線、データ線、前記
データ線に接続された薄膜半導体層、および前記ゲイト
線と前記データ線を絶縁するために形成された第１の膜
状の層間絶縁物を有する素子層を形成し、 前記素子層上に第２の膜状の層間絶縁物を形成し、 前記第１の膜状の層間絶縁物および前記第２の膜状の層
間絶縁物に画素電極を設けるためのコンタクトホールを
形成し、 前記第２の膜状の層間絶縁物上に透明導電性被膜を形成
し、 前記透明導電性被膜および前記第２の膜状の層間絶縁物
を機械的研磨法または化学的機械的研磨法により、前記
ゲイト線および前記データ線上の前記第２の膜状の層間
絶縁物が露出するまで研磨することによって、前記画素
電極を形成し、 前記第２の膜状の層間絶縁物の厚さは、前記ゲイト線お
よび前記データ線のいずれよりも厚いことを特徴とする
アクティブマトリクス表示装置の作製方法。 - 【請求項４】透明な基板上にゲイト線、データ線、前記
データ線に接続された薄膜半導体層、および前記ゲイト
線と前記データ線を絶縁するために形成された第１の膜
状の層間絶縁物を有する素子層を形成し、 前記素子層上に第２の膜状の層間絶縁物を形成し、 前記第１の膜状の層間絶縁物および前記第２の膜状の層
間絶縁物に画素電極を設けるためのコンタクトホールを
形成し、 前記第２の膜状の層間絶縁物上に透明導電性被膜を形成
し、 前記透明導電性被膜および前記第２の膜状の層間絶縁物
を機械的研磨法または化学的機械的研磨法により、前記
ゲイト線および前記データ線上の前記第２の膜状の層間
絶縁物が露出するまで研磨することによって、前記画素
電極を形成し、 前記透明導電性被膜は、前記コンタクトホールにおい
て、前記薄膜半導体層と直接コンタクトし、 前記薄膜半導体層の厚さは、前記ゲイト線および前記デ
ータ線のいずれよりも薄く、 前記第２の膜状の層間絶縁物の厚さは、前記ゲイト線お
よび前記データ線のいずれよりも厚いことを特徴とする
アクティブマトリクス表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35053995A JP3537938B2 (ja) | 1995-12-22 | 1995-12-22 | アクティブマトリクス表示装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35053995A JP3537938B2 (ja) | 1995-12-22 | 1995-12-22 | アクティブマトリクス表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181323A JPH09181323A (ja) | 1997-07-11 |
| JP3537938B2 true JP3537938B2 (ja) | 2004-06-14 |
Family
ID=18411178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35053995A Expired - Lifetime JP3537938B2 (ja) | 1995-12-22 | 1995-12-22 | アクティブマトリクス表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537938B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| JP4097521B2 (ja) | 2002-12-27 | 2008-06-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2004212933A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びアレイ基板の製造方法 |
-
1995
- 1995-12-22 JP JP35053995A patent/JP3537938B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181323A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| US6831318B2 (en) | Thin film transistor array | |
| US5780871A (en) | TFT structure including a photo-imageable insulating layer for use with LCDs and image sensors | |
| US5942310A (en) | Liquid crystal display with increased aperture ratio | |
| US7705355B2 (en) | Thin-film transistor display devices having composite electrodes | |
| US5060036A (en) | Thin film transistor of active matrix liquid crystal display | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| US6660549B2 (en) | Method of manufacturing an active matrix type display circuit | |
| US6078365A (en) | Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| US5198377A (en) | Method of manufacturing an active matrix cell | |
| US20050167669A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| KR0176179B1 (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP3710372B2 (ja) | 液晶表示装置および投射型液晶表示装置 | |
| JPH0568708B2 (ja) | ||
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |