CN1405805A - 电容器、半导体装置和其制造方法、电光装置及电子机器 - Google Patents

电容器、半导体装置和其制造方法、电光装置及电子机器 Download PDF

Info

Publication number
CN1405805A
CN1405805A CN02142608A CN02142608A CN1405805A CN 1405805 A CN1405805 A CN 1405805A CN 02142608 A CN02142608 A CN 02142608A CN 02142608 A CN02142608 A CN 02142608A CN 1405805 A CN1405805 A CN 1405805A
Authority
CN
China
Prior art keywords
film
mentioned
insulating barrier
tantalum
high pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02142608A
Other languages
English (en)
Other versions
CN100388395C (zh
Inventor
渡边吉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002188611A external-priority patent/JP4411825B2/ja
Priority claimed from JP2002188610A external-priority patent/JP2003163276A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1405805A publication Critical patent/CN1405805A/zh
Application granted granted Critical
Publication of CN100388395C publication Critical patent/CN100388395C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在半导体装置中，TFT、二极管和电容器的绝缘层由在温度为300℃～400℃、压力为0.5MPa～2MPa的条件下将钽膜氧化而得到的氧化钽膜和利用CVD等方法形成的氧化硅膜构成。因此，绝缘层包含通过高压退火处理而生成的氧化钽膜。

Description

电容器、半导体装置 和其制造方法、电光装置及电子机器
技术领域
本发明涉及电容器、具有电容器或MIS(Metal-Inslator-Semiconductor)形半导体元件的半导体装置、将该半导体装置作为有源矩阵基板使用的电光装置、电容器的制造方法、半导体装置的制造方法和电子机器。此外，详细而言，就是涉及电气元件使用的绝缘层的形成技术。
背景技术
在各种半导体装置中，在基板上形成电容器时，通常，是按下电极、作为电介质层的绝缘层和上电极的顺序而集层。这里，绝缘层使用氧化硅膜或氧化钽膜。在这样的氧化膜中，为了形成耐高压的氧化硅膜，以往是使用在温度约1000℃～约1300℃的条件下对硅膜进行热氧化处理的方法。
另外，各种半导体元件中的MIS形二极管或薄膜晶体管(以下，称为TFT)具有金属层、绝缘层和由半导体层构成的MIS部，作为绝缘层，以往在温度约1000℃～约1300℃的条件下对作为半导体层的硅膜的表面进行热氧化而得到的氧化硅膜的耐压高。
这里，氧化钽膜虽然有介电常数高的优点，但是，为了利用阳极氧化而形成氧化钽膜，需要形成进行阳极氧化时的馈电用配线，所以，在同一基板上形成TFT等的半导体装置中，其设计的自由度就被大幅度地剥夺了。另外，虽然在大气中、在常压下对钽膜进行热氧化处理也可以得到氧化钽膜，但是，这样的氧化钽膜的耐压低。
另外，在超过1000℃的高温下形成绝缘膜的方法中，作为基板不能使用玻璃等这样的廉价的基板。
此外，在基板上形成铝配线等时，超过1000℃的处理温度陈了铝配线的耐热性，所以，在这样的高温下进行处理时，不能形成铝配线。
发明内容
本发明的目的旨在提供在比较低的温度下形成时也具有耐压高的绝缘层的电容器、在基板上具有该电容器的半导体装置、将该半导体装置作为有源矩阵基板使用的电光装置、使用该电光装置的电子机器、电容器的制造方法和半导体装置的制造方法。
另外，本发明的目的在于提供在比较低的温度下可以形成耐压高的MIS部的半导体装置、将该半导体装置作为有源矩阵基板使用的电光装置、使用该电光装置的电子机器和半导体装置的制造方法。
为了达到上述目的，在本发明中，下电极、绝缘层和上电极顺序集层的电容器的特征在于：在上述绝缘层上，包含通过在含有水蒸气的氛围中、在高压下进行退火的高压退火处理对绝缘层形成用金属膜进行氧化而成的氧化膜。
在本发明中，上述绝缘层可以仅由上述氧化膜构成，也可以是具有上述氧化膜和其他绝缘膜的多层结构的情况。
另外，在本发明中，具有下电极、绝缘层和上电极的电容器的制造方法的特征在于：在形成绝缘层形成用金属膜后，通过在含有水蒸气的氛围中、在高压下进行退火的高压退火处理对绝缘层形成用金属膜进行氧化而生成氧化膜，将该氧化膜作为上述绝缘层或该绝缘层的一部分使用。
在本发明中，上述高压退火处理可以在例如温度低于600℃的条件下进行。例如，上述高压退火处理可以在温度为300℃～400℃、压力为0.5MPa～2MPa的条件下进行。
在本发明中，上述绝缘层形成用金属膜是钽(Ta)膜或钽合金膜。
在本发明中，在电容器的绝缘层中包含在高压退火处理中生成的氧化钽膜，所以，绝缘层的耐压高。另外，在本发明中，不是通过阳极氧化而是通过高压退火处理来形成氧化钽膜，所以，不需要形成用于进行阳极氧化的馈电用配线。因此，在同一基板上形成TFT等的半导体装置等中，设计的自由度就大。另外，由于加上压力进行处理，所以，可以得到均匀性高的氧化锬膜。另外，也可以对大量的基板统一进行处理。而且，高压退火处理的温度在600℃以下甚至在300℃～400℃就足够了，所以，作为基板使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，也不会使铝配线劣化。
在本发明中，上述下电极可以是至少与上述绝缘层接触的一侧由与上述绝缘层形成用金属膜相同的金属构成，或者也可以由与上述绝缘层形成用金属不同的材料构成。
这种结构的电容器，可以利用通过上述高压退火处理仅对上述绝缘层形成用金属膜的表面进行氧化处理而生成上述氧化膜、将该氧化膜作为上述绝缘层或该绝缘层的一部分使用而将其余的绝缘层形成用金属膜作为上述下电极或该下电极的一部分使用的方法进行制造，或者也可以利用在上述绝缘层形成用金属膜的下层侧形成上述下电极并通过上述高压退火处理对上述绝缘层形成用金属膜的全体进行氧化处理而生成上述氧化膜、将该氧化膜作为上述绝缘层或该绝缘层的一部分使用的方法进行制造。
在本发明中，在进行上述高压退火处理之后，最好在常压下或减压下进行退火处理。进行这样的退火处理时，可以除去包含在氧化钽膜等中的水分，从而可以提高结晶性，所以，可以进一步提高耐压。
本发明的电容器适合于构成在同一基板上形成其他半导体元件的半导体装置。作为这样的半导体装置，有例如有源矩阵型的液晶装置等这样的电光装置使用的有源矩阵基板。在该有源矩阵基板中，应用了本发明的电容器在例如各像素中作为存储电容使用。
另外，在本发明的其他形式中，在基板上形成具有金属层、绝缘层和具有由半导体层构成的MIS部的MIS形半导体元件的半导体装置的特征在于：在上述绝缘层中，包含通过在含有水蒸气的氛围中、在高压下进行退火的高压退火处理对绝缘层形成用金属膜进行氧化处理而形成的氧化膜。
另外，在本发明中，在基板上形成具有金属层、绝缘层和具有由半导体层构成的MIS部的MIS形半导体元件的半导体装置的制造方法的特征在于：在形成绝缘层形成用金属膜后，通过在含有水蒸气的氛围中、在高压下进行退火的高压退火处理对绝缘层形成用金属膜进行氧化处理而生成氧化膜，将该氧化膜作为上述绝缘层的一部分使用。
这里，上述高压退火处理在例如温度为300℃～400℃、压力为0.5MPa～2MPa的条件下进行。
在本发明中，在MIS部的绝缘层中，包含在高压退火处理中生成的氧化钽膜，所以，绝缘层的耐压高。而且，高压退火处理的温度在300℃～400℃就足够了，所以，作为基板使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。
在本发明中，在进行上述高压退火处理之后，最好在常压下或减压下进行退火处理。
这里，上述绝缘层形成用金属膜是钽(Ta)或钽合金。
在本发明中，上述绝缘层在例如上述金属层侧具有由上述绝缘层形成用金属膜形成的氧化膜，同时，在上述半导体层侧具有由与该半导体相同组成的半导体材料形成的绝缘膜。即，半导体层由硅构成时，上述绝缘层在上述半导体层侧就具有氧化硅膜或氮化硅膜等这样的绝缘膜。
在本发明中，对于上述金属层，可以至少与上述绝缘层接触的一侧是由与上述绝缘层形成用金属膜相同的金属材料构成的结构，也可以是由与上述绝缘层形成用金属膜不同的金属材料构成的结构。
这种结构的半导体装置，可以利用通过上述高压退火处理仅对上述绝缘层形成用金属膜的表面进行氧化处理而生成上述氧化膜并将该氧化膜作为上述绝缘层的一部分使用而将其余的绝缘层形成用金属膜作为上述金属层或上述金属层的一部分使用的方法进行制造，或者，也可以利用通过上述高压退火处理对上述绝缘层形成用金属膜全体进行氧化处理而生成上述氧化膜并将该氧化膜作为上述绝缘层的一部分使用的方法进行制造。
在本发明中，在上述基板上，可以是从下层侧向上层侧顺序形成上述金属层、上述绝缘层和上述半导体层的结构，或者，也可以是从下层侧向上层侧顺序形成上述半导体层、上述绝缘层和上述金属层的结构。
这种结构的半导体装置，可以利用例如预先在上述绝缘层形成用金属膜的下层侧形成上述金属层并对上述绝缘层形成用金属膜进行上述高压退火处理之后在上述绝缘层形成用金属膜的氧化膜的上层侧顺序形成由与上述半导体层相同的半导体材料形成的绝缘膜和上述半导体层的方法进行制造。另外，本发明的半导体装置也可以利用预先在上述绝缘层形成用金属膜的下层侧形成上述半导体层和由与该半导体层相同的半导体材料形成的绝缘膜并在对上述绝缘层形成用金属膜进行上述高压退火处理之后在上述绝缘层形成用金属膜的氧化膜的上层侧形成上述金属层的方法进行制造。
在本发明中，上述MIS形半导体元件是例如薄膜晶体管。
这里，作为基板，如果使用半导体基板，对于上述MIS形半导体元件，就不限于薄膜晶体管，也可以构成体积型的MIS形晶体管。即，作为上述基板，使用半导体基板，在该半导体基板的上面形成由与该半导体基板相同的半导体材料形成的绝缘膜后，形成上述绝缘层形成用金属膜，对该绝缘层形成用金属膜进行上述高压退火处理之后，在上述绝缘层形成用金属膜的氧化膜的上层侧形成上述金属层。
另外，在本发明中，作为上述MIS形半导体元件，也可以使用MIS形二极管。
在本发明中，在上述基板上也可以形成至少将与上述绝缘层形成用金属膜的氧化膜同层的氧化膜作为电介质膜而将上述金属层作为一边的电极使用的电容器。
这样的半导体装置，可以作为例如有源矩阵型的液晶装置等这样的电光装置数的有源矩阵基板而构成。这时，上述薄膜晶体管在上述基板上可以作为像素开关用的非线性元件使用。另外，在本发明中，在上述有源矩阵基板上，最好形成将至少将与上述绝缘层形成用金属膜的氧化膜同层的氧化膜作为电介质膜而将上述金属层作为一边的电极使用的存储电容。
本发明的电光装置可以作为便携电话、掌上电脑等这样的电子机器的显示部使用。另外，本发明的电光装置也可以作为投射型显示装置(电子机器)的光阀使用。
附图说明：
图1(A)、(B)分别是模式地表示本发明实施例1及其变形例的半导体装置的结构的剖面图。
图2(A)、(B)分别是模式地表示本发明实施例2及其变形例的半导体装置的结构的剖面图。
图3(A)、(B)、(C)分别是模式地表示本发明实施例3及其变形例的半导体装置的结构的剖面图。
图4(A)～(D)分别是模式地表示本发明实施例4～7的半导体装置的结构的剖面图。
图5是在应用本发明的液晶装置的图像显示区域中在配置成矩阵状的多个像素上形成的各种元件、配线等的等效电路图。
图6是表示在图5所示的液晶装置中在本发明实施例8的有源矩阵基板上形成的各像素的结构的平面图。
图7是在与图6的A-A’线相当的位置将图6所示的液晶装置切断时的剖面图。
图8(A)～(D)分别是表示图6和图7所示的有源矩阵基板的制造方法的工序剖面图。
图9(A)～(D)分别是图6和图7所示的有源矩阵基板的制造工序中在图8所示的工序之后进行的工序的的工序剖面图。
图10是在与图6的A-A’线相当的位置将本发明实施例9的液晶装置切断时的剖面图。
图11(A)～(E)分别是表示图10所示的有源矩阵基板的制造方法的工序剖面图。
图12(A)～(D)分别是图10所示的有源矩阵基板的制造工序中在图11所示的工序之后进行的工序的工序剖面图。
图13是在与图6的A-A’线相当的位置将本发明实施例10的液晶装置切断时的剖面图。
图14(A)～(D)分别是表示图13所示的有源矩阵基板的制造方法的工序剖面图。
图15(A)～(D)分别是图13所示的有源矩阵基板的制造工序中在图14所示的工序之后进行的工序的工序剖面图。
图16是在与图6的A-A’线相当的位置将本发明实施例11的液晶装置切断时的剖面图。
图17(A)～(E)分别是表示图16所示的有源矩阵基板的制造方法的工序剖面图。
图18(A)～(D)分别是图16所示的有源矩阵基板的制造工序中在图17所示的工序之后进行的工序的工序剖面图。
图19是表示在本发明实施例12的液晶装置使用的有源矩阵基板上形成的各像素的结构的平面图。
图20是在与图19的B-B’线相当的位置将本发明实施例12的液晶装置切断时的剖面图。
图21(A)～(D)分别是表示图19和图20所示的有源矩阵基板的制造方法的工序剖面图。
图22(A)～(D)分别是图19和图20所示的有源矩阵基板的制造工序中在图21所示的工序之后进行的工序的工序剖面图。
图23(A)、(B)分别是图19和图20所示的有源矩阵基板的制造工序中在图22所示的工序之后进行的工序的工序剖面图。
图24是在图19的B-B’线相当的位置将本发明实施例13的液晶装置切断时的剖面图。
图25(A)～(E)分别是表示图24所示的有源矩阵基板的制造方法的工序剖面图。
图26(A)～(D)分别是图24所示的有源矩阵基板的制造工序中在图25所示的工序之后进行的工序的工序剖面图。
图27(A)、(B)分别是图24所示的有源矩阵基板的制造工序中在图26所示的工序之后进行的工序的工序剖面图。
图28是从对向基板侧看液晶装置时的平面图。
图29是沿图28的H-H’线的剖面图。
图30是表示将本发明的液晶装置作为显示部使用的电子机器的电路结构的框图。
图31是表示作为使用本发明的液晶装置的电子机器的一例的投射型电光装置的光学***的结构的剖面图。
图32是表示作为使用本发明的液晶装置的电子机器的一个实施例的掌上型的电脑的说明图。
图33是作为使用本发明的液晶装置的电子机器的一个实施例的便携电话的说明图。
发明的具体实施方式
下面，参照附图说明本发明的实施例。在以下的说明中，首先，将具有应用本发明的电容器的半导体装置及其制造方法作为实施例1、2、3进行说明。另外，作为具有应用本发明的MIS形半导体元件的半导体装置，将TFT和MIS形二极管的结构及其制造方法作为实施例4、5、6、7进行说明。最后，说明将本发明应用于液晶装置的有源矩阵基板的例子。
实施例1.
图1(A)、(B)分别是模式地表示本发明实施例1及其变形例的半导体装置的结构的剖面图。
在图1(A)中，在本实施例的半导体装置300A中，在基板310上形成了电容器600和其他半导体元件(图中未示出)，该电容器600具有由钽膜构成的下电极320、作为电介质层的绝缘层330和由搀杂了杂质的硅膜或金属膜构成的上电极350。
这里，下电极320全体由钽膜构成，绝缘层330由将该钽膜的表面进行氧化处理而成的氧化钽膜331构成。
在制造这种结构的半导体装置300A时，在本实施例中，在基板310上形成钽膜(绝缘层形成用金属膜)之后，对该钽膜的表面进行在含有水蒸气的氛围中、在高压下进行退火的高压退火处理。这里，高压退火处理的条件是温度在600℃以下例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，仅对钽膜的表面进行氧化处理，形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330使用，将其余的钽膜作为下电极320使用。
在这样构成的半导体装置300A的电容器600中，绝缘层330使用通过高压退火处理而生成的氧化钽膜331，所以，绝缘层330的耐压高。另外，在形成钽膜331时不进行阳极氧化处理，所以，不需要形成用于进行阳极氧化处理的馈电用配线。因此，在同一基板上也形成TFT等的半导体装置300A中，设计的自由度大。另外，可以对大量的基板310统一进行处理。此外，高压退火处理的温度在600℃以下甚至用300℃～400℃就足够了，所以，作为基板使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。
这里，如果绝缘层330中包含氧化钽膜331，耐压就提高了，所以，例如图1(B)所示的那样，绝缘层330可以是在下层侧具有对钽膜进行高压退火处理而得到的氧化钽膜331的结构，也可以是在其上层侧具有通过溅射法等形成的氧化硅膜332的结构。
在进行高压退火处理之后，如果在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，提高结晶性，所以，可以进一步提高氧化钽膜331的耐压。
实施例2.
图2(A)、(B)分别是模式地表示本发明实施例2及其变形例的半导体装置的结构的剖面图。
在图2(A)中，在本实施例的半导体装置300B中，在基板310上形成了电容器600和其他半导体元件(图中未示出)，该电容器600具有下电极320、作为电介质层的绝缘层330和由搀杂了杂质的硅膜或金属膜构成的上电极350。
这里，下电极320由下层侧电极层321和上层侧电极层322构成，下层侧电极层321由铝膜、铬膜等这样的金属膜或搀杂了杂质的硅膜构成，上层侧电极层322由在该下层侧电极层321的上层侧集层的钽膜构成。
在制造这种结构的半导体装置300B时，在本实施例中，在基板310上形成下层侧电极层321之后，形成钽膜(绝缘层形成用金属膜)，用以将该下层侧电极层321覆盖。其次，对该钽膜的表面进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，仅对钽膜的表面进行氧化处理，形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330使用，将其余的钽膜作为下电极320的上层侧电极层322使用。
在这样构成的半导体装置300B的电容器600中，绝缘层330使用通过高压退火处理而生成的氧化钽膜331，所以，可以获得绝缘层330的耐压高等与实施例1相同的效果。另外，在本实施例中，下电极320是下层侧电极层321和上层侧电极层322的2层结构。因此，只要上层侧电极层322使用钽膜，下层侧电极层321就可以使用任意的导电膜。因此，如下层侧电极层321使用例如电阻小的铝膜，就可以降低下电极320的电阻。
另外，在本实施例中，如果绝缘层330中包含氧化钽膜331，就可以提高耐压，所以，例如图2(B)所示的那样，绝缘层330可以是在下层侧具有对钽膜进行高压退火处理而得到的氧化钽膜331的结构，也可以是在其上层侧具有通过溅射法等形成的氧化硅膜332的结构。
在进行高压退火处理之后，如果在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，提高结晶性，所以，可以进一步提高氧化钽膜331的耐压。
实施例3.
图3(A)、(B)分别是模式地表示本发明实施例3及其变形例的半导体装置的结构的剖面图。
在图3(A)中，在本实施例的半导体300C中，在基板310上形成了电容器600和其他半导体元件(图中未示出)，该电容器600具有下电极320、作为电介质层的绝缘层330和由搀杂了杂质的硅膜或金属膜构成的上电极350。
这里，下电极320搀杂了杂质的硅膜或金属膜乖，绝缘层330由对钽膜进行氧化处理而得到的氧化钽膜331构成。
在制造这种结构的半导体装置300C时，在本实施例中，在基板310上形成下电极320之后，形成钽膜(绝缘层形成用金属膜)，用以将下电极320覆盖。其次，对钽膜全体进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，钽膜全体被氧化而形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330使用。
在这样构成的半导体装置300℃的电容器600中，绝缘层330使用通过高压退火处理而生成的氧化钽膜331，所以，库获得绝缘层330的耐压高等与实施例1相同的效果。另外，在本实施例中，对形成的钽膜全体进行管乐器退火处理形成氧化钽膜331，用以将下电极320覆盖，所以，对下电极320就没有材质的限制。因此，如果下电极320使用电阻小的铝膜，就可以降低下电极320的电阻。
另外，在本实施例中，如果绝缘层330中包含氧化钽膜331，就可以提高耐压，所以，例如图3(B)所示的那样，绝缘层330可以是在下层侧具有对钽膜进行高压退火处理而得到的氧化钽膜331的结构，也可以是在其上层侧具有通过溅射法等形成的氧化硅膜332的结构。另外，也可以如图3(C)所示的那样，在下层侧具有通过溅射法等形成的氧化硅膜332的结构，而在其上层侧具有对钽膜进行高压退火处理而得到的氧化钽膜331的结构。
在进行高压退火处理之后，如果在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，提高结晶性，所以，可以进一步提高氧化钽膜331的耐压。
实施例4.
图4(A)是模式地表示构成本发明实施例4的MIS形半导体元件的结构的剖面图。
在图4(A)中，在实施例4的半导体装置300D中，在基板310上形成了TFT400和MIS形二极管500，TFT具有顺序形成了由金属层326构成的栅极、作为栅极绝缘层的绝缘层330和作为有源层的由本征的硅膜构成的半导体层340的MIS部；MIS形二极管500具有顺序形成了金属层326、绝缘层330和由搀杂了N型的杂质的硅膜351构成的半导体层的MIS部。另外，在本实施例的半导体装置300D中，在基板310上，还形成了顺序形成由金属层326构成的下电极、绝缘层330和由搀杂了N型的杂质的硅膜351构成的上电极的电容器600。
这里，金属层326全体都由钽膜构成，绝缘层330都由对该钽膜的表面进行氧化处理而得到的氧化钽膜331和通过CVD等方法形成的氧化硅膜322构成。因此，绝缘层330在金属层326侧具有氧化钽膜331，在硅膜351侧具有氧化硅膜332。
在制造这种结构的半导体装置300D时，在基板310上形成钽膜(绝缘层形成用金属膜)之后，对该钽膜的表面进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，仅对钽膜的表面进行氧化处理，形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330的一部分使用，将其余的钽膜作为金属层326使用。
其次，在氧化钽膜331的表面侧通过CVD法等形成氧化硅膜332，从而形成由氧化钽膜331和氧化硅膜332构成的绝缘层330。
其次，在TFT400侧，在绝缘层330的表面形成本征的硅膜360。这时，在MIS形二极管500和电容器600侧不形成本征的硅膜。
然后，如果对TFT400、MIS形二极管500和电容器600侧分别形成搀杂了N型的杂质的硅膜351，就完成了MIS形二极管500和电容器600。
在MIS形二极管500和电容器600中，也可以不形成氧化硅膜332。
另一方面，在TFT400侧，如果形成分别与搀杂了杂质的硅膜351连接的源极360和漏极370，就完成了TFT400。
在这种结构的半导体装置300中，在绝缘层330中包含通过高压退火处理而生成的氧化钽膜331，所以，绝缘层330的耐压高。而且，高压退火处理的温度为300℃～400℃，所以，例如作为基板310使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。
在进行高压退火处理之后，如果在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，所以，可以进一步提高氧化钽膜331的耐压。
实施例5.
图4(B)是模式地表示构成本发明实施例5的半导体装置的MIS形半导体元件的结构的剖面图。
在图4(B)中，在实施例5的半导体装置300E中，和实施例4一样，在基板310上形成了TFT400和MIS形二极管500，TFT具有顺序形成了由金属层326构成的栅极、作为栅极绝缘层的绝缘层330和作为有源层的由本征的硅膜构成的半导体层340的MIS部；MIS形二极管500具有顺序形成了金属层326、绝缘层330和由搀杂了N型的杂质的硅膜351构成的半导体层的MIS部。另外，在本实施例的半导体装置300D中，在基板310上，还形成了顺序形成由金属层326构成的下电极、绝缘层330和由搀杂了N型的杂质的硅膜351构成的上电极的电容器600。
在本实施例中，金属层326由下层侧为钽以外的金属膜例如铝膜321和用以覆盖该铝膜321而形成的钽膜322构成。
另外，绝缘层330都由对钽膜322的表面进行氧化处理而得到的氧化钽膜331和通过CVD等分发形成的氧化硅膜332构成。
在制造这种结构的半导体装置300E时，在基板310上顺序形成铝膜321和钽膜(绝缘层形成用金属膜)之后，对该钽膜的表面进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，仅对钽膜的表面进行氧化处理，形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330的一部分使用，而将其余的钽膜322用于金属层326的上层侧。
此后的工序和实施例4相同，所以，省略其详细的说明，但是，在氧化钽膜331的表面侧形成氧化硅膜332，从而形成由氧化钽膜331和氧化硅膜332构成的绝缘层330。其次，在TFT400侧，在绝缘层330的表面形成本征的硅膜360之后，对TFT400、MIS形二极管500和电容器600侧，如果分别形成例如搀杂了N型的杂质的硅膜351，就完成了MIS形二极管500和电容器600。另外，在TFT400侧，如果形成分别与硅膜351连接的源极360和漏极370，就完成了TFT400。
在这样构成的半导体装置300E中，绝缘层330中包含通过高压退火处理而生成的氧化钽膜331，所以，可以获得绝缘层的耐压高等与实施例4相同的效果。另外，在本实施例中，金属层326是电阻小的铝膜321和钽膜322的2层结构，所以，金属层326的电阻小。而且，由于形成耐压高的绝缘层330的高压退火处理的温度为300℃～400℃，所以，例如作为基板310使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝膜321，如果是这样的温度条件，只要铝膜321在基板表面不露出，就不会使铝膜321劣化。
在本实施例中，在进行高压退火处理之后，如果在常压或减压下进行温度为200℃～500℃的退火处理，就可以从氧化锬膜331中除去水分，所以，可以进一步提高氧化钽膜331的耐压。
实施例6.
图4(C)是模式地表示构成本发明实施例6的半导体装置的MIS形半导体元件的结构的剖面图。
在图4(C)中，在实施例6的半导体装置300F中也和实施例4一样，在基板310上形成TFT400和MIS形二极管500，TFT400具有顺序形成由金属层326构成的栅极、作为栅极绝缘层的绝缘层330和作为有源层的由本征的硅膜构成的半导体层340的MIS部，MIS形二极管500具有顺序形成金属层326、绝缘层330和由搀杂了N型的杂质的硅膜351构成的半导体层的MIS部。另外，在本实施例的半导体装置300F中，在基板310上还形成了顺序形成由金属层326构成的下电极、绝缘层330和由搀杂了N型的杂质的硅膜351构成的上电极的电容器600。
在本实施例中，绝缘层330都由对钽膜332的表面进行氧化处理而得到的氧化钽膜331和通过CVD等方法形成的氧化硅膜332构成。
这里，金属层326与实施例4不同，都由铝膜构成。
在制造这种结构的半导体装置300F时，在基板310上形成由铝膜构成的金属层326后，形成钽膜(绝缘层形成用金属膜)。
其次，对钽膜全体进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，就对钽膜全体进行了氧化处理，形成氧化钽膜331，所以，将该氧化钽膜331作为绝缘层330的一部分使用。
此后的工序与实施例4相同，所以，省略其详细的说明，但是，在氧化钽膜331的表面侧形成氧化硅膜332，从而形成由氧化钽膜331和氧化硅膜332构成的绝缘层330。其次，在TFT400侧，在绝缘层330的表面形成本征的硅膜360之后，对TFT400、MIS形二极管500和电容器600侧，刃分别形成了例如搀杂了N型的杂质的硅膜351，就完成了MIS形二极管500和电容器600。另外，在TFT400侧，如果形成了分别与硅膜351连接的源极360和漏极370，就完成了TFT400。
在这样构成的半导体装置300F中，在绝缘层330中包含通过高压退火处理而生成的氧化钽膜331，所以，可以获得绝缘层330的耐压高等与实施例4相同的效果。另外，在本实施例中，金属层326由电阻小的铝膜构成，所以，金属层326的电阻小。而且，由于形成耐压高的绝缘层330的高压退火处理的温度为300℃～400℃，所以，例如作为基板310使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了由铝膜乖的金属层326，由于是这样的温度条件并且由铝膜构成的金属层326被钽膜覆盖，在基板表面不露出，所以，金属层326不会由于水蒸气而发生劣化。
在本实施例中，在进行高压退火处理之后，如果在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，所以，可以进一步提高氧化钽膜331的耐压。
实施例7.
图4(D)是模式地表示构成本发明实施例7的半导体装置的MIS形半导体元件的结构的剖面图。
上述实施例4、5、6所示的TFT是栅极位于有源层的下层侧的逆参差型的，但是，如以下说明的那样，也可以将本发明应用于具有栅极位于有源层的上层侧的正参差型的TFT的半导体装置。
在图4(D)中，在实施例7的半导体装置300G中，在基板310上形成TFT400和MIS形二极管500，TFT400具有顺序形成作为有源层的由本征的硅膜构成的半导体层340、作为栅极绝缘层的绝缘层330和作为栅极的金属层326的MIS部；MIS形二极管500具有顺序形成由搀杂了N型的杂质的硅膜构成的半导体层380、绝缘层330和金属层326的MIS部。另外，在本实施例的半导体装置300G中，在基板310上，还形成顺序形成了由搀杂了N型的杂质的硅膜构成的下电极(半导体层380)、绝缘层330和由金属层326构成的上电极的电容器600。
这里，金属层326都是全体由钽膜、铬膜、铝膜等各种金属乖，绝缘层330如后面所述，都由对钽膜进行氧化处理而得到的氧化钽膜331和通过CVD等方法形成的氧化硅膜332构成。
在本实施例的半导体装置300G中，在半导体层340中，作为栅极的金属层326中通过绝缘层而对峙的部分是由本征的硅膜构成的沟道形成区域343，在其两侧是相对于金属层326(栅极)自调节式的搀杂了N型的杂质的源极区域341和漏极区域342。另外，源极360和漏极370通过层间绝缘膜390的接触孔分别与源极区域341和漏极区域342电气连接。
在制造这种结构的半导体装置300G时，在基板310上形成岛状的由本征的硅膜构成的半导体膜340和硅膜380之后，在其表面侧形成钽膜(绝缘层形成用金属膜)。
其次，对钽膜进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，就对钽膜全体进行氧化处理，形成氧化钽膜331。其次，通过CVD等方法在氧化钽膜331的表面侧形成氧化硅膜332，从而形成由氧化钽膜331和氧化硅膜332构成的绝缘层330。
其次，通过绝缘层330向硅膜380中搀杂入N型的杂质。但是，不向TFT400侧的半导体层340导入杂质。
其次，如果在绝缘层330的表面形成了金属层326，就完成了MIS形二极管500和电容器600。
另一方面，在TFT400侧，将作为栅极的金属层326作为掩模，向半导体层340中搀杂N型的杂质。结果，导入杂质的区域成为源极区域341和漏极区域342，而未导入杂质的区域成为沟道形成区域343。
其次，在栅极(金属层326)的上层侧形成由氧化硅膜构成的层间绝缘膜390之后，在该层间绝缘膜390上形成接触孔，最后，如果形成了源极360和漏极370，将完成了TFT400。
在这样构成的半导体装置300G中，在绝缘层330中包含通过高压退火处理而生成的氧化钽膜331，所以，绝缘层330的耐压高。而且，由于高压退火处理的温度为300℃～400℃，所以，例如作为基板310使用玻璃基板时也毫无问题。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。
在进行高压退火处理之后，如果在在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜331中除去水分，所以，可以进一步提高氧化钽膜331的耐压。
实施例8.
下面，作为半导体装置和电光装置的一例，说明对有源矩阵型的液晶装置使用的有源矩阵基板应用本发明的例子。
(液晶装置的全体结构)
首先，参照图5、图6和图7说明有源矩阵型的液晶装置(电光装置)的结构和动作。图5是为了构成液晶装置的图像显示区域而形成为矩阵状的多个像素的各种元件和配线等的等效电路图。图6是在形成了数据线、扫描线和像素电极等的有源矩阵基板中相邻的像素的平面图。图7是表示在与图6的A-A’线相当的位置的剖面和在有源矩阵基板与对向基板间封入作为电光物质的液晶的状态的剖面的说明图。在这些图中，将各层及各部件在图面上表示为可以识别的大小，所以，各层及各部件的尺寸比例不同。
在图5中，在液晶装置的图像显示区域形成为矩阵状的多个像素中形成像素电极9a和用于控制像素电极9a的像素开关用的TFT30，供给像素信号的数据线6a与该TFT30的源极电气连接。写入数据线6a的像素信号S1、S2、…、Sn按该顺序供给。另外，扫描线3a与TFT30的栅极电气连接，在指定的时刻将扫描信号G1、G2、…、Gm按该顺序脉冲式地供给扫描线3a。像素电极9a与TFT30的漏极电气连接，通过使作为开关元件的TFT30在一定期间成为导通状态，将从数据线6a供给的像素信号S1、S2、…、Sn在指定的时刻写入各像素。这样，通过像素电极9a写入液晶的指定电平的像素信号S1、S2、…、Sn就在与后面所述的对向基板上形成的对向电极之间保持一定期间。
这里，为了防止保持的像素信号泄漏，有时附加与在像素电极9a和对向电极之间形成的液晶电容并联的存储电容70(电容器)。利用该存储电容70，像素电极9a的电压保持比加源极电压的时间长3位的时间。这样，就改善了电荷的保持特性，从而可以实现可以进行对比度高的显示的液晶装置。作为形成存储电容70的方法，可以是在与用于形成电容的配线即电容线3b之间形成，或者，也可以在与前级的扫描线3a之间形成。
在图6中，在液晶装置的有源矩阵基板10上，对各像素形成矩阵状的多个透明的像素电极9a(用双点划线包围的区域)，沿像素电极9a的纵横的边界区域形成数据线6a(用点划线表示)、扫描线3a(用实线表示)和电容线3b(用实线表示)。这里，涉及3c从半导体层1a中与后面所述的沟道形成用区域相对的扫描线3a突出。
如图7所示，液晶装置100具有有源矩阵基板10和与其对向配置的对向基板20。有源矩阵基板10的基体由石英基板或耐热性比例板等透明基板10b构成，对向基板20的基体也由石英基板或耐热性比例板等透明基板20b构成。在有源矩阵基板10上形成像素电极9a，在其上侧形成进行了摩擦处理等指定的取向处理的取向膜64。像素电极9a由例如ITO(Indium Tin Oxide)膜等透明的导电性薄膜构成。另外，取向膜64由例如聚酰亚铵薄膜等有机薄膜构成。
在有源矩阵基板10上，在与各像素电极9a相邻的位置，形成开关控制各像素电极9a的像素开关用的TFT30(MIS形半导体元件)。这里所示的TFT30是逆参差型的，具有从下层侧向上层侧顺序形成栅极3c(金属层)、栅极绝缘层2(绝缘层)和本征的硅膜1a(半导体层)的MIS部。在硅膜1a的上层侧，形成由氧化硅膜等构成的沟道抑制8，在该沟道抑制环8上形成端部重叠的由搀杂了N型的杂质的硅膜构成的源极区域1g和漏极区域1h。另外，在源极区域1g的上层侧形成数据线6a，在漏极区域1h的上层侧形成像素电极9a。此外，在像素电极9a的上层侧，顺序形成保护膜66和取向膜64。
另外，在本实施例中，形成了将与TFT30的栅极绝缘层2同层的绝缘层71作为电介质层使用的存储电容70(电容器)。在该存储电容70中，从下层侧向上层侧顺序形成电容线3b(下电极)、绝缘层71和漏极6b(上电极)。
另一方面，在对向基板20上，遍及其全面形成对向电极21，在其表面形成进行了摩擦处理等指定的取向处理的取向膜65。对向电极21也由例如ITO膜等透明导电性薄膜构成。另外，对向基板20的取向膜65也由聚酰亚铵薄膜等有机薄膜构成。在对向基板20上，在各像素的开口区域以外的区域形成矩阵状的对向基板侧遮光膜23。因此，对向基板20侧的入射光到达不了TFT30的半导体层1a的沟道形成区域1a’。此外，对向基板20侧的遮光膜23具有提高对比度的功能。
这样构成的有源矩阵基板10和对向基板20使像素电极9a与对向电极21面对面地配置，并且，在这些基板之间，在由后面所述的密封部件包围的空间内，封入作为电光物质的液晶50。液晶50在未加像素电极9a的电场的状态下，由取向膜成为指定的取向状态。液晶50由例如一种或将多种向列液晶混合而构成。密封部件是由用于将有源矩阵基板10和对向基板20在它们的周边相互粘贴的光硬化树脂或热硬化性树脂等构成的粘接剂，与用于使两基板间的距离成为指定值的玻璃纤维或玻璃珠等间隙部件配合。
(栅极绝缘层2和绝缘层71的结构)
在这样构成的液晶装置100中，在有源矩阵基板10中，TFT30的MOS部和存储电容7如以下说明的那样构成。
首先，在本实施例中，扫描线3a和栅极3c都由钽膜构成，对该钽膜的表面进行氧化处理而得到的氧化钽膜201作为栅极绝缘层2的一部分使用。即，栅极绝缘层2由对扫描线3a和栅极3c使用的钽膜的表面进行氧化处理而得到的氧化钽膜201和对该氧化钽膜201的表面通过CVD方法等形成的氧化硅膜202构成。
另外，在本实施例中，构成存储电容70的电容线3b用由钽膜构成，对该钽膜的表面进行氧化处理而得到的氧化钽膜201构成绝缘层71的一部分。即，构成存储电容70的绝缘层71和栅极绝缘层2一样，也由对电容线3b使用的钽膜的表面进行氧化处理而得到的氧化钽膜201和对该氧化钽膜201的表面通过CVD方法等形成的氧化硅膜202构成。
这里，在对钽膜进行氧化处理形成氧化钽膜201时，如后面所述，在将钽膜作为绝缘层形成用金属膜形成之后，对该钽膜的表面进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。
结果，就仅对钽膜的表面进行了氧化处理，形成氧化钽膜201，所以，将该氧化钽膜201作为栅极绝缘层2和绝缘层71的一部分使用，将其余的钽膜作为扫描线3a、栅极3c和电容线3b使用。
这样，在本实施例的有源矩阵基板10中，在构成TFT30的栅极绝缘层2中，包含通过高压退火处理而生成的氧化钽膜201，所以，栅极绝缘层2的耐压高。另外，在构成存储电容70的绝缘层71中，也包含通过高压退火处理而生成的氧化钽膜201，所以，绝缘层71的耐压高。另外，在形成氧化钽膜201时不进行阳极氧化处理，所以，不需要形成用于进行有机氧化处理的馈电用配线。因此，对于在同一基板上形成TFT30等的有源矩阵基板10的设计方案，不必将先有的方案作大幅度的变更。另外，如果是高压退火处理，就可以对大量的有源矩阵基板10统一进行处理。而且，高压退火处理的温度低于600℃，甚至300℃～400℃就足够了，所以，作为基板使用玻璃基板时也毫无问题。另外，由于是加压进行处理，所以，可以生成均匀的氧化钽膜201。另外，在进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。
如图4(B)所示，在栅极3c中，在钽膜下也可以存在铝电极等这样的其他电极层。
(有源矩阵基板10的制造方法)
下面，参照图8和图9说明这样构成的液晶显示装置用的有源矩阵基板10的制造方法。
图8和图9都是表示本实施例的有源矩阵基板10的制造方法的工序剖面图，相当于在图8的A-A’线将有源矩阵基板10切断的剖面。
如图8(A)所示，首先，在准备了作为有源矩阵基板10的基体的透明基板10b之后，用溅射法等在透明基板10b的整个面上形成钽膜3(绝缘层形成用金属膜)，将该钽膜3使用光刻技术沿扫描线3a、栅极3c和电容线3b的形成图形制作图案。
其次，对钽膜的表面进行在含有水蒸气的氛围中在高压下退火的高压退火处理。这里，高压退火处理的条件是，例如温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，如图8(B)所示，仅对钽膜的表面进行了氧化处理，形成氧化钽膜201，所以，将该氧化钽膜201作为栅极绝缘层2和绝缘层71的一部分使用，将其余的钽膜作为扫描线3a、栅极3c和电容线3b使用。
在进行高压退火处理之后，如果如果在在常压下或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
其次，如图8(C)所示，使用TEOS(テトラ·エチル·オルソ·シリケ一ト)气体、TEB(テトラ·エチル·ボ一トレ一ト)气体、TMOP(テトラ·メチル·オキシ·フオスレ一ト)气体等，通过常压或减压CVD方法等在透明基板10b的整个表面上形成氧化硅膜202。结果，就形成了具有氧化钽膜201和氧化硅膜202的栅极绝缘层2和绝缘层71。
其次，在约450℃～约550℃最好约500℃的比较低温的环境中，通过使用流量约400cc/min～约600cc/min的甲硅烷气体、乙硅烷气体等的减压CVD方法在透明基板10b的整个表面上形成非晶形的硅膜之后，使用光刻技术制作图案，如图8(D)所示，在栅极绝缘层2的上层侧形成岛状的硅膜1a。这时，通过在例如约600℃下、在氮气氛围中进行约1小时～约10小时的热火处理，可以使非晶形的硅膜1固相成长为多晶硅。
其次，在透明基板10b的整个表面上形成氧化硅膜等之后，对硅膜1的上层侧使用光刻技术制作图案，如图9(A)所示，在半导体层1a的上层侧形成蚀刻阻挡层8。
其次，利用CVD方法等在透明基板10b的整个表面上形成搀杂了N型的杂质的硅膜之后，使用光刻级制作图案，如图9(B)所示，在沟道抑制层8上形成端部重叠的源极区域1g和漏极区域1h。
其次，在对源极区域1g和漏极区域1h的上层侧利用溅射法等在透明基板10b的整个表面上形成铝膜等导电膜之后，使用光刻技术制作图案，如图9(C)所示，形成与源极区域1g和漏极区域1h重叠的数据线6a和漏极6b。这时，对于漏极6b，形成其一部分作为上电极与电容线3b(下电极)重叠。结果，就形成了TFT30和存储电容70。
其次，利用溅射法等在透明基板10b的整个表面上形成ITO膜之后，使用光刻技术制作图案，如图9(D)所示，形成像素电极9a。
最后，如图7所示，如果在像素电极9a的上层侧形成保护膜66和取向膜64，就完成了有源矩阵基板10。
如图4(B)所示，在涉及3c中，在钽膜的下面，也可以存在铝电极等这样的其他电极层。
实施例9.
下面，参照图10、图11和图12说明作为本发明实施例9的半导体装置的液晶装置用的有源矩阵基板。本实施例及后面所述的各实施例10、11、12、13的有源矩阵基板和使用该有源矩阵基板的液晶装置的基本结构与实施例8相同，所以，对具有贯通的功能的部分标以相同的符号，并省略其详细的说明。
图10是在与图6的A-A’线相当的位置将本发明实施例9的液晶装置切断时的剖面图。图11(A)～(E)和图12(A)～(D)分别是表示图10所示的有源矩阵基板的制造方法的工序剖面图。
在上述实施例8中，TFT30的栅极绝缘膜2和存储电容70的绝缘层71都由氧化钽膜201和氧化硅膜202构成，但是，在本实施例中，如图10所示，栅极绝缘膜由氧化钽膜201和氧化硅膜202构成，而绝缘层71仅由氧化钽膜201构成。
即，在本实施例中，栅极绝缘层2和实施例8一样，由对扫描线3a和栅极3c使用的钽膜的表面进行氧化处理而得到的氧化钽膜201和对该氧化钽膜201的表面利用CVD方法等形成的氧化硅膜202构成。
与此相反，构成存储电容70的电容线3b(下电极)也由钽膜构成，在电容线3b的上层侧形成通过对构成该电容线3b的钽膜的表面进行氧化处理而得到的氧化钽膜201，但是，在形成电容线3b的区域中，除去一部分氧化硅膜202，形成开口部208。因此，在电容线3b与漏极6b(上电极)之间，作为绝缘层71，仅存在氧化钽膜201。因此，在本实施例中，由于绝缘层71的介电常数高，所以，可以形成容量大的存储电容70。在电容线3b的上层侧，对于电容线3b与数据线6a的交叉部分，考虑到该部分的耐压，最好保留氧化硅膜202。
其他结构与实施例8相同，所以，对于具有共同的功能的部分标以相同的符号示于图10，并省略其说明。
在制造正中结构的有源矩阵基板10时，首先，如图11(A)所示，在准备了成为有源矩阵基板10的基体的透明基板10b之后，在透明基板10b的整个面上通过溅射法等形成钽膜(绝缘层形成用金属膜)，并对该钽膜使用光刻技术沿扫描线3a、栅极3c和电容线3b的形成图形制作图案。
其次，对钽膜3的表面进行在含有水蒸气的氛围中、在高压下退火的高压退火处理。这里，高压退火处理的条件是例如温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，如图11(B)所示，仅对钽膜3的表面进行氧化处理而形成氧化钽膜201，所以，将其余的钽膜作为扫描线3a、栅极3c和电容线3b使用。
在进行高压退火处理之后，如果在常压或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
其次，如图11(C)所示，利用常压或减压CVD法等在透明基板10b的整个表面上形成氧化硅膜202。结果，就形成了具有氧化钽膜201和氧化硅膜202的栅极绝缘层2。
其次，如图11(D)所示，使用光刻技术，除去氧化硅膜202中在电容线3b的上层形成的硅膜202，形成开口部208。并且，仅将在电容线3b的上层侧保留的氧化钽膜201作为存储电容70的绝缘层71使用。
此后的工序与实施例8相同，在透明基板10b的整个表面上形成非晶形的硅膜之后，使用光刻技术制作图案，如图11(E)所示，在栅极绝缘层2的上层侧形成岛状的硅膜1a。其次，在透明基板10b的整个表面上形成氧化硅膜等之后，使用个刻技术制作图案，如图12(A)所示，在半导体膜1a的上层侧形成蚀刻阻挡层8。然后，利用CVD等方法在透明基板10b的整个表面上形成搀杂了N型的杂质的硅膜之后，使用光刻技术制作图案，如图12(B)所示，形成源极区域1g和漏极区域1h。
其次，利用溅射法等在透明基板10b的真表面上形成铝膜等导电膜之后，使用光刻技术制作图案，如图12(C)所示，形成数据线6a和漏极6b。这时，将漏极6b形成为其一部分与电容线3b重叠。结果，就形成了TFT30和存储电容70。其次，利用溅射法等在透明基板10b的整个表面上形成ITO膜之后，使用光刻技术制作图案，如图12(D)所示，形成像素电极9a。最后，如图10所示，如果在像素电极9a的上层侧形成了保护膜66和取向膜64，就完成了有源矩阵基板10。
实施例10.
下面，参照图13、图14和图15说明作为本发明实施例10的半导体装置的液晶装置用的有源矩阵基板。
图13是在与图6的A-A’线相当的位置将本发明实施例10的液晶装置切断时的剖面图。图14(A)～(D)和图15(A)～(D)分别是表示图13所示的有源矩阵基板的制造方法的工序剖面图。
如图13所示，本实施例的液晶装置100也具有有源矩阵基板10和与其对向配置的对向基板20。在有源矩阵基板10上，在与各像素电极9a相邻的位置形成像素开关用的TFT30，该TFT30具有从下层侧向上层侧顺序形成栅极3c、栅极绝缘层2和本征的硅膜1a的MOS部。另外，在本实施例的有源矩阵基板10上，形成将与TFT30的栅极绝缘层2同层的绝缘层作为绝缘层71使用的存储电容70。在该存储电容70中，从下层侧向上层侧顺序形成电容线3b、栅极绝缘层2和漏极6b。在对向基板20上，遍及其整个面形成对向电极21，在其表面上形成进行了摩擦处理等指定的取向处理的取向膜65。
在这样构成的液晶装置100中，在本实施例中扫描线3a、栅极3c和电容线3b都不限于钽膜，可以由各种金属膜例如铝膜构成。另外，在扫描线3a、栅极3c和电容线3b的上层侧，在透明基板10b的整个面上形成氧化钽膜201，该氧化钽膜201作为TFT30的栅极绝缘层2和存储电容70的绝缘层71的一部分使用。即，栅极绝缘层2和绝缘层71都由氧化钽膜201和对该氧化钽膜201的表面利用CVD等方法形成的氧化硅膜202构成。
在形成这样的氧化钽膜201时，在本实施例中，如后面所述，在透明基板10b的整个表面上形成作为绝缘层形成用金属膜的钽膜之后，对该钽膜全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理，使钽膜氧化。这里进行的高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。
因此，在本实施例的有源矩阵基板10中，在栅极绝缘层2和绝缘层71中，包含通过高压退火处理而生成的氧化钽膜201，所以，可以获得栅极绝缘层2和绝缘层71的耐压高等和实施例8相同的效果。
另外，在形成氧化钽膜201时，对在透明基板10b的整个表面上形成的钽膜全体通过高压退火处理，形成氧化钽膜，并将其作为栅极绝缘层2和绝缘层71的一部分使用。因此，与实施例8、9不同，可以用钽膜以外的金属构成栅极3c。于是，扫描线3a等可以使用铝配线，所以，可以降低扫描线3a的电阻。
在制造这样构成的液晶显示装置用的有源矩阵基板10时，首先，如图14(A)所示，在准备了成为有源矩阵基板10的基体的透明基板10b之后，在透明基板10b的真面上利用溅射法等形成铝膜，使用光刻技术在该铝膜上制作图案，形成扫描线3a、栅极3c和电容线3b。
其次，在扫描线3a、栅极3c和电容线3b的上层侧，利用溅射法等在透明基板10b的整个表面上形成钽膜205(绝缘层形成用金属膜)。
其次，对钽膜205全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，将钽膜205全体氧化，如图14(B)所示，形成氧化钽膜201。
在进行高压退火处理之后，如果在常压或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
其次，如图14(C)所示，利用CVD等方法在透明基板19b的整个表面上形成氧化硅膜202。结果，就形成了由氧化钽膜201和氧化硅膜202构成的栅极绝缘层2和绝缘层71。
此后的工序和实施例8一样，在透明基板10b的整个表面上形成非晶形的硅膜之后，使用光刻技术制作图案，如图14(D)所示，在栅极绝缘层2的上层侧形成岛状的硅膜1a。其次，在透明基板10b的整个表面上形成氧化硅膜等之后，使用光刻技术制作图案，如图15(A)所示，在半导体膜1a的上层侧形成蚀刻阻挡层8。其次，利用CVD等方法在透明基板10b的整个表面上形成搀杂了N型的杂质的硅膜之后，使用光刻技术制作图案，如图15(B)所示，形成源极区域1g和漏极1h。
其次，利用溅射法等在透明基板10b的整个表面上形成铝膜等导电膜之后，使用光刻技术制作图案，如图15(C)所示，形成数据线6a和漏极6b。这时，将漏极6b形成为其一部分与电容线3b重叠。结果，就形成了TFT30和存储电容70。其次，利用溅射法等在透明基板10b的整个表面上形成ITO膜之后，使用光刻技术制作图案，如图15(D)所示，形成像素电极9a。最后，如图13所示，如果在像素电极9a的上层侧形成了保护膜66和取向膜64，就完成了有源矩阵基板10。
实施例11.
下面，参照图16、图17和图18说明作为本发明实施例11的半导体装置的液晶装置用的有源矩阵基板。
图16是在与图6的A-A’″材料相当的位置将本发明实施例11的液晶装置切断时的剖面图。图17(A)～(E)和图18(A)～(D)分别是表示图16所示的有源矩阵基板的制造方法的工序剖面图。
在上述实施例10中，TFT30的栅极绝缘膜2和存储电容70的绝缘层71都由氧化钽膜201和氧化硅膜202构成，但是，在本实施例中，如图16所示，栅极绝缘膜2由氧化钽膜201和氧化硅膜202构成，而绝缘层71仅由氧化钽膜201构成。
即，在本实施例中，栅极绝缘层2和实施例10一样，由对在扫描线3a和栅极3c的上层形成的钽膜全体进行高压退火处理而得到的氧化钽膜201和对该氧化钽膜201的表面利用CVD等方法而形成的氧化硅膜202构成。
与此相反，在存储电容70中，在电容线3b(下电极)的上层，通过对在该电容线3b的上层侧形成的钽膜全体进行高压退火处理而形成氧化钽膜201，但是，在形成电容线3b的区域中，除去一部分氧化硅膜202，形成开口部208。因此，在电容线3b与漏极6b(上电极)之间，作为绝缘层71，仅存在氧化钽膜201。因此，在本实施例中，由于绝缘层71的介电常数高，所以，可以形成电容大的存储电容70。在电容线3b的上层侧，在电容线3b与数据线6a的交叉部分，考虑到该处的耐压，最好保留氧化硅膜202。其他结构和实施例10相同，所以，对具有共同的功能的部分标以相同的符号示于图13，并省略其说明。
在制造这种结构的有源矩阵基板10时，首先，如图17(A)所示，在准备了成为有源矩阵基板10的基体的透明基板10b之后，在透明基板10b的真面上利用溅射法等形成铝膜，使用光刻技术在该铝膜上制作图案，形成扫描线3a、栅极3c和电容线3b。
其次，在扫描线3a、栅极3c和电容线3b的上层侧，利用溅射法等在透明基板10b的整个表面上形成钽膜205(绝缘层形成用金属膜)。
其次，对钽膜205全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，将钽膜205全体氧化，如图17(B)所示，形成氧化钽膜201
在进行高压退火处理之后，如果如果在常压或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
其次，如图17(C)所示，利用常压或减压CVD法等在透明基板10b的整个表面上形成氧化硅膜202。结果，就形成了由氧化钽膜201和氧化硅膜202构成的栅极绝缘层2。
其次，如图17(D)所示，使用光刻技术，除去氧化硅膜202中在电容线3b的上层形成的氧化硅膜202，形成开口部208。并且，仅将在电容线3b的上层侧保留的氧化钽膜201作为存储电容70的绝缘层71使用。
此后的工序和实施例8一样，在透明基板10b的整个表面上形成非晶形的硅膜之后，使用光刻技术制作图案，如图17(E)所示，在栅极绝缘层2的上层侧形成岛状的硅膜1a。其次，在透明基板10b的整个表面上形成氧化硅膜等之后，使用光刻技术制作图案，如图18(A)所示，在半导体膜1a的上层侧形成蚀刻阻挡层8。其次，利用CVD等方法在透明基板10b的整个表面上形成搀杂了N型的杂质的硅膜之后，使用光刻技术制作图案，如图18(B)所示，形成源极区域1g和漏极区域1h。
其次，利用溅射法等在透明基板10b的整个表面上形成铝膜等之后，使用光刻技术制作图案，如图18(C)所示，形成数据线6a和漏极6b。这时，将漏极6b形成为其一部分与电容线3b重叠。结果，就形成了TFT30和存储电容70。其次，利用溅射法等在透明基板10b的整个表面上形成ITO膜之后，使用光刻技术制作图案，如图18(D)所示，形成像素电极9a。最后，如图16所示，如果在像素电极9a的上层侧形成了保护膜66和取向膜64，就完成了有源矩阵基板10。
在实施例8、9、10、11中，也可以如实施例2那样，在钽膜的下面形成铝等下层侧电极层。
实施例12.
在实施例8、9、10、11中，作为像素开关用的非线性元件，形成逆参差型的TFT，但是，也可以如本实施例那样，将本发明应用于把正参差型的TFT作为像素开关用的非线性元件使用的有源矩阵基板。在本实施例的有源矩阵基板和数该有源矩阵基板的液晶装置中，基本的结构与实施例8相同，所以，对具有共同的功能的部分标以相同的符号，并省略其详细的说明。
(有源矩阵基板的结构)
图19是在形成了数据线、扫描线和像素电极等的有源矩阵基板中相邻的像素的平面图。图20是表示在与图19的B-B’线相当的位置的剖面和在有源矩阵基板与对向基板之间封入作为电光物质的液晶的状态的剖面的说明图。在这些图中，将各层及各部件在图面上表示为可以识别的大小，所以，各层及各部件的比例不同。
在图19中，在液晶装置100的有源矩阵基板10上，在各像素中形成矩阵状的多个透明的像素电极9a(用双点划线包围的区域)，沿像素电极9a的纵横的边界区域形成数据线6a(用点划线表示)、扫描线3a(金属层/用实线表示)和电容线3b(金属层/用实线表示)。数据线6a通过接触孔56与由硅膜构成的半导体层1a中的后面所述的源极区域电气连接，像素电极9a通过接触孔57与半导体层1a中后面所述的漏极区域电气连接。另外，扫描线3a与半导体层1a中后面所述的沟道形成用区域相对。
如图20所示，液晶装置100具有有源矩阵基板10和与其对向配置的对向基板20。有源矩阵基板10的基体由石英基板或耐热性比例板等透明基板10b构成，对向基板20的基体也由石英基板或耐热性比例板等透明基板20b构成。在有源矩阵基板10上形成像素电极9a，在其上侧形成进行了摩擦处理等指定的取向处理的取向膜64。像素电极9a由例如ITO膜等透明的导电性薄膜构成。另外，取向膜64由例如聚酰亚铵薄膜等有机薄膜构成。
在有源矩阵基板10上，在与各像素电极9a相邻的位置，形成开关控制各像素电极9a的像素开关用的TFT30。这里所示的TFT30具有LDD(Lightly Doped Drain)结构，具有扫描线3a、利用从扫描线3a供给的扫描信号的电场形成沟道的半导体膜1a的沟道形成用区域1a’(半导体层)、将扫描线3a与半导体层1a绝缘的栅极绝缘层2、数据线6a、半导体层1a的低浓度源极区域1b和低浓度漏极区域1c、半导体层1a的高浓度源极区域1d和高浓度漏极区域1e。
在扫描线3a的上层侧形成层间绝缘膜4，在该层间绝缘膜4的上层形成数据线6a。因此，数据线6a通过在层间绝缘膜4上形成的接触孔56与高浓度源极区域1d电气连接。另外，在数据线6a的上层侧形成层间绝缘膜7，在该层间绝缘膜7的上层侧形成像素电极9a。因此，像素电极9a通过在层间绝缘膜4、7和栅极绝缘层2上形成的接触孔57与SS高浓度漏极区域1e连接。
这里，TFT30最好如上述那样具有LDD结构，但是，也可以具有对与低浓度源极区域1b和低浓度漏极区域1c相当的区域不进行杂质离子注入的偏置结构。另外，TFT30也可以是将栅极3a作为掩模以高浓度注入杂质离子从而形成自整合的高浓度源极区域和漏极区域的自调节型的TFT。
另外，在本实施例中，通过使TFT30的栅极绝缘层2从与栅极3a相对的位置延伸作为绝缘层71使用，同时将半导体膜1a延伸作为下电极1f，此外，将与其相对的电容线3b作为上电极，构成存储电容70。即，半导体膜1a的高浓度漏极区域1e通过栅极绝缘层2与电容线3b相对配置，作为存储电容70的下电极1f。
另一方面，在对向基板20上，遍及其整个面形成对向电极21，在其表面形成进行了摩擦处理等指定的取向处理的取向膜65。对向电极21也由例如ITO膜等透明的导电性薄膜构成。另外，对向基板20的取向膜65也由聚酰亚铵薄膜等有机薄膜构成。在对向基板20上，在各像素的开口区域以外的区域形成矩阵状的对向基板侧遮光膜23。
在这样构成的液晶装置100中，栅极绝缘层2由在半导体膜1a的上层侧利用CVD等方法形成的氧化硅膜202和对在该氧化硅膜202的上层侧形成的钽膜进行氧化处理而得到的氧化钽膜201构成。另外，绝缘层71也由在半导体膜1a的上层侧利用CVD等方法形成的氧化硅膜202和对在该氧化硅膜202的上层侧形成的钽膜进行氧化处理而得到的氧化钽膜201构成。
在形成这样的氧化钽膜201时，在本实施例中，如后面所述，对氧化硅膜202的上层侧，在透明基板10b的整个表面上形成作为绝缘层形成用金属膜的钽膜之后，对该钽膜全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理，将钽膜氧化。这里进行的高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。
因此，在本实施例的有源矩阵基板10中，在栅极绝缘层2和绝缘层71中，包含通过高压退火处理而生成的氧化钽膜201，所以，可以获得栅极绝缘层2和绝缘71的耐压高等和实施例8相同的效果。
另外，在形成氧化钽膜201时，对在透明基板10b的整个表面上形成的钽膜全体进行高压退火处理，形成氧化钽膜，并将其作为栅极绝缘层2和绝缘层71的一部分使用。即，氧化钽膜201不是仅将钽膜的表面氧化。
因此，在形成氧化钽膜201之后，不保留钽膜，所以，在正参差型的TFT30中，也可以使栅极绝缘层2和绝缘层71中包含氧化钽膜201。另外，扫描线3a不限于钽膜，可以使用任意的金属膜，所以，可以使用铝膜等电阻小的金属膜。
(有源矩阵基板的制造方法)
下面，参照图21、图22和图23说明这样构成的液晶显示装置用的有源矩阵基板10的制造方法。
图21～图23都表示本实施例的有源矩阵基板10的制造方法的工序剖面图，与在图19的B-B’线切断时的剖面相当。
如图21(A)所示，首先，在成为有源矩阵基板10的基体的透明基板10b的整个表面上形成基底保护膜(图中未示出)之后，在该基底保护膜的上层侧在约450℃～约550℃的温度条件下，通过使用甲硅烷气体、乙硅烷气体等的减压CVD等方法形成非晶型硅膜。其次，通过在约600℃下、在氮气氛围中进行约1小时～约10小时的退火处理，固相成长成多晶硅膜之后，使用光刻技术制作图案，形成岛状的硅膜1a。
其次，如图21(B)所示，利用CVD方法等在透明基板10b的整个表面上形成氧化硅膜202。其次，向硅膜1a中成为存储电容70的下电极1f的延伸部分以剂量约3×1012/cm2搀杂例如P离子，实现低电阻化。
其次，如图21(C)所示，对氧化硅膜202的上层侧，利用溅射法等在透明基板10b的整个表面上形成钽膜205(绝缘膜形成用金属膜)。
其次，对钽膜205全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，就将钽膜205的全体进行了氧化处理，如图21(D)所示，形成了氧化钽膜201，从而就形成了具有氧化硅膜202和氧化钽膜201的栅极绝缘层2和绝缘层71。
在进行高压退火处理之后，如果如果在常压或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
其次，对栅极绝缘层2的上层侧，利用溅射法等在透明基板10b的整个表面上形成铝膜之后，使用光刻技术制作图案，如图22(A)所示，形成扫描线3a和电容线3b。
其次，使TFT30成为具有LDD结构的N沟道型的TFT时，在半导体层1a上，首先，为了形成低浓度源极区域1b和低浓度漏极区域1c，将扫描线3a作为扩散掩模，以低浓度(例如使P离子为1×1013/cm2～3×1013/cm2的剂量)搀杂P等V族元素的搀杂剂200。这样，扫描线3a下的半导体层1a就成了沟道形成区域1a’。
其次，如图22(B)所示，为了形成TFT30的高浓度源极区域1d和高浓度漏极区域1e，用比扫描线3a宽的掩模在扫描线3a上形成阻挡层掩模202之后，以高浓度搀杂相同的P等V族元素的搀杂剂201。另外，可以采用不进行低浓度的搀杂的偏置结构的TFT，也可以采用将扫描线3a(栅极)作为掩模通过使用P离子、B离子等的离子注入技术而得到的自调节型的TFT。
其次，如图22(C)所示，形成由氧化硅膜构成的尖间绝缘膜4，用以覆盖扫描线3a和电容线3b。然后，利用反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀或者湿腐蚀，在层间绝缘膜4上形成接触孔56。
其次，对层间绝缘膜4的上层侧，在透明基板10b的整个表面上形成铝膜之后，使用光刻技术制作图案，如图22(D)所示，形成数据线6a。
其次，如图23(A)所示，形成由氧化硅膜构成的层间绝缘膜7，用以覆盖数据线6a。然后，利用反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀或者湿腐蚀，在层间绝缘膜7、4和栅极绝缘层2上形成接触孔。
其次，对层间绝缘膜7的上层侧，利用架设法等在透明基板10b的整个表面上形成ITO膜之后，使用光刻技术制作图案，如图23(B)所示，形成像素电极9a。
最后，如图20所示，将聚酰亚铵系的取向膜的涂布液涂布到像素电极9a的上层侧之后，通过以指定的倾角并且在指定方向进行摩擦处理，形成取向膜64，完成有源矩阵基板10。
实施例13.
下面，参照图24、图25、图26和图27说明作为本发明实施例13的半导体装置的液晶装置用的有源矩阵基板。
图24是在与图19的B-B’″材料相当的位置将本发明实施例13的液晶装置切断时的剖面图。图25(A)～(E)、图26(A)～(D)和图27(A)、(B)分别是表示图24所示的有源矩阵基板的制造方法的工序剖面图。
在上述实施例12中，TFT30的栅极绝缘膜2和存储电容70的绝缘层71都由氧化钽膜201和氧化硅膜202构成，但是，在本实施例中，如图24所示，栅极绝缘膜2由氧化钽膜201和氧化硅膜202构成，而绝缘层71仅由氧化钽膜201构成。
即，在本实施例中，栅极绝缘层2和实施例12一样，由对半导体膜1a的表面利用CVD等方法形成的氧化硅膜202和对在该氧化硅膜202的上层形成的钽膜全体进行高压退火处理而形成的氧化钽膜201构成。
与此相反，在存储电容70中，对在氧化硅膜202的上层形成的钽膜全体进行高压退火处理，形成氧化钽膜201，但是，在形成了下电极1f的区域，除去一部分氧化硅膜202，形成开口部208。因此，在下电极1f与电容线3b(上电极)之间，作为绝缘层71，仅存在氧化钽膜201。因此，在本实施例中，由于绝缘层71的介电常数高，所以，可以形成电容大的存储电容70。在电容线3b的下层侧，在电容线3b与数据线6a的交叉部分，考虑到该处的耐压，最好保留氧化硅膜202。其他结构与实施例12相同，所以，对具有共同的功能的部分标以相同的符号示于图24，并省略其说明。
在制造这种结构的有源矩阵基板10时，如图25(A)所示，首先，在成为有源矩阵基板10的基体的透明基板10b的整个表面上形成基底保护膜(图中未示出)之后，在该基底保护膜的上层侧形成非晶型硅膜。其次，通过在约600℃下、在氮气氛围中进行约1小时～约10小时的退火处理，固相成长出多晶硅之后，使用光刻技术制作图案，形成岛状的硅膜1a。
其次，如图25(B)所示，利用CVD等方法在透明基板10b的整个表面上形成氧化硅膜202。然后，以约3×1012/cm2的剂量将P离子搀杂到硅膜1a中成为存储电容70的下电极1f的延伸部分，实现低电阻化。
其次，如图25(C)所示，使用光刻技术，除去氧化硅膜202中在下电极1f的上层形成的氧化硅膜202，形成开口部208。
其次，如图25(D)所示，对氧化硅膜202的上层侧，利用溅射法等在透明基板10b的整个表面上形成钽膜205(绝缘膜形成用金属膜)。
其次，对钽膜205全体进行在含有水蒸气的氛围中、在高压下退火的高压退火处理。这里，高压退火处理的条件是，温度低于600℃，例如温度为300℃～400℃、压力为0.5MPa～2MPa。结果，就将钽膜205的全体进行了氧化处理，如图25(E)所示，形成氧化钽膜201。因此，就形成了由氧化硅膜202和氧化钽膜201构成的栅极绝缘层2，同时，形成了仅由氧化钽膜201构成的绝缘层71。
在进行高压退火处理之后，如果如果如果在常压或减压下进行温度为200℃～500℃的退火处理，可以从氧化钽膜201中除去水分，所以，可以进一步提高氧化钽膜201的耐压。
此后的工序与实施例12相同，对栅极绝缘层2的上层侧，利用溅射法等在透明基板10b的整个表面上形成铝膜之后，利用光刻技术制作图案，如图26(A)所示，形成扫描线3a和电容线3b。其次，在将扫描线3a作为扩散掩模搀杂了N型的杂质之后，如图26(B)所示，用比扫描线3a宽的掩模在扫描线3a上形成阻挡层掩模202，搀杂进相同的N型杂质。其次，如图26(C)所示，形成由氧化硅膜构成的层间绝缘膜4用以覆盖扫描线3a和电容线3b之后，在层间绝缘膜4上形成接触孔56。其次，对层间绝缘膜4的上层侧，在透明基板10b的整个表面上形成铝膜之后，利用光刻技术制作图案，如图26(D)所示，形成数据线6a。其次，如图27(A)所示，在形成由氧化硅膜构成的层间绝缘膜7用以覆盖数据线6a之后，在层间绝缘膜7、4和栅极绝缘层2上形成接触孔57。其次，对层间绝缘膜7的上层侧，利用溅射法等在透明基板10b的整个表面上形成ITO膜之后，利用光刻技术制作图案，如图27(B)所示，形成像素电极9a。最后，如图24所示，将聚酰亚铵系的取向膜的涂布液涂布到像素电极9a的上层侧之后，通过以指定的倾角并且在指定方向进行摩擦处理，形成取向膜64，完成有源矩阵基板10。
其他实施例.
在上述实施例中，作为绝缘层形成用金属膜，使用了钽(Ta)，但是，也可以使用钽合金。另外，只要通过高压退火处理可以形成氧化膜，作为绝缘层形成用金属膜也可以使用镍(Nb)、钼(Mo)、钛(Ti)或者它们的合金等其他金属。
另外，在上述实施例中，作为与氧化钽膜集层的绝缘膜，使用了氧化硅膜，但是，也可以使用氮化硅膜。
此外，作为基板，如果使用半导体基板，则作为MIS形半导体元件，就不限于薄膜晶体管，也可以使用体积形的MIS形晶体管。即，作为基板，使用半导体基板，在该半导体基板上面形成由与半导体基板相同的半导体材料构成的绝缘膜之后，形成绝缘层形成用金属膜，在对该绝缘层形成用金属膜进行高压退火处理之后，如果在绝缘层形成用金属膜的氧化膜的上层侧形成金属层，就可以形成体积形的MIS形晶体管。
此外，在上述实施例中，以作为像素开关用的非线性元件使用TFT元件的有源矩阵方式的液晶装置为例进行了说明，但是，不限于此种情况，在其他半导体装置中，形成构成各种电路的电容器时，也可以应用本发明，在权利要求所述的发明的范围内，可以进行各种变更。本发明的范围，当然也包括作为开关用的非线性元件使用TFD元件的有源矩阵方式的液晶装置。此外，本发明对使用场致发光(EL)、数字微反射镜设备(DMD)或者应用了等离子体发光或电子发射引起的荧光等的电光元件的电光装置也可以应用。
(液晶装置的结构)
下面，参照图28和图29说明使用根据实施例8～13制造的有源矩阵基板10的液晶装置100的全体结构。图28是从对向基板20侧与在其上形成的各结构要素一起看液晶装置100的平面图，图29是包含对向基板20所示的图28的H-H’剖面图。
在图28中，在液晶装置100的有源矩阵基板10上，沿其边缘设置了密封部件52，在其内侧区域，形成由遮光性材料构成的框缘53。在密封部件52的外侧的区域，沿有源矩阵基板10的一边设置了数据线驱动电路101和装配端子102，沿与该一边相邻的2边形成扫描线驱动电路104。如果供给扫描线的扫描信号的延迟不成其为问题，扫描线驱动电路104就可以仅设置在一边。另外，也可以沿图像显示区域10a的边将数据线驱动电路101配置在两侧。例如，奇数列的数据线可以从沿图像显示区域10a的一边配置的数据线驱动电路供给图像信号，而偶数列的数据线从沿图像显示区域10a的相反侧的一边配置的数据线驱动电路供给图像信号。这样，如果以梳齿状地驱动数据线，就可以扩展数据线驱动电路101的形成面积，所以，可以构成复杂的电路。此外，在有源矩阵基板10的其余的一边，设置了用于将设置在图像显示区域10a的两侧的扫描线驱动电路104之间连接的多条配线105，有时也利用框缘53的下面等设置预充电电路及检查电路。另外，在对向基板20的角部的至少1个地方形成用于使有源矩阵基板10与对向基板20之间电气导通的上下导通部件106。
并且，如图29所示，对向基板20以与图28所示的密封部件52基本上相同的轮廓利用该密封部件52与有源矩阵基板10固定在一起。在该对向基板20上，在与有源矩阵基板10上形成的像素电极9a的纵横的边界区域相对的区域形成称为黑  或黑色条纹等的遮光膜23，在其上层侧形成由ITO膜构成的对向电极21。另外，在对向电极21的上层侧形成由聚酰亚铵膜构成的取向膜(图中未示出)，该取向膜是对聚酰亚铵膜进行了摩擦处理的膜。
另外，也可以通过各向异性导电膜将例如装配了驱动用LSI的TAB(磁带自动传送焊接)基板与在有源矩阵基板10的周边部形成的端子群电气和机械连接，取代在有源矩阵基板10上形成数据线驱动电路101和扫描线驱动电路104。另外，在对向基板20和有源矩阵基板10的光入射侧的面或光出射侧，根据使用的液晶50的种类即TN(扭转向列)模式、STN(超级TN)模式等动作模式或正常白模式/正常黑模式在指定方向配置偏振光薄膜、相位差薄膜和偏振片等。
这样形成的电光装置，可以在例如后面所述的投射式液晶显示装置(液晶投影仪)中使用。这时，3个液晶装置100分别作为RGB用的光阀使用，通过RGB色分解用的分色镜而分解的各色的光作为投射光分别投射到各液晶装置100上。因此，在上述各实施例的液晶装置100中不形成彩色滤光器。
但是，在对向基板20中，在与各像素电极9a相对的区域，通过与其保护膜一起形成RGB的彩色滤光器，也可以在投射型液晶显示装置以外作为后面所述的掌上电脑、栅极、液晶电视等这样的电子机器的彩色液晶显示装置使用。
此外，对于对向基板20，通过形成与各像素对应的微透镜，可以提高入射光对像素电极9a的集光效率，所以，可以进行明亮的显示。此外，通过在对向基板20上集层多层折射率不同的干涉层，可以利用光的干涉作用形成产生出RGB色的分色镜滤光器。按照该带分色镜滤光器的对向基板，可以进行更明亮的彩色显示。
(向电子机器上的应用)
下面，参照图30、图31、图32和图33说明具有电光装置的电子机器的一例。
首先，图30是表示具有结构与上述各实施例的电光装置相同的液晶装置100的电子机器的结构的框图。
在图30中，电子机器具有显示信息输出源1000、显示信息处理电路1002、驱动电路1004、液晶装置100、时钟发生电路1008和电源电路1010。显示信息输出源1000包括ROM、RAM、光盘等存储器、将电视信号的图像信号统调输出的统调电路等，根据时钟发生电路1008的时钟将指定格式的图像信号进行处理，并向显示信息处理电路1002输出。该显示信息处理电路1002包括例如放大极性反相电路、相展开电路、旋转电路、伽马修正电路或者箝位电路等众所周知的各种处理电路，根据时钟信号，由输入的显示信息顺序生成数字信号，并与时钟信号CLK一起向驱动电路1004输出。驱动电路1004驱动液晶装置100。电源电路1010向上述各电路供给指定的电源。在构成液晶装置100的有源矩阵基板上可以形成驱动电路1004，除此之外，也可以在有源矩阵基板上形成显示信息处理电路1002。
作为这种结构的电子机器，有参照图31后面所述的投射式液晶显示装置(液晶投影仪)、多媒体对应的电脑(PC)、工作站(EWS)、呼机或便携电话、文字处理器、电视、取景器型或监视器直视型的录像机、电子记事簿、电子计算器、汽车驾驶导向装置、POS终端和触摸屏等。另外，本发明也可以应用于具有使用场致发光(EL)、数字微反射镜设备(DMD)或者应用了等离子体发光或电子发射一起的荧光等的各种电光元件的电光装置的电子机器。
图31所示的投射型液晶显示装置1100构成投影仪，上述驱动电路1004具有3个包含搭载在有源矩阵基板上的液晶装置100的液晶模块，分别作为RGB用的光阀100R、100G、100B使用。在该液晶投影仪1100中，从金属卤化物灯等白色光源的灯单元1102发射出光时，由3块反射镜1106和2块分色镜1108分离为与R、G、B等3原色对应的光成分R、G、B(光分离单元)，分别导入对应的光阀100R、100G、100B(液晶装置100/液晶光阀)。这时，光成分B的光路长，所以，为了防止光损失，通过由入射透镜1122、中继透镜1123和出射透镜114构成的中继透镜组1121而导入。并且，与由光阀100R、100G、100B分别调制的3原色对应的光成分R、G、B从3个方向入射到分色棱镜1112(光合成单元)中，在再次合成之后，通过投射透镜1114作为彩色图像投射到屏幕1120等上。
图32是表示作为本发明的电子机器的一个实施例的掌上型电脑。这里所示的电脑包括具有键盘81的本体部82和液晶显示单元83。液晶显示单元83包括上述液晶装置100。
图33是表示作为本发明的电子机器的其他实施例的便携电话。这里所示的便携电话90具有多个操作按钮91和液晶装置100。
如上所述，在本发明中，在电容器的绝缘层中，包含通过高压退火处理而生成的氧化钽膜，所以，绝缘层的耐压高。另外，在本发明中，由于通过高压退火处理形成氧化钽膜，所以，不必形成用于进行阳极氧化处理的馈电用配线。因此，在同一基板上形成TFT等的半导体装置等中，设计的自由度大。另外，可以将大量的基板统一进行处理。而且，高压退火处理的温度低于600℃，甚至在300℃～400℃就足够了，所以，作为基板使用玻璃基板时也毫无问题。另外，进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线不露出，就不会使铝配线劣化。
另外，在本发明的半导体装置中，绝缘层中包含通过高压退火处理而生成的氧化钽膜，所以，绝缘层的耐压高。而且，高压退火处理的温度为300℃～400℃，所以，作为基板使用玻璃基板时也毫无问题。另外，进行高压退火处理时，即使已形成了铝配线，如果是这样的温度条件，只要铝配线在基板表面不露出，就不会使铝配线劣化。

Claims (43)

1.一种按下电极、绝缘层和上电极顺序集层的电容器，其特征在于：在上述绝缘层上，包含通过在含有水蒸气的氛围中、在高压下进行退火的高压退火处理对绝缘层形成用金属膜进行氧化而成的氧化膜。
2.按权利要求1所述的电容器，其特征在于：上述绝缘层仅由上述氧化膜构成。
3.按权利要求1所述的电容器，其特征在于：上述绝缘层具有上述氧化膜和其他绝缘膜的多层结构。
4.按权利要求1～3的任一权项所述的电容器，其特征在于：上述绝缘层形成用金属膜是钽膜或钽合金膜。
5.按权利要求1～4的任一权项所述的电容器，其特征在于：上述下电极至少与上述绝缘层接触的一侧由与上述绝缘层形成用金属膜相同的金属构成。
6.按权利要求1～4的任一权项所述的电容器，其特征在于：上述下电极由与上述绝缘层形成用金属膜不同的材料构成。
7.一种半导体装置，其特征在于：具有权利要求1～6的任一权项所规定的电容器。
8.一种作为有源矩阵基板而具有权利要求7所规定的半导体装置的电光装置，上述电容器在上述有源矩阵基板的各像素中作为存储电容使用。
9.一种具有下电极、绝缘层和上电极的电容器的制造方法，其特征在于：在形成绝缘层形成用金属膜之后，通过进行在含有水蒸气的氛围中、在高压下退火的高压退火处理，将上述绝缘层形成用金属膜氧化，生成氧化膜，将该氧化膜作为上述绝缘层或该绝缘层的一部分使用。
10.按权利要求9所述的电容器的制造方法，其特征在于：上述绝缘层形成用金属膜是钽膜或钽合金膜。
11.按权利要求9或10所述的电容器的制造方法，其特征在于：通过上述高压退火处理，仅将上述绝缘层形成用金属膜的表面氧化，生成上述氧化膜，将该氧化膜作为上述绝缘层或该绝缘层的一部分使用，将其余的绝缘层形成用金属膜作为上述下电极或该下电极的一部分使用。
12.按权利要求9或10所述的电容器的制造方法，其特征在于：预先在上述绝缘层形成用金属膜的下层侧形成上述下电极，通过上述高压退火处理，将上述绝缘层形成用金属膜的全体氧化，生成上述氧化膜，将该氧化膜作为上述绝缘层或该绝缘层的一部分使用。
13.按权利要求9～12的任一权项所述的电容器的制造方法，其特征在于：上述高压退火处理在温度低于600℃的条件下进行。
14.按权利要求9～12的任一权项所述的电容器的制造方法，其特征在于：上述高压退火处理在温度为300℃～400℃、压力为0.5MPa～2MPa的条件下进行。
15.按权利要求9～14的任一权项所述的电容器的制造方法，其特征在于：在进行上述高压退火处理之后，进行在常压或减压下的退火处理。
16.一种半导体装置的制造方法，其特征在于：利用权利要求9～15的任一权项所述的制造方法在基板上制造电容器。
17.一种在基板形成具有由金属层、绝缘层和半导体层构成的MIS部的MIS形半导体元件的半导体装置，其特征在于：在上述绝缘层中，包含通过在含有水蒸气的氛围中、在高压下退火的高压退火处理将绝缘层形成用金属膜氧化而得到的氧化膜。
18.按权利要求17所述的半导体装置，其特征在于：上述绝缘层形成用金属膜是钽膜或钽合金膜。
19.按权利要求17或18所述的半导体装置，其特征在于：上述绝缘层在上述金属层侧具有由绝缘层形成用金属膜形成的氧化膜，同时在上述半导体层侧具有由与该半导体层相同的半导体材料形成的绝缘膜。
20.按权利要求17～19的任一权项所述的半导体装置，其特征在于：上述金属层至少与上述绝缘层接触的一侧由与上述绝缘层形成用金属膜相同的金属材料构成。
21.按权利要求17～19的任一权项所述的半导体装置，其特征在于：上述金属层由与上述绝缘层形成用金属膜不同的金属材料构成。
22.按权利要求17～21的任一权项所述的半导体装置，其特征在于：在上述基板上，从下层侧向上层侧顺序形成上述金属层、上述绝缘层和上述半导体层。
23.按权利要求17～21的任一权项所述的半导体装置，其特征在于：在上述基板上，从下层侧向上层侧顺序形成上述半导体层、上述绝缘层和上述金属层。
24.按权利要求17～23的任一权项所述的半导体装置，其特征在于：上述MIS形半导体元件是薄膜晶体管。
25.按权利要求23所述的半导体装置，其特征在于：上述MIS形半导体元件是MIS形晶体管。
26.按权利要求17～23的任一权项所述的半导体装置，其特征在于：上述MIS形半导体元件是MIS形二极管。
27.按权利要求17～26的任一权项所述的半导体装置，其特征在于：在上述基板上，形成至少将与上述绝缘层形成用金属膜的氧化膜同层的氧化膜作为电介质膜而将上述金属层作为一边的电极使用的电容器。
28.一种将权利要求24所述的半导体装置作为有源矩阵基板使用的电光装置，其特征在于：上述薄膜晶体管在上述基板作为像素开关用的非线性元件使用。
29.按权利要求28所述的电光装置，其特征在于：在上述有源矩阵基板上形成至少将与上述绝缘层形成用金属膜的氧化膜同层的氧化膜作为电介质膜而将上述金属层作为一边的电极使用的存储电容。
30.一种在基板形成具有由金属层、绝缘层和半导体层构成的MIS部的MIS形半导体元件的半导体装置的制造方法，其特征在于：在形成绝缘层形成用金属膜之后，通过进行在含有水蒸气的氛围中、在高压下退火的高压退火处理，将上述绝缘层形成用金属膜氧化，生成氧化膜，将该氧化膜作为上述绝缘层的一部分使用。
31.按权利要求30所述的半导体装置的制造方法，其特征在于：上述绝缘层形成用金属膜是钽膜或钽合金膜。
32.按权利要求30或31所述的半导体装置的制造方法，其特征在于：通过上述高压退火处理，仅将上述绝缘层形成用金属膜的表面氧化，生成上述氧化膜，将该氧化膜作为上述绝缘层的一部分使用，将其余的绝缘层形成用金属膜作为上述金属层或上述金属层的一部分使用。
33.按权利要求30或31所述的半导体装置的制造方法，其特征在于：通过上述高压退火处理，将上述绝缘层形成用金属膜全体氧化，生成上述氧化膜，将该氧化膜作为上述绝缘层的一部分使用。
34.按权利要求33所述的半导体装置的制造方法，其特征在于：预先在上述绝缘层形成用金属膜的下层侧形成上述金属层，在对上述绝缘层形成用金属膜进行上述高压退火处理之后，在上述绝缘层形成用金属膜的氧化膜的上层侧顺序形成由与上述半导体层相同的半导体材料构成的绝缘膜和上述半导体层。
35.按权利要求33所述的半导体装置的制造方法，其特征在于：在上述绝缘层形成用金属膜的下层侧预先形成上述半导体层和由与该半导体层相同的半导体材料构成的绝缘膜，在对上述绝缘层形成用金属膜进行上述高压退火处理之后，在上述绝缘层形成用金属膜的氧化膜的上层侧形成上述金属层。
36.按权利要求35所述的半导体装置的制造方法，其特征在于：作为上述基板使用半导体基板，在该半导体基板的上面形成由与该半导体基板相同的半导体材料构成的绝缘膜之后，形成上述绝缘层形成用金属膜，在对该绝缘层形成用金属膜进行上述高压退火处理之后，在上述绝缘层形成用金属膜的氧化膜的上层侧形成上述金属层。
37.按权利要求30～36的任一权项所述的半导体装置的制造方法，其特征在于：作为具有上述MIS部的MIS形半导体元件，制造薄膜晶体管。
38.按权利要求36所述的半导体装置的制造方法，其特征在于：作为具有上述MIS部的MIS形半导体元件，制造MIS形晶体管。
39.按权利要求30～36的任一权项所述的半导体装置的制造方法，其特征在于：作为具有上述MIS部的MIS形半导体元件，制造MIS形二极管。
40.按权利要求30～39的任一权项所述的半导体装置的制造方法，其特征在于：在上述基板上，至少将与上述绝缘层形成用金属膜的氧化膜同时形成的氧化膜作为绝缘层或绝缘层的一部分使用而将与上述金属层同时形成的金属层作为一边的电极使用而形成电容器。
41.按权利要求30～40的任一权项所述的半导体装置的制造方法，其特征在于：上述高压退火处理在温度为300℃～400℃、压力为0.5MPa～2MPa的条件下进行。
42.按权利要求30～41的任一权项所述的半导体装置的制造方法，其特征在于：在进行上述高压退火处理之后，进行在常压或减压下的退火处理。
43.一种电子机器，其特征在于：使用权利要求8、28或29所述的电光装置。
CNB021426082A 2001-09-13 2002-09-12 电容器、半导体装置和其制造方法、电光装置及电子机器 Expired - Fee Related CN100388395C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2001278775 2001-09-13
JP2001278776 2001-09-13
JP278776/01 2001-09-13
JP278776/2001 2001-09-13
JP278775/2001 2001-09-13
JP278775/01 2001-09-13
JP2002188611A JP4411825B2 (ja) 2001-09-13 2002-06-27 電気光学装置の製造方法
JP2002188610A JP2003163276A (ja) 2001-09-13 2002-06-27 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP188611/02 2002-06-27
JP188610/2002 2002-06-27
JP188610/02 2002-06-27
JP188611/2002 2002-06-27

Publications (2)

Publication Number Publication Date
CN1405805A true CN1405805A (zh) 2003-03-26
CN100388395C CN100388395C (zh) 2008-05-14

Family

ID=27482554

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021426082A Expired - Fee Related CN100388395C (zh) 2001-09-13 2002-09-12 电容器、半导体装置和其制造方法、电光装置及电子机器

Country Status (4)

Country Link
US (1) US6816355B2 (zh)
KR (1) KR100471954B1 (zh)
CN (1) CN100388395C (zh)
TW (1) TWI276216B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
US7185726B2 (en) * 2003-07-21 2007-03-06 Young Grant E Bicycle with optional power assist
JP4314926B2 (ja) * 2003-08-04 2009-08-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2007525829A (ja) * 2003-12-22 2007-09-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 不揮発性強誘電体メモリ装置の製造方法及びその方法によって得られるメモリ装置
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
US7208810B2 (en) * 2004-07-01 2007-04-24 Varian Medical Technologies, Inc. Integrated MIS photosensitive device using continuous films
US8067813B2 (en) * 2004-07-01 2011-11-29 Varian Medical Systems Technologies, Inc. Integrated MIS photosensitive device using continuous films
JP2006082260A (ja) * 2004-09-14 2006-03-30 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びこのｌｅｄヘッドを用いた画像形成装置
KR100735521B1 (ko) 2005-10-19 2007-07-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7499116B2 (en) * 2006-04-11 2009-03-03 Tpo Displays Corp. Systems for displaying images having micro-reflective transmission liquid crystal display with particular storage capacitor arrangement
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
US7811840B2 (en) * 2008-05-28 2010-10-12 Micron Technology, Inc. Diodes, and methods of forming diodes
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI574374B (zh) * 2015-09-09 2017-03-11 友達光電股份有限公司 製作光學感測元件與薄膜電晶體元件的方法
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113264A (en) 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of mis type capacitor
JPS603126A (ja) 1983-06-21 1985-01-09 Nec Corp 絶縁層の形成方法
JPH03159247A (ja) 1989-11-17 1991-07-09 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
KR100301371B1 (ko) * 1998-07-03 2001-10-27 윤종용 반도체메모리장치및그의제조방법
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP2000305107A (ja) 1999-04-23 2000-11-02 Seiko Epson Corp 半導体装置およびその製造方法
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
KR100417855B1 (ko) * 2001-04-30 2004-02-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN105679775B (zh) * 2016-04-21 2019-04-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN100388395C (zh) 2008-05-14
KR20030023532A (ko) 2003-03-19
TWI276216B (en) 2007-03-11
KR100471954B1 (ko) 2005-03-10
US20030063429A1 (en) 2003-04-03
US6816355B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
CN1218401C (zh) 半导体器件
CN1173412C (zh) 半导体器件
CN100350318C (zh) 半导体器件
CN1252816C (zh) 半导体器件
CN1287207C (zh) 平面内开关模式有源矩阵型液晶显示器件及其制造方法
CN1169015C (zh) 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
CN1267782C (zh) 电光装置
CN1405805A (zh) 电容器、半导体装置和其制造方法、电光装置及电子机器
CN1196093C (zh) 显示器件及驱动该器件的方法
CN1648748A (zh) 显示装置
CN1607432A (zh) 薄膜晶体管阵列基板和液晶显示面板及它们的制造方法
CN1314715A (zh) 半导体器件及其制造方法
CN1276622A (zh) 制造光电器件的方法
CN1165806C (zh) 有源矩阵型显示器
CN101079397A (zh) 制造半导体器件的方法
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1169233C (zh) 电光学装置及其制造方法和电子设备
CN1648744A (zh) 液晶显示装置和电子设备
CN1341231A (zh) Tft阵列基板及其制造方法以及使用它的液晶显示装置
CN1607445A (zh) 水平电场施加型液晶显示板及其制造方法
CN1873530A (zh) 显示装置、制造其的方法以及用于制造其的掩模
CN1165967C (zh) 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置
CN1921149A (zh) 一种便携式信息终端和一种摄象机
CN1892335A (zh) 液晶装置、其制造方法以及电子设备
CN1359541A (zh) 薄膜晶体管及其制造方法,以及采用它的液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20100912