KR100294026B1 - 전기광학장치 - Google Patents

전기광학장치 Download PDF

Info

Publication number
KR100294026B1
KR100294026B1 KR1019940014592A KR19940014592A KR100294026B1 KR 100294026 B1 KR100294026 B1 KR 100294026B1 KR 1019940014592 A KR1019940014592 A KR 1019940014592A KR 19940014592 A KR19940014592 A KR 19940014592A KR 100294026 B1 KR100294026 B1 KR 100294026B1
Authority
KR
South Korea
Prior art keywords
film
channel region
layer
light
insulating film
Prior art date
Application number
KR1019940014592A
Other languages
English (en)
Other versions
KR950002075A (ko
Inventor
장홍용
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR950002075A publication Critical patent/KR950002075A/ko
Application granted granted Critical
Publication of KR100294026B1 publication Critical patent/KR100294026B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

액정장치와 같이 전기-광학장치는 투광기판 및 픽셀전극을 구동시키기 위한 다수의 박막트랜지스터를 포함한다.
박막 트랜지스터상에 입사되는 바람직하지 못한 빛의 영향을 방지하기 위해, 차광층이 박막트랜지스터 및 투광기판 사이에 위치된다. 픽셀 전극에 상응하는 차광층의 다른 부분은 층을 선택적으로 질화시킴으로써 투광성으로 바뀔 수 있다.

Description

전기광학장치
제 1(a)도 ∼제 1(g) 도는 본 발명의 실시예 1에 따른 TFT의 제작공정을 나타내는 단면도.
제 2도는 본 발명의 실시예에 따라 얻어진 TFT를 나타내는 평면도.
제 3(a)는 ∼제 3(d) 도는 본 발명의 실시예 2에 따른 TFT의 제작공정을 나타내는 단면도.
제 4도는 화소의 스위칭 소자로서 TFT를 이용하는 액정장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 유리기판 12 : 비정질 규소막
13 : 절연막 14 : 비정질 규소막
15 : 산화규소막 16 : 알루미늄막
17 : 레지스트 19 : 산화규소막
20 : 게이트 전극 21 : 양극산화물층
22 : 소스영역 23 : 채널형성영역
24 : 드레인 영역 25 : 층간절연막
26,27 : 전극 28 : 주변 질화막
본 발명은 박막트랜지스터(이하, TFT라 함)를 포함하는 반도체장치의 제작방법에 관한 것이다.
종래, 박막트랜지스터를 액티브 매트릭스형 액정표시장치나 이미지 센서에 이용하는 구성이 알려져 있다. 특히, 엑티브 매트릭스형 액정표시장치의 각 화소영역에 TFT를 형성하고 그 TFT를 화소를 스위칭한는 소자로서 이용하는 구성은, 고속동작을 행할 수 있는 액정표시장치로서 많은 주목을 받고 있다.
주지하는 바와 같이, 액정표시장치의 화소부분은 광이 투과하여야 한다. 그러나, TFT의 활성층은 대개 광감성의 비정질 규소막 또는 결정성 규소막으로 구성되어 있기 때문에, 광이 조사됨에 따라 전기 전도도가 높아져 버린다. 활성층의 전기 전도도가 높아지면, 화소에 스위칭 소자로서 설치되는 TFT의 중요한 특성인 오프 전류가 커지기 때문에, 화소전극에서의 전하 보유율이 바람직하지 않게 저하한다. 따라서 TFT의 활성층, 특히 채널형성영역에 광이 조사되지 않도록 하는 구성으로 할 필요가 있다.
상기한 점에 비추어, 본 발명의 주 목적은 TFT의 오프 전류를 감소시키기 위해 TFT가 외부에서 입사되는 광으로부터 차폐될 수 있는 구조를 제공하는데 있다.
본 발명의 일 양태에 따르면, TFT와 투명 기판 사이에 차광막이 배치된다. 더 구체적으로는, 차광막이 산화 또는 질화에 의해 투광막으로 변할 수 있는 재료로 이루어진다. 따라서, TFT 아래에 배치되지 않는 차광막의 불필요한 부분이 차광막을 패터닝하기 위한 복잡한 포토리소그래피 공정을 사용하지 않고도 선택적으로 투광성이 전환된다.
따라서, 차광막은 투명 기판으로부터 입사되는 광이 바람직하지 않게 TFT에 조사되는 것을 막는 반면에, 차광막의 다른 부분은 전기 광학표시장치로서 동작할 수 있도록 투광성으로 바뀐다. 본 발명은, TFT가 투명 기관 또는 이미지 센서의 화소 지역상에 제공되는 액티브 매트릭스 액정표시장치에 응용될 뿐만 아니라, 투명 기판상에 형성된 TFT를 사용하는 직접회로에도 응용될 수 있다.
본 발명의 일 양태에 따르면, 본 발명에 있어서의 차광막은, 예를 들어, 규소와 알루미늄으로 이루어진 군으로부터 선택되는 재료를 포함한다. 이들 재료는 차광용이지만, 산화 또는 질화에 의해 투광으로 될 수 있다. 또한, 적당한 불순물, 예를 들어, 인, 비소, 붕소, 알루미늄 또는 Ⅲb족 또는 Vb족 원소를 규소로 도핑 하는 것이 바람직하다.
본 발명의 다른 양태에 다르면, 소스영역, 드레인영역 및 채널영역을 형성하는 반도체 섬(island)의 주변부분이 질화 또는 산화되어, 반도체 섬의 계단진 구성에 기인하여 반도체 섬의 측단부에서 게이트 절연층을 통해 게이트 전극과 채널영역 사이에서 일어나는 경향이 있는 누설전류 도는 단락(短絡)을 방지하는 것이 가능하다.
이하, 첨부된 도면에 의거하여 본 발명을 상세히 설명한다. 그러나, 본 발명이 아래에 설명된 것에 한정되는 것은 아님을 이해하여야 한다.
본 발명의 구조의 바람직한 예를 제1(g) 도에 의거하여 설명한다. 제1(g) 도에 나타낸 TFT에 있어서는, 인이 도핑된 비정질 규소막(PSG막)(12)이 소스/드레인영역(22,24)과 채널영역(23)을 포함하는 활성층의 하부에 형성되고, 광이 기판측으로부터 조사(照射)된다. 그리하여, 그 비정질 규소막(12)이 기판측으로부터 조사되는 광을 차단하는 차광층으로서 기능한다. 활성층 이외의 다른 차광영역은 질화 또는 산화되어 투광성을 가지게 된다. 활성층은 질화 또는 산화된 부분(28)에 의해 둘러싸이고, 차광층이 활성층 아래에서 연장하여, 활성층이 완전히 차광된다.
질화 또는 산화된 규소막의 사용은 아래의 효과를 생기게 한다.
(1) TFT가 기판측으로부터 조사되는 입사광선으로부터 완전히 차단될 수 있다.
(2) 인이 도핑된 규소막이 전도성이기 때문에, 채널형성영역이 그라운드 레벨로 고정될 수 있다.
(3) 기판측으로부터의 불순물이 차단될 수 있다.
(4) 니켈과 같은 금속원소가 게터링될 수 있다.
본 발명의 다른 바람직한 예를 제 3(d) 도에 의거하여 아래에 설명한다. 이 TFT에 있어서도, 광이 기판측(도면의 하측)으로부터 조사된다. 제 3(d) 도에 나타낸 바와 같이, 알루미늄막(32)이 소스/드레인영역(40, 42) 및 채널형성영역(41)이 형성되는 활성층의 하부에 제공되어 있다. 이 알루미늄막은 기판을 통과하는 광으로부터 활성층을 보호한다. 활성층에 대응하는 영역 이외의 영역들에 질소 또는 산소원자가 주입되어, 질화알루미늄 또는 산화알루미늄을 형성함으로써 그 영역들을 투광성으로 되게 한다. 알루미늄막(32)이 활성층 둘레의 주변부분(부호 48로 표시된)에까지 연장되기 때문에, 유리기판(31)으로부터 활성층으로 광이 돌아 들어가는 것이 완전히 차단된다.
질화 또는 산화된 알루미늄막의 사용은 아래의 효과를 생기게 한다.
(1) TFT가 기판측으로부터 조사되는 입사광선으로부터 완전히 차단될 수 있다.
(2) 그 막이 TFT의 동작을 안정시키기 위해 히트 싱크(heat sink)로서 기능한다.
[실시 예 1]
제 1(a) 도∼제 1(f) 도에 본 실시예의 제작공정을 나타낸다. 본 실시예에서는 하나의 N채널형 TFT를 제작하는 예를 나타내는데, 소스/드레인영역을 P형으로 함으로써 P채널형 TFT를 제작할 수도 있다. 또한, P채널형 TFT와 N채널형 TFT를 상보형으로 수헝한 CMOS 회로를 형성할 수도 있다. 본 실시예에서 설명하는 TFT는, 액티브 매트릭스형 액정표장치나 이미지 센서에 사용될 수 있고, 또한 광이 투과하는 기판사에 형성되는 집적회로에도 사용될 수 있다.
먼저, 유리기판(11)상에, 인이 도핑된 비정질 규소막(PSG막)(12)을 500Å (일반적으로, 200 ∼500Å)의 두께로 형성한다. 그 규소막은 광 흡수율이 크기 때문에, 주로 차광막으로서 기능한다. 그 비정질 규소막에 함유된 인의 농도는 1×1019∼5×1021원자/㎤, 바람직하게는, 1∼5×1020원자/㎤이다. 또한, 그 도핑된 비정질 규소막은 도전성을 가지고 있기 때문에, 후에 채널이 형성되는 영역의 전위를 그라운드 레벨로 유지하는 기능을 가진다.
그 다음, 스퍼터링법에 의해 산화규소막과 같은 절연막(13)을 500Å(일반적으로, 300 ∼600Å)의 두께로 퇴적한 다음, 플라즈마 CVD법에 의해 비정질 규소막(14)을 1000Å (일반적으로, 500 ∼1500Å)의 두께로 형성한다. 이 비정질 규소막(14)은 후에 TFT의 활성화층으로 기능한다. 또한, 필요에 따라, 비정질 규소막을 결정화시켜 결정성 규소막으로 할 수 있다. 결정성 규소막을 얻기 위해서는, 비정질 규소막을 가열 어닐하는 방법, 비정질 규소막에 레이저광을 조사하는 방법, 처음부터 결정성 규소막을 형성하는 방법이 있다. 또한, 가열에 의한 결정화 후에 적외선의 조사에 의한 어닐을 병용하는 것이 유용하다. 또한, 결정화 온도를 낮추기 위해, 가열 결정화 전에 니켈과 촉매원소를 비정질 규소막(14)에 첨가하는 것이 바람직하다.
그 다음, 스퍼터링법에 의해 산화규소막(15)을 500Å (일반적으로, 200Å ∼1000Å)의 두께로 추가로 퇴적한 다음, 증착법에 의해 알루미늄막(16)을 2000 (일반적으로, 2000 ∼3000Å)의 두께로 형성한다. 그후, 레지스트(17)로 마스크를 형성하여, 제 1(a) 도의 구조를 얻는다.
그 다음, 레지스트(17)를 마스크로 하여 알루미늄막(16), 산화규소막(15), 규소막(14)을 에칭하여, 섬형상의 적층체를 형성한다. 그후, 제 1(b) 도에 나타낸 바와 같이, 등방성의 건식 에칭에 의해 알루미늄막(16)을 사이드 에칭(side-etching)한다. 이 사이드 에칭은 제 1(g) 도에 나타내는 최종 TFT에서 부호 48로 나타낸 가장자리 부분에 차광층을 남기기 위한 것이다.
그 다음, 레지스트(17)를 제거하고, 이온 주입에 의해 질소 이온을 도입한다. 이때, 알루미늄막(16)이 마스크로 기능하여, 빗금친 부분(18)에 질소가 주입되게 한다. 이 공정후에, 어닐을 행하여, 질소가 주입된 영역을 질화하여 그 영역에 투광성을 부여한다. 이 어닐 공정은 강광(强光)(적외광)의 조사에 의해 행하는 것이 바람직하다. 적외광은 규소에 선택적으로 흡수되지만, 유리에는 그다지 흡수되지 않기 때문에, 규소를 선택적으로 1000℃ 이상의 고온으로 할 수 있어, 1000℃ 이상의 열 어닐에 의한 것과 유사한 효과를 얻을 수 있다.
상기 공정에서, 질소가 주입된 PSG막(인이 도핑된 비정질 규소막)(12)의 부분이 투광성으로 된다. 즉, 제 1(c) 독의 빗금친 부분이 질화되어, 투광 영역으로 된다. 그후, 산화규소막(15)과 알루미늄막(16)을 제거하여, 제 1(d) 도에 나타낸 구조를 얻는다. 이 상태에서, 질화된 부분에 의해 둘러싸인 차광된 활성영역이 확정되며, 다른 영역은 투광성으로 된다.
그 다음, 제 1(e) 도에 나타낸 바와 같이, 스퍼터링법에 의해 산화규소막(19)을 1000Å 두께로 형성한다. 이 산화규소막은 게이트 절연막으로서 가능한다. 그후, 알루미늄막(1∼2%의 규소를 함유한다)을 6000Å 의 두께로 형성하고, 패터닝하여 게이트 전극(20)을 형성한다. 그 다음, 알루미늄으로 이루어진 게이트 전극의 주위에 두께 2000Å의 양극산화물층(21)을 형성한다. 이 양극산화 공정은 1∼5%의 주석산이 함유된 에틸렌 글리콜 용액안에서 행해진다. 이 양극산화물층(21)은 후에 P(인) 이온을 주입하는 공정에서 오프셋 게이트영역을 형성하는데 있어서 마스크로서 기능한다. 이렇게 하여, 제 1(e) 도에 나타낸 구조가 얻어진다.
또한, 게이트 전극으로서는, 규소를 주성분으로 하는 공지의 것을 이용해도 좋고, 또한 규소와 금속의 적층체나 실리사이드를 이용한 것이어도 좋다.
그 다음, 제 1(f) 도에 나타낸 바와 같이, 섬형상의 반도체영역에 선택적으로 P 이온 주입을 행하여, N형화된 소스/드레인영역(22,24)과 채널형성영역(23)을 자기정합적으로 형성한다. 그후, 레이저광 또는 강광의 조사에 의해, 주입된 P(인)의 활성화와 어닐을 행한다. 강광을 이용하는 경우에는, 0.5∼5 ㎛ 범위의 파장을 가지는 적외광을 이용하여, 수 분 이내의 단시간으로 강광에 의한 어닐을 행하는 것이 유효하다.
그 다음, 산화규소 또는 폴리이미드로 층간절연막(25)을 형성하고, 전극(26,27)을 형성하여, TFT를 완성한다.(제 1(g) 도)
제 1(f) 도에 나타낸 TFT에서는, 소스/드레인영역(23,24)과 채널형성영역(23)이 형성되는 활성층의 주변부분(28)에 질소가 주입되어 질화되어 있기 때문에, 게이트 전극과 활성층의 단부와의 사이에서의 단락(短絡)이나 누설전류의 문제가 감소될 수 있다. 이 특징이 제 2 도에 나타내어져 있다. 제 2 도는, 제 1(g) 도에 나타낸 TFT를 위에서 본 도면이다. 게이트 전극(20) 아래에는 채널형성영역(23)이 형성되어 있다. 질화된 주변부분(28)이 없는 종래기술에서는, 활성층의 단부가 계단진 구성이기 때문에, 이 부분의 게이트 절연막의 두께가 얇게 되어, 게이트 전극(20)과 채널형성영역(23)과의 사이에 단락이나 누설전류가 일어나는 문제가 있다. 그러나, 본 실시예의 구성을 채용한 경우, 활성층의 단부 주위에 질화물(부호 28로 나타낸 부분)이 형성되어 있기 때문에, 전계집중과 같은 문제를 배제할 수 있고, 이 문제를 해결할 수 있다.
또한, TFT의 활성층 바로 아래 뿐만 아니라 활성층 주변부(부호 48로 나타낸 부분)에까지도 차광층이 연장하여 있기 때문에, 기판측으로부터 입사하는 광이 TFT로 돌아들어가는 것이 방지될 수 있다. 부호 48로 나타낸 거리는 제 2도에서 부호 28로 나타낸 질화물의 두께에 대응한다.
또한, 인이 도핑된 규소막(12)이 차광층으로서 기능하는 동시에, 불순물에 대한 게터링 수단으로도 기능한다. 그리고, 활성층 이외의 영역은 질화되어 투광성이 되어 있기 때문에, TFT에는 광이 조사되지 안고, 그 영역을 광이 투과하는 구성으로 할 수 있다.
질소 대신에 산소를 PSG막(12)에 주입하는 경우, 규소막의 주입부분은 투광성으로 된다. 또한, 산소와 질소의 혼합물을 사용하는 경우, 주입부분은 투명한 산화질화규소(SiON)가 된다.
[실시예 2]
본 실시예의 제작공정을 제 3(a) 도 ∼제 3(d) 도에 나타낸다. 먼저, 유리기판(31)상에 알루미늄막(32)을 스퍼터링법에 의해 500Å (일반적으로, 200Å ∼1000Å)의 두께로 형성한 다음, 스퍼터링법에 의해 산화규소막(33)을 500Å (일반적으로, 200∼800Å)의 두께로 형성한다. 그 다음, 프라즈마 CVD법에 의해 비정질 규소막(34)을 1000Å 의 두께로 형성한 후, 이 비정질 규소막(34)을 600℃, 24시간의 열 어닐에 의해 결정화시킨다. 그후, 스퍼터링법에 의해 산화규소막(35)을 500 두께로 형성하고, 스퍼터링법에 의한 알루미늄막(36)을 1000 두께로 형성하고, 레지스트(30)를 형성한다. 이 레지스트(30)를 마스크로 하여 알루미늄막(36)과 산화규소막(35)은 패터닝하여, 제 3(a) 도에 나타낸 구조를 얻는다.
그 다음, 제 3(b) 도에 나타낸 바와 같이, 질소 또는 산소 이온, 여기에서는, 질소 이온(N+)을 빗금친 영역(37)에 주입하여 그 영역을 질화하여, 비정질 규소막(34)을 부분적으로 투광성 질화규소막으로 전화시킨다. 자연히, 산화규소막(33)도 산화질소규소막으로 전환되어 투광성이 된다. 또한, 알루미늄막(32)도 투광성 질화 알루미늄(AlN)막으로 된다. 즉, 질소 이온이 주입된 영역은 모두 투광성이 된다. 또한, 질소 이온 대신에 산소 이온을 이용한 경우라도, 알루미늄막이 산화알루미늄(Al2O3)막이 되기 때문에 동일한 효과가 얻어진다. 산소와 질소의 혼합물도 산화질화알루미늄(AlON)을 형성하는데 사용될 수 있다.
그후, 제 3(c) 도에 나타내는 바와 같이, 레지스트(30), 알루미늄막(36), 산화규소막(35)을 제거한다. 그 다음, 게이트 절연막이 되는 산화규소막(46)을 스퍼터링법에 의해 1000Å 두께로 형성한다. 그후, 두께 6000Å 알루미늄막(규소가 1% 함유된)을 형성하고, 이것을 패터닝하여 알루미늄 게이트 전극(38)을 형성한다. 그 다음, 양극산화공정에 의해 게이트 전극 주위에 양극산화물층(39)을 2000Å 의 두께로 형성하여, 제 3(c)도에 나타낸 구조를 얻는다.
그 다음, 이온 주입법에 의해 P(인) 이온을 주입함으로써 소스/드레인영역(40,42)과 채널형성영역(41)을 자기정합적으로 형성한다. 그후, 레이저광 또는 강광의 조사에 의해 어닐을 행한다. 강광에 의한 어닐로서는, 0.5∼5 ㎛. 바람직하게는, 1.3 ㎛의 파장의 적외광에 의한 광 어닐이 가장 효과적이다. 적외광은 유리기판을 그다지 가열함이 없이 규소막에 의해 선택적으로 흡수될 수 있기 때문에, 적외광 조사에 의해 규소막중의 댕글링 결함(dangling bond)이나 결함을 효율적으로 제거할 수 있다.
그후, 층간절연막(43)을 형성하고, 콘택트 홀을 형성한 후, 소스/드레인 전극이 되는 전극(44,46)을 형성하여, TFT를 완성한다.(제 3(d) 도)
이상의 실시예에서는, 차광층으로서, 인이 도핑된 규소막 또는 알루미늄막이 사용되었으나, 이들 막 대신에, 티탄막을 이용하고, 질소 또는 산소 이온을 주입함으로써, 산화티탄 또는 질화티탄으로 할 수도 있다. 이 경우, 산화티탄은 투광성이지만, 질화티탄은 불투명하기 때문에 화소부분에는 사용될 수 없다.
유사하게, 다른 금속 또는 금속 실리사이드 또는 금속과 규소의 적층체가 차광층으로서 사용될 수 있다. 그러한 금속으로서, 예를 들어, Mo, Ta 및 Wo가 사용될 수 있다. 또한, 0.1∼0.3 원자%로 금속에 규소를 첨가 할 수 있다.
상기한 바와 같이, 차광층으로서 인이 도핑된 규소막 또는 알루미늄막을 사용하고, 질소 또는 산소 이온을 주입함으로써 막의 투광 부분에 투광 특성을 추가로 부여함으로써, 높은 신뢰성의 TFT가 얻어질 수 있다.
제 4 도는 화소의 스위칭 소자로서 본 발명에 따른 TFT를 이용하는 액정장치의 단면도를 나타낸다. 이 도면에서, 박막트랜지스터는 본 발명에 따라 투명 기판(51)상에 제공된다. 부호 52는 박막트랜지스터를 표시한다. 각각의 트랜지스터는 인듐주석산화물(ITO)과 같은 도전막으로 된 화소전극(53)과 접속된다. 액정장치는 매트릭스 형태로 배치된 다수의 화소전극(53)을 가진다. 투명 기판(51)과 트랜지스터 사이에, 본 발명에 따른 인이 도핑된 비정질 규소막(PSG막)(54)이 형성된다. 화소전극 아래에 위치하는 규소막 부분은 산화 또는 질화에 의해 투광성의 산화규소막 또는 질화규소막(55)로 바뀐다. 또한, 도면에 나타낸 바와 같이 트랜지스터와 그 아래의 규소막 사이에 산화규소막(56)이 제공되어 있다. 부호 61은기판(51)상에 직접 또는 간접적으로 형성된 구동회로를 표시한다.
TN, STN 또는 강유전성 액정층과 같은 공지의 액정층(60)이 투명 기판(51)과, 대향전극(58)과 그 위에 형성된 배향막(59)을 가지는 대향기판(57)과의 사이에 배치된다.
광원은 박막트랜지스터(52)를 가지는 기판(51)쪽에 위치한다. 그리하여, 광이 기판(51)로부터 들어가고, 액정층(60)에서 조광되어 대향기판(57)쪽에서 광을 볼 수 있다. 인이 도핑된 규소막(54)이 박막트랜지스터의 활성 반도체영역으로 광이 돌아 들어가는 것을 방지한다.
따라서, 본 발명을 이용하는 액정장치는 입사광에 대하여 높은 신뢰성을 갖는다. 물론, 이 액정장치는 사용자가 직접 볼 수 있는 표시장치 또는 액정에 의해 조광된 광이 스크린 상에 투영되는 프로젝터로서 사용 될 수 있다. 또한, 광로에는 편광판이 배치된다.
본 발명이 특정 실정예에 대하여 상세히 설명되지만, 본 발명의 정신 및 범위로부터 벗어남이 없이 다양한 변화와 변경이 가해질 수 있음이 당업자에게 명백할 것이다. 예를 들어, 본 발명에 따른 반도체장치는 본 발명의 실시예에서 설명된 특정 타입의 TFT에 한정되지 않고, 역코플레이너형, 스태거형 및 역스태거형과 같은 다른 타입의 박막트랜지스터도 사용될 수 있다. 또한, 박막트랜지스터 대신에, 박막 다이오드가 사용될 수도 있다.

Claims (30)

  1. 투명기판; 인이 도핑된 규소를 포함하는 차광막; 절연막을 사이에 두고 상기 차광막 위에 비치되고, 소스영역, 드레인영역 및 채널영역을 가지는 반도체막; 상기 차광막과 동일 면에 있고 상기 차광막에 인접하여 있는 제1 투광막; 및 상기 채널영역에 인접하여 있는 게이트 전극을 포함하고; 상기 제1 투광막이, 인이 도핑된 산화규소와 인이 도핑된 질화규소로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 전기광학장치.
  2. 제1항에 있어서, 상기 규소가 비정질인 것을 특징으로 하는 전기광학장치.
  3. 제1항에 있어서, 상기 인이 상기 차광막내에 1×1019∼5×1021원자/㎤의 농도로 함유되어 있는 것을 특징으로 하는 전기광학장치
  4. 제1항에 있어서, 상기 제1 투광막이 절연성을 가지는 것을 특징으로 하는 전기광학장치.
  5. 투명 기판;
    적어도 제1 부분과 그 제1 부분에 인접한 제2 부분을 가지고 상기 투명 기판위에 형성된 제1 층; 및
    상기 제1 층과 상기 제1 부분 위에 위치되고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 포함하는 박막트랜지스터를 포함하고;
    상기 제1 층의 상기 제1 부분이 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차페하도록 가능하고, 상기 제2 부분은 투광성인 것을 특징으로 하는 전기광학장치.
  6. 제5항에 있어서, 상기 게이트 전극이 상기 채널영역 위에 위치되는 것을 특징으로 하는 전기광학장치.
  7. 투명 기판; 인이 도핑된 규소를 포함하는 차광막; 상기 차광막상에 형성된 절연막; 상기 절연막상에 형성되고, 소스영역, 드레인영역 및 채널영역을 가지는 반도체막; 상기 채널영역 위에 형성된 게이트 전극; 및 상기 차광막에 인접하여 있는 제1 투광막을 포함하고; 상기 제1 투광막이, 인이 도핑된 산호규소와 인이 도핑된 질화규소로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 전기광학장치.
  8. 제7항에 있어서, 상기 규소가 비정질인 것을 특징으로 하는 전기광학장치.
  9. 제7항에 있어서, 상기 인이 상기 차광막내에 1×1019∼5×1021원자/㎤의 농도로 함유되어 있는 것을 특징으로 하는 전기광학장치
  10. 제7항에 있어서, 상기 제1 투광막이 절연성을 가지는 것을 특징으로 하는 전기광학장치.
  11. 투명 기판; 적어도 제1 부분과 그 제1 부분에 인접한 제2 부분을 가지고 상기 투명 기판위에 형성된 제1 층; 및 상기 제1 층과 상기 제1 부분 위에 위치되고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 포함하는 박막트랜지스터를 포함하고; 상기 제1 층의 상기 제1 부분이 인이 도핑된 규소로 되어 있고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 제2 부분은 인이 도핑된 규소의 산화물로 되어 있고 투광성인 것을 특징으로 하는 전기광학장치.
  12. 제11항에 있어서, 상기 게이트 전극이 상기 채널영역 위에 위치되는 것을 특징으로 하는 전기광학장치.
  13. 제11항에 있어서, 상기 제1 부분의 상면이 상기 제2 부분의 상면과 동일 면에 있는 것을 특징으로 하는 전기광학장치.
  14. 제11항에 있어서, 상기 박막트랜지스터가, 제2 층을 사이에 두고 상기 제1 층으로부터 분리되어 있는 것을 특징으로 하는 전기광학장치.
  15. 제5항에 있어서, 상기 제1 부분의 상면이 상기 제2 부분의 상면과 동일 면에 있는 것을 특징으로 하는 전기광학장치.
  16. 투명 기판; 적어도 제1 부분과 그 제1 부분에 인접한 제2 부분을 가지고 상기 투명 기판위에 형성된 제1 층; 및 상기 제1 층과 상기 제1 부분 위에 위치되고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 포함하는 박막트랜지스터를 포함하고; 상기 제1 층의 상기 제1 부분이 인이 도핑된 규소로 되어 있고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 제2 부분은 인이 도핑된 규소의 산화물로 되어 있고 투광성인 것을 특징으로 하는 전기광학장치.
  17. 투명 기판; 알루미늄을 포함하는 차광막; 상기 차광막상에 형성된 절연막; 상기 절연막상에 형성되고, 소스영역, 드레인영역 및 채널영역을 가지는 반도체막; 상기 채널영역 위에 형성되고 알루미늄을 포함하는 게이트 전극; 및 상기 차광막과 동일 면에 있고 상기 차광막에 인접하여 있는 제1 투광막을 포함하고; 상기 제1 투광막이, 산화알루미늄과 질화알루미늄으로 이루어진 군으로부터 선택된 재료로 이루어진 것을 특징으로 하는 전기광학장치.
  18. 투명 기판; 적어도 제1 부분과 그 제1 부분에 인접한 제2 부분을 가지고 상기 투명 기판위에 형성된 제1 층; 및 상기 제1 층과 상기 제1 부분 위에 위치되고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 포함하는 박막트랜지스터를 포함하고; 상기 제1 층의 상기 제1 부분이 알루미늄으로 되어 있고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 가능하며, 상기 제2 부분은 산화알루미늄으로 되어 있고 투광성인 것을 특징으로 하는 전기광학장치.
  19. 제17항에 있어서, 상기 제1 투광막이 절연성을 가지는 것을 특징으로 하는 전기광학장치.
  20. 제16항 또는 제18항에 있어서, 상기 게이트 전극이 상기 채널영역 위에 위치되는 것을 특징으로 하는 전기광학장치.
  21. 제16항에 있어서, 상기 제1 부분의 상면이 상기 제2 부분의 상면과 동일 면에 있는 것을 특징으로 하는 전기광학장치.
  22. 제16항에 있어서, 상기 박막트랜지스터가, 제2 층을 사이에 두고 상기 제1 층으로부터 분리되어 있는 것을 특징으로 하는 전기광학장치.
  23. 투명기판; 적어도 제1 부분과 그 제1 부분에 인접한 제2 부분을 가지고 상기 투명 기판위에 형성된 제1 층; 및 상기 제1 층과 상기 제1 부분 위에 위치되고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 포함하는 박막트랜지스터를 포함하고; 상기 제1 층의 상기 제1 부분이 알루미늄으로 되어 있고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 제2 부분은 질화알루미늄으로 되어 있고 투광성인 것을 특징으로 하는 반도체장치.
  24. 제23항에 있어서, 상기 게이트 전극이 상기 채널영역 위에 위치되는 것을 특징으로 하는 반도체장치.
  25. 제23항에 있어서, 상기 제1 부분의 상면이 상기 제2 부분의 상면과 동일 면에 있는 것을 특징으로 하는 반도체장치.
  26. 제23항에 있어서, 상기 박막트랜지스터가, 제2 층을 사이에 두고 상기 제1 층으로부터 분리되어 있는 것을 특징으로 하는 반도체장치.
  27. 투명기판; 상기 투명 기판 위체 형성된 차광층; 상기 차광층 위에 형성된 절연막; 상기 절연막을 사이에 두고 상기 차광층 위에 위치하고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 각각 포함하는 적어도 2개의 박막트랜지스터; 및 상기 박막트랜지스터를 각각에 직접 접속된 적어도 2개의 화소전극을 포함하고; 상기 차광층이 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 절연막이 평탄한 상면을 가지며, 상기 적어도 2개의 박막트랜지스터들이 상기 평탄한 상면 위에 위치되는 것을 특징으로 하는 전기광학장치.
  28. 투명 기판; 상기 투명 기판 위체 형성된 차광층; 상기 차광층 위에 형성된 절연막; 상기 절연막을 사이에 두고 상기 차광층 위에 위치하고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 각각 포함하는 적어도 2개의 박막트랜지스터; 및 상기 박막트랜지스터를 각각에 직접 접속된 적어도 2개의 화소전극을 포함하고; 상기 차광층이 인이 도핑된 규소로 이루어져 있고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 절연막이 평탄한 상면을 가지며, 상기 적어도 2개의 박막트랜지스터들이 상기 평탄한 상면 위에 위치되는 것을 특징으로 하는 전기광학장치;
  29. 투명 기판; 상기 투명 기판 위에 형성된 차광층; 상기 차광층 위에 형성된 절연막; 상기 절연막을 사이에 두고 상기 차광층 위에 위치하고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 각각 포함하는 적어도 2개의 박막트랜지스터; 및 상기 박막트랜지스터를 각각에 직접 접속된 적어도 2개의 화소전극을 포함하고; 상기 차광층이, Al, Ti, Mo, Ta, W으로 이루어진 군으로부터 선택된 금속을 포함하고, 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 절연막이 평탄한 상면을 가지며, 상기 적어도 2개의 박막트랜지스터들이 상기 평탄한 상면 위에 위치되는 것을 특징으로 하는 전기광학장치;
  30. 투명 기판; 상기 투명 기판 위에 형성된 차광층; 상기 차광층 위에 형성된 절연막; 상기 절연막을 사이에 두고 상기 차광층 위에 위치하고, 적어도 채널영역을 가진 반도체막과, 그 채널영역에 인접한 게이트 절연막과, 그 게이트 절연막에 인접한 게이트 전극을 각각 포함하는 적어도 2개의 박막트랜지스터; 및 상기 박막트랜지스터를 각각에 직접 접속된 적어도 2개의 화소전극을 포함하고; 상기 차광층이, 규화몰리브텐, 규화탄탈, 규화텅스텐으로 이루어진 군으로부터 선택된 금속 규화물을 포함하고 상기 투명 기판을 통과하는 광으로부터 적어도 상기 채널영역을 차폐하도록 기능하며, 상기 절연막이 평탄한 상면을 가지며, 상기 적어도 2개의 박막트랜지스터들이 상기 평탄한 상면 위에 위치되는 것을 특징으로 하는 전기광학장치;
KR1019940014592A 1993-06-24 1994-06-24 전기광학장치 KR100294026B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-177408 1993-06-24
JP17740893 1993-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075358A Division KR100288112B1 (ko) 1993-06-24 1997-12-27 반도체장치제작방법

Publications (2)

Publication Number Publication Date
KR950002075A KR950002075A (ko) 1995-01-04
KR100294026B1 true KR100294026B1 (ko) 2001-09-17

Family

ID=37517381

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940014592A KR100294026B1 (ko) 1993-06-24 1994-06-24 전기광학장치
KR1019970075358A KR100288112B1 (ko) 1993-06-24 1997-12-27 반도체장치제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019970075358A KR100288112B1 (ko) 1993-06-24 1997-12-27 반도체장치제작방법

Country Status (2)

Country Link
US (4) US5605847A (ko)
KR (2) KR100294026B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675114B1 (ko) * 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
ATE319823T1 (de) * 1993-12-07 2006-03-15 Inst Genetics Llc Bmp-12, bmp-13 und diese enthaltende sehne- induzierende zusammensetzungen
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0951098A (ja) * 1995-08-04 1997-02-18 Sharp Corp 薄膜トランジスタおよびその製造方法
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
EP0905789A4 (en) 1996-06-14 1999-08-25 Mitsubishi Electric Corp SEMICONDUCTOR COMPONENT HAVING SILICON-ON-INSULATION STRUCTURE AND METHOD OF MANUFACTURING SAME
US6383849B1 (en) * 1996-06-29 2002-05-07 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating the same
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP4271268B2 (ja) 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
US6331473B1 (en) * 1998-12-29 2001-12-18 Seiko Epson Corporation SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
JP3414343B2 (ja) * 1999-11-26 2003-06-09 日本電気株式会社 イメージセンサ及びその製造方法
JP2001177097A (ja) * 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001274138A (ja) * 2000-03-13 2001-10-05 Koninkl Philips Electronics Nv 半導体装置及びエッチング方法
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100372643B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 제조방법
AU2001270623A1 (en) * 2000-07-17 2002-01-30 Koninklijke Philips Electronics N.V. Coding of data stream
US6661025B2 (en) * 2000-09-22 2003-12-09 Seiko Epson Corporation Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
KR100716958B1 (ko) * 2000-11-30 2007-05-10 삼성전자주식회사 마이크로미러 액추에이터 제조방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
DE10105725B4 (de) * 2001-02-08 2008-11-13 Infineon Technologies Ag Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
JP4709442B2 (ja) 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4900756B2 (ja) * 2002-04-16 2012-03-21 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置、集積回路、および電子機器
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
DE10224615A1 (de) * 2002-06-04 2003-12-18 Philips Intellectual Property Halbleiteranordnung und Verfahren zum Herstellen derselben
KR100861359B1 (ko) 2002-12-28 2008-10-01 주식회사 하이닉스반도체 위상반전마스크의 불투명 결함 제거 방법
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
US6988688B2 (en) * 2003-08-08 2006-01-24 Eastman Kodak Company Web winding apparatus having traveling, gimbaled cinch roller and winding method
JP2005109148A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置
EP1702020B1 (en) * 2003-12-12 2016-04-06 Life Technologies Corporation Preparation of stable, bright luminescent nanoparticles having compositionally engineered properties
JP2005228997A (ja) * 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
US7335963B2 (en) * 2004-08-25 2008-02-26 Micron Technology, Inc. Light block for pixel arrays
JP4942341B2 (ja) * 2004-12-24 2012-05-30 三洋電機株式会社 表示装置
JP2006327180A (ja) * 2005-04-28 2006-12-07 Canon Inc インクジェット記録ヘッド用基板、インクジェット記録ヘッド、インクジェット記録装置、およびインクジェット記録ヘッド用基板の製造方法
EP1899498B1 (en) * 2005-06-29 2014-05-21 TEL Solar AG Method for manufacturing flat substrates
US7683407B2 (en) * 2005-08-01 2010-03-23 Aptina Imaging Corporation Structure and method for building a light tunnel for use with imaging devices
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
US20070252233A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US7875931B2 (en) * 2006-04-28 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with isolation using impurity
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
KR101255508B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 플렉서블 디스플레이 및 이의 얼라인 키의 제조 방법
TWI354377B (en) * 2007-05-30 2011-12-11 Au Optronics Corp Pixel structure of lcd and fabrication method ther
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
KR101720533B1 (ko) * 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
KR101851565B1 (ko) 2011-08-17 2018-04-25 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
TWI515911B (zh) 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
CN103474430B (zh) * 2012-06-07 2016-08-17 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法以及显示器
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102067669B1 (ko) 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105093646B (zh) * 2015-08-11 2019-03-15 京东方科技集团股份有限公司 具有无机覆盖层的彩色滤光片基板以及包含它的显示面板
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
US11302820B2 (en) 2019-09-27 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Localized protection layer for laser annealing process
US11069813B2 (en) 2019-09-30 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Localized heating in laser annealing process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204274A (ja) * 1983-05-06 1984-11-19 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US4748485A (en) 1985-03-21 1988-05-31 Hughes Aircraft Company Opposed dual-gate hybrid structure for three-dimensional integrated circuits
JPS61220371A (ja) 1985-03-26 1986-09-30 Toshiba Corp 絶縁基板上ｍｏｓ形集積回路装置
JPH0680799B2 (ja) 1985-11-18 1994-10-12 富士通株式会社 相補形ｍｏｓ集積回路
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
US5237196A (en) * 1987-04-14 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JPS648671A (en) * 1987-07-01 1989-01-12 Toshiba Corp Thin film transistor
JPS6419761A (en) 1987-07-14 1989-01-23 Ricoh Kk Thin film transistor
JPH0215676A (ja) 1988-07-01 1990-01-19 Ricoh Co Ltd 薄膜　トランジスタ
US4996575A (en) 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
JPH0637317A (ja) * 1990-04-11 1994-02-10 General Motors Corp <Gm> 薄膜トランジスタおよびその製造方法
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
KR920008834A (ko) 1990-10-09 1992-05-28 아이자와 스스무 박막 반도체 장치
JPH0824193B2 (ja) 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP2765635B2 (ja) * 1991-01-11 1998-06-18 キヤノン株式会社 光電変換装置
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
US5185535A (en) 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
US5807772A (en) 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675114B1 (ko) * 2009-06-09 2016-11-10 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US6573589B2 (en) 2003-06-03
US6335540B1 (en) 2002-01-01
KR100288112B1 (ko) 2001-12-12
US5605847A (en) 1997-02-25
KR950002075A (ko) 1995-01-04
US20020063261A1 (en) 2002-05-30
US5886364A (en) 1999-03-23

Similar Documents

Publication Publication Date Title
KR100294026B1 (ko) 전기광학장치
KR100360965B1 (ko) 반도체 장치의 제조 방법
KR100446272B1 (ko) 반도체 장치
US7388228B2 (en) Display device and method of manufacturing the same
KR100448902B1 (ko) 표시장치
US7102164B2 (en) Semiconductor device having a conductive layer with a light shielding part
US5696011A (en) Method for forming an insulated gate field effect transistor
US20020039814A1 (en) Flat panel display device and method for manufacturing the same
KR0173692B1 (ko) 박막트랜지스터의 제조방법
KR20010019665A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
US5567967A (en) Semiconductor device having a crystallized island semiconductor layer
JP2639629B2 (ja) 半導体装置およびその作製方法
JP2000150890A (ja) 半導体装置の製造方法
JP2871262B2 (ja) 薄膜トランジスタの製造方法
JP3813639B2 (ja) 半導体装置、液晶電気光学装置、および半導体装置の作製方法
JP3393834B2 (ja) 半導体装置の作製方法
JPH08316489A (ja) 薄膜半導体装置の製造方法
JPH10275916A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 13

EXPY Expiration of term