CN116266566A - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN116266566A
CN116266566A CN202111612953.XA CN202111612953A CN116266566A CN 116266566 A CN116266566 A CN 116266566A CN 202111612953 A CN202111612953 A CN 202111612953A CN 116266566 A CN116266566 A CN 116266566A
Authority
CN
China
Prior art keywords
flange
semiconductor device
power semiconductor
terminal
terminal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111612953.XA
Other languages
English (en)
Inventor
余泰君
吴昇财
高国书
吴翰林
李泰广
张景尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN116266566A publication Critical patent/CN116266566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

本发明提供一种功率半导体装置，包括一端子座。端子座具有相对的一第一端与一第二端，其中第一端具有向外扩展的一第一凸缘，第一凸缘通过焊料焊接于一基板的一接垫，第一凸缘的一延伸方向与端子座的一长度方向的夹角大于90度。

Description

功率半导体装置
技术领域
本发明涉及一种功率半导体装置。
背景技术
近年来，功率半导体装置的制作工艺技术发展迅速，使得电子组件的功能大幅提升。现有常见功率半导体装置主要通过外壳上的信号端子而对外连接。外壳上的信号端子是通过注塑成型的方式固定，再通过打线连接信号端子与内部的电路。然而，此种作法的信号端子分布在***，整体的尺寸较大，且电性导通路径长，寄生阻抗较大。
近年来发展出另一种技术，直接将信号端子焊接于内部电路的基板上，可大幅缩小整体的尺寸，且有效降低打线数量。但是，信号端子的焊接强度将决定产品的可靠度。
发明内容
本发明是针对一种功率半导体装置，可提升产品的可靠度。
根据本发明的实施例，功率半导体装置包括一端子座。端子座具有相对的一第一端与一第二端，其中第一端具有向外扩展的一第一凸缘，第一凸缘通过焊料焊接于一基板的一接垫，第一凸缘的一延伸方向与端子座的一长度方向的夹角大于90度。
在根据本发明的实施例的功率半导体装置中，向外扩展的第一凸缘可增加所容纳的焊料的量，以加强焊接强度而提升产品的可靠度。
附图说明
图1是本发明的一实施例的功率半导体装置的局部剖面示意图；
图2是图1的功率半导体装置的端子座的立体示意图；
图3是本发明的另一实施例的功率半导体装置的端子座与端子针结合的立体示意图；
图4是本发明的再一实施例的功率半导体装置的端子座的立体示意图；
图5是图4的端子座的立体剖视图；
图6是本发明的又一实施例的功率半导体装置的端子座的立体剖视图；
图7A、图7B与图7C是具有不同凸缘的本发明的三种实施例的功率半导体装置的端子座的焊接状态的示意图；
图8是图7A、图7B与图7C的三种端子座的焊接强度的示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例的功率半导体装置的局部剖面示意图。图2是图1的功率半导体装置的端子座的立体示意图。请参照图1与图2，本实施例的功率半导体装置100包括一端子座120。端子座120具有相对的一第一端E12与一第二端E14。第一端E12具有向外扩展的一第一凸缘122。从另一观点来看，第一凸缘122的径向宽度从靠近第二端E14的一侧往远离第二端E14的一侧逐渐增加。第一凸缘122通过焊料130焊接于一基板110的一接垫112。因此，端子座120与接垫112电连接。第一凸缘122的一延伸方向D10与端子座120的一长度方向D20的夹角A10大于90度。
根据上述可知，因为端子座120的第一端E12具有向外扩展的第一凸缘122，所以在第一凸缘122通过焊料130焊接于接垫112时，焊料130比较容易停留在第一凸缘122上较高的位置。并且，第一凸缘122内可以容纳焊料130的空间也比较大。整体而言，第一凸缘122与接垫112之间的焊料130的量会比不具有向外扩展的第一凸缘122的现有技术的端子座多，因此焊接的强度能得到增强，进而提升整个功率半导体装置100的可靠度。
在本实施例中，第一凸缘122的延伸方向D10与端子座120的长度方向D20的夹角A10小于等于150度，但本发明不以此为限。
在本实施例中，功率半导体装置100还包括一端子针140。本实施例的端子座120为空心柱状，而端子针140***端子座120内。在本实施例中，仅以单一个端子座120搭配一个端子针140为例，但在其他实施例中端子座120与端子针140的数量都可以是更多，本发明不以此为限。由于端子座120的高度较低，所以在功率半导体装置100需要进行打线制作工艺以连接其他接垫(未绘示)时，可以降低对打线制作工艺的干扰。当打线制作工艺完成后，再将端子针140***端子座120内，则可提高功率半导体装置100通过端子座120与端子针140而对外连接的方便性。
在本实施例中，第一凸缘122具有至少一穿孔124，部分的焊料130填充于穿孔124。穿孔124是贯穿第一凸缘122的孔，且穿孔124具有封闭式的边缘。也就是，穿孔124并不位于第一凸缘122的靠近接垫112的边缘。本实施例中，穿孔124为对称设置(如图2的实施例)或环状等距间格设置(如图4的实施例)。此设置有助于增加焊料爬升的均匀度，避免非对称设置导致焊料爬升的均匀度不佳而使得应力集中于一侧，产生可靠度低下的问题。本实施例的第一凸缘122具有四个穿孔124。在其他实施例中，穿孔可为不对称设置，第一凸缘可具有一个穿孔、两个穿孔或更多穿孔。因为穿孔124的存在，可以在焊接时帮助焊料130爬上更高的高度而增加停留的焊料130的量。并且，因为焊料130填充于穿孔124，所以焊料130与第一凸缘122之间的结合强度也能提高。
在本实施例中，第一凸缘122的边缘具有至少一排气缺口126。排气缺口126贯穿第一凸缘122，且排气缺口126具有开放式的边缘。也就是，排气缺口126位于第一凸缘122的靠近接垫112的边缘。本实施例的排气缺口126位于第一凸缘122的转折处，但本发明不以此为限。为了提升焊接强度，通常会对于端子座120与接垫112进行回焊。在回焊的过程中，焊料130可能会释出气体。如果不能快速将气体排出端子座120外，可能会使焊料130喷溅而停留在端子座120的内壁上，造成后续端子针140***时的困难。由于本实施例的第一凸缘122的边缘具有排气缺口126，所以可以改善前述问题。
在本实施例中，第一凸缘122包括相互连接的四个平面122A，但在其他实施例中也可以是较少或较多的平面122A连接成第一凸缘122。
图3是依照本发明的另一实施例的功率半导体装置的端子座与端子针结合的立体示意图。请参照图3，在本实施例中，功率半导体装置还包括一端子针240。与前一实施例不同，端子针240为空心柱状，而端子针240套合于端子座220。也就是说，本发明并不限制端子针与端子座的结合方式，也可采用其他的方式结合。此外，当端子针240为空心柱状，端子座220与端子针240结合的部分可以是实心的。此外，端子座220的第一凸缘222也具有至少一穿孔224与排气缺口226，但排气缺口226不是位于第一凸缘222的转折处。
图4是依照本发明的再一实施例的功率半导体装置的端子座的立体示意图。图5是图4的端子座的立体剖视图。请参照图4与图5，本实施例的端子座320与图2的端子座120相似，差异在于本实施例的第一凸缘322是一曲面。此外，本实施例的端子座320的其他部分是圆柱状，而图2的端子座120对应的部分则是四方柱状，但本发明不以此为限。第一凸缘322的一延伸方向与端子座320的一长度方向的夹角A20为110度。端子座320的第一凸缘322也具有至少一穿孔324与排气缺口326。
图6是依照本发明的又一实施例的功率半导体装置的端子座的立体剖视图。请参照图6，本实施例的端子座420与图5的端子座320相似，差异在于本实施例的第一凸缘422朝向如图1所示的接垫112的表面具有刻花428。也就是，第一凸缘422的所述表面具有由许多沟槽构成的刻花428。刻花428可以是切削形成、冲压形成或其他方式形成，本发明并不对此做限制。因为第一凸缘422具有刻花428，所以其与如图1所示的焊料130接触的面积较大，可以强化焊料130与第一凸缘422之间的结合强度。此外，第一凸缘422的一延伸方向与端子座420的一长度方向的夹角A30为125度。
图7A、图7B与图7C说明具有不同凸缘的本发明的三种实施例的功率半导体装置的端子座的焊接状态。请参照图7A、图7B与图7C，图7A的第一凸缘522的延伸方向与端子座520的长度方向的夹角A40是110度，图7B的第一凸缘622的延伸方向与端子座620的长度方向的夹角A50是125度，图7C的第一凸缘722的延伸方向与端子座720的长度方向的夹角A60是140度。由图中可以看出，图7B的第一凸缘622能附着的焊料130的高度会高于图7A的第一凸缘522能附着的焊料130的高度，而图7C的第一凸缘722能附着的焊料130的高度会高于图7B的第一凸缘622能附着的焊料130的高度。因此，图7C的端子座720理论上能提供最佳的焊接强度。
图8说明图7A、图7B与图7C的三种端子座的焊接强度。请参照图8，本图中的纵轴是表示端子座的塑性应变增量，也就是端子座的疲劳损伤量。疲劳损伤量越大表示端子座与接垫的结合越容易出现问题。此外，本图中的塑性应变增量并非实际数值，而是经过归一化以便凸显各笔数据之间的差异。从图8可知，确实图7B的端子座620的焊接强度会高于图7A的端子座520的焊接强度，而图7C的端子座720的焊接强度会高于图7B的端子座620的焊接强度。
综上所述，在本发明的一实施例的功率半导体装置中，端子座具有向外扩展的第一凸缘，所以第一凸缘与接垫之间的焊料的量较多，因此焊接的强度能得到增强。当第一凸缘上具有穿孔，在焊接时因为焊料填充于穿孔，所以焊料与第一凸缘之间的结合强度也能提高，进而提升整个功率半导体装置的可靠度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种功率半导体装置，其特征在于，包括：
端子座，具有相对的第一端与第二端，其中该第一端具有向外扩展的第一凸缘，该第一凸缘通过焊料焊接于基板的接垫，该第一凸缘的延伸方向与该端子座的长度方向的夹角大于90度。
2.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘的该延伸方向与该端子座的该长度方向的夹角小于等于150度。
3.根据权利要求1所述的功率半导体装置，其特征在于，还包括端子针，其中该端子座为空心柱状，该端子针***该端子座。
4.根据权利要求1所述的功率半导体装置，其特征在于，还包括端子针，其中该端子针为空心柱状，该端子针套合于该端子座。
5.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘朝向该接垫的表面具有刻花。
6.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘具有至少一穿孔，部分的焊料填充于该至少一穿孔。
7.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘的边缘具有至少一排气缺口。
8.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘包括相互连接的多个平面。
9.根据权利要求1所述的功率半导体装置，其特征在于，该第一凸缘是曲面。
CN202111612953.XA 2021-12-16 2021-12-27 功率半导体装置 Pending CN116266566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110147293 2021-12-16
TW110147293A TW202326955A (zh) 2021-12-16 2021-12-16 功率半導體裝置

Publications (1)

Publication Number Publication Date
CN116266566A true CN116266566A (zh) 2023-06-20

Family

ID=86744055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111612953.XA Pending CN116266566A (zh) 2021-12-16 2021-12-27 功率半导体装置

Country Status (3)

Country Link
US (1) US20230197578A1 (zh)
CN (1) CN116266566A (zh)
TW (1) TW202326955A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP6041043B2 (ja) * 2013-03-21 2016-12-07 富士電機株式会社 コンタクト部品、および半導体モジュール
JP6481527B2 (ja) * 2015-06-25 2019-03-13 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
TW202326955A (zh) 2023-07-01
US20230197578A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP4710627B2 (ja) 基板間接続コネクタ
US7383632B2 (en) Method for fabricating a connector
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
JP4832479B2 (ja) コネクタ及び該コネクタを備えた電子部品
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
US7588441B2 (en) Electrical connector with improved housing structure
US6399417B1 (en) Method of fabricating plated circuit lines over ball grid array substrate
JP4412974B2 (ja) プラグ接続デバイス用の受容要素
JP5641815B2 (ja) フレキシブル配線基板とリード端子付き電子部品との接続構造
EP2679080B1 (en) A connection pin for mounting in a component carrier, a method for producing an electronic assembly comprising a motherboard with stackable modules comprising a component carrier, and such an electronic assembly
US6924556B2 (en) Stack package and manufacturing method thereof
US7950932B2 (en) Low profile socket connector
JP2015173005A (ja) 回路基板及び回路基板の製造方法
CN100552931C (zh) 芯片封装结构
CN112216666B (zh) 元器件电性连接方法及芯片封装
CN116266566A (zh) 功率半导体装置
US7794287B1 (en) Electrical connector configured by wafer having coupling foil and method for making the same
WO2005051057A1 (ja) 回路基板
CN102255155A (zh) 具有导电柱的插座连接器组件
KR20030041796A (ko) 핀-그리드-어레이 전기 커넥터
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
JP5601828B2 (ja) プリント配線基板積層体およびその製造方法
JP3294738B2 (ja) リードピンの取付構造
JP2003078278A (ja) シールドケース付き電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination