CN116169157A - 一种氧化镓器件及制备方法 - Google Patents

一种氧化镓器件及制备方法 Download PDF

Info

Publication number
CN116169157A
CN116169157A CN202111407950.2A CN202111407950A CN116169157A CN 116169157 A CN116169157 A CN 116169157A CN 202111407950 A CN202111407950 A CN 202111407950A CN 116169157 A CN116169157 A CN 116169157A
Authority
CN
China
Prior art keywords
substrate
laminated structure
layer
gallium oxide
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111407950.2A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huarui Shengyang Investment Co ltd
Original Assignee
Guangzhou Huarui Shengyang Investment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huarui Shengyang Investment Co ltd filed Critical Guangzhou Huarui Shengyang Investment Co ltd
Priority to CN202111407950.2A priority Critical patent/CN116169157A/zh
Priority to PCT/CN2022/122471 priority patent/WO2023093294A1/zh
Publication of CN116169157A publication Critical patent/CN116169157A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种氧化镓器件及制备方法。在本发明的一个实施例中，采用异质衬底例如硅(111)面衬底，制备结晶性优异的包含氧化镓半导体层的层叠结构，再通过光刻和刻蚀等技术，对层叠结构和衬底进行刻蚀处理，形成衬底通孔效果，并在衬底通孔区淀积电极层，使包含氧化镓层的层叠结构的下表面直接与电极层建立电性连接，可制备垂直型氧化镓器件。这样的器件结构设计，无异质的缓冲层，可减少不同材料层叠时的晶格失配和热失配，降低器件损耗，提升器件的电性能和可靠性。

Description

一种氧化镓器件及制备方法
技术领域
本发明属于半导体器件及制造技术领域，特别地，涉及氧化镓器件及制备方法。
背景技术
氧化镓(Ga2O3)作为一种超宽禁带的半导体材料，禁带宽度在4.7～5.3eV之间，在击穿场强、导通阻抗，巴利加优值和成本等方面优势突出。可以用来制作高性能的功率电子器件，紫外传感器等，具有广泛可期的应用前景。
氧化镓(Ga2O3)具有α、β、γ、δ、ε五种相，在半导体应用领域，目前主要围绕α相，ε相和β相展开研究，其中β-Ga2O3为单斜晶体结构，最为稳定，禁带宽度约为4.8eV；α-Ga2O3为六方晶体结构，稳定性次之，禁带宽度约为5.3eV；另外，据可查资料，α-Ga2O3具有比β-Ga2O3更高的载流子迁移率。基于这些特性而言，α-Ga2O3更适合应用于半导体器件。
当前，β-Ga2O3需要用单斜晶系的β-Ga2O3衬底进行同质外延才能来制备出高品质的β-Ga2O3单晶薄膜；然而，当前β-Ga2O3衬底的尺寸小，且成本高昂，并且β-Ga2O3材料的热导率很低，这些因素都严重制约了β-Ga2O3的商用化进程。
α-Ga2O3具有六方对称性，可以生长在具有六方对称性结构的衬底上，专利申请文件CN106415845A公开了一种结晶性优异的α-Ga2O3层叠结构体和相应的半导体装置，采用蓝宝石作为α-Ga2O3生长的衬底。虽然蓝宝石衬底也具有六方对称性，但蓝宝石材料是绝缘体，且蓝宝石材料的衬底在价格、尺寸、导热性上均不如硅材料衬底。
专利申请文件CN110085658A公开了一种在硅衬底上实现高质量氧化镓半导体薄膜的叠层结构及相应的制备方法。该叠层结构由硅衬底、氮化物***层、氧化镓半导体层依次叠加而成。通过氮化物***层(也称为缓冲层)，在硅(111)面衬底上制备出结晶性优异的α-Ga2O3或ε-Ga2O3层叠结构。然而对于由硅衬底、氮化物***层、氧化镓半导体层依次叠加的层叠结构，虽然它们都具有六方对称性结构，但是它们是不同材料之间的堆叠(即各层叠层采用异质外延的方式进行堆叠)，仍然会存在晶格失配和热失配，这会影响到基于此层叠结构制备的半导体器件的电性能和可靠性。
发明内容
有鉴于此，本发明提供一种氧化镓器件及制备方法，解决异质外延制备出的氧化镓器件存在晶格失配和热失配的问题。
本发明的第一方面，提供的一种氧化镓器件的技术方案如下：
一种氧化镓器件，包括：
衬底，为具有六方对称性结构的单晶衬底，所述的衬底具有通孔；
层叠结构，位于所述的衬底上表面所在的表面之上，所述的层叠结构至少包括氧化镓半导体层，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
第一电极层，位于所述的层叠结构的上表面之上；
第二电极层，位于所述的通孔内，且与所述的层叠结构的下表面接触；
绝缘保护层，覆盖于所述的衬底、所述的第二电极、所述的层叠结构以及所述的第一电极层位于所述的衬底上表面一侧的表面之上，且其中所述的第一电极层的上表面留有部分区域处于暴露状态。
优选地，所述的具有六方对称性结构的单晶衬底是硅(111)面衬底、碳化硅衬底、蓝宝石衬底或氮化铝衬底。
优选地，所述的氧化镓为α-Ga2O3、ε-Ga2O3或β-Ga2O3。
优选地，所述的氧化镓器件是肖特基势垒二极管、pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管、晶闸管、静电感应晶体管、结型场效应晶体管、金属半导体场效应管或发光二极管。
本发明的第二方面，提供的一种氧化镓器件的制备方法的技术方案如下：
一种氧化镓器件的制备方法，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在所述的衬底上表面形成氮化物单晶薄膜；
S103在所述的氮化物单晶薄膜层的上表面形成层叠结构，所述的层叠结构至少包括氧化镓半导体层；
S104去除部分所述的氮化物单晶薄膜和所述的层叠结构；
S105在所述的衬底、所述的氮化物单晶薄膜、所述的层叠结构位于所述的衬底上表面一侧的表面之上形成绝缘保护层；
S106在所述的衬底的下表面沿所述的衬底厚度方向形成通孔，所述的通孔延伸至暴露所述的层叠结构的下表面，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
S107在所述的通孔中形成第二电极层，所述的第二电极层与所述的层叠结构的下表面接触；
在S105至S107任一步骤之后，去除所述的层叠结构上表面部分或者全部区域的绝缘保护层，在暴露出的层叠结构之上形成第一电极层。
作为上述氧化镓器件的制备方法的等同替换，技术方案如下：
一种氧化镓器件的制备方法，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在所述的衬底上表面形成氮化物单晶薄膜；
S103在所述的氮化物单晶薄膜层的上表面依次形成层叠结构和第一电极层，所述的层叠结构至少包括氧化镓半导体层；
S104去除部分所述的氮化物单晶薄膜、所述的层叠结构和所述的第一电极层；
S105在所述的衬底、所述的氮化物单晶薄膜、所述的层叠结构和所述的第一电极层位于所述的衬底上表面一侧的表面之上形成绝缘保护层；
S106在所述的衬底的下表面沿所述的衬底厚度方向形成通孔，所述的通孔延伸至暴露所述的层叠结构的下表面，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
S107在所述的通孔中形成第二电极层，所述的第二电极层与所述的层叠结构的下表面接触；
在S104至S107任一步骤之后，去除所述的第一电极层上表面部分区域的绝缘保护层，暴露出所述的第一电极层的部分或者全部。
优选地，所述的氮化物晶格结构为六方对称性结构。
优选地，所述的氮化物为氮化铝、氮化镓、氮化铟中的一种或多种形成的合金。
与现有技术相比，本发明的有益效果如下：
(1)本发明利用异质衬底例如硅(111)面衬底，能制备结晶性优异的氮化物单晶薄膜层和氧化镓半导体层，再通过光刻和刻蚀等技术，对氮化物单晶薄膜层(即背景技术中提及的氮化物***层)完全去除，对衬底则进行局部去除，形成衬底通孔效果，使得氧化镓半导体层的下表面无需再通过衬底和氮化物单晶薄膜层与电极层建立电性连接，而是直接与电极层建立电性连接。相较于现有技术依次设置硅衬底层、氮化物单晶薄膜层、氧化镓半导体层的层叠结构，本发明的方案，可减少不同材料之间的晶格失配和热失配，从而可降低器件损耗，提升氧化镓器件的电性能和可靠性。
(2)氧化镓材料的热导率低，相较于现有技术依次设置硅衬底层、氮化物单晶薄膜层、氧化镓半导体层的层叠结构，本发明的器件结构设计方案，氧化镓半导体层能够直接与电极层连接，可减小热阻，大幅改善散热效果。
附图说明
为了更清楚地说明本发明的技术方案，下面将通过实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，本发明要求的保护范围并不局限于实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1是本发明的肖特基势垒二极管(SBD)的一个适当的例子的示意图；
附图2是本发明的pn结二极管的一个适当的例子的示意图；
附图3是本发明的金属氧化物半导体场效应晶体管(MOSFET)的一个适当的例子的示意图；
附图4是本发明的绝缘栅双极性晶体管(IGBT)的一个适当的例子的示意图；
附图5是本发明的肖特基势垒二极管(SBD)的另一个适当的例子的示意图；
附图6是本发明的pin二极管的一个适当的例子的示意图；
附图7-1至图7-11是本发明附图1的肖特基势垒二极管(SBD)的制造工序的一部分流程图；
附图8-1至图8-11是本发明附图5的肖特基势垒二极管(SBD)的制造工序的一部分流程图；
附图中的标记所对应的技术特征为：
101 单晶硅衬底
102a 轻掺杂n-型α-Ga2O3半导体层
102b 重掺杂n+型的α-Ga2O3半导体层
102b1 第一重掺杂n+型α-Ga2O3半导体层
102b2 第二重掺杂n+型α-Ga2O3半导体层
102 n型α-Ga2O3半导体层
103a 轻掺杂p-型α-Ga2O3半导体层
103b 重掺杂p+型α-Ga2O3半导体层
1031 第一p型α-Ga2O3半导体层
1032 第二p型α-Ga2O3半导体层
104 栅绝缘层
105a 阳极金属层
105b 阴极金属层
107 绝缘保护层
108 多晶硅层
109a 源电极
109b 漏电极
109c 栅电极
110a 栅电极
110b 集电极
110c 发射极
112a n-型β-Ga2O3半导体层
112b n+型β-Ga2O3半导体层
106a GaN单晶薄膜层
106b β-Ga2O3薄膜层(GaN氧化转化)
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
第一实施例
本实施例提供一种氧化镓器件，包括：
衬底，为具有六方对称性结构的单晶衬底，衬底具有通孔；
层叠结构，位于衬底上表面所在的表面之上，层叠结构至少包括氧化镓半导体层，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；
第一电极层，位于层叠结构的上表面之上；
第二电极层，位于通孔内，且与层叠结构的下表面接触；
绝缘保护层，覆盖于衬底、第二电极、层叠结构以及第一电极层位于衬底上表面一侧的表面之上，且其中第一电极层的上表面留有部分区域处于暴露状态。
衬底是具有特定晶面和适当电学，光学和机械特性的用于生长外延层的洁净单晶薄片，现有技术的半导体装置一般都是在衬底表面上堆叠层叠结构来制作的，衬底不仅起着电气性能的作用，而且也起着机械支撑的作用。
本发明的衬底为具有六方对称性结构的单晶衬底，该类材料所具有的特点为由该类材料形成的单晶体具有六方对称性或者由该类材料形成的单晶体的某个切面具有六方对称性，本发明选用该类型的衬底材料的原因在于用六方对称性的单晶衬底外延六方对称性的半导体层，晶格匹配度高，单晶薄膜的质量好。
优选地，具有六方对称性结构的单晶衬底是硅(111)面衬底、碳化硅衬底、蓝宝石衬底或氮化铝衬底。
层叠结构为器件功能的关键组成部分，可以包括多层，具体的层数可以根据器件类型和性能要求进行设计，本发明的层叠结构至少包括氧化镓半导体层，该类材料所具有的特点为超宽禁带4.7～5.35eV，在击穿场强，导通阻抗，巴利加优值等指标上，优势显著。选用该类型的材料的制作的功率器件，能够做的更薄，击穿场强更高，巴利加优值更高。采用同质衬底外延氧化镓薄膜层，不存在着晶格失配和热失配现象，能够制得薄膜质量更佳的外延层。然而，氧化镓同质衬底还存在诸多问题，α-Ga2O3衬底和ε-Ga2O3衬底，目前尚无可行技术制得。β-Ga2O3衬底已经能够制得，但是衬底的尺寸小，成本高昂，且β-Ga2O3材料的热导率很低。因此，我们寻求通过异质衬底来外延制备氧化镓薄膜层，然而异质外延制备出的氧化镓器件存在晶格失配和热失配问题，本发明巧妙的利用了衬底贯穿结构，并将作为缓冲层的氮化物单晶薄膜层完全去除，从而使得氧化镓半导体层的下表面无需再通过氮化物薄膜层和衬底与电极层建立电性连接，而是直接与电极层建立电性连接，从而很好的解决了异质外延制备出的氧化镓器件存在的晶格失配和热失配问题。
优选地，氧化镓为α-Ga2O3、ε-Ga2O3或β-Ga2O3，其中α-Ga2O3、ε-Ga2O3具有六方对称性的晶体结构，β-Ga2O3具有单斜对称性的晶体结构。
需要说明的是，层叠结构沿氧化镓器件厚度方向的某一横截面积的材料并不要求完全相同，比如，针对金属氧化物半导体场效应晶体管(MOS)，其层叠结构沿半导体装置厚度方向的某一横截面积可能会同时有半导材料、多晶硅材料和绝缘材料。
第一电极层和第二电极层作为半导体器件的电极，起和外部实现电性连接的作用，需要说明的是，第一电极层和第二电极层可以分为多个部分，例如对于MOS管，第一电极层可以分为源电极和两个栅电极。
增加绝缘保护层的目的在于增强器件的耐压能力，另外本发明中的绝缘保护层还起到将衬底与层叠结构桥接在一起的作用。
由于层叠结构需要依附于一个表面逐层生长获得，本发明的层叠结构能够设置于衬底上表面所在的表面之上采取的方法为，首先在衬底上表面形成氮化物单晶薄膜层，接着在氮化物单晶薄膜层之上生成包含氧化镓半导体层的层叠结构，本发明最优选的衬底是硅(111)面单晶衬底，因为制备生成包含氧化镓半导体层的层叠结构，需要有氧环境，然而硅在有氧环境中极其容易氧化生成氧化硅，这会导致利用硅衬底直接制备的氧化镓薄膜的质量很差，因此在制备生成氧化镓之前，需要在硅衬底表面先制备生成单晶的具有六方对称性结构的氮化物薄膜层，再利用单晶的氮化物薄膜层来制备生成氧化镓薄膜层，然后去除部分氮化物单晶薄膜和层叠结构，在衬底、氮化物单晶薄膜、层叠结构位于衬底上表面一侧的表面之上形成绝缘保护层，之后在衬底的下表面沿衬底厚度方向形成通孔，通孔需要延伸至暴露层叠结构的下表面，最后在通孔中形成第二电极层，第二电极层与半导体层的下表面接触。
氮化物单晶薄膜层中的氮化物优选晶格结构为六方对称性结构，进一步地，可以为氮化铝、氮化镓、氮化铟中的一种或多种形成的合金，氮化铝、氮化镓和氮化铟均为晶格结构为六方对称性结构的材料，它们与同具有六方对称性结构的α-Ga2O3，ε-Ga2O3的晶格匹配度较好。
第一电极的生成包括两种方式：其一是生成绝缘保护层后，去除层叠结构上表面部分或者全部区域的绝缘保护层，在暴露出的层叠结构之上形成第一电极层；其二是在生成层叠结构后紧接着生成第一电极，此时在形成绝缘保护层之后会覆盖第一电极，因此需要通过去除部分绝缘保护层的方式在暴露出的层叠结构上漏出部分或者全部第一电极。
需要说明的是，在层叠结构下表面所在的表面之处，层叠结构的横截面形状需要在通孔横截面形状之内，从而使得层叠结构与衬底是隔离的。
另外，在通孔延伸至暴露层叠结构的下表面时，氮化物单晶薄膜层被全部去除，因此本发明的氧化镓器件中最后是没有氮化物单晶薄膜层出现的。
如附图1所示，是本发明所涉及的肖特基势垒二极管(SBD)的第一个例子。
附图1的肖特基势垒二极管，衬底为硅衬底101，层叠结构包括轻掺杂n-型的α-Ga2O3半导体层102a和重掺杂n+型的α-Ga2O3半导体层102b，第一电极层为阳极金属层105a，第二电极层为阴极金属层105b，绝缘保护层为绝缘保护层107；图1中的硅衬底101具有通孔；轻掺杂n-型的α-Ga2O3半导体层102a和重掺杂n+型的α-Ga2O3半导体层102b堆叠而成的层叠结构位于硅衬底101上表面所在的表面之上，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；阳极金属层105a位于层叠结构的上表面之上；阴极金属层105b位于通孔内，且与层叠结构的下表面接触；绝缘保护层107覆盖于硅衬底101、阴极金属层105b、轻掺杂n-型的α-Ga2O3半导体层102a、重掺杂n+型的α-Ga2O3半导体层102b以及阳极金属层105a位于硅衬底101上表面一侧的表面之上，且其中阳极金属层105a的上表面留有部分区域处于暴露状态。
其中轻掺杂n-型的α-Ga2O3半导体层102a起到正向的电流传输和反向的耐压阻挡作用；重掺杂n+型的α-Ga2O3半导体层102b起到电流传输的作用；阳极金属层105a和阴极金属层105b的作用为与外界实现电性连接。
附图1中，轻掺杂n-型的α-Ga2O3半导体层102a，重掺杂n+型的α-Ga2O3半导体层102b的形成，例如可以通过金属有机化学气相沉积(MOCVD)，卤化物气相外延(HVPE)，雾化CVD(Mist-CVD)等公知的方法进行；
附图1中，阳极金属层105a，阴极金属层105b的材料可以是公知的电极材料，作为所述电极材料，例如有：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或它们的合金；氧化锡、氧化锌、氧化铟、氧化铟锡、氧化锌铟等金属氧化物导电膜；聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或它们的混合物等；
附图1中，阳极金属层105a及阴极金属层105b的形成，例如通过真空蒸镀法，溅射法或金属CVD法等公知的方法进行。更具体的，当形成阳极金属层时，可以使由铂(Pt)构成的层和由铝(Al)构成的层进行层叠；
附图1中的肖特基势垒二极管(SBD)，电流能够垂直导通，通过在衬底设置通孔，使阴极金属层105b直接与重掺杂n+型的α-Ga2O3半导体层102b形成欧姆连接。相较于现有技术基于依次设置的硅衬底、氮化物单晶薄膜层、氧化镓层的层叠结构制备的肖特基势垒二极管，附图1的结构设计，可减少晶格失配和热失配，降低损耗，提升二极管的电性能和可靠性；表面覆盖的绝缘保护层107，可以起到很好的绝缘保护作用；同时，肖特基势垒二极管工作时产生的热量，无需再经过衬底层，可以直接从器件顶底两端的金属电极层很快的传导出去，极大的改善了器件的散热效果。
第二实施例
本实施例与第一实施例不同的是，给出了本发明所涉及的pn结二极管的一个例子，如附图2所示，是本发明所涉及的pn结二极管的一个例子。
附图2的pn结二极管与图1的肖特基势垒二极管不同之处在于，图2中将轻掺杂p-型的α-Ga2O3半导体层103a代替了图1中的轻掺杂n-型的α-Ga2O3半导体层102a，轻掺杂p-型的α-Ga2O3半导体层103a为pn结二极管的基本组成部分，与重掺杂n+型的α-Ga2O3半导体层102b构成pn结，具有正向导通和反向截止的功能，从而使得图2所示的结构适用于pn结二极管。
基于前面的描述，本领域的技术人员可以容易地推导出本实施例的pn结二极管具有诸多优势，简要总结为：(1)可减少晶格失配和热失配，降低损耗，提升二极管的电性能和可靠性；(2)绝缘特性好；(3)散热效果好。
第三实施例
本实施例与第一实施例不同的是，给出了本发明所涉及的金属氧化物半导体场效应晶体管(MOSFET)的一个例子，如附图3所示，是本发明所涉及的金属氧化物半导体场效应晶体管(MOSFET)的一个例子。
附图3的金属氧化物半导体场效应晶体管(MOSFET)，衬底为硅衬底101，层叠结构包括第一重掺杂n+型的α-Ga2O3半导体层102b1、轻掺杂p-型的α-Ga2O3半导体层103a、第二重掺杂n+型的α-Ga2O3半导体层102b2、多晶硅层108和栅绝缘层104，第一电极层包括源电极109a和两个栅电极109c，第二电极层为漏电极109b，绝缘保护层为绝缘保护层107。
图3中的硅衬底101具有通孔；第一重掺杂n+型的α-Ga2O3半导体层102b1、轻掺杂p-型的α-Ga2O3半导体层103a、第二重掺杂n+型的α-Ga2O3半导体层102b2、多晶硅层108和栅绝缘层104堆叠而成的层叠结构位于硅衬底101上表面所在的表面之上，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；源电极109a和两个栅电极109c位于层叠结构的上表面之上；漏电极109b位于通孔内，且与层叠结构的下表面接触；绝缘保护层107覆盖于硅衬底101、漏电极109b、层叠结构、源电极109a以及两个栅电极109c位于硅衬底101上表面一侧的表面之上，且其中源电极109a和两个栅电极109c的上表面留有部分区域处于暴露状态。
其中层叠结构的堆叠方式为第一重掺杂n+型的α-Ga2O3半导体层102b1、轻掺杂p-型的α-Ga2O3半导体层103a和第二重掺杂n+型的α-Ga2O3半导体层102b2由下至上堆叠形成一个凸字，轻掺杂p-型的α-Ga2O3半导体层103a下表面的形状和第一重掺杂n+型的α-Ga2O3半导体层102b1上表面的形状相同，轻掺杂p-型的α-Ga2O3半导体层103a上表面的形状和第二重掺杂n+型的α-Ga2O3半导体层102b2下表面的形状相同，多晶硅层108分成左右两个部分，填充在上述“凸”字左右两侧的凹部，栅绝缘层104在各多晶硅层108与各凹部接触的表面形成隔离。
其中第一重掺杂n+型的α-Ga2O3半导体层102b1起到传输电流的作用；轻掺杂p-型的α-Ga2O3半导体层103a起到形成沟道，传输电流的作用；第二重掺杂n+型的α-Ga2O3半导体层102b2起到传输电流的作用；源电极109a、两个栅电极109c和漏电极109b起到与外界实现电性连接的作用。
多晶硅层108的作用为通过对多晶硅进行离子注入实现重掺杂，使其成为电的良导体。并且可以通过调控其掺杂浓度，从而调控MOS管阈值电压的作用。
栅绝缘层104的作用为使得各多晶硅层108与轻掺杂p-型的α-Ga2O3半导体层103a和第二重掺杂n+型的α-Ga2O3半导体层102b2实现隔离，从而起到电绝缘的作用。
附图3的金属氧化物半导体场效应晶体管，漏电极109b直接与第一重掺杂n+型的α-Ga2O3半导体层102b1的下表面形成电性连接。相较于现有技术基于依次设置的硅衬底、氮化物单晶薄膜层、氧化镓层的层叠结构制备的金属氧化物半导体场效应晶体管，附图3的结构设计，可减少晶格失配和热失配，提升金属氧化物半导体场效应晶体管的电性能和可靠性；同时，金属氧化物半导体场效应晶体管工作时产生的热量，无需再经过衬底层，可以直接从器件顶底两端的金属电极层很快的传导出去，极大的改善了器件的散热效果。
第四实施例
本实施例与第一实施例不同的是，给出了本发明所涉及的绝缘栅双极性晶体管(IGBT)的一个例子，如附图4所示，是本发明所涉及的绝缘栅双极性晶体管(IGBT)的一个例子。
附图4的绝缘栅双极性晶体管(IGBT)，衬底为硅衬底101，层叠结构包括第一p型α-Ga2O3半导体层1031、n型α-Ga2O3半导体层102、轻掺杂n-型的α-Ga2O3半导体层102a、重掺杂n+型的α-Ga2O3半导体层102b、第二p型α-Ga2O3半导体层1032和栅绝缘层104，第一电极层包括栅电极110a和两个发射极110c，第二电极层为集电极110b，绝缘保护层为绝缘保护层107。
图4中的硅衬底101具有通孔；第一p型α-Ga2O3半导体层1031、n型α-Ga2O3半导体层102、轻掺杂n-型的α-Ga2O3半导体层102a、重掺杂n+型的α-Ga2O3半导体层102b、第二p型α-Ga2O3半导体层1032和栅绝缘层104堆叠而成的层叠结构位于硅衬底101上表面所在的表面之上，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；栅电极110a和两个发射极110c位于层叠结构的上表面之上；集电极110b位于通孔内，且与层叠结构的下表面接触；绝缘保护层107覆盖于硅衬底101、集电极110b、层叠结构、栅电极110a和两个发射极110c位于硅衬底101上表面一侧的表面之上，且其中栅电极110a和两个发射极110c的上表面留有部分区域处于暴露状态。
其中层叠结构的堆叠方式为第一p型α-Ga2O3半导体层1031、n型α-Ga2O3半导体层102、轻掺杂n-型的α-Ga2O3半导体层102a由下至上堆叠形成一个凸字，n型α-Ga2O3半导体层102下表面的形状和第一p型α-Ga2O3半导体层1031上表面的形状相同，n型α-Ga2O3半导体层102上表面的形状和轻掺杂n-型的α-Ga2O3半导体层102a下表面的形状相同，重掺杂n+型的α-Ga2O3半导体层102b分成左右两个部分，填充在上述“凸”字左右两侧的凹部，栅绝缘层104在各重掺杂n+型的α-Ga2O3半导体层102b与各凹部接触的表面形成隔离，第二p型α-Ga2O3半导体层1032位于“凸”字上表面，截面积形状落入“凸”字下半部截面积与上半部截面积形状之间，从而使得在层叠结构在左右两侧形成凹部，两个栅电极109c各有一部分位于该凹部之中。
其中第一p型α-Ga2O3半导体层1031的作用为作为衬底，提供空穴载流子，起到传输电流的作用；n型α-Ga2O3半导体层102的作用为提供电子载流子，传输电流；轻掺杂n-型的α-Ga2O3半导体层102a的作用为提供电子载流子，传输电流；重掺杂n+型的α-Ga2O3半导体层102b的作用为提供电子载流子，传输电流；第二p型α-Ga2O3半导体层1032的作用为提供空穴载流子，传输电流；栅绝缘层104的作用为将栅电极110a与栅绝缘层104下方的半导体层隔离，实现电绝缘。
附图4的IGBT，集电极110b直接与第一p型α-Ga2O3半导体层1031的下表面形成电性连接。相较于现有技术基于依次设置的硅衬底、氮化物单晶薄膜层、氧化镓层的层叠结构制备的IGBT，附图4的结构设计，可减少晶格失配和热失配，提升IGBT的电性能和可靠性；同时IGBT工作时产生的热量，无需再经过衬底层和氮化物层，可以直接从器件顶底两端的金属电极层很快的传导出去，极大的改善了器件的散热效果。
第五实施例
本实施例与第一实施例不同的是，给出了本发明所涉及的肖特基势垒二极管(SBD)的第二个例子，如附图5所示，是本发明所涉及的肖特基势垒二极管(SBD)的第二个例子。
附图5的肖特基势垒二极管，与图1所示的肖特基势垒二极管不同之处在于：图5中用轻掺杂n-型的β-Ga2O3半导体层112a代替了图1中的轻掺杂n-型的α-Ga2O3半导体层102a，用重掺杂n+型的β-Ga2O3半导体层112b代替了图1中的重掺杂n+型的α-Ga2O3半导体层102b。
附图5的肖特基势垒二极管，实现工艺为首先利用硅(111)面衬底，制备GaN单晶薄膜层，再对GaN薄膜层由上至下，进行局部氧化，转化成单斜晶系的β-Ga2O3薄膜层，形成硅衬底+GaN+β-Ga2O3的叠层结构。然后再利用氧化形成的β-Ga2O3薄膜，进行同质外延，分别制备重掺杂n+型的β-Ga2O3半导体层112b和轻掺杂n-型的β-Ga2O3半导体层112a。再在衬底上形成通孔的同时除去GaN薄膜层和由GaN氧化转化成的β-Ga2O3薄膜层，使得阴极金属层105b直接与同质外延制备的n+型的β-Ga2O3半导体层112b电性接触。
基于前面的描述，本领域的技术人员可以容易地推导出本实施例的肖特基势垒二极管具有诸多优势，简要总结为：(1)可减少晶格失配和热失配，降低损耗，提升二极管的电性能和可靠性；(2)绝缘特性好；(3)散热效果好。
第六实施例
本实施例与第一实施例不同的是，给出了本发明所涉及的pin结二极管的一个例子，如附图6所示，是本发明所涉及的pin结二极管的一个例子。
附图6的pin结二极管，与图1所示的结构不同之处在于，层叠结构包括3层，即在轻掺杂n-型的α-Ga2O3半导体层102a上还设置了一层重掺杂p+型的α-Ga2O3半导体层103b；在常规的pn结二极管中，pn结的一极必须轻度掺杂来获得高的阻断电压，例如重掺杂p+型的半导体层与轻掺杂n-型的半导体层形成的pn结，即是通过n-型半导体一侧的轻度掺杂来获得高的阻断电压，然而这种结构设计存在的一个重要问题是轻度掺杂的n-型半导体层和金属连接会产生较大的接触电阻，这在高电流密度的功率半导体中是不能接受的。本实施例采用的解决的办法是在pn结的轻掺杂n-型半导体层的另一侧再加一层重掺杂n+型半导体层，形成p+n-n+的结构，通过n+型半导体层的重掺杂来实现对金属连接时的低接触电阻，从而使得图6所示的结构适用于pin结二极管。
第七实施例
本实施例一种氧化镓器件的制备方法，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在衬底上表面形成氮化物单晶薄膜；
S103在氮化物单晶薄膜层的上表面形成层叠结构，层叠结构至少包括氧化镓半导体层；
S104去除部分氮化物单晶薄膜和层叠结构；
S105在衬底、氮化物单晶薄膜、层叠结构位于衬底上表面一侧的表面之上形成绝缘保护层；
S106在衬底的下表面沿衬底厚度方向形成通孔，通孔延伸至暴露层叠结构的下表面，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；
S107在通孔中形成第二电极层，第二电极层与层叠结构的下表面接触；
在S105至S107任一步骤之后，去除层叠结构上表面部分或者全部区域的绝缘保护层，在暴露出的层叠结构之上形成第一电极层。
上述氧化镓器件的制备方法第一电极的生成方式为生成绝缘保护层后，去除层叠结构上表面部分或者全部区域的绝缘保护层，在暴露出的层叠结构之上形成第一电极层。
第一电极的生成方式还可以设置为在生成层叠结构后紧接着生成第一电极，此时在形成绝缘保护层之后会覆盖第一电极，因此需要通过去除部分绝缘保护层的方式在暴露出的层叠结构上漏出部分或者全部第一电极，针对此种方式，本实施例还提供另外一种氧化镓器件的制备方法，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在衬底上表面形成氮化物单晶薄膜；
S103在氮化物单晶薄膜层的上表面依次形成层叠结构和第一电极层，层叠结构至少包括氧化镓半导体层；
S104去除部分氮化物单晶薄膜、层叠结构和第一电极层；
S105在衬底、氮化物单晶薄膜、层叠结构和第一电极层位于衬底上表面一侧的表面之上形成绝缘保护层；
S106在衬底的下表面沿衬底厚度方向形成通孔，通孔延伸至暴露层叠结构的下表面，在层叠结构下表面所在的表面之处，层叠结构的横截面形状在通孔横截面形状之内；
S107在通孔中形成第二电极层，第二电极层与层叠结构的下表面接触；
在S104至S107任一步骤之后，去除第一电极层上表面部分区域的绝缘保护层，暴露出第一电极层的部分或者全部。
以下，将参考附图7-1至附图7-11对附图1所示的肖特基势垒二极管的制造方法予以说明。
步骤1：提供硅(111)面单晶衬底，如附图7-1所示；
步骤2：对硅(111)面衬底的正面进行图形化处理，将硅衬底的表面分割成多个互不相连的凹槽生长平台，如附图7-2所示；
步骤3：在硅衬底的正面及凹槽生长平台上，沉积氮化镓单晶薄膜，如附图7-3所示；
步骤4：对氮化镓单晶薄膜层，进行平坦化处理，处理效果如附图7-4所示；
步骤5：在氮化镓单晶薄膜上，再外延重掺杂n+型的α-Ga2O3半导体层102b，如附图7-5所示；
步骤6：在重掺杂n+型的α-Ga2O3半导体薄膜102b上，再外延轻掺杂n-型的α-Ga2O3半导体层102a，如附图7-6所示；
步骤7：对102a和102b的薄膜层叠结构进行光刻和刻蚀处理，留下将作为肖特基势垒二极管的有源区区域，如附图7-7所示；
步骤8：通过CVD工艺，在表面上淀积数百nm厚的SiO2绝缘保护层107，如附图7-8所示；
步骤9：通过光刻和刻蚀工艺，对SiO2绝缘保护层107局部刻蚀，形成通孔，并沉积阳极金属层105a，如附图7-9所示；
步骤10：通过光刻和刻蚀工艺，对衬底的背面进行刻蚀，形成通孔，除去衬底和GaN薄膜层，所述的衬底通孔区大于肖特基势垒二极管的有源区区域，如附图7-10所示；
步骤11，在衬底的通孔区，淀积阴极金属层105b，所述的阴极金属层可以是单层，也可以是多层，可以是几种金属的叠层组合，如附图7-11所示。
以下，将参考附图8-1至附图8-11对附图5所示的肖特基势垒二极管的制造方法予以说明。
步骤1：提供硅(111)面单晶衬底，如附图8-1所示；
步骤2：对硅(111)面衬底的正面进行图形化处理，将硅衬底的表面分割成多个互不相连的凹槽生长平台，如附图8-2所示；
步骤3：在硅衬底的正面及凹槽生长平台上，沉积氮化镓单晶薄膜106a，如附图8-3所示；
步骤4：通过高温氧化，将氮化镓单晶薄膜层由上至下，部分转化为β-Ga2O3薄膜层106b，如附图8-4所示；
步骤5：对薄膜层进行平坦化处理，处理效果如附图8-5所示；
步骤6：在氧化转化形成的β-Ga2O3薄膜层上，分别同质外延重掺杂n+型的β-Ga2O3半导体层112b和轻掺杂n-型的β-Ga2O3半导体层112a，如附图8-6所示；
步骤7：对112a和112b的薄膜层叠结构进行光刻和刻蚀处理，留下将作为肖特基势垒二极管的有源区区域，如附图8-7所示；
步骤8：通过CVD工艺，在表面上淀积数百nm厚的SiO2绝缘保护层107，如附图8-8所示；
步骤9：通过光刻和刻蚀工艺，对SiO2绝缘保护层107局部刻蚀，形成通孔，并沉积阳极金属层105a，如附图8-9所示；
步骤10：通过光刻和刻蚀工艺，对衬底的背面进行刻蚀，形成通孔，除去衬底、GaN薄膜层以及由GaN局部氧化转化成的β-Ga2O3薄膜层，所示的衬底通孔区大于肖特基势垒二极管的有源区区域，如附图8-10所示；
步骤11，在衬底的通孔区，淀积阴极金属层105b，所述的阴极金属层可以是单层，也可以是多层，可以是几种金属的叠层组合，如附图8-11所示。
需要说明的是，上述实施例只是列举了肖特基势垒二极管、pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管等半导体装置的结构，本申请的发明构思也可以适用于晶闸管、静电感应晶体管、结型场效应晶体管、高电子迁移率晶体管或金属半导体场效应晶体管等半导体装置中。
另外，上述实施例只列举了肖特基势垒二极管(SBD)的制备方法，基于本申请的发明构思，上述方法可以根据不同的半导体装置的具体结构拓展至pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管、晶闸管、静电感应晶体管、结型场效应晶体管、高电子迁移率晶体管或金属半导体场效应晶体管中。
应当理解的是，以上所述实施例附图仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种氧化镓器件，其特征在于，包括：
衬底，为具有六方对称性结构的单晶衬底，所述的衬底具有通孔；
层叠结构，位于所述的衬底上表面所在的表面之上，所述的层叠结构至少包括氧化镓半导体层，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
第一电极层，位于所述的层叠结构的上表面之上；
第二电极层，位于所述的通孔内，且与所述的层叠结构的下表面接触；
绝缘保护层，覆盖于所述的衬底、所述的第二电极、所述的层叠结构以及所述的第一电极层位于所述的衬底上表面一侧的表面之上，且其中所述的第一电极层的上表面留有部分区域处于暴露状态。
2.根据权利要求1所述的氧化镓器件，其特征在于：所述的具有六方对称性结构的单晶衬底是硅(111)面衬底、碳化硅衬底、蓝宝石衬底或氮化铝衬底。
3.根据权利要求1所述的氧化镓器件，其特征在于：所述的氧化镓为α-Ga2O3、ε-Ga2O3或β-Ga2O3。
4.根据权利要求1所述的氧化镓器件，其特征在于：所述的氧化镓器件是肖特基势垒二极管、pn结二极管、金属氧化物半导体场效应晶体管、绝缘栅双极性晶体管、晶闸管、静电感应晶体管、结型场效应晶体管、金属半导体场效应管或发光二极管。
5.一种氧化镓器件的制备方法，其特征在于，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在所述的衬底上表面形成氮化物单晶薄膜；
S103在所述的氮化物单晶薄膜层的上表面形成层叠结构，所述的层叠结构至少包括氧化镓半导体层；
S104去除部分所述的氮化物单晶薄膜和所述的层叠结构；
S105在所述的衬底、所述的氮化物单晶薄膜、所述的层叠结构位于所述的衬底上表面一侧的表面之上形成绝缘保护层；
S106在所述的衬底的下表面沿所述的衬底厚度方向形成通孔，所述的通孔延伸至暴露所述的层叠结构的下表面，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
S107在所述的通孔中形成第二电极层，所述的第二电极层与所述的层叠结构的下表面接触；
在S105至S107任一步骤之后，去除所述的层叠结构上表面部分或者全部区域的绝缘保护层，在暴露出的层叠结构之上形成第一电极层。
6.一种氧化镓器件的制备方法，其特征在于，包含以下步骤：
S101提供具有六方对称性结构的单晶衬底；
S102在所述的衬底上表面形成氮化物单晶薄膜；
S103在所述的氮化物单晶薄膜层的上表面依次形成层叠结构和第一电极层，所述的层叠结构至少包括氧化镓半导体层；
S104去除部分所述的氮化物单晶薄膜、所述的层叠结构和所述的第一电极层；
S105在所述的衬底、所述的氮化物单晶薄膜、所述的层叠结构和所述的第一电极层位于所述的衬底上表面一侧的表面之上形成绝缘保护层；
S106在所述的衬底的下表面沿所述的衬底厚度方向形成通孔，所述的通孔延伸至暴露所述的层叠结构的下表面，在所述的层叠结构下表面所在的表面之处，所述的层叠结构的横截面形状在所述的通孔横截面形状之内；
S107在所述的通孔中形成第二电极层，所述的第二电极层与所述的层叠结构的下表面接触；
在S104至S107任一步骤之后，去除所述的第一电极层上表面部分区域的绝缘保护层，暴露出所述的第一电极层的部分或者全部。
7.根据权利要求5或6所述的所述的氧化镓器件的制备方法，其特征在于：所述的氮化物晶格结构为六方对称性结构。
8.根据权利要求7所述的所述的氧化镓器件的制备方法，其特征在于：所述的氮化物为氮化铝、氮化镓、氮化铟中的一种或多种形成的合金。
CN202111407950.2A 2021-11-25 2021-11-25 一种氧化镓器件及制备方法 Pending CN116169157A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111407950.2A CN116169157A (zh) 2021-11-25 2021-11-25 一种氧化镓器件及制备方法
PCT/CN2022/122471 WO2023093294A1 (zh) 2021-11-25 2022-09-29 一种氧化镓器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111407950.2A CN116169157A (zh) 2021-11-25 2021-11-25 一种氧化镓器件及制备方法

Publications (1)

Publication Number Publication Date
CN116169157A true CN116169157A (zh) 2023-05-26

Family

ID=86416875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111407950.2A Pending CN116169157A (zh) 2021-11-25 2021-11-25 一种氧化镓器件及制备方法

Country Status (2)

Country Link
CN (1) CN116169157A (zh)
WO (1) WO2023093294A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147632B2 (en) * 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
CN103904135B (zh) * 2014-04-18 2018-03-30 苏州捷芯威半导体有限公司 肖特基二极管及其制造方法
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
US11495512B2 (en) * 2020-04-30 2022-11-08 Wisconsin Alumni Research Foundation Flexible transistors with near-junction heat dissipation
CN112038416B (zh) * 2020-09-15 2021-09-03 西安电子科技大学 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法

Also Published As

Publication number Publication date
WO2023093294A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
CN110249432B (zh) 电力用半导体装置
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
CN109478571B (zh) 半导体装置及半导体装置的制造方法
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
JP5431667B2 (ja) 窒化ガリウム半導体装置
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
US9171914B2 (en) Semiconductor device
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN112544004A (zh) 氧化物半导体装置及其制造方法
CN113257924B (zh) 带高阻层的肖特基二极管及其制备方法、功率二极管模块
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
US8044485B2 (en) Semiconductor device
CN115775730B (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
CN116314349A (zh) 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺
WO2023093294A1 (zh) 一种氧化镓器件及制备方法
US11728393B2 (en) Semiconductor device
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
WO2023093293A1 (zh) 一种半导体装置及制备方法
CN216528896U (zh) 一种基于氧化镓的半导体装置
CN217214728U (zh) 一种基于蓝宝石衬底的半导体装置
JP7507070B2 (ja) 半導体装置及びその製造方法
CN113508470B (zh) 半导体装置
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
KR101920809B1 (ko) 고온-고전압용 정전류 제어 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication