JP7507070B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に関する。

従来では、上下アームからなる複数のチャネルを有する半導体装置として特許文献１が開示されている。この特許文献１に開示された半導体装置では、高耐圧デバイスの正電位側のダイオードと接地電位側のダイオードがそれぞれ溝で囲まれ、互いに分離されていた。

特開２０１０－８０８０３号公報

しかしながら、上述した従来の半導体装置では、正電位側のダイオードと接地電位側のダイオードが完全に分離されていたので、同一チップ上にダイオードを配置する場合に集積効果が低くなってしまうという問題点があった。

そこで、本発明は、上記課題に鑑みて成されたものであり、同一チップ上にダイオードを配置する場合に集積効果を高めることのできる半導体装置及びその製造方法を提供することを目的とする。

本発明の一態様に係る半導体装置は、絶縁基板上に第１導電型ドリフト領域と第２導電型ドリフト領域を隣接して形成する。そして、第１導電型ドリフト領域とエネルギー障壁を形成して電気的に接続された第１電極と、第２導電型ドリフト領域とエネルギー障壁を形成して電気的に接続された第２電極とを有する。さらに、第１導電型ドリフト領域と第２導電型ドリフト領域が隣接した位置に第３電極を形成し、この第３電極は第１導電型ドリフト領域と第２導電型ドリフト領域にそれぞれオーミック接合されている。

本発明によれば、同一チップ上にダイオードを配置する場合に集積効果を高めることができる。

図１は、本発明の第１実施形態に係る半導体装置の構造を示す断面斜視図である。 図２Ａは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。 図２Ｂは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。 図２Ｃは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。 図２Ｄは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。 図２Ｅは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。 図２Ｆは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その６）。 図２Ｇは、本発明の第１実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その７）。 図３は、本発明の第２実施形態に係る半導体装置の構造を示す断面斜視図である。 図４は、本発明の第３実施形態に係る半導体装置の構造を示す断面斜視図である。 図５は、本発明の第３実施形態の変形例に係る半導体装置の構造を示す断面斜視図である。

以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含んでいる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に限定されない。例えば、「何らかの電気的作用を有するもの」には、電極、配線、スイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

［第１実施形態］
［半導体装置の構造］
図１は、本実施形態に係る半導体装置の構造を示す図である。図１に示すように、本実施形態に係る半導体装置１００は、第１ダイオード１Ａと、第２ダイオード１Ｂとを備えている。この半導体装置１００は、絶縁基板３と、第１導電型ドリフト領域５と、第２導電型ドリフト領域７と、アノード電極（第１電極）９と、カソード電極（第２電極）１１と、接続電極（第３電極）１３とを有する。第１ダイオード１Ａと第２ダイオード１Ｂは接続電極１３によって接続され、半導体装置１００は全体として２つのダイオードが直列接続されたものとして機能する。

尚、第１導電型と第２導電型は互いに異なる導電型である。すなわち、第１導電型がＰ型であれば、第２導電型はＮ型であり、第１導電型がＮ型であれば、第２導電型はＰ型である。本実施形態では、第１導電型がＮ型、第２導電型がＰ型の場合について説明するので、以下では、第１導電型ドリフト領域５をＮ型ドリフト領域５として説明し、第２導電型ドリフト領域７をＰ型ドリフト領域７として説明する。

絶縁基板３は、絶縁性半導体基板である。これにより、同一の絶縁基板３に複数の半導体装置を集積する際の素子分離プロセスを簡略化することができる。また、冷却器に半導体装置を実装する場合に、絶縁基板３と冷却器の間に設置する絶縁性基板を省略することが可能である。ここで、絶縁性基板とは、基板の抵抗率が数ｋΩ・ｃｍ以上のことをいう。

例えば、絶縁基板３として炭化珪素基板（ＳｉＣ基板）を用いることができる。ＳｉＣはワイドバンドギャップ半導体であり真性キャリヤ数が少ないため、高い絶縁性を得やすく、耐圧の高い半導体装置を実現できる。ＳｉＣにはいくつかのポリタイプ（結晶多形）が存在するが、代表的な４ＨのＳｉＣ基板を絶縁基板３として用いることができる。絶縁基板３にＳｉＣ基板を用いることにより、絶縁基板３の絶縁性を高く、かつ、熱伝導率を高くできる。このため、絶縁基板３の裏面を冷却機構に直接取り付けて、半導体装置を効率よく冷却することができる。この構造によれば、ＳｉＣ基板の熱伝導率が大きいため、半導体装置がオン状態のときの主電流による発熱を効率よく発散させることができる。

また、絶縁基板３は、ＳｉＣ基板に限らず、バンドギャップの広い半導体材料からなる半導体基板を使用してもよい。バンドギャップの広い半導体材料には、例えばＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮなどが挙げられる。

Ｎ型ドリフト領域５は、絶縁基板３上に形成され、Ｐ型ドリフト領域７に隣接して形成されている。本実施形態では、Ｎ型ドリフト領域５は、Ｐ型ドリフト領域７と接している。Ｎ型ドリフト領域５の不純物濃度は、例えば、１×１０^１５／ｃｍ^３～１×１０^１９／ｃｍ^３程度である。尚、低いオン抵抗と高い絶縁破壊電界を両立させることができるので、Ｎ型ドリフト領域５はワイドバンドギャップ半導体で形成することが好ましい。また、絶縁基板３とＮ型ドリフト領域５を同一の材料から形成すれば、異なる材料を用いた場合に生じる格子不整合等の性能劣化を防止することができる。

さらに、Ｎ型ドリフト領域５の一部には、Ｎ型カソード領域１５が形成されている。このＮ型カソード領域１５の不純物濃度はＮ型ドリフト領域５よりも高濃度であり、例えば、１×１０^１８／ｃｍ^３～１×１０^２１／ｃｍ^３程度である。Ｎ型カソード領域１５の表面には接続電極１３がオーミック接合され、Ｎ型ドリフト領域５の表面にはアノード電極９が接合されている。

Ｐ型ドリフト領域７は、絶縁基板３上に形成され、Ｎ型ドリフト領域５に隣接して形成されている。本実施形態では、Ｐ型ドリフト領域７は、Ｎ型ドリフト領域５と接している。Ｐ型ドリフト領域７の不純物濃度は、例えば、１×１０^１５／ｃｍ^３～１×１０^１９／ｃｍ^３程度である。尚、低いオン抵抗と高い絶縁破壊電界を両立させることができるので、Ｐ型ドリフト領域７はワイドバンドギャップ半導体で形成することが好ましい。また、絶縁基板３とＰ型ドリフト領域７を同一の材料から形成すれば、異なる材料を用いた場合に生じる格子不整合等の性能劣化を防止することができる。

さらに、Ｐ型ドリフト領域７の一部には、Ｐ型アノード領域１７が形成されている。このＰ型アノード領域１７の不純物濃度はＰ型ドリフト領域７よりも高濃度であり、例えば、１×１０^１８／ｃｍ^３～１×１０^２１／ｃｍ^３程度である。Ｐ型アノード領域１７の表面には接続電極１３がオーミック接合され、Ｐ型ドリフト領域７の表面にはカソード電極１１が接合されている。

アノード電極９は、Ｎ型ドリフト領域５とエネルギー障壁を形成して電気的に接続されている。例えば、アノード電極９は、Ｎ型ドリフト領域５とショットキー障壁を形成する金属で形成されていてもよいし、Ｎ型ドリフト領域５とヘテロ接合を形成するポリシリコン材料で形成されていてもよい。このように形成されたアノード電極９は、第１ダイオード１Ａのアノード電極として機能するとともに、半導体装置１００のアノード電極としても機能する。

カソード電極１１は、Ｐ型ドリフト領域７とエネルギー障壁を形成して電気的に接続されている。例えば、カソード電極１１は、Ｐ型ドリフト領域７とショットキー障壁を形成する金属で形成されていてもよいし、Ｐ型ドリフト領域７とヘテロ接合を形成するポリシリコン材料で形成されていてもよい。このように形成されたカソード電極１１は、第２ダイオード１Ｂのカソード電極として機能するとともに、半導体装置１００のカソード電極としても機能する。

接続電極１３は、Ｎ型ドリフト領域５とＰ型ドリフト領域７が隣接した位置に形成されており、Ｎ型ドリフト領域５とＰ型ドリフト領域７にそれぞれオーミック接合されている。特に、接続電極１３は、Ｎ型ドリフト領域５の一部に形成されたＮ型カソード領域１５にオーミック接合され、Ｐ型ドリフト領域７の一部に形成されたＰ型アノード領域１７にオーミック接合されている。

尚、接続電極１３は、Ｎ型ドリフト領域５とＰ型ドリフト領域７にそれぞれ別々に接合されている。そのため、接続電極１３は、図１に示すように、Ｎ型カソード領域１５に接合された電極部分１３ａと、Ｐ型アノード領域１７に接合された電極部分１３ｂがそれぞれ別々に形成され、電極部分１３ａ、１３ｂが上部の接続部分１３ｃで接続された構造をしている。

このような構造の接続電極１３は、第１ダイオード１Ａと第２ダイオード１Ｂを接続しており、第１ダイオード１Ａのカソード電極として機能するとともに、第２ダイオード１Ｂのアノード電極としても機能する。

［半導体装置の動作］
次に、本実施形態に係る半導体装置１００における基本的な動作の一例を説明する。

図１に示す構成の半導体装置１００の第１ダイオード１Ａでは、アノード電極９を基準電位として接続電極１３に低い電圧（順方向電圧）が印加されると、アノード電極９とＮ型ドリフト領域５との間のバリア高さが低くなる。その結果、Ｎ型ドリフト領域５からアノード電極９へ電子が流れ込むようになり、アノード電極９から接続電極１３へ電流（順方向電流）が流れる。

一方、アノード電極９を基準電位として接続電極１３に高い電圧（逆方向電圧）が印加されると、アノード電極９とＮ型ドリフト領域５との間のバリア高さが高くなり、アノード電極９からＮ型ドリフト領域５の内部に空乏層が広がる。その結果、Ｎ型ドリフト領域５からアノード電極９へ電子が流れなくなり、アノード電極９から接続電極１３への電流は流れなくなる。

また、第２ダイオード１Ｂでは、カソード電極１１を基準電位として接続電極１３に高い電圧（順方向電圧）が印加されると、カソード電極１１とＰ型ドリフト領域７との間のバリア高さが低くなる。その結果、Ｐ型ドリフト領域７からカソード電極１１へホールが流れ込むようになり、接続電極１３からカソード電極１１へ電流（順方向電流）が流れる。

一方、カソード電極１１を基準電位として接続電極１３に低い電圧（逆方向電圧）が印加されると、カソード電極１１とＰ型ドリフト領域７との間のバリア高さが高くなり、カソード電極１１からＰ型ドリフト領域７の内部に空乏層が広がる。その結果、Ｐ型ドリフト領域７からカソード電極１１へホールが流れなくなり、接続電極１３からカソード電極１１への電流は流れなくなる。

［半導体装置の製造方法］
次に、図２Ａ～図２Ｇを参照して、本実施形態に係る半導体装置１００の製造方法の一例を説明する。

まず、不純物が添加されていない絶縁基板３を用意する。次に、図２Ａに示すように、絶縁基板３上に形成したマスク材３１をパターニングして、Ｎ型ドリフト領域５を形成する領域を露出させる。そして、マスク材３１をマスクとして絶縁基板３にＮ型の不純物を選択的に添加するイオン注入を行ってＮ型ドリフト領域５を形成する。

一般的なマスク材としては、シリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。パターニングの方法としては、フォトリソグラフィ法を用いることができる。即ち、パターニングされたフォトレジスト膜をマスクにしてマスク材をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いることができる。マスク材をエッチングした後、フォトレジスト膜を酸素プラズマや硫酸などで除去する。このようにして、マスク材３１がパターニングされる。

次に、図２Ｂに示すように、絶縁基板３及びＮ型ドリフト領域５の上に形成されたマスク材３３をパターニングして、Ｐ型ドリフト領域７を形成する領域を露出させる。そして、マスク材３３をマスクとして絶縁基板３にＰ型の不純物を選択的に添加するイオン注入を行ってＰ型ドリフト領域７を形成する。

次に、図２Ｃに示すように、絶縁基板３、Ｎ型ドリフト領域５、Ｐ型ドリフト領域７の上に形成されたマスク材３５をパターニングして、Ｎ型カソード領域１５を形成する領域を露出させる。そして、マスク材３５をマスクとしてＮ型ドリフト領域５にＮ型の不純物を選択的に添加するイオン注入を行って、高濃度のＮ型カソード領域１５を形成する。

次に、図２Ｄに示すように、絶縁基板３、Ｎ型ドリフト領域５、Ｐ型ドリフト領域７、Ｎ型カソード領域１５の上に形成されたマスク材３７をパターニングして、Ｐ型アノード領域１７を形成する領域を露出させる。そして、マスク材３７をマスクとしてＰ型ドリフト領域７にＰ型の不純物を選択的に添加するイオン注入を行って、高濃度のＰ型アノード領域１７を形成する。

尚、本実施形態におけるＮ型の不純物としては、例えば、窒素（Ｎ）を用いることができ、Ｐ型の不純物としては、例えば、アルミニウム（Ａｌ）やボロン（Ｂ）を用いることができる。また、基板の温度を６００℃程度に加熱した状態でイオン注入することにより、イオン注入した領域に結晶欠陥が生じることを抑制することができる。

さらに、上述の各工程においてイオン注入した不純物は、熱処理することで活性化させることができる。例えば、アルゴン雰囲気中や窒素雰囲気中で、１７００℃程度の熱処理を行う。

また、高い注入エネルギーで不純物を添加して高濃度不純物領域を形成するイオン注入条件と、低い注入エネルギーで不純物を添加して低濃度不純物領域を形成するイオン注入条件とを適宜切り替えるようにしてもよい。これにより、１回の連続したイオン注入で高濃度不純物領域と低濃度不純物領域を連続して形成することができる。例えば、低濃度不純物領域であるＮ型ドリフト領域５及びＰ型ドリフト領域７と、高濃度不純物領域であるＮ型カソード領域１５及びＰ型アノード領域１７を連続的に形成することができる。

上記のようにイオン注入の途中でイオン注入条件を切り替えて深さ方向の不純物濃度を変化させながら、Ｎ型ドリフト領域５とＰ型ドリフト領域７を形成することにより、深さ方向の不純物濃度を自由に設計できる。これにより、電界の集中を緩和し、半導体装置の最大印加電圧を向上させることができる。

尚、本実施形態では、Ｎ型ドリフト領域５とＰ型ドリフト領域７をイオン注入によって形成する場合について具体的に説明したが、Ｎ型ドリフト領域５とＰ型ドリフト領域７をエピタキシャル成長によって形成してもよい。

次に、図２Ｅに示すように、層間絶縁膜３９を形成する。層間絶縁膜３９は、例えば、シリコン酸化膜を用いることができる。シリコン酸化膜の堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。また、層間絶縁膜３９にシリコン窒化膜を用いてもよい。

その後、パターニングしたフォトレジスト膜（図示せず）をマスクにして層間絶縁膜３９を選択的にエッチングし、Ｎ型ドリフト領域５の上面が露出するようにコンタクトホールを形成する。エッチング方法としては、例えば、フッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いる。

次に、コンタクトホールを埋め込むように成膜した電極膜をパターニングしてアノード電極９を形成する。アノード電極９の材料には、Ｎ型半導体とショットキー接合を形成するニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属材料を好適に用いることができる。また、ニッケル／銀（Ｎｉ／Ａｇ）などの積層膜をアノード電極９に用いてもよい。アノード電極９の形成は、スパッタ法や電子ビーム（ＥＢ）蒸着法などにより全面に金属材料を堆積した後、金属材料をエッチングして形成する。また、メッキプロセスによってコンタクトホールを金属材料で埋め込んで、アノード電極９を形成してもよい。さらに、アノード電極９は、Ｎ型半導体とヘテロ接合を形成するポリシリコン材料を用いて形成しても良い。

次に、図２Ｆに示すように、パターニングしたフォトレジスト膜（図示せず）をマスクにして層間絶縁膜３９を選択的にエッチングし、Ｐ型ドリフト領域７の上面が露出するようにコンタクトホールを形成する。エッチング方法としては、例えば、フッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いる。

次に、コンタクトホールを埋め込むように成膜した電極膜をパターニングしてカソード電極１１を形成する。カソード電極１１の材料には、Ｐ型半導体とショットキー接合を形成するチタン（Ｔｉ）などの金属材料を好適に用いることができる。また、チタン／銀（Ｔｉ／Ａｇ）などの積層膜をカソード電極１１に用いてもよい。カソード電極１１の形成は、スパッタ法や電子ビーム（ＥＢ）蒸着法などにより全面に金属材料を堆積した後、金属材料をエッチングして形成する。また、メッキプロセスによってコンタクトホールを金属材料で埋め込んで、カソード電極１１を形成してもよい。さらに、カソード電極１１は、Ｐ型半導体とヘテロ接合を形成するポリシリコン材料を用いて形成しても良い。

次に、図２Ｇに示すように、パターニングしたフォトレジスト膜（図示せず）をマスクにして層間絶縁膜３９を選択的にエッチングし、Ｎ型カソード領域１５及びＰ型アノード領域１７の上面が露出するようにコンタクトホールを形成する。エッチング方法としては、例えば、フッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いる。

次に、コンタクトホールを埋め込むように成膜した電極膜をパターニングして接続電極１３を形成する。接続電極１３の材料には、高濃度Ｎ型及びＰ型半導体とオーミック接合を形成するニッケル（Ｎｉ）などの金属材料を好適に用いることができる。接続電極１３の形成は、スパッタ法や電子ビーム（ＥＢ）蒸着法などにより全面に金属材料を堆積した後、金属材料をエッチングして形成する。また、メッキプロセスによってコンタクトホールを金属材料で埋め込んで、接続電極１３を形成してもよい。こうして、接続電極１３が形成されると、本実施形態に係る半導体装置１００が完成する。

［第１実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１００は、Ｎ型ドリフト領域５とエネルギー障壁を形成して電気的に接続されたアノード電極９と、Ｐ型ドリフト領域７とエネルギー障壁を形成して電気的に接続されたカソード電極１１とを有する。さらに、Ｎ型ドリフト領域５とＰ型ドリフト領域７が隣接した位置に接続電極１３を形成し、接続電極１３はＮ型ドリフト領域５とＰ型ドリフト領域７にそれぞれオーミック接合されている。これにより、隣接して形成されたＮ型ドリフト領域５とＰ型ドリフト領域７をそれぞれダイオードとして利用することができるので、同一チップ上にダイオードを配置する場合に集積効果を高めることができる。特に、上アームと下アームを有するインバータ回路では、上アームのために形成された半導体領域と下アームのために形成された半導体領域を利用して、集積化されたフリーホイールダイオードを形成することができる。

また、本実施形態に係る半導体装置１００では、アノード電極９がＮ型ドリフト領域５とショットキー障壁を形成する金属で形成され、カソード電極１１がＰ型ドリフト領域７とショットキー障壁を形成する金属で形成されている。これにより、Ｎ型ドリフト領域５とＰ型ドリフト領域７をショットキーバリアダイオードとして利用することができるので、同一チップ上にダイオードを配置する場合に集積効果を高めることができる。

さらに、本実施形態に係る半導体装置１００では、アノード電極９がＮ型ドリフト領域５とヘテロ接合を形成するポリシリコン材料で形成され、カソード電極１１がＰ型ドリフト領域７とヘテロ接合を形成するポリシリコン材料で形成されている。これにより、Ｎ型ドリフト領域５とＰ型ドリフト領域７をヘテロジャンクションダイオードとして利用することができるので、同一チップ上にダイオードを配置する場合に集積効果を高めることができる。

また、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５とＰ型ドリフト領域７がワイドバンドギャップ半導体から形成されている。これにより、低いオン抵抗と高い絶縁破壊電界を両立させることができる。

さらに、本実施形態に係る半導体装置１００では、絶縁基板３とＮ型ドリフト領域５とＰ型ドリフト領域７が同一の材料から形成されている。これにより、異なる材料を用いた場合に生じる格子不整合等の性能劣化を防止することができる。

また、本実施形態に係る半導体装置１００では、絶縁基板３が炭化珪素で形成されている。これにより、炭化珪素の高い熱伝導率特性を利用して冷却性能を高くすることができる。

さらに、本実施形態に係る半導体装置の製造方法では、イオン注入により、絶縁基板３に不純物を添加して、Ｎ型ドリフト領域５とＰ型ドリフト領域７を形成する。これにより、エピタキシャル成長で形成した場合と比較して製造コストを大きく削減することができる。

また、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５とＰ型ドリフト領域７を、イオン注入のときに深さ方向の不純物濃度を変化させて形成する。これにより、深さ方向のドープ濃度を自由に設計して、最大印加電圧をより向上させることができる。

さらに、本実施形態に係る半導体装置の製造方法では、Ｎ型ドリフト領域５とＰ型ドリフト領域７をエピタキシャル成長によって形成する。これにより、ダイオードの特性を向上させることができる。

［第２実施形態］
以下、本発明を適用した第２実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

［半導体装置の構造］
図３は、本実施形態に係る半導体装置の構造を示す図である。図３に示すように、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５とＰ型ドリフト領域７との間に絶縁領域１９を形成したことが第１実施形態と相違している。

絶縁領域１９は、Ｎ型ドリフト領域５とＰ型ドリフト領域７をイオン注入で形成するときに、Ｎ型ドリフト領域５が形成される領域とＰ型ドリフト領域７が形成される領域の間にマスク材を設けて、不純物が添加されないようにすることで形成することができる。したがって、絶縁領域１９は、絶縁基板３の深さまで形成され、絶縁基板３と同一の材料で形成されている。また、絶縁領域１９は、Ｎ型ドリフト領域５とＰ型ドリフト領域７に接している。

［第２実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５とＰ型ドリフト領域７との間に絶縁領域１９が形成されている。これにより、第１ダイオード１Ａの動作時に、Ｐ型アノード領域１７から第１ダイオード１Ａへホールが注入されることを抑制することができる。また、第２ダイオード１Ｂの動作時に、Ｎ型カソード領域１５から第２ダイオード１Ｂへ電子が注入されることを抑制することができる。さらに、第１及び第２ダイオード１Ａ、１Ｂがターンオフする際の回復電流を抑制することもできる。

［第３実施形態］
以下、本発明を適用した第３実施形態について図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。

［半導体装置の構造］
図４は、本実施形態に係る半導体装置の構造を示す図である。図４に示すように、本実施形態に係る半導体装置１００では、アノード電極９がＰ型半導体領域２１を介してＮ型ドリフト領域５に接続され、カソード電極１１がＮ型半導体領域２３を介してＰ型ドリフト領域７に接続されていることが第２実施形態と相違している。尚、図４では、第２実施形態の半導体装置１００にＰ型半導体領域２１とＮ型半導体領域２３を形成した場合を一例として示しているが、第１実施形態の半導体装置１００にＰ型半導体領域２１とＮ型半導体領域２３を形成することも可能である。

Ｐ型半導体領域２１は、絶縁基板３上に形成され、Ｎ型ドリフト領域５に接している。Ｐ型半導体領域２１の表面には、アノード電極９がオーミック接合されている。したがって、Ｐ型半導体領域２１とＮ型ドリフト領域５はＰＮ接合を形成し、第１ダイオード１Ａとして機能する。

Ｐ型半導体領域２１は、Ｐ型ドリフト領域７をイオン注入で形成するときに、同時に形成すればよい。すなわち、マスク材をパターニングするときに、Ｐ型ドリフト領域７が形成される領域を露出させるとともに、Ｐ型半導体領域２１が形成される領域も露出させてイオン注入を行えば、Ｐ型ドリフト領域７とＰ型半導体領域２１を同時に形成することができる。また、アノード電極９は、Ｐ型半導体とオーミック接合を形成するニッケル（Ｎｉ）などの金属材料を用いて形成すればよい。

Ｎ型半導体領域２３は、絶縁基板３上に形成され、Ｐ型ドリフト領域７に接している。Ｎ型半導体領域２３の表面には、カソード電極１１がオーミック接合されている。したがって、Ｎ型半導体領域２３とＰ型ドリフト領域７はＰＮ接合を形成し、第２ダイオード１Ｂとして機能する。

Ｎ型半導体領域２３は、Ｎ型ドリフト領域５をイオン注入で形成するときに、同時に形成すればよい。すなわち、マスク材をパターニングするときに、Ｎ型ドリフト領域５が形成される領域を露出させるとともに、Ｎ型半導体領域２３が形成される領域も露出させてイオン注入を行えば、Ｎ型ドリフト領域５とＮ型半導体領域２３を同時に形成することができる。また、カソード電極１１は、Ｎ型半導体とオーミック接合を形成するニッケル（Ｎｉ）などの金属材料を用いて形成すればよい。

さらに、本実施形態では、Ｎ型ドリフト領域５とＰ型ドリフト領域７の一部にそれぞれコラム領域を設けてスーパージャンクション構造としてもよい。図５に示すように、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５の一部にＰ型コラム領域２５を形成し、Ｐ型ドリフト領域７の一部にＮ型コラム領域２７を形成して、スーパージャンクション構造を形成している。

Ｐ型コラム領域２５は、絶縁基板３上に形成され、Ｎ型ドリフト領域５、Ｐ型半導体領域２１、Ｎ型カソード領域１５に接している。Ｐ型コラム領域２５は、イオン注入で形成することができ、マスク材をパターニングしてＰ型コラム領域２５が形成される領域を露出させてイオン注入を行えばよい。

Ｎ型コラム領域２７は、絶縁基板３上に形成され、Ｐ型ドリフト領域７、Ｎ型半導体領域２３、Ｐ型アノード領域１７に接している。Ｎ型コラム領域２７は、イオン注入で形成することができ、マスク材をパターニングしてＮ型コラム領域２７が形成される領域を露出させてイオン注入を行えばよい。

［第３実施形態の効果］
以上、詳細に説明したように、本実施形態に係る半導体装置１００では、アノード電極９がＰ型半導体領域２１を介してＮ型ドリフト領域５に接続され、カソード電極１１がＮ型半導体領域２３を介してＰ型ドリフト領域７に接続されている。これにより、Ｐ型半導体領域２１とＮ型ドリフト領域５及びＮ型半導体領域２３とＰ型ドリフト領域７が、それぞれＰＮ接合ダイオードとして機能することができ、耐圧を高くすることができる。

また、本実施形態に係る半導体装置１００では、Ｎ型ドリフト領域５の一部にＰ型コラム領域２５を形成し、Ｐ型ドリフト領域７の一部にＮ型コラム領域２７を形成してスーパージャンクション構造を形成する。これにより、高耐圧で低オン抵抗の性能を得ることができる。

なお、上述の実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。

１Ａ 第１ダイオード
１Ｂ 第２ダイオード
３ 絶縁基板
５ Ｎ型ドリフト領域
７ Ｐ型ドリフト領域
９ アノード電極
１１ カソード電極
１３ 接続電極
１５ Ｎ型カソード領域
１７ Ｐ型アノード領域
１９ 絶縁領域
２１ Ｐ型半導体領域
２３ Ｎ型半導体領域
２５ Ｐ型コラム領域
２７ Ｎ型コラム領域
３１、３３、３５、３７ マスク材
３９ 層間絶縁膜
１００ 半導体装置

Claims (12)

1. 絶縁基板と、
   前記絶縁基板上に形成された第１導電型ドリフト領域と、
   前記絶縁基板上に形成され、前記第１導電型ドリフト領域に隣接して形成された第２導電型ドリフト領域と、
   前記第１導電型ドリフト領域とエネルギー障壁を形成して電気的に接続された第１電極と、
   前記第２導電型ドリフト領域とエネルギー障壁を形成して電気的に接続された第２電極と、
   前記第１導電型ドリフト領域と前記第２導電型ドリフト領域が隣接した位置に形成され、前記第１導電型ドリフト領域と前記第２導電型ドリフト領域にそれぞれオーミック接合された第３電極と
   を有することを特徴とする半導体装置。
2. 前記第１電極は、前記第１導電型ドリフト領域とショットキー障壁を形成する金属で形成され、
   前記第２電極は、前記第２導電型ドリフト領域とショットキー障壁を形成する金属で形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１電極は、前記第１導電型ドリフト領域とヘテロ接合を形成するポリシリコン材料で形成され、
   前記第２電極は、前記第２導電型ドリフト領域とヘテロ接合を形成するポリシリコン材料で形成されていることを特徴とする請求項１に記載の半導体装置。
4. 前記絶縁基板上に形成され、前記第１導電型ドリフト領域に接する第２導電型半導体領域と、
   前記絶縁基板上に形成され、前記第２導電型ドリフト領域に接する第１導電型半導体領域をさらに有し、
   前記第１電極は、前記第２導電型半導体領域を介して前記第１導電型ドリフト領域に接続され、
   前記第２電極は、前記第１導電型半導体領域を介して前記第２導電型ドリフト領域に接続されていることを特徴とする請求項１に記載の半導体装置。
5. 前記第１導電型ドリフト領域の一部に第２導電型コラム領域を形成し、前記第２導電型ドリフト領域の一部に第１導電型コラム領域を形成して、スーパージャンクション構造を形成することを特徴とする請求項４に記載の半導体装置。
6. 前記第１導電型ドリフト領域と前記第２導電型ドリフト領域との間に絶縁領域が形成されていることを特徴とする請求項１～５のいずれか１項に記載の半導体装置。
7. 前記第１導電型ドリフト領域と前記第２導電型ドリフト領域は、ワイドバンドギャップ半導体からなることを特徴とする請求項１～６のいずれか１項に記載の半導体装置。
8. 前記絶縁基板と前記第１導電型ドリフト領域と前記第２導電型ドリフト領域は、同一の材料からなることを特徴とする請求項１～７のいずれか１項に記載の半導体装置。
9. 前記絶縁基板は、炭化珪素からなることを特徴とする請求項１～８のいずれか１項に記載の半導体装置。
10. 請求項１～９のいずれか１項に記載された半導体装置を製造する半導体装置の製造方法であって、
    イオン注入により、前記絶縁基板に不純物を添加して、前記第１導電型ドリフト領域と前記第２導電型ドリフト領域を形成することを特徴とする半導体装置の製造方法。
11. 前記第１導電型ドリフト領域と前記第２導電型ドリフト領域は、前記イオン注入のときに深さ方向の不純物濃度を変化させて形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 請求項１～９のいずれか１項に記載された半導体装置を製造する半導体装置の製造方法であって、
    前記第１導電型ドリフト領域と前記第２導電型ドリフト領域をエピタキシャル成長によって形成することを特徴とする半導体装置の製造方法。

Images