CN116156868A - 半导体结构的制备方法及半导体结构 - Google Patents

Abstract

本公开提供一种半导体结构的制备方法和半导体结构。该方法包括：提供半导体衬底，形成第一位线；半导体衬底上形成支撑层，包括堆叠的第一氧化层、第一牺牲层、第二氧化层、第二牺牲层、第三氧化层、第三牺牲层和第四氧化层；在对应第一位线的位置形成贯穿支撑层的有源柱；去除第一和第三牺牲层，形成第一沟槽；去除有源柱的周向壁，形成第一环形槽，在竖直方向，第一环形槽大于第一沟槽的尺寸；在第一环形槽中形成P型填充物；于P型填充物形成半导体氧化物层，在竖直方向，半导体氧化物层的尺寸不小于第一沟槽的且小于P型填充物的尺寸；在第一沟槽中形成字线层；去除第二牺牲层形成第二沟槽并形成漏极连接层。该方法能够缩小半导体结构尺寸。

Description

半导体结构的制备方法及半导体结构

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。

背景技术

随着半导体行业的发展，半导体器件关键尺寸不断减小，在相关技术中，动态随机存取存储器(DRAM)中已经开始使用全环栅晶体管(Gate all around Field EffectTransistors,GAAFET)，虽然在一定程度上能够减小半导体器件中线宽的尺寸，但是仍然需要连接电容器。而由于电容器的存在，又极大地限制了线宽尺寸的减小程度，对于半导体器件关键尺寸的减小仍然不是十分理想。

发明内容

本公开实施例提供了一种半导体结构的制备方法，使半导体结构在不具有电容器的情况下，仍然能够存储电荷，实现了半导体器件的尺寸的进一步减小。

本公开实施例还提供了一种半导体结构，不具有电容器，仍然能够存储电荷，并且尺寸减小。

根据本公开的一方面，提供了一种半导体结构的制备方法，包括：提供半导体衬底，所述半导体衬底内形成有第一位线；在所述半导体衬底上形成支撑层，所述支撑层包括在所述半导体衬底上依序堆叠的第一氧化层、第一牺牲层、第二氧化层、第二牺牲层、第三氧化层、第三牺牲层和第四氧化层；在所述支撑层的对应所述第一位线的位置形成有于竖直方向上贯穿所述支撑层的有源柱；去除所述第一牺牲层和所述第三牺牲层，分别形成第一沟槽；自每个所述第一沟槽蚀刻去除所述有源柱的部分周向壁，形成环绕所述有源柱的第一环形槽，且在所述竖直方向上，所述第一环形槽的尺寸大于所述第一沟槽的尺寸；在每个所述第一环形槽中形成P型填充物；于每个所述P型填充物形成半导体氧化物层，在所述竖直方向上，所述半导体氧化物层的尺寸不小于所述第一沟槽的尺寸且小于所述P型填充物的尺寸；在每个所述第一沟槽中形成字线层；去除所述第二牺牲层，形成第二沟槽；以及在所述第二沟槽中形成漏极连接层。

根据本公开的示例性实施方式，所述方法还包括：在所述第四氧化层以及所述有源柱的顶端形成第五氧化层；在所述第五氧化层上形成介质层；在所述第五氧化层以及所述介质层中形成与所述有源柱连通的位线接触插塞孔，并在所述位线接触插塞孔中形成位线接触插塞；在所述介质层上形成第二位线，所述第二位线与所述位线接触插塞连接。

根据本公开的示例性实施方式，所述第一位线的数量为多个，且多个所述第一位线在第一水平方向上间隔设置，每个所述第一位线沿第二水平方向延伸，所述有源柱的数量为多个，且分布于所述第一位线上；其中，所述第一水平方向和所述第二水平方向不平行。

根据本公开的示例性实施方式，在形成所述第一沟槽之前还包括：在所述支撑层中形成沿所述第一水平方向延伸的隔离槽，所述隔离槽自所述第四氧化层延伸至所述第一氧化层的顶表面，且所述隔离槽位于在所述第二水平方向上相邻的两个所述有源柱之间。

根据本公开的示例性实施方式，在每个所述第一沟槽中形成字线层的同时，在所述隔离槽中也形成所述字线层的材料，之后再去除位于所述隔离槽中的所述字线层的材料。

根据本公开的示例性实施方式，在所述第二沟槽中形成所述漏极连接层的同时，在所述隔离槽中也形成漏极连接层的材料，之后再去除位于所述隔离槽中的所述漏极连接层的材料。

根据本公开的示例性实施方式，所述第五氧化层还填充于所述隔离槽中。

根据本公开的示例性实施方式，所述第一氧化层、所述第二氧化层、所述第三氧化层、所述第四氧化层和所述第五氧化层的材质包括氧化硅和碳氧化硅中的至少一种。

根据本公开的示例性实施方式，所述于每个所述P型填充物形成半导体氧化物层包括：对每个所述P型填充物氧化至一预设厚度，形成所述半导体氧化物层，所述第一沟槽在所述半导体氧化物层的正投影与所述半导体氧化物层完全重叠或位于所述半导体氧化物层中。

根据本公开的示例性实施方式，所述预设厚度小于所述P型填充物的厚度。

根据本公开的示例性实施方式，所述于每个所述P型填充物形成半导体氧化物层包括：在裸露于所述第一沟槽的所述P型填充物的表面形成所述半导体氧化物层，在所述竖直方向上，所述半导体氧化物层的尺寸等于所述第一沟槽的尺寸。

根据本公开的示例性实施方式，所述有源柱的材质为N型硅柱，所述P型填充物的材质为P型掺杂硅。

根据本公开的示例性实施方式，所述字线层和所述漏极连接层的材质包括：钨、钽、金、银和钌中的至少一种。

根据本公开的示例性实施方式，所述有源柱以及所述P型填充物的形成工艺包括选择性外延生长工艺。

根据本公开的另一方面，提供一种半导体结构，所述半导体结构由上述任一实施方式的方法制备；所述半导体结构包括：半导体衬底，具有第一位线；功能层，设于所述半导体衬底上，所述功能层包括依序堆叠的第一氧化层、字线层、第二氧化层、漏极连接层、第三氧化层、字线层和第四氧化层；以及半导体柱，在对应所述第一位线的位置，于竖直方向上贯穿于所述功能层，所述半导体柱包括：有源柱，包括两个在所述竖直方向上一体连接的柱体，且两个所述柱体的连接处位于所述漏极连接层，每个所述柱体的两端部之间具有环绕所述柱体的第一环形槽；P型填充物，设于每个所述柱体的所述第一环形槽中；半导体氧化物层，设于每个所述P型填充物，且连接于对应的所述字线层，在所述竖直方向上，所述半导体氧化物层的尺寸不小于对应的所述字线层的尺寸且小于对应的所述P型填充物的尺寸。

根据本公开的示例性实施方式，每个所述半导体氧化物层设于所述P型填充物中，且每个所述字线层在所述半导体氧化物层的正投影与对应的所述半导体氧化物层完全重叠或位于所述半导体氧化物层中。

根据本公开的示例性实施方式，每个所述半导体氧化物层设于对应的所述字线层与所述P型填充物之间，且在所述竖直方向上，所述半导体氧化物层的尺寸等于对应的所述字线层的尺寸。

根据本公开的示例性实施方式，所述半导体结构还包括：第五氧化层，设于所述第四氧化层上；介质层，设于所述第五氧化层上；位线接触插塞，穿设于所述第五氧化层和所述介质层中，并与所述有源柱的顶端连接；以及第二位线，设于所述介质层上，与所述位线接触插塞连接。

根据本公开的示例性实施方式，所述第一位线的数量为多个，且多个所述第一位线在第一水平方向上间隔设置，每个所述第一位线沿第二水平方向延伸，所述半导体柱的数量为多个，且分布于所述第一位线上；其中，所述第一水平方向和所述第二水平方向不平行。

根据本公开的示例性实施方式，在所述功能层中还包括沿第一水平方向延伸的隔离层，所述隔离层自所述第四氧化层延伸至所述第一氧化层的顶表面，且所述隔离层位于在所述第二水平方向上相邻的两个所述半导体柱之间。

由上述技术方案可知，本公开具备以下优点和积极效果中的至少之一：

在本公开的半导体结构的制备方法中，通过在有源柱的第一环形槽中形成P型填充物，并且在P型填充物与字线层之间形成半导体氧化物层，使得在竖直方向上位于半导体氧化物层与有源柱之间的P型填充物形成电荷存储结构，因此电荷能够存储在该电荷存储结构中，避免了设置电容器。另外，该方法实现了这种电荷存储结构在竖直方向上的双层堆叠，提高了电荷存储密度，进一步缩了小半导体器件的关键尺寸。

附图说明

通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。

图1为本公开一些示例性实施例的半导体结构的制备方法的流程图；

图2为本公开一些示例性实施例的半导体衬底的俯视图；

图2a为图2中沿A-A的剖面图；

图2b为图2中沿B-B的剖面图；

图3为本公开一些实施例的在半导体衬底上形成支撑层的俯视图；

图3a为图3中沿A-A的剖面图；

图3b为图3中沿B-B的剖面图；

图4为本公开一些实施例的在支撑层上形成填充孔的俯视图；

图4a为图4中沿A-A的剖面图；

图4b为图4中沿B-B的剖面图；

图5为本公开一些实施例的在填充孔填充有源柱的俯视图；

图5a为图5中沿A-A的剖面图；

图5b为图5中沿B-B的剖面图；

图6为本公开一些实施例的在支撑层中形成隔离槽的俯视图；

图6a为图6中沿A-A的剖面图；

图6b为图6中沿B-B的剖面图；

图7a为图6a中的半导体结构去除第一牺牲层和第三牺牲层分别形成第一沟槽的示意图；

图7b为图6b中的半导体结构去除第一牺牲层和第三牺牲层分别形成第一沟槽的示意图；

图8a为图7a中的半导体结构形成第一环形槽的示意图；

图8b为图7b中的半导体结构形成第一环形槽的示意图；

图9a为图8a中的半导体结构形成P型填充物的示意图；

图9b为图8b中的半导体结构形成P型填充物的示意图；

图10a为图9a中的半导体结构形成半导体氧化物层的示意图；

图10b为图9b中的半导体结构形成半导体氧化物层的示意图；

图11a为图10a中的半导体结构形成字线层的示意图；

图11b为图10b中的半导体结构形成字线层的示意图；

图12a为图11a中的半导体结构去除隔离槽中的字线层的示意图；

图12b为图11b中的半导体结构去除隔离槽中的字线层的示意图；

图13a为图12a中的半导体结构去除第二牺牲层的示意图；

图13b为图12b中的半导体结构去除第二牺牲层的示意图；

图14a为图13a中的半导体结构形成漏极连接层的示意图；

图14b为图13b中的半导体结构形成漏极连接层的示意图；

图15a为图14a中的去除隔离槽中的漏极连接层的示意图；

图15b为图14b中的去除隔离槽中的漏极连接层的示意图；

图16a为图15a中的半导体结构形成第五氧化层的示意图；

图16b为图15b中的半导体结构形成第五氧化层的示意图；

图17为图16a和图16b中的半导体结构形成介质层和位线接触插塞孔的俯视图；

图17a为图17中沿A-A的剖面图；

图17b为图17中沿B-B的剖面图；

图18a为图17a中的半导体结构形成位线接触插塞的示意图；

图18b为图17b中的半导体结构形成位线接触插塞的示意图；

图19为图18a和图18b中的半导体结构形成第二位线的俯视图；

图19a为图19中沿A-A的剖面图；

图19b为图19a中C处的放大图；

图19c为图19中沿B-B的剖面图；

图20为另一些实施例中的半导体结构沿第二水平方向的剖面示意图。

附图标记说明：

10、半导体衬底；101、第一位线；20、支撑层；201、第一氧化层；202、第一牺牲层；203、第二氧化层；204、第二牺牲层；205、第三氧化层；206、第三牺牲层；207、第四氧化层；208、第五氧化层；209、介质层；210、第一硬掩膜层；211、填充孔；212、第二硬掩膜层；30、有源柱；301、第一环形槽；302、柱体；40、P型填充物；50、50’、半导体氧化物层；60、第一沟槽；70、字线层；80、第二沟槽；90、漏极连接层；100、隔离槽；110、位线接触插塞孔；120、位线接触插塞；130、第二位线；140、隔离层；S、电荷存储结构。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、***和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。此外，权利要求书中的术语“第一”、“第二”等仅作为标记使用，不是对其对象的数字限制。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

另外，在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。“上方”和“下方”是表示方位的技术术语，该技术术语仅仅是为了描述更加清楚，不具有限定作用。

本公开实施例提供了一种半导体结构的制备方法。如图1至图20所示，其中，图1示出了本公开实施例的半导体结构的制备方法的流程图。图2至图19c示出了本公开一些实施例中的半导体结构在不同的制备阶段的结构示意图。图20示出了本公开另一些实施例的半导体结构的示意图。如图1所示，本公开实施例的半导体结构的制备方法包括：

步骤S200：提供半导体衬底10，半导体衬底10内形成第一位线101。

步骤S400：在半导体衬底10上形成支撑层20，支撑层20包括在半导体衬底10上依序堆叠的第一氧化层201、第一牺牲层202、第二氧化层203、第二牺牲层204、第三氧化层205、第三牺牲层206和第四氧化层207。

步骤S600：在支撑层20的对应第一位线101的位置形成有于竖直方向Z上贯穿支撑层20的有源柱30。

步骤S800：去除第一牺牲层202和第三牺牲层206，分别形成第一沟槽60。

步骤S1000：自每个第一沟槽60蚀刻去除有源柱30的部分周向壁，形成环绕有源柱30的第一环形槽301，且在竖直方向Z上，第一环形槽301的尺寸大于第一沟槽60的尺寸。

步骤S1200：在每个第一环形槽301中形成P型填充物40。

步骤S1400：于每个P型填充物40形成半导体氧化物层50，在竖直方向Z上，半导体氧化物层50的尺寸不小于第一沟槽60的尺寸且小于P型填充物40的尺寸。

步骤S1600：在每个第一沟槽60中形成字线层70。

步骤S1800：去除第二牺牲层204，形成第二沟槽80。

步骤S2000：在第二沟槽80中形成漏极连接层90。

在本公开的半导体结构的制备方法中，通过在有源柱30的第一环形槽301中形成P型填充物40，并且在P型填充物40与字线层70之间形成半导体氧化物层50，使得在竖直方向Z上位于半导体氧化物层50与有源柱30之间的P型填充物40形成电荷存储结构S，因此电荷能够存储在该电荷存储结构S中，避免了设置电容器。另外，该方法实现了这种电荷存储结构S在竖直方向Z上的双层堆叠，提高了电荷存储密度，进一步缩小了半导体器件的关键尺寸。

下面对本公开实施例的半导体器件的制备方法进行详细的描述。

步骤S200：提供半导体衬底10，半导体衬底10内形成第一位线101。

本公开实施例的半导体衬底10的材料可以为硅、碳化硅、氮化硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上层锗化硅或绝缘体上层锗等，此处不做特殊限定。

如图2至图2b所示，对半导体衬底10进行N型掺杂形成第一位线101。第一位线101可以通过离子注入工艺向半导体衬底10内注入P、As等N型掺杂离子形成。在一些实施例中，第一位线101的数量可以为多个，且每个第一位线101可以沿第二水平方向Y延伸，也可以理解为，在半导体衬底10上形成了多个沿第二方向延伸的N型掺杂区域。

步骤S400：在半导体衬底10上形成支撑层20，支撑层20包括在半导体衬底10上依序堆叠的第一氧化层201、第一牺牲层202、第二氧化层203、第二牺牲层204、第三氧化层205、第三牺牲层206和第四氧化层207。

如图3至图3b所示，第一氧化层201、第一牺牲层202、第二氧化层203、第二牺牲层204、第三氧化层205、第三牺牲层206和第四氧化层207是通过沉积工艺按顺序形成的沿竖直方向Z的堆叠结构。其中，第一氧化层201、第二氧化层203、第三氧化层205和第四氧化层207的材质包括氧化硅和碳氧化硅中的至少一种。第一牺牲层202和第三牺牲层206的材料可以是氮化硅或氮氧化硅中的至少一种，即第一牺牲层202和第三牺牲层206的材质可以相同。而第二牺牲层204的材料可以包括多晶硅。第二牺牲层204的材质与第一牺牲层202、第三牺牲层206的材质不同，可以使第二牺牲层204与第一牺牲层202、第三牺牲层206具有不同的蚀刻选择比，使得在后续工艺中蚀刻第一牺牲层202和第三牺牲层206时，得以保留第二牺牲层204。

需要说明的是，本公开实施例中的“上”和“下”表示半导体结构中不同的组成部分之间的相对位置关系，例如在图3a中，第一氧化层201位于半导体衬底10上，第一牺牲层202位于第一氧化层201上，则半导体衬底10位于第一氧化层201下，第一氧化层201位于第一牺牲层202下。以支撑层20中各个层的堆叠的方向为竖直方向Z，因此，上述的技术术语“上”和“下”可理解为在竖直方向Z上的相对位置关系。另外，本公开实施例中的“第一水平方向X”和第二水平方向Y”可理解为与竖直方向Z垂直的两个水平方向，第一水平方向X和第二水平方向Y之间具有夹角，即两个水平方向不平行。在一些实施例中，第一水平方向X和第二水平方向Y可以相互垂直。本公开实施例中使用上述表示相对位置关系的术语仅仅是为了便于说明，并不具有限定意义。

步骤S600：在支撑层20的对应第一位线101的位置形成有于竖直方向Z上贯穿支撑层20的有源柱30。

继续参考图3a和图3b，在第四氧化层207上形成第一硬掩膜层210，如图4至图4b所示，在第一硬掩膜层210上形成填充孔211的掩膜图案，该填充孔211的掩膜图案对应第一位线101的位置，并根据掩膜图案蚀刻支撑层20，形成在竖直方向Z上贯穿支撑层20的填充孔211，即填充孔211在竖直方向Z上自第四氧化层207延伸至第一位线101的表面。

如图5至图5b所示，去除位于第四氧化层207上的第一硬掩膜层210，并在填充孔211中形成有源柱30，因此，有源柱30于竖直方向Z上贯穿支撑层20。

在一些实施例中，有源柱30的数量可以为多个，且分布于第一位线101上，即位于第一位线101之上，并与第一位线101连接。因此，在每个沿第二水平方向Y延伸的第一位线101上具有多个有源柱30，在第一水平方向X上也具有多个间隔的有源柱30。有源柱30呈阵列分布。

在一些实施例中，有源柱30通过选择性外延生长的工艺(Selective EpitaxialGrowth,SEG)形成，且有源柱30为N型掺杂材料形成，如N型硅柱，即掺杂P或As的硅，有源柱30的材质可以与第一位线101的材质相同，当然也可以不相同，此处不做特殊限定。

步骤S800：去除第一牺牲层202和第三牺牲层206，分别形成第一沟槽60。

如图7a和7b所示，利用蚀刻工艺去除第一牺牲层202和第三牺牲层206，形成第一沟槽60。在一些实施例中，可以采用湿法蚀刻工艺去除第一牺牲层202和第三牺牲层206，湿法蚀刻工艺可以利用浓硫酸和双氧水作为蚀刻剂，通过调整蚀刻剂的浓度，可以控制蚀刻程度，进而控制对第一牺牲层202和第三牺牲层206的蚀刻精度。本领域技术人员可以根据实际情况调整蚀刻参数，此处不做特殊限定。

请参考图6至图6b，在步骤S800之前，本公开实施例的半导体结构的制备方法还包括步骤S700：在支撑层20中形成沿第一水平方向X延伸的隔离槽100，隔离槽100自第四氧化层207延伸至第一氧化层201的顶表面，且隔离槽100位于在第二水平方向Y上相邻的两个有源柱30之间。

具体地，在第四氧化层207上形成第二硬掩膜层212，并在第二硬掩膜层212上形成隔离槽100的掩膜图案，该掩膜图案沿着第一水平方向X延伸，根据该掩膜图案，可以利用湿法蚀刻工艺对支撑层20蚀刻，自第四氧化层207蚀刻至第一氧化层201的上表面，形成隔离槽100，使得隔离槽100位于在第二水平方向Y上相邻的两个有源柱30之间。

步骤S1000：自每个第一沟槽60蚀刻去除有源柱30的部分周向壁，形成环绕有源柱30的第一环形槽301，且在竖直方向Z上，第一环形槽301的尺寸大于第一沟槽60的尺寸。

如图8a和图8b所示，对有源柱30的裸露于第一沟槽60的周向壁蚀刻，使对应于每个第一沟槽60的有源柱30的部分沿竖直方向Z的截面形成“凹”字形。在一些实施例中，对第一沟槽60的周向壁蚀刻可以采用湿法蚀刻，蚀刻剂可以选用氢氧化四甲铵(Tetramethylammonium hydroxide,TMAH)。通过控制蚀刻剂的用量及浓度，可以实现精确地控制第一环形槽301的蚀刻深度及其关键尺寸。本领域技术人员可以根据实际情况选择上述蚀刻工艺，此处不做特殊限定。

在一些实施例中，如图8a和图8b所示，在每个有源柱30中形成的两个第一环形槽301中，靠近衬底10的第一环形槽301在竖直方向Z上的两端分别对应第一氧化层201和第二氧化层203，远离衬底10的第一环形槽301在竖直方向Z上的两端分别对应着第三氧化层205和第四氧化层207。

步骤S1200：在每个第一环形槽301中形成P型填充物40。

如图9a和图9b所示，在每个有源柱30的两个第一环形槽301中填充P型填充物40，该P型填充物40的材料可以是P型掺杂硅，如掺杂有B的硅材料。该P型填充物40可以通过选择性外延生长的工艺(SEG)形成。

步骤S1400：于每个P型填充物40形成半导体氧化物层50，在竖直方向Z上，半导体氧化物层50的尺寸不小于第一沟槽60的尺寸且小于P型填充物40的尺寸。

在一些实施例中，如图10a和图10b所示，于每个P型填充物40形成半导体氧化物层50可以包括：对每个P型填充物40氧化至一预设厚度，形成半导体氧化物层50，第一沟槽60在半导体氧化物层50的正投影与半导体氧化物层50完全重叠或位于半导体氧化物层50中。即在P型填充物40中原位形成半导体氧化物层50，提高P型填充物40与半导体氧化物层50的接合的稳定性。

在一些实施例中，半导体氧化物层50的预设厚度小于P型填充物40的厚度。该预设厚度是指半导体氧化物层50的朝向第一沟槽60的表面向靠近有源柱30的中轴线L的方向的尺寸。即在半导体氧化物层50与有源柱30之间具有P型填充物40。

其中，在竖直方向Z上，半导体氧化物层50的尺寸可以等于第一沟槽60的尺寸，也可以大于第一沟槽60的尺寸并小于P型填充物40的尺寸，使得在竖直方向Z上，位于半导体氧化物层50与有源柱30之间的P型填充物40形成电荷存储结构S。当然，电荷存储结构S并非在竖直方向Z上严格地位于半导体氧化物层50与有源柱30之间，也可以在竖直方向Z上，向靠近半导体氧化物层50的方向延伸至少部分。该电荷存储结构S所起的作用相当于传统半导体结构中的电容器，能够储存以及释放电荷，因此，通过该方法制备的半导体结构可以不具有电容器，能够实现半导体器件的尺寸的进一步缩小。

在另一些实施例中，于每个P型填充物40形成半导体氧化物层50’包括：在裸露于第一沟槽60的P型填充物40的表面形成半导体氧化物层50’，在竖直方向Z上，半导体氧化物层50’的尺寸等于第一沟槽60的尺寸。

如图20所示，与上述实施例不同的是，半导体氧化物层50’并非是通过P型填充物40经过氧化原位形成的，而是在每个第一沟槽60中，利用外部的材料在P型填充物40的表面生长而形成半导体氧化物层50’。该半导体氧化物层50’可以通过选择性外延生长的工艺(SEG)。且该半导体氧化物层50’在竖直方向Z的尺寸等于第一沟槽60在竖直方向Z的尺寸。如此，能够更加精确地控制半导体氧化物层50’的尺寸。

在竖直方向Z上，P型掺杂物的位于半导体氧化物层50’与有源柱30之间的部分同样构成电荷存储结构S。当然，电荷存储结构S并非在竖直方向Z上严格地位于半导体氧化物层50’与有源柱30之间，也可以在竖直方向Z上，向靠近半导体氧化物层50’的方向延伸至少部分，如图20所示。该电荷存储结构S的作用与上述实施例中的作用相同，此处不再赘述。

步骤S1600：在每个第一沟槽60中形成字线层70。

如图11a和图11b所示，利用沉积工艺在两个第一沟槽60中分别形成字线层70。且字线层70与半导体氧化物层50连接。字线层70的材料可以包括钨、钽、金、银和钌中的至少一种。

请参考图11b，由于在步骤S700中形成了隔离槽100，在利用沉积工艺形成字线层70时，在该隔离槽100中以及第四氧化层207上也会形成字线层70的材料。如图12a和图12b，形成字线层70后，将沉积于第四氧化层207表面的字线层70的材料以及隔离槽100中的字线层70的材料通过蚀刻工艺去除。

步骤S1800：去除第二牺牲层204，形成第二沟槽80。

如图13a和图13b所示，通过蚀刻工艺去除第二牺牲层204，以在第二沟槽80中裸露出有源柱30。该蚀刻工艺可以为湿法蚀刻工艺。

步骤S2000：在第二沟槽80中形成漏极连接层90。

如图14a和图14b所示，利用沉积工艺在第二沟槽80中形成漏极连接层90。且漏极连接层90与有源柱30连接。漏极连接层90的材料可以包括钨、钽、金、银和钌中的至少一种。如图14b所示，由于在第二沟槽80中形成漏极连接层90的同时，在隔离槽100中以及第四氧化层207上也会沉积有漏极连接层90的导电材料，因此，如图15a和15b所示，形成漏极连接层90后，再去除位于隔离槽100中以及第四氧化层207的漏极连接层90的导电材料。

步骤S2200：在第四氧化层207以及有源柱30的顶端形成第五氧化层208。

如图16a和图16b所示，可以利用沉积工艺在第四氧化层207的上表面形成第五氧化层208，同时第五氧化层208的材料也填充于隔离槽100中。在一些实施例中，第五氧化层208的厚度可以大于第四氧化层207的厚度，使后续形成的位线接触插塞孔110具有更大的深度，进而使位线接触插塞120的设置更加稳固，提高半导体结构的性能的稳定性。第五氧化层208的材料可以包括氧化硅和碳氧化硅中的至少一种。

步骤S2400：在第五氧化层208上形成介质层209；

如图17、图17a和图17b所示，利用沉积工艺在第五氧化层208上形成介质层209。介质层209的材料可以包括氮化硅和氮氧化硅中的至少一种。

步骤S2600：在第五氧化层208以及介质层209中形成与有源柱30连通的位线接触插塞孔110，并在位线接触插塞孔110中形成位线接触插塞120。

继续参考图17至图18b，在介质层209的对应有源柱30的位置，蚀刻介质层209和第五氧化层208，形成位线接触插塞孔110，并利用沉积工艺在位线接触插塞孔110中形成位线接触插塞120，之后可以采用化学机械研磨工艺将介质层209的表面与位线接触插塞120的表面磨平。其中，位线接触插塞120的材质可以是钨、钽、金、银和钌中的至少一种。

步骤S2800：在介质层209上形成第二位线130，第二位线130与位线接触插塞120连接。

如图19至图19c所示，利用沉积工艺在介质层209上沉积第二位线130的材料，形成第二位线材料层，再利用蚀刻工艺保留与位线接触插塞120连接部分的第二位线材料层，形成第二位线130。如图19所示，第二位线130在半导体衬底10的正投影与第一位线101至少部分重叠。在一些实施例中，第二位线130在半导体衬底10的正投影与第一位线101完全重叠或者第一位线101位于第二位线130在半导体衬底10的正投影之内。第二位线130沿第二水平方向Y延伸，且多个第二位线130沿第一水平方向X间隔设置。

在本公开实施例的半导体结构的制备方法中，通过在有源柱30的第一环形槽301中形成P型填充物40，并且在P型填充物40与字线层70之间形成半导体氧化物层50、50’，使得在竖直方向Z上位于半导体氧化物层50与有源柱30之间的P型填充物40形成电荷存储结构S，电荷能够存储在该电荷存储结构S中，有源柱30的对应于P型填充物40的部分形成电桥。

当给字线层70和漏极连接层90施加正电压时，会在P型填充物40中的电荷存储结构S中产生电子-空穴对，由于有源柱30中电桥的存在，电子能够离开该电荷存储结构S，而空穴无法离开，同时由于在字线层70上施加正电压，使得P型填充物40的靠近半导体氧化物层50的部分形成反型层，反型层所对应的P型填充物40的部分形成耗尽区，如图19a所示，因此能够将空穴保留在电荷存储结构S中，实现了存储电荷的功能。当给字线层70施加正电压，而给漏极连接层90施加负电压时，位于电荷存储结构S中的电荷能够被全部抽离，以便于再次进行电荷存储。

因此，本公开实施例中的电荷存储结构S起到了电容器的作用，利用本公开实施例的方法制备的半导体结构无需再设置电容器，能够减小半导体结构的尺寸。另外，该方法实现了这种电荷存储结构S在竖直方向Z上的双层堆叠，提高了电荷存储密度，进一步缩了小半导体器件的关键尺寸。

根据本公开的另一方面，提供了一种半导体结构。半导体结构由上述任一实施例的方法制备。如图19a-19c及图20所示，半导体结构包括：半导体衬底10、功能层和半导体柱。其中，半导体衬底10具有第一位线101。功能层设于半导体衬底10上，功能层包括依序堆叠的第一氧化层201、字线层70、第二氧化层203、漏极连接层90、第三氧化层205、字线层70和第四氧化层207。半导体柱在对应第一位线101的位置，于竖直方向Z上贯穿于功能层。半导体柱包括：有源柱30、P型填充物40和半导体氧化物层50。

本公开实施例中的第一位线101、第一氧化层201、字线层70、第二氧化层203、漏极连接层90、第三氧化层205和第四氧化层207以及有源柱30、P型填充物40和半导体氧化物层50的材质与方法实施例中相同，此处不再赘述。

在一些实施例中，有源柱30包括两个在竖直方向Z上一体连接的柱体302，且两个柱体302的连接处位于漏极连接层90，每个柱体302的两端部之间具有环绕柱体302的第一环形槽301。P型填充物40设于每个柱体302的第一环形槽301中。半导体氧化物层50设于每个P型填充物40，且连接于对应的字线层70，在竖直方向Z上，半导体氧化物层50的尺寸不小于对应的字线层70的尺寸且小于对应的P型填充物40的尺寸。

在一些实施例中，如图19a和图19b所示，每个半导体氧化物层50设于P型填充物40中，且每个字线层70在半导体氧化物层50的正投影与对应的半导体氧化物层50完全重叠或位于半导体氧化物层50中。使得P型填充物40在竖直方向Z的截面呈“凹”字形。因此，在竖直方向Z上，位于半导体氧化物层50与有源柱30之间的P型填充物40形成电荷存储结构S。

在另一些实施例中，如图20所示，每个半导体氧化物层50设于对应的字线层70与P型填充物40之间，且在竖直方向Z上，半导体氧化物层50的尺寸等于对应的字线层70的尺寸。在这些实施例中，在竖直方向Z上，位于半导体氧化物层50与有源柱30之间的P型填充物40也同样形成电荷存储结构S。

本公开实施例的半导体结构还包括：第五氧化层208、介质层209、位线接触插塞120以及第二位线130。如图19a和图20所示，第五氧化层208设于第四氧化层207上，介质层209设于第五氧化层208上，位线接触插塞120穿设于第五氧化层208和介质层209中，并与有源柱30的顶端连接，第二位线130设于介质层209上，与位线接触插塞120连接。如图19所示，第二位线130在半导体衬底10的正投影与第一位线101完全重叠或者第一位线101位于第二位线130在半导体衬底10的正投影之内。

在一些实施例中，如图2所示，第一位线101的数量为多个，且多个第一位线101在第一水平方向X上间隔设置，每个第一位线101沿第二水平方向Y延伸。如图19a和图19b所示，半导体柱的数量为多个，且分布于第一位线101上，第一水平方向X和第二水平方向Y不平行。

在一些实施例中，如图19a和图19b所示，在功能层中还包括沿第一水平方向X延伸的隔离层140，隔离层140自第四氧化层207延伸至第一氧化层201的顶表面，且隔离层140位于在第二水平方向Y上相邻的两个半导体柱之间，以将在第二水平方向Y上相邻的半导体柱隔离。

本公开实施例的半导体结构，由于存在电荷存储结构S，电荷能够存储在该电荷存储结构S中，电荷存储结构S起到了电容器的作用，因此本公开实施例的半导体结构无需再设置电容器，能够减小半导体结构的尺寸。另外，本公开实施例的半导体结构中的电荷存储结构S在竖直方向Z上实现双层堆叠，提高了电荷存储密度，进一步缩了小半导体器件的关键尺寸。

应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (20)

1.一种半导体结构的制备方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内形成有第一位线；

在所述半导体衬底上形成支撑层，所述支撑层包括在所述半导体衬底上依序堆叠的第一氧化层、第一牺牲层、第二氧化层、第二牺牲层、第三氧化层、第三牺牲层和第四氧化层；

在所述支撑层的对应所述第一位线的位置形成有于竖直方向上贯穿所述支撑层的有源柱；

去除所述第一牺牲层和所述第三牺牲层，分别形成第一沟槽；

自每个所述第一沟槽蚀刻去除所述有源柱的部分周向壁，形成环绕所述有源柱的第一环形槽，且在所述竖直方向上，所述第一环形槽的尺寸大于所述第一沟槽的尺寸；

在每个所述第一环形槽中形成P型填充物；

于每个所述P型填充物形成半导体氧化物层，在所述竖直方向上，所述半导体氧化物层的尺寸不小于所述第一沟槽的尺寸且小于所述P型填充物的尺寸；

在每个所述第一沟槽中形成字线层；

去除所述第二牺牲层，形成第二沟槽；以及

在所述第二沟槽中形成漏极连接层。

2.根据权利要求1所述的方法，其特征在于，还包括：

在所述第四氧化层以及所述有源柱的顶端形成第五氧化层；

在所述第五氧化层上形成介质层；

在所述第五氧化层以及所述介质层中形成与所述有源柱连通的位线接触插塞孔，并在所述位线接触插塞孔中形成位线接触插塞；

在所述介质层上形成第二位线，所述第二位线与所述位线接触插塞连接。

3.根据权利要求2所述的方法，其特征在于，所述第一位线的数量为多个，且多个所述第一位线在第一水平方向上间隔设置，每个所述第一位线沿第二水平方向延伸，所述有源柱的数量为多个，且分布于所述第一位线上；

其中，所述第一水平方向和所述第二水平方向不平行。

4.根据权利要求3所述的方法，其特征在于，在形成所述第一沟槽之前还包括：

在所述支撑层中形成沿所述第一水平方向延伸的隔离槽，所述隔离槽自所述第四氧化层延伸至所述第一氧化层的顶表面，且所述隔离槽位于在所述第二水平方向上相邻的两个所述有源柱之间。

5.根据权利要求4所述的方法，其特征在于，在每个所述第一沟槽中形成字线层的同时，在所述隔离槽中也形成所述字线层的材料，之后再去除位于所述隔离槽中的所述字线层的材料。

6.根据权利要求5所述的方法，其特征在于，在所述第二沟槽中形成漏极连接层的同时，在所述隔离槽中也形成所述漏极连接层的材料，之后再去除位于所述隔离槽中的所述漏极连接层的材料。

7.根据权利要求6所述的方法，其特征在于，所述第五氧化层还填充于所述隔离槽中。

8.根据权利要求2所述的方法，其特征在于，所述第一氧化层、所述第二氧化层、所述第三氧化层、所述第四氧化层和所述第五氧化层的材质包括氧化硅和碳氧化硅中的至少一种。

9.根据权利要求1所述的方法，其特征在于，所述于每个所述P型填充物形成半导体氧化物层包括：

对每个所述P型填充物氧化至一预设厚度，形成所述半导体氧化物层，所述第一沟槽在所述半导体氧化物层的正投影与所述半导体氧化物层完全重叠或位于所述半导体氧化物层中。

10.根据权利要求9所述的方法，其特征在于，所述预设厚度小于所述P型填充物的厚度。

11.根据权利要求1所述的方法，其特征在于，所述于每个所述P型填充物形成半导体氧化物层包括：

在裸露于所述第一沟槽的所述P型填充物的表面形成所述半导体氧化物层，在所述竖直方向上，所述半导体氧化物层的尺寸等于所述第一沟槽的尺寸。

12.根据权利要求1所述的方法，其特征在于，所述有源柱的材质为N型硅柱，所述P型填充物的材质为P型掺杂硅。

13.根据权利要求1所述的方法，其特征在于，所述字线层和所述漏极连接层的材质包括：钨、钽、金、银和钌中的至少一种。

14.根据权利要求1所述的方法，其特征在于，所述有源柱以及所述P型填充物的形成工艺包括选择性外延生长工艺。

15.一种半导体结构，其特征在于，所述半导体结构由权利要求1至14中任一项所述的方法制备；所述半导体结构包括：

半导体衬底，具有第一位线；

功能层，设于所述半导体衬底上，所述功能层包括依序堆叠的第一氧化层、字线层、第二氧化层、漏极连接层、第三氧化层、字线层和第四氧化层；以及

半导体柱，在对应所述第一位线的位置，于竖直方向上贯穿于所述功能层，所述半导体柱包括：

有源柱，包括两个在所述竖直方向上一体连接的柱体，且两个所述柱体的连接处位于所述漏极连接层，每个所述柱体的两端部之间具有环绕所述柱体的第一环形槽；

P型填充物，设于每个所述柱体的所述第一环形槽中；

半导体氧化物层，设于每个所述P型填充物，且连接于对应的所述字线层，在所述竖直方向上，所述半导体氧化物层的尺寸不小于对应的所述字线层的尺寸且小于对应的所述P型填充物的尺寸。

16.根据权利要求15所述的半导体结构，其特征在于，每个所述半导体氧化物层设于所述P型填充物中，且每个所述字线层在所述半导体氧化物层的正投影与对应的所述半导体氧化物层完全重叠或位于所述半导体氧化物层中。

17.根据权利要求15所述的半导体结构，其特征在于，每个所述半导体氧化物层设于对应的所述字线层与所述P型填充物之间，且在所述竖直方向上，所述半导体氧化物层的尺寸等于对应的所述字线层的尺寸。

18.根据权利要求15所述的半导体结构，其特征在于，还包括：

第五氧化层，设于所述第四氧化层上；

介质层，设于所述第五氧化层上；

位线接触插塞，穿设于所述第五氧化层和所述介质层中，并与所述有源柱的顶端连接；以及

第二位线，设于所述介质层上，与所述位线接触插塞连接。

19.根据权利要求18所述的半导体结构，其特征在于，所述第一位线的数量为多个，且多个所述第一位线在第一水平方向上间隔设置，每个所述第一位线沿第二水平方向延伸，所述半导体柱的数量为多个，且分布于所述第一位线上；

其中，所述第一水平方向和所述第二水平方向不平行。

20.根据权利要求19所述的半导体结构，其特征在于，在所述功能层中还包括沿第一水平方向延伸的隔离层，所述隔离层自所述第四氧化层延伸至所述第一氧化层的顶表面，且所述隔离层位于在所述第二水平方向上相邻的两个所述半导体柱之间。

Images