CN116053369B - 发光二极管外延片及其制备方法 - Google Patents

发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN116053369B
CN116053369B CN202310332782.8A CN202310332782A CN116053369B CN 116053369 B CN116053369 B CN 116053369B CN 202310332782 A CN202310332782 A CN 202310332782A CN 116053369 B CN116053369 B CN 116053369B
Authority
CN
China
Prior art keywords
layer
dislocation
gan
epitaxial wafer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310332782.8A
Other languages
English (en)
Other versions
CN116053369A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310332782.8A priority Critical patent/CN116053369B/zh
Publication of CN116053369A publication Critical patent/CN116053369A/zh
Application granted granted Critical
Publication of CN116053369B publication Critical patent/CN116053369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管外延片及其制备方法,该发光二极管外延片,包括:衬底,在所述衬底上依次沉积的缓冲层、非掺杂GaN层、位错密度控制层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层,所述位错密度控制层包括依次沉积在所述非掺杂GaN层上的SiN位错过滤层、AlaSibN1‑a‑b位错过滤层、In空位AlN位错湮灭层和GaN填平层,其中,沿着外延片的生长方向上AlaSibN1‑a‑b位错过滤层中Al组分逐渐增加。本发明可以降低GaN外延层位错密度,提高GaN外延层晶体质量,从而提升发光二极管的发光效率。

Description

发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
尽管白光LED在短短20年间取得了惊人的成就,但是仍存在诸多因素限制了它的进一步应用和推广。现有成熟的白光LED芯片制造均依靠金属有机物化学气相沉积(MetalOrganic Chemical Vapor Deposition,MOCVD)技术。其沉积过程首先需要在衬底上沉积一层均质的GaN薄膜,而高质量的GaN薄膜则是后续沉积高质量InGaN/GaN有源层的前提。目前通常采用异质衬底,如硅、碳化硅、蓝宝石等,进行异质外延生长。由于衬底和GaN之间存在晶格不匹配和热膨胀不匹配,使得GaN薄膜生长过程由高内应力导致的缺陷(如位错、堆垛层错和微开裂等)不可避免。现有MOCVD所生产的GaN薄膜内位错密度通常为1012-1014m-2。缺陷的存在降低了LED芯片的内量子效率,也使得芯片发热急剧增加。
为了解决上述问题,目前业界常用的方法是氮化镓LED外延结构掺入AlN层和AlGaN层来阻挡位错沿外延层沉积方向延伸。虽然掺入AlN层和AlGaN层,可以过滤部分缺陷,但是这只能阻挡部分刃位错,对于002面产生的螺位错并不能被湮灭或者转向,螺位错依然会穿透AlGaN层延伸至多量子阱层,导致量子阱的非辐射复合效率增加,降低了发光二极管的发光效率。
发明内容
基于此,本发明的目的是提供一种发光二极管外延片及其制备方法,目的在于降低GaN外延层位错密度,提高GaN外延层晶体质量,从而提升发光二极管的发光效率。
本发明一方面,提供了一种发光二极管外延片,包括:衬底,在所述衬底上依次沉积的缓冲层、非掺杂GaN层、位错密度控制层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层,所述位错密度控制层包括依次沉积在所述非掺杂GaN层上的SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层,其中,沿着外延片的生长方向上AlaSibN1-a-b位错过滤层中Al组分逐渐增加。
进一步的,上述发光二极管外延片,其中,所述In空位AlN位错湮灭层先通过沉积AlInN层,再在温度1100~1300℃、N2气氛下退火将In原子脱去形成In空位后得到,其中,AlInN层中In组分为0.01~0.5。
进一步的,上述发光二极管外延片,其中,沿着外延片的生长方向上所述AlaSibN1-a-b位错过滤层中Al组分从m渐变至n,0≤m<n≤0.95。
进一步的,上述发光二极管外延片,其中,SiN位错过滤层厚度为10~100 nm,AlaSibN1-a-b位错过滤层10~100 nm,In空位AlN位错湮灭层10~100 nm,GaN填平层10~500nm。
进一步的,上述发光二极管外延片,其中,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述AlInN层的生长温度为900~1100℃,所述GaN填平层的生长温度为1000~1200℃。
进一步的,上述发光二极管外延片,其中,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述In空位AlN位错湮灭层在N2和NH3的混合气氛中生长,且N2和NH3的比例为1:1~1:10,所述GaN填平层在N2、H2和NH3的混合气氛中生长,且N2:H2:NH3为1:1:1~1:5:10。
进一步的,上述发光二极管外延片,其中,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层、所述In空位AlN位错湮灭层和所述GaN填平层的生长压力为50~300 torr。
本发明还公开了一种发光二极管外延片的制备方法,包括:
提供一衬底;
在所述衬底上沉积缓冲层,
将沉积有缓冲层的衬底进行预处理;
在缓冲层上沉积非掺杂GaN层;
在非掺杂GaN层上依次沉积SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层;
在GaN填平层上沉积n型GaN层;
在n型GaN层上沉积多量子阱层;
在多量子阱层上沉积电子阻挡层;
在电子阻挡层上沉积P型GaN层。
进一步的,上述发光二极管外延片的制备方法,其中,所述In空位AlN位错湮灭层先通过沉积AlInN层,再在温度1100~1300℃、N2气氛下退火将In原子脱去形成In空位后得到,其中,AlInN层中In组分为0.01~0.5。
进一步的,上述发光二极管外延片的制备方法,其中,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述AlInN层的生长温度为900~1100℃,所述GaN填平层的生长温度为1000~1200℃。
本发明通过在n型GaN层前***位错密度控制层,大幅降低了GaN外延层位错密度,提高GaN外延层晶体质量,提高量子阱辐射复合效率,提升发光二极管外延片的发光效率。
附图说明
图1为本发明实施例中发光二极管外延片的结构示意图;
图2为本发明实施例中发光二极管外延片的制备方法的流程图。
主要元件符号说明:
100:衬底、200:缓冲层、300:非掺杂GaN层、410:SiN位错过滤层、420:AlaSibN1-a-b位错过滤层、430:In空位AlN位错湮灭层、440:GaN填平层、500:n型GaN层、600:多量子阱层、700:电子阻挡层、800:P型GaN层。如下具体实施方式将结合上述附图进一步说明发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
请参阅图1,所示为本发明实施例1中的发光二极管外延片,包括衬底100,在该衬底100上从下至上依次沉积的缓冲层200、非掺杂GaN层300、位错密度控制层、n型GaN层500、多量子阱层600、电子阻挡层700和P型GaN层800。
其中,该衬底100可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
具体地,在本发明实施例中该衬底100选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。
在衬底上沉积厚度为10~50 nm的缓冲层200。具体的,本发明实施例中在应用材料PVD中沉积AlN缓冲层,其厚度为15 nm。通过采用AlN缓冲层可以控制晶体缺陷,改善后续生长晶体的质量,缓解衬底与外延层之间由于晶格失配和热失配引起的应力。
在缓冲层200上沉积非掺杂GaN层300,可选的,该非掺杂GaN层300的厚度为1~5um。随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高非掺杂GaN层300的厚度对Ga源材料消耗较大, LED的外延成本较高。作为一个较优的选择本实施例中非掺杂GaN层300的厚度为2.5 um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
该位错密度控制层包括SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430和GaN填平层440。即在非掺杂GaN层300上依次沉积SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430和GaN填平层440。
现有的发光二极管,其GaN外延通常在异质衬底进行异质外延,衬底与GaN外延层存在晶格失配及热膨胀系数差异,导致GaN外延层存在大量的位错并沿外延层方向延伸至多量子阱层,致使量子阱的非辐射复合增加,降低发光二极管的发光效率。本实施例在n型GaN层500前***SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430、GaN填平层440,由于***的这几层的材料SiN、AlSiN和AlN,其晶格常数小于GaN的晶格常数,因此SiN、AlSiN和AlN材料在非掺杂GaN层300上形成致密的薄膜,阻挡位错沿外延层方向延伸。
需要说明的是,SiN位错过滤层410和AlaSibN1-a-b位错过滤层420可以过滤部分位错,阻止沿外延层方向延伸,但是这两层仅仅能阻挡部分刃位错,对于002面产生的螺位错无法阻挡,即螺位错依然会穿透AlGaN层延伸至多量子阱层。因此,本实施例中***一层In空位AlN位错湮灭层430,由In空位诱导位错在In空位AlN位错湮灭层延伸汇聚并互相湮灭。In空位AlN位错湮灭层由于位错湮灭导致其表面不平整,因此再沉积一层GaN填平层440来表面填平,提高后续沉积n型GaN层的晶体质量。
可选的,该SiN位错过滤层410的厚度为10~100 nm,AlaSibN1-a-b位错过滤层420的厚度为10~100 nm,In空位AlN位错湮灭层430的厚度为10~100 nm,GaN填平层440的厚度为10~500 nm。
本实施例中,该AlaSibN1-a-b位错过滤层420中Al组分沿着外延片的生长方向上逐渐增加。可选的,沿着外延片的生长方向上AlaSibN1-a-b位错过滤层420中Al组分从m渐变至n,其中,0≤m<n≤0.95。Al组分沿外延层方逐渐升高,可以降低SiN位错过滤层与In空位AlN位错湮灭层的晶格失配,提高In空位AlN位错湮灭层的晶体质量。
该In空位AlN位错湮灭层生长过程为:首先在AlaSibN1-a-b位错过滤层上沉积10~100 nm 的AlInN层,该AlInN层生长温度为900~1100℃,生长压力为50~300 torr,N2和NH3的混合气氛中生长,N2和NH3比例为1:1~1:10;再升温至1100~1300℃,并在N2气氛下退火将In原子脱去形成In空位。其中,AlInN层中In组分为0.01~0.5。In空位AlN位错湮灭层合适的In组分产生足够的In空位使位错湮灭。In组分太高使In空位AlN位错湮灭层晶体质量下降,太低则产生不了足够的In空位。
该In空位AlN位错湮灭层430中Al组分含量为0.9,合适的Al组分可以减少GaN与AlN的晶体失配,提高晶体质量。
可选的,SiN位错过滤层410、AlaSibN1-a-b位错过滤层420和In空位AlN位错湮灭层430生长温度900~1100℃,GaN填平层440的生长温度为1000~1200℃。合适的温度可以提高各层晶体质量。
可选地,SiN位错过滤层410和AlaSibN1-a-b位错过滤层420均在N2和NH3的混合气氛中生长,且N2和NH3的比例为1:1~1:10。该GaN填平层440在N2、H2和NH3的混合气氛中生长,且N2:H2:NH3为1:1:1~1:5:10。
SiN位错过滤层410、AlaSibN1-a-b位错过滤层420和In空位AlN位错湮灭层430生长气氛中无H2,可以减少生成SiN材料的副产物,避免TMAl/TMIn与H2发生反应导致分解,且,NH3比例较高,较高的V-III比可以提高晶体质量。而GaN填平层生长气氛引入了H2,使GaN生长更加平整光滑,提高GaN填平层的晶体质量。
SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430和GaN填平层440的生长压力为50~300 torr,选择较低的生长压力有利于提高原子的迁移率,减少Al/In原子的集聚效应,提高沉积缓冲层晶体质量。
具体的,在本实施例中,SiN位错过滤层410厚度为50 nm,AlaSibN1-a-b位错过滤层420的厚度为65 nm,In空位AlN位错湮灭层430的厚度为45 nm,GaN填平层440的厚度为100nm。AlaSibN1-a-b位错过滤层420中Al组分由0逐渐升高至0.9,In空位AlN位错湮灭层430通过先在生长温度1000℃下沉积AlInN层,In组分0.1,再经高温1200℃在N2气氛退火将In原子脱去形成。SiN位错过滤层410和AlaSibN1-a-b位错过滤层420的生长温度为1000℃,GaN填平层440的生长温度为1120℃。SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430生长气氛为N2和NH3,且N2:NH3为1:3,GaN填平层440在N2/H2/NH3混合气氛中生长,N2/H2/NH3比例为1:3:9。SiN位错过滤层410、AlaSibN1-a-b位错过滤层420、In空位AlN位错湮灭层430、GaN填平层440生长压力为150 torr。
在GaN填平层440上沉积n型GaN层500。可选地,n型GaN层500厚度为2~3 um,Si掺杂浓度为1E19~5E19 atoms/cm3。例如,本实施例中,n型GaN层500厚度为2.5 um,Si掺杂浓度为2.5E19 atoms/cm3。该n型GaN层500可以为LED发光提供充足电子,并且,n型GaN层500的电阻率要比p-GaN上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低n型GaN层500的电阻率,且该n型GaN层500有足够的厚度可以有效释放应力发光二极管的发光效率。
在n型GaN层500上沉积多量子阱层600,多量子阱层600为交替堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期数为6~12个。InGaN量子阱层的厚度为2~5nm, In组分为0.01~0.3。AlGaN量子垒层厚度为5~15nm,Al组分为0.01~0.1。
具体地,本实施例中, InGaN量子阱层和AlGaN量子垒层堆叠周期数为10个,其中InGaN量子阱层的厚度为3.5nm,In组分为0.15,AlGaN量子垒层厚度为9.8nm, Al组分为0.05。多量子阱层600为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率。
在多量子阱层600上沉积电子阻挡层700。可选地,电子阻挡层700为AlInGaN层,其厚度为10~40 nm,其中Al组分0.005<x<0.1,In组分浓度为0.01<y<0.2。
具体地,本实施例中电子阻挡层的厚度为15 nm,其中Al组分浓度延外延层生长方向有0.01渐变至0.05,In组分浓度为0.01。该电子阻挡层既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
在电子阻挡层700上沉积P型GaN层800。可选地,P型GaN层800厚度为10~50nm,Mg掺杂浓度1E19~1E21 atoms/cm3
具体地,本实施例中P型GaN层800的厚度15nm, Mg掺杂浓度2E20 atoms/cm3。Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。
请参阅图2,为本发明实施例中的发光二极管外延片的制备方法,包括步骤S01~S09。
步骤S01,提供一衬底。
在本发明实施例中该衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。
步骤S02,在衬底上沉积缓冲层。
在本实施例中,在应用材料PVD中沉积15 nm厚度的 AlN缓冲层,具体可采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
步骤S03,对已沉积缓冲层的衬底进行预处理。
具体地,将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理1~10 min,处理温度为1000~1200℃,再对蓝宝石衬底进行氮化处理,提升AlN缓冲层的晶体质量,并且可以有效提高后沉积GaN外延层的晶体质量。
步骤S04,在缓冲层上沉积非掺杂GaN层。
可选地,非掺杂的GaN层生长温度为1050℃~1200℃,压力100~600 torr,厚度为1~5 um。
具体地,非掺杂GaN层生长温度1100℃,生长压力150 torr,生长厚度为2.5 um。非掺杂GaN层生长温度较高,压力较低,制备得到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高GaN层厚度对Ga源材料消耗较大,增大了LED的外延成本,因此本实施例LED外延片非掺杂GaN生长2.5 um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
步骤S05,在非掺杂GaN层上依次沉积SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层、GaN填平层。
在本实施例中,在非掺杂GaN层上依次沉积50 nm厚度的SiN位错过滤层、65 nm厚度的AlaSibN1-a-b位错过滤层、45 nm厚度的In空位AlN位错湮灭层和100 nm厚度的GaN填平层。
AlaSibN1-a-b位错过滤层中Al组分由0逐渐升高至0.9。In空位AlN位错湮灭层通过先在生长温度1000℃下沉积AlInN层,In组分0.1,并经高温1200℃在N2气氛退火将In原子脱去形成。SiN位错过滤层和AlaSibN1-a-b位错过滤层的生长温度为1000℃,GaN填平层的生长温度为1120℃。SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层生长气氛为N2和NH3,且N2:NH3为1:3,GaN填平层在N2/H2/NH3混合气氛中生长,N2/H2/NH3比例为1:3:9。SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层、GaN填平层生长压力为150torr。
步骤S06,在GaN填平层沉积沉积n型GaN层。
可选地,n型GaN层生长温度为1050℃~1200℃,压力100~600 torr,如本实施例中,n型GaN层生长温度为1120℃,生长压力100 torr。
步骤S07,在n型GaN层上沉积多量子阱层。
多量子阱层为交替堆叠的InGaN多量子阱层和AlGaN量子垒层,堆叠周期数6~12个,其中InGaN多量子阱层的生长温度为790~810℃,生长压力为50~300 torr。AlGaN量子垒层的生长温度为800~900℃,生长压力50~300 torr。如本实施例中,其中InGaN量子阱生长温度为795℃,压力200torr,AlGaN量子垒层生长温度为855℃,生长压力为200torr。
步骤S08,在多量子阱层上沉积电子阻挡层。
可选地,电子阻挡层的生长温度为900-1000℃,生长压力为100~300 torr。具体如本实施例中,电子阻挡层生长温度为965℃,生长压力为200torr。
步骤S09,在电子阻挡层上沉积P型GaN层。
可选地,P型GaN层的生长温度为900-1050℃,生长压力为100~600 torr。具体地如本实施例中,P型GaN层生长温度985℃,生长压力200 torr。对于含V 形坑的LED结构来说,P型GaN层采用较高的生长温度有利于合并V形坑,得到表面光滑的LED外延片。
本实施例中,通过在n型GaN层前***SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层,从而在非掺杂GaN层形成致密的薄膜,阻挡位错沿外延层方向延伸。其中,SiN位错过滤层和AlaSibN1-a-b位错过滤层,可以有效过滤刃位错,阻止其沿外延层方向延伸,而In空位AlN位错湮灭层,由In空位诱导位错在In空位AlN位错湮灭层延伸汇聚并互相湮灭,使得002面产生的螺位错并被湮灭或者转向,有效阻挡了螺位错。本实施例通过***位错密度控制层,大幅降低了GaN外延层位错密度,提高GaN外延层晶体质量,提高量子阱辐射复合效率,提升发光二极管外延片的发光效率。
为了验证错密度控制层对发光二极管外延片的发光效率影响,本发明通过对错密度控制层中各层的生长参数进行调控,并进行光效检测。具体如下述实施例。
实施例2
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层的厚度相较于实施例1中的均有所降低。
实施例3
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层的厚度相较于实施例1中的均有所增加。
实施例4
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
沿着外延片生长方向上,AlaSibN1-a-b位错过滤层中Al组分的含量从0升至0.8,In空位AlN位错湮灭层中In组分含量为0.2。
实施例5
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
沿着外延片生长方向上,AlaSibN1-a-b位错过滤层中Al组分的含量从0升至0.95,In空位AlN位错湮灭层中In组分含量为0.05。
实施例6
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
SiN位错过滤层、AlaSibN1-a-b位错过滤层和In空位AlN位错湮灭层的生长气氛中,N2和NH3比例为1:2,GaN填平层的生长气氛中,N2、H2和NH3比例为1:2:6。
实施例7
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
SiN位错过滤层、AlaSibN1-a-b位错过滤层和In空位AlN位错湮灭层的生长气氛中,N2和NH3比例为1:4,GaN填平层的生长气氛中,N2、H2和NH3比例为1:4:6。
对比例1
本实施例当中的发光二极管外延片与实施例1当中的发光二极管外延片的结构基本相同,不同之处在于:
无位错密度控制层,仅在n型GaN层前***150nm厚度的Al0.15Ga0.85N位错过滤层。
将实施例1至实施例7,以及对比例1中的产品,使用相同芯片工艺条件制备成10mil*24 mil芯片,各实施例所得的芯片分别抽取300颗LED芯片,在120 mA/ 60 mA电流下测试,测得相对于常规芯片的光效提升率如表2中所示。结合表 1 和表 2 的数据可以明显看出,实施例1至实施例7中的技术方案可以显著的提升光效,相对于常规芯片,本发明实施例可以提升光效1%~2%,且其他项电学性能良好,对比例1相较于常规芯片无光效提升。
表1
Figure SMS_1
表2
Figure SMS_2
通过本发明本实施例中位错密度控制层的结构的设计,该发光二极管可以降低GaN外延层位错密度,提高GaN外延层晶体质量,提高量子阱辐射复合效率,提升发光二极管的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种发光二极管外延片,其特征在于,包括:衬底,在所述衬底上依次沉积的缓冲层、非掺杂GaN层、位错密度控制层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层,所述位错密度控制层包括依次沉积在所述非掺杂GaN层上的SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层,其中,沿着外延片的生长方向上所述AlaSibN1-a-b位错过滤层中Al组分逐渐增加;
所述In空位AlN位错湮灭层先通过沉积AlInN层,再在温度1100~1300℃、N2气氛下退火将In原子脱去形成In空位后得到,其中,AlInN层中In组分为0.01~0.5;
所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述In空位AlN位错湮灭层在N2和NH3的混合气氛中生长,且N2和NH3的比例为1:1~1:10,所述GaN填平层在N2、H2和NH3的混合气氛中生长,且N2:H2:NH3为1:1:1~1:5:10。
2.如权利要求1所述的发光二极管外延片,其特征在于,沿着外延片的生长方向上所述AlaSibN1-a-b位错过滤层中Al组分从m渐变至n,0≤m<n≤0.95。
3.如权利要求1所述的发光二极管外延片,其特征在于,SiN位错过滤层厚度为10~100nm,AlaSibN1-a-b位错过滤层10~100 nm,In空位AlN位错湮灭层10~100 nm,GaN填平层10~500nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述AlInN层的生长温度为900~1100℃,所述GaN填平层的生长温度为1000~1200℃。
5.如权利要求1所述的发光二极管外延片,其特征在于,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层、所述In空位AlN位错湮灭层和所述GaN填平层的生长压力为50~300torr。
6.一种发光二极管外延片的制备方法,其特征在于,包括:
提供一衬底;
在所述衬底上沉积缓冲层,
将沉积有缓冲层的衬底进行预处理;
在缓冲层上沉积非掺杂GaN层;
在非掺杂GaN层上依次沉积SiN位错过滤层、AlaSibN1-a-b位错过滤层、In空位AlN位错湮灭层和GaN填平层;
在GaN填平层上沉积n型GaN层;
在n型GaN层上沉积多量子阱层;
在多量子阱层上沉积电子阻挡层;
在电子阻挡层上沉积P型GaN层;
所述In空位AlN位错湮灭层先通过沉积AlInN层,再在温度1100~1300℃、N2气氛下退火将In原子脱去形成In空位后得到,其中,AlInN层中In组分为0.01~0.5;
所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述In空位AlN位错湮灭层在N2和NH3的混合气氛中生长,且N2和NH3的比例为1:1~1:10,所述GaN填平层在N2、H2和NH3的混合气氛中生长,且N2:H2:NH3为1:1:1~1:5:10。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述SiN位错过滤层、所述AlaSibN1-a-b位错过滤层和所述AlInN层的生长温度为900~1100℃,所述GaN填平层的生长温度为1000~1200℃。
CN202310332782.8A 2023-03-31 2023-03-31 发光二极管外延片及其制备方法 Active CN116053369B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310332782.8A CN116053369B (zh) 2023-03-31 2023-03-31 发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310332782.8A CN116053369B (zh) 2023-03-31 2023-03-31 发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN116053369A CN116053369A (zh) 2023-05-02
CN116053369B true CN116053369B (zh) 2023-06-16

Family

ID=86133568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310332782.8A Active CN116053369B (zh) 2023-03-31 2023-03-31 发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116053369B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314511B (zh) * 2023-05-24 2023-08-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116565098B (zh) * 2023-07-07 2023-10-20 江西兆驰半导体有限公司 氮化镓发光二极管外延片及其生长工艺
CN116565097A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN116581216B (zh) * 2023-07-12 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116978997B (zh) * 2023-09-25 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117712253B (zh) * 2024-02-05 2024-04-19 江西兆驰半导体有限公司 一种深紫外发光二极管及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707772A (zh) * 2021-08-26 2021-11-26 湘能华磊光电股份有限公司 一种降低位错密度的led外延片制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963816B2 (ja) * 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
CN105552186B (zh) * 2014-10-29 2019-03-08 南通同方半导体有限公司 一种具有抑制极化效应垒层蓝光led外延结构
CN106206876A (zh) * 2016-08-29 2016-12-07 扬州中科半导体照明有限公司 一种发光二极管外延片的制造方法
CN112086543B (zh) * 2020-08-18 2021-11-26 苏州紫灿科技有限公司 一种具有自组装模板的AlGaN复合薄膜及其制备方法
CN115132565A (zh) * 2021-03-25 2022-09-30 北京大学 一种高晶体质量AlN薄膜及其制备方法和应用
CN115458650B (zh) * 2022-11-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115810696A (zh) * 2022-11-30 2023-03-17 江西兆驰半导体有限公司 基于硅基缓冲层的发光二极管外延片及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707772A (zh) * 2021-08-26 2021-11-26 湘能华磊光电股份有限公司 一种降低位错密度的led外延片制作方法

Also Published As

Publication number Publication date
CN116053369A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
CN116053369B (zh) 发光二极管外延片及其制备方法
CN109980056B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114883462B (zh) 发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN114927601B (zh) 一种发光二极管及其制备方法
CN114695612A (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN116598395B (zh) 一种发光二极管及其制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant