CN113707772A - 一种降低位错密度的led外延片制作方法 - Google Patents
一种降低位错密度的led外延片制作方法 Download PDFInfo
- Publication number
- CN113707772A CN113707772A CN202110989747.4A CN202110989747A CN113707772A CN 113707772 A CN113707772 A CN 113707772A CN 202110989747 A CN202110989747 A CN 202110989747A CN 113707772 A CN113707772 A CN 113707772A
- Authority
- CN
- China
- Prior art keywords
- layer
- growing
- epitaxial wafer
- gan
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000007704 transition Effects 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001816 cooling Methods 0.000 claims abstract description 14
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 9
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 9
- 238000001704 evaporation Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 25
- 239000000126 substance Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 7
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000001771 vacuum deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 134
- 239000011777 magnesium Substances 0.000 description 20
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 6
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000005699 Stark effect Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种降低位错密度的LED外延片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层，降温冷却，其中生长多量子阱层依次包括生长MQWs1以及生长MQWs2的步骤，所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层的步骤，所述生长MQWs2包括2‑8个周期性生长的InxGa(1‑x)N阱层和GaN垒层。本发明通过采用新的LED外延片制作方法来减少位错密度，并提升LED的内量子效率，同时减少波长蓝移。
Description
技术领域
本发明属于LED技术领域，具体涉及一种降低位错密度的LED外延片制作方法。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种将电能转化为光能的半导体电子器件。当LED有电流流过时，LED中的电子与空穴在其多量子阱内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源，除了目前已被广泛用作室内外照明，还被广泛应用于交通信号灯、汽车灯、室内外照明和显示屏。
当前的LED量子阱生长方法中，材料的位错密度较大，严重影响了LED的光电性能的提高，限制了LED芯片在显示屏等领域的高端应用。因此，急需研发新的LED外延片制作方法来减少材料的位错密度，提升LED的内量子效率，并减少波长蓝移。
发明内容
本发明通过采用新的LED外延片制作方法来减少位错密度，并提升LED的内量子效率，同时减少波长蓝移。
本发明的降低位错密度的LED外延片制作方法，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，
所述生长多量子阱层依次包括生长MQWs1和生长MQWs2；其中，
所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层，具体为：
将反应腔压力控制在300-320mbar，反应腔温度控制在700-720℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN过渡层；
将外延片从MOCVD反应腔中取出，放入电子束真空镀膜反应腔，在所述InGaN阱层上蒸镀120-140nm厚的Al单质薄膜；
将蒸镀有所述Al单质薄膜的外延片从电子束真空镀膜反应腔中取出，放入PECVD反应腔，在Al单质薄膜上面沉积130-160nm厚的SiO2薄膜；
将沉积有所述SiO2薄膜的外延片从PECVD反应腔中取出，然后采用光刻技术在SiO2薄膜的表面形成正三角形图形，接着采用化学湿法腐蚀的方法去除多余SiO2薄膜，在Al单质薄膜表面形成多个正三角形图形的SiO2薄膜层，所述正三角形的边长为800-900nm，相邻两个正三角形中心的距离为1200-1300nm；
将表面形成有正三角形图形的SiO2薄膜层的外延片放入MOCVD反应腔，控制反应腔温度在720-750℃，通入NH3、TMGa及H2，在外延片上表面生长5-7nm的GaN过渡层，生长过程中控制反应腔压力从520mbar渐变增加至600mbar，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1；
所述生长MQWs2包括2-8个周期性生长的InxGa(1-x)N阱层和GaN垒层，具体为：
将反应腔压力控制在300-320mbar，降低反应腔温度至620℃-640℃，通入N2、NH3、TMGa以及TMIn，生长厚度为3nm-4nm的所述InxGa(1-x)N阱层，其中，x＝0.15-0.25；
控制反应腔压力不变，升高反应腔温度至800℃-820℃，通入N2、NH3、TMGa，生长厚度为8nm-10nm的GaN垒层；
周期性依次进行生长InxGa(1-x)N阱层和GaN垒层的步骤，周期数为2-8个。
优选地，所述处理衬底的具体过程为：
在1000℃-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
优选地，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3和100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
优选地，所述生长非掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的非掺杂GaN层。
优选地，所述生长掺杂Si的GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3m-4μm掺杂Si的N型GaN层，其中，Si掺杂浓度5E18-5E19atoms/cm3。
优选地，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
优选地，所述生长掺杂Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺杂Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
优选地，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热***、关闭给气***，随炉冷却。
相比于传统的生长方法，本发明中的降低位错密度的LED外延片制作方法达到了如下效果：
本发明通过在多量子阱中先引入InGaN过渡层、Al层、正三角形图形的SiO2层，再在高压渐变条件下生长GaN过渡层，能够大幅度降低量子阱层的位错密度。一方面，生长GaN过渡层时，贯穿正三角形图形SiO2层区域的位错将会沿着晶面方向弯曲，从而增加了位错湮灭的机会，降低了GaN薄膜的位错密度；另一方面，正三角形图形的SiO2层也阻挡了位错传播到其上区域的GaN过渡层以及多量子阱层，从而使整个多量子阱层中的位错密度大幅度降低。
另外，通过采用高压渐变的条件生长GaN过渡层，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1，可以促使Ga原子集合和N原子集合的质心重合，从而形成偶极子，在GaN过渡层材料内部产生自发极化，形成内建电场，该内建电场将促进量子阱中载流子的注入，减少量子限制斯塔克效应，使得能带平滑，从而可以提升内量子效率，还可以减少波长蓝移。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明方法制备的LED外延的结构示意图；
图2为现有传统方法制备的LED外延的结构示意图；
其中，1、蓝宝石衬底，2、低温GaN缓冲层，3、非掺杂GaN层，4、N型GaN层，5、多量子阱层，6、AlGaN电子阻挡层，7、P型GaN层，51、InGaN过渡层，52、Al层，53、SiO2薄膜层53，54、GaN过渡层，55、InxGa(1-x)N阱层，56、GaN垒层。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
本实施例采用本发明提供的降低位错密度的LED外延片制作方法，采用MOCVD来生长GaN基LED外延片，采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓(TMGa)作为镓源，三甲基铟(TMIn)作为铟源，N型掺杂剂为硅烷(SiH4)，三甲基铝(TMAl)作为铝源，P型掺杂剂为二茂镁(CP2Mg)，反应压力在70mbar到600mbar之间。具体生长方式如下(外延结构请参考图1)：
一种降低位错密度的LED外延片制作方法，依次包括：处理蓝宝石衬底1、生长低温GaN缓冲层2、生长非掺杂GaN层3、生长掺杂Si的N型GaN层4、生长多量子阱层5、生长AlGaN电子阻挡层6、生长掺杂Mg的P型GaN层7，降温冷却；其中，
步骤1：处理蓝宝石衬底1。
具体地，所述步骤1，进一步为：
在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层2，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3和100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长非掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下，生长的所述非掺杂GaN层3；所述非掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN层4，其中，Si掺杂浓度5E18-1E19atoms/cm3。
步骤5：生长多量子阱层5。
所述生长多量子阱层依次包括生长MQWs1和生长MQWs2；其中，
所述生长MQWs1包括依次生长InGaN过渡层51、蒸镀Al层52、制作正三角形图形的SiO2层53、生长GaN过渡层54，具体为：
将反应腔压力控制在300-320mbar，反应腔温度控制在700-720℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN过渡层51；
将外延片从MOCVD反应腔中取出，放入电子束真空镀膜反应腔，在所述InGaN阱层51上蒸镀120-140nm厚的Al单质薄膜52；
将蒸镀有所述Al单质薄膜52的外延片从电子束真空镀膜反应腔中取出，放入PECVD反应腔，在Al单质薄膜51上面沉积130-160nm厚的SiO2薄膜53；
将沉积有所述SiO2薄膜53的外延片从PECVD反应腔中取出，然后采用光刻技术在SiO2薄膜53的表面形成正三角形图形，接着采用化学湿法腐蚀的方法去除多余SiO2薄膜，在Al单质薄膜52表面形成多个正三角形图形的SiO2薄膜层53，所述正三角形的边长为800-900nm，相邻两个正三角形中心的距离为1200-1300nm；
将表面形成有正三角形图形的SiO2薄膜层53的外延片放入MOCVD反应腔，控制反应腔温度在720-750℃，通入NH3、TMGa及H2，在外延片上表面生长5-7nm的GaN过渡层54，生长过程中控制反应腔压力从520mbar渐变增加至600mbar，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1；
所述生长MQWs2包括2-8个周期性生长的InxGa(1-x)N阱层55和GaN垒层56，具体为：
将反应腔压力控制在300-320mbar，降低反应腔温度至620℃-640℃，通入N2、NH3、TMGa以及TMIn，生长厚度为3nm-4nm的所述InxGa(1-x)N阱层55，其中，x＝0.15-0.25；
控制反应腔压力不变，升高反应腔温度至800℃-820℃，通入N2、NH3、TMGa，生长厚度为8nm-10nm的GaN垒层56；
周期性依次进行生长InxGa(1-x)N阱层55和GaN垒层56的步骤，周期数为2-8个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层6的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
步骤7：生长掺杂Mg的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的掺杂Mg的P型GaN层7，Mg掺杂浓度1E19-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热***、关闭给气***，随炉冷却。
实施例2
以下提供对比实施例，即传统LED外延结构的生长方法(外延结构请参考图2)。
步骤1：在温度为1000-1100℃，反应腔压力为100-300mbar，通入100-130L/min的H2的条件下，处理蓝宝石衬底5-10分钟。
步骤2：生长低温GaN缓冲层2，并在所述低温GaN缓冲层2形成不规则小岛。
具体地，所述步骤2，进一步为：
在温度为500-600℃，反应腔压力为300-600mbar，通入10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2的条件下，在所述蓝宝石衬底1上生长所述低温GaN缓冲层2，所述低温GaN缓冲层2的厚度为20-40nm；
在温度为1000-1100℃、反应腔压力为300-600mbar，通入30000-40000sccm的NH3、100-130L/min的H2的条件下，保温300-500s，在所述低温GaN缓冲层2上形成所述不规则小岛。
步骤3：生长非掺杂GaN层3。
具体地，所述步骤3，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2的条件下，生长的所述非掺杂GaN层；所述非掺杂GaN层3的厚度为2-4μm。
步骤4：生长Si掺杂的N型GaN层4。
具体地，所述步骤4，进一步为：
在温度为1000-1200℃，反应腔压力为300-600mbar，通入30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2、20-50sccm的SiH4的条件下，生长Si掺杂的N型GaN层4，所述N型GaN层4的厚度为3-4μm，Si掺杂的浓度为5E18-1E19atoms/cm3。
步骤5：生长InGaN/GaN多量子阱层5。
具体地，所述生长多量子阱层5，进一步为：
保持反应腔压力300-400mbar、保持温度720℃，通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、10000-15000sccm的TMIn及100-130L/min的N2，生长掺杂In的厚度为3nm的InxGa(1-x)N阱层55，其中，x＝0.15-0.25；
升高温度至800℃，保持反应腔压力300-400mbar，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa及100-130L/min的N2，生长10nm的GaN垒层56；
重复交替生长InxGa(1-x)N阱层55和GaN垒层56，得到InGaN/GaN多量子阱发光层，其中，InxGa(1-x)N阱层55和GaN垒层56的交替生长周期数为7-13个。
步骤6：生长AlGaN电子阻挡层6。
具体地，所述步骤6，进一步为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl、1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层6，所述AlGaN层6的厚度为40-60nm，其中，Mg掺杂的浓度为1E19-1E20atoms/cm3。
步骤7：生长掺杂Mg的P型GaN层7。
具体地，所述步骤7，进一步为：
在温度为950-1000℃，反应腔压力为400-900mbar，通入50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg的条件下，生长厚度为50-200nm的掺杂Mg的P型GaN层7，Mg掺杂浓度1E19-1E20atoms/cm3。
步骤8：在温度为650-680℃的条件下保温20-30min，接着关闭加热***、关闭给气***，随炉冷却。
根据上述实施例1和实施例2分别制得样品1和样品2，样品1和样品2在相同的前工艺条件下镀ITO层约150nm，相同的条件下镀Cr/Pt/Au电极约1500nm，相同的条件下镀保护层SiO2约100nm，然后在相同的条件下将样品研磨切割成635μm*635μm(25mil*25mil)的芯片颗粒，之后将样品1和样品2在相同位置各自挑选1000颗晶粒，在相同的封装工艺下，封装成白光LED。采用积分球在驱动电流350mA条件下测试样品1和样品2的光电性能。
表1样品1和样品2的电性参数比较结果
将积分球获得的数据进行分析对比，从表1中可以看出，采用本发明提供的LED芯片制作方法制备的LED(样品1)发光效率得到明显提升，并且波长蓝移量更小，抗静电能力更强，这是因为本专利采用了新的量子阱生长技术方案，减少了材料的位错密度，并提升LED的内量子效率，同时减少了波长蓝移。
本发明的降低位错密度的LED外延片制作方法达到了如下效果：
本发明通过在多量子阱中先引入InGaN过渡层、Al层、正三角形图形的SiO2层，再在高压渐变条件下生长GaN过渡层，能够大幅度降低量子阱层的位错密度。一方面，生长GaN过渡层时，贯穿正三角形图形SiO2层区域的位错将会沿着晶面方向弯曲，从而增加了位错湮灭的机会，降低了GaN薄膜的位错密度；另一方面，正三角形图形的SiO2层也阻挡了位错传播到其上区域的GaN过渡层以及多量子阱层，从而使整个多量子阱层中的位错密度大幅度降低。
另外，通过采用高压渐变的条件生长GaN过渡层，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1，可以促使Ga原子集合和N原子集合的质心重合，从而形成偶极子，在GaN过渡层材料内部产生自发极化，形成内建电场，该内建电场将促进量子阱中载流子的注入，减少量子限制斯塔克效应，使得能带平滑，从而可以提升内量子效率，还可以减少波长蓝移。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (8)
1.一种降低位错密度的LED外延片制作方法，其特征在于，依次包括：处理衬底、生长低温GaN缓冲层、生长非掺杂GaN层、生长掺杂Si的N型GaN层、生长多量子阱层、生长AlGaN电子阻挡层、生长掺杂Mg的P型GaN层和降温冷却，
所述生长多量子阱层依次包括生长MQWs1和生长MQWs2；其中，
所述生长MQWs1包括依次生长InGaN过渡层、蒸镀Al层、制作正三角形图形的SiO2层、生长GaN过渡层，具体为：
将反应腔压力控制在300-320mbar，反应腔温度控制在700-720℃，通入NH3、TMGa以及TMIn，生长厚度为3-5nm的InGaN过渡层；
将外延片从MOCVD反应腔中取出，放入电子束真空镀膜反应腔，在所述InGaN阱层上蒸镀120-140nm厚的Al单质薄膜；
将蒸镀有所述Al单质薄膜的外延片从电子束真空镀膜反应腔中取出，放入PECVD反应腔，在Al单质薄膜上面沉积130-160nm厚的SiO2薄膜；
将沉积有所述SiO2薄膜的外延片从PECVD反应腔中取出，然后采用光刻技术在SiO2薄膜的表面形成正三角形图形，接着采用化学湿法腐蚀的方法去除多余SiO2薄膜，在Al单质薄膜表面形成多个正三角形图形的SiO2薄膜层，所述正三角形的边长为800-900nm，相邻两个正三角形中心的距离为1200-1300nm；
将表面形成有正三角形图形的SiO2薄膜层的外延片放入MOCVD反应腔，控制反应腔温度在720-750℃，通入NH3、TMGa及H2，在外延片上表面生长5-7nm的GaN过渡层，生长过程中控制反应腔压力从520mbar渐变增加至600mbar，且控制镓原子与氮原子的摩尔比从1.2：1渐变减少至0.8：1；
所述生长MQWs2包括2-8个周期性生长的InxGa(1-x)N阱层和GaN垒层，具体为：
将反应腔压力控制在300-320mbar，降低反应腔温度至620℃-640℃，通入N2、NH3、TMGa以及TMIn，生长厚度为3nm-4nm的所述InxGa(1-x)N阱层，其中，x＝0.15-0.25；
控制反应腔压力不变，升高反应腔温度至800℃-820℃，通入N2、NH3、TMGa，生长厚度为8nm-10nm的GaN垒层；
周期性依次进行生长InxGa(1-x)N阱层和GaN垒层的步骤，周期数为2-8个。
2.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，在1000-1100℃的温度下，通入100-130L/min的H2，保持反应腔压力100-300mbar，处理蓝宝石衬底5-10min。
3.根据权利要求2所述的降低位错密度的LED外延片制作方法，其特征在于，所述生长低温GaN缓冲层的具体过程为：
降温至500-600℃，保持反应腔压力300-600mbar，通入流量为10000-20000sccm的NH3、50-100sccm的TMGa及100-130L/min的H2，在蓝宝石衬底上生长厚度为20-40nm的低温GaN缓冲层；
升高温度到1000-1100℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3和100-130L/min的H2，保温300-500s，将低温GaN缓冲层腐蚀成不规则岛形。
4.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，所述生长非掺杂GaN层的具体过程为：
升高温度到1000-1200℃，保持反应腔压力300-600mbar，通入流量为30000-40000sccm的NH3、200-400sccm的TMGa及100-130L/min的H2，持续生长2-4μm的非掺杂GaN层。
5.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，所述生长掺杂Si的N型GaN层的具体过程为：
保持反应腔压力300-600mbar，保持温度1000-1200℃，通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2及20-50sccm的SiH4，持续生长3-4μm掺杂Si的N型GaN层，其中，Si掺杂浓度5E18-1E19atoms/cm3。
6.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，所述生长AlGaN电子阻挡层的具体过程为：
在温度为900-950℃，反应腔压力为200-400mbar，通入50000-70000sccm的NH3、30-60sccm的TMGa、100-130L/min的H2、100-130sccm的TMAl和1000-1300sccm的Cp2Mg的条件下，生长所述AlGaN电子阻挡层，所述AlGaN层的厚度为40-60nm，其中，Mg掺杂浓度为1E19-1E20atoms/cm3。
7.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，所述生长掺杂Mg的P型GaN层的具体过程为：
保持反应腔压力400-900mbar、温度950-1000℃，通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2及1000-3000sccm的Cp2Mg，持续生长50-200nm的掺杂Mg的P型GaN层，其中，Mg掺杂浓度1E19-1E20atoms/cm3。
8.根据权利要求1所述的降低位错密度的LED外延片制作方法，其特征在于，所述降温冷却的具体过程为：
降温至650-680℃，保温20-30min，关闭加热***、关闭给气***，随炉冷却。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110989747.4A CN113707772B (zh) | 2021-08-26 | 2021-08-26 | 一种降低位错密度的led外延片制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110989747.4A CN113707772B (zh) | 2021-08-26 | 2021-08-26 | 一种降低位错密度的led外延片制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113707772A true CN113707772A (zh) | 2021-11-26 |
| CN113707772B CN113707772B (zh) | 2024-06-18 |
Family
ID=78655357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110989747.4A Active CN113707772B (zh) | 2021-08-26 | 2021-08-26 | 一种降低位错密度的led外延片制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707772B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN117080869A (zh) * | 2023-10-13 | 2023-11-17 | 材料科学姑苏实验室 | 一种半导体激光器外延结构的制备方法及半导体激光器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145516A (ja) * | 1997-11-07 | 1999-05-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体の製造方法 |
| JP2000332365A (ja) * | 1999-05-20 | 2000-11-30 | Fujitsu Ltd | 半導体発光素子及びその製造方法 |
| JP2014160872A (ja) * | 2014-05-26 | 2014-09-04 | Ricoh Co Ltd | 半導体装置の製造方法 |
| CN109585613A (zh) * | 2018-11-30 | 2019-04-05 | 湘能华磊光电股份有限公司 | 提高led亮度的芯片制作方法 |
-
2021
- 2021-08-26 CN CN202110989747.4A patent/CN113707772B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11145516A (ja) * | 1997-11-07 | 1999-05-28 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体の製造方法 |
| JP2000332365A (ja) * | 1999-05-20 | 2000-11-30 | Fujitsu Ltd | 半導体発光素子及びその製造方法 |
| JP2014160872A (ja) * | 2014-05-26 | 2014-09-04 | Ricoh Co Ltd | 半導体装置の製造方法 |
| CN109585613A (zh) * | 2018-11-30 | 2019-04-05 | 湘能华磊光电股份有限公司 | 提高led亮度的芯片制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116053369B (zh) * | 2023-03-31 | 2023-06-16 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN117080869A (zh) * | 2023-10-13 | 2023-11-17 | 材料科学姑苏实验室 | 一种半导体激光器外延结构的制备方法及半导体激光器 |
| CN117080869B (zh) * | 2023-10-13 | 2024-01-02 | 材料科学姑苏实验室 | 一种半导体激光器外延结构的制备方法及半导体激光器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113707772B (zh) | 2024-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109346583B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN110629197B (zh) | 一种led外延结构生长方法 | |
| CN114284406B (zh) | 一种氮化物发光二极管的制备方法 | |
| CN109411573B (zh) | 一种led外延结构生长方法 | |
| CN113707772B (zh) | 一种降低位错密度的led外延片制作方法 | |
| CN112366256B (zh) | 发光二极管外延片及其制造方法 | |
| WO2024002094A1 (zh) | 一种发光二极管及其外延结构 | |
| CN110620168B (zh) | 一种led外延生长方法 | |
| CN112048710A (zh) | 一种减少led发光波长蓝移量的led外延生长方法 | |
| CN113328015B (zh) | 提高亮度的发光二极管芯片制作方法 | |
| CN113540296B (zh) | 适用于小间距显示屏的led外延片制作方法 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN111769181B (zh) | 一种适用于小间距显示屏的led外延生长方法 | |
| CN112941490A (zh) | Led外延量子阱生长方法 | |
| CN112687770A (zh) | Led外延生长方法 | |
| CN111952418A (zh) | 一种提升发光效率的led多量子阱层生长方法 | |
| CN110246943B (zh) | 基于石墨烯的led外延生长方法 | |
| CN114823995A (zh) | Led外延片制作方法 | |
| CN111769180B (zh) | 适用于小间距显示屏的led外延生长方法 | |
| CN111276579B (zh) | 一种led外延生长方法 | |
| CN111952420A (zh) | 一种适用于制作小间距显示屏的led外延生长方法 | |
| CN112420884A (zh) | 一种led外延多量子阱层生长方法 | |
| CN112599647A (zh) | Led外延多量子阱层生长方法 | |
| CN112103375A (zh) | 适用于紫外led的外延生长方法 | |
| CN113421951B (zh) | 发光二极管芯片制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |