CN116314511B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管 Download PDFInfo
- Publication number
- CN116314511B CN116314511B CN202310586754.9A CN202310586754A CN116314511B CN 116314511 B CN116314511 B CN 116314511B CN 202310586754 A CN202310586754 A CN 202310586754A CN 116314511 B CN116314511 B CN 116314511B
- Authority
- CN
- China
- Prior art keywords
- layer
- island
- gan layer
- emitting diode
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 239000000872 buffer Substances 0.000 claims abstract description 43
- 229910016001 MoSe Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000003491 array Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 60
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 40
- 229910002704 AlGaN Inorganic materials 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 15
- 239000011669 selenium Substances 0.000 claims description 11
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 229910052711 selenium Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000012159 carrier gas Substances 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 38
- 230000035882 stress Effects 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000006872 improvement Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。其中，发光二极管外延片包括硅衬底，依次层叠于硅衬底上的缓冲层、非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层；非掺杂GaN层包括依次层叠于缓冲层上的模板层、第一填平层、SiNx层和第二填平层；其中，x为0.8~1.5；模板层包括多个阵列分布于缓冲层上的MoSe2岛；第一填平层包括依次层叠的第一岛状GaN层和第一层状GaN层；第二填平层包括依次层叠的第二岛状GaN层和第二层状GaN层。实施本发明，可提升发光二极管外延片的成品率和发光效率。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
硅衬底由于其制备工艺成熟，规格大、价格低等优势，在微电子领域得到了极其广泛的应用，同样也被尝试应用到半导体光电领域。目前而言，发光二极管多以GaN基为主，而硅衬底与GaN材料之间存在巨大的晶格失配（约17%）和热失配（约46%），这导致GaN在生长的过程中容易开裂，晶体质量不高，降低了成品率和发光效率。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率和成品率。
本发明还要解决的技术问题在于，提供一种发光二极管，其发光效率高。
为了解决上述问题，本发明公开了一种发光二极管外延片，包括硅衬底，依次层叠于所述硅衬底上的缓冲层、非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层；所述非掺杂GaN层包括依次层叠于所述缓冲层上的模板层、第一填平层、SiNx层和第二填平层；其中，x为0.8~1.5；
所述模板层包括多个阵列分布于所述缓冲层上的MoSe2岛；
所述第一填平层包括依次层叠的第一岛状GaN层和第一层状GaN层；
所述第二填平层包括依次层叠的第二岛状GaN层和第二层状GaN层。
作为上述技术方案的改进，所述模板层的制备方法为：在所述缓冲层上生长MoO3层，在含氧气氛、500℃~600℃下退火10min~30min，然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min，即得到多个MoSe2岛。
作为上述技术方案的改进，所述第一岛状GaN层的厚度小于所述MoSe2岛的高度；
所述第二岛状GaN层的厚度大于所述SiNx层的厚度。
作为上述技术方案的改进，所述MoSe2岛的高度为50nm~100nm，所述MoSe2岛的宽度为50nm~200nm；
所述第一岛状GaN层的厚度为10nm~80nm，所述第一层状GaN层的厚度为200nm~800nm；
所述SiNx层的厚度为20nm~80nm，所述第二岛状GaN层的厚度为20nm~100nm，所述第二层状GaN层的厚度为500nm~1000nm。
作为上述技术方案的改进，所述SiNx层通过PECVD法制成，其等离子体源频率≤1MHz。
作为上述技术方案的改进，还包括应力调控层，其设于所述第一填平层与所述SiNx层之间；
所述应力调控层为周期性结构，周期数为3~15，每个周期均包括依次层叠的AlN层和AlGaN层；
所述AlN层的厚度为1nm~5nm，所述AlGaN层的厚度为1nm~5nm。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供硅衬底，在所述硅衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层；
其中，所述非掺杂GaN层包括依次层叠于所述缓冲层上的模板层、第一填平层、SiNx层和第二填平层；其中，x为0.8~1.5；
所述模板层包括多个阵列分布于所述缓冲层上的MoSe2岛；
所述第一填平层包括依次层叠的第一岛状GaN层和第一层状GaN层；
所述第二填平层包括依次层叠的第二岛状GaN层和第二层状GaN层。
作为上述技术方案的改进，所述模板层的制备方法为：在所述缓冲层上生长MoO3层，在含氧气氛、500℃~600℃退火10min~30min，然后在含有硒源的气氛、600℃~700℃硒化处理30min~60min，即得到多个MoSe2岛；
所述MoO3层通过ALD法生长，生长时所采用的Mo源为Mo(CO)6，所采用的O源为O3，所采用的载气为Ar，生长温度为150℃~200℃；
所述第一岛状GaN层通过MOCVD法生长，其生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600；
所述第一层状GaN层通过MOCVD法生长，其生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000；
所述SiNx层通过PECVD法生长，其生长温度为300℃~400℃，生长压力为300mtorr~600mtorr，等离子体源频率为0.4MHz~0.95MHz；
所述第二岛状GaN层通过MOCVD法生长，其生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600；
所述第二层状GaN层通过MOCVD法生长，其生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000；
作为上述技术方案的改进，所述非掺杂GaN层还包括应力调控层，所述应力调控层包括AlN层和AlGaN层；
所述AlN层通过MOCVD法生长，其生长温度为900℃~1100℃，生长压力为100torr~400torr；
所述AlGaN层通过MOCVD法生长，其生长温度为1000℃~1100℃，生长压力为100torr~300torr。
相应的，本发明还公开了一种发光二极管，其包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
1、本发明的发光二极管外延片中，非掺杂GaN层依次包括模板层、第一填平层、SiNx层和第二填平层。其中，模板层包括多个阵列分布的MoSe2岛，这种MoSe2岛会使得后续第一填平层（GaN材质）呈强烈的侧向生长，不仅有效降低了位错密度；而且较小的位错密度也意味着位错密度对第一填平层中的压应力弛豫变少，即第一填平层中可积累更多的压应力，从而抵消后续冷却过程中的张应力，减少外延膜的开裂。SiNx层中x为0.8~1.5，其多呈非晶态结构，可进一步提升第二填平层（GaN材质）的晶体质量，减少晶格缺陷，抵消张应力，进而提升发光二极管外延片的成品率和发光效率。
2、本发明的发光二极管外延片中，模板层中的MoSe2岛通过沉积MoO3层-含氧气氛退火-含硒源气氛退火的方式形成。一者，这种工艺的温度较低，减少热应力的积累。二者，该方式形成的MoSe2岛内部呈多层状，相邻层之间以范德华力连接，可有效减少位错的延伸，提升晶体质量，提升发光二极管外延片的成品率和发光效率。
3、本发明的发光二极管外延片中，SiNx层通过PECVD法制成，且控制等离子体源频率≤1MHz，采用该工艺制备得到的SiNx层呈压应力，可进一步缓解降温过程中的张应力，提升发光二极管外延片的成品率和发光效率。
4、本发明的发光二极管外延片中，在SiNx层与第一填平层之间还设置了应力调控层，该应力调控层为AlN层和AlGaN层周期性层叠组成的超晶格结构，该结构可提供压应力，缓解降温过程中的张应力。而后续生长的非晶态的SiNx层缓冲了应力调控层与第二填平层之间的晶格失配，提高发光二极管外延片的成品率和发光效率。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中非掺杂GaN层的结构示意图；
图3是本发明另一实施例中非掺杂GaN层的结构示意图；
图4是本发明一实施例中应力调控层的结构示意图；
图5是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1和图2，本发明公开了一种发光二极管外延片，其包括硅衬底1、依次层叠于硅衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6和P型GaN层7；其中，非掺杂GaN层3包括依次层叠于缓冲层2上的模板层31、第一填平层32、SiNx层33和第二填平层34；其中，x为0.8~1.5。
具体的，模板层31多个MoSe2岛311，其阵列分布于缓冲层2上。MoSe2岛311的高度为30nm~150nm，当其高度＜30nm时，难以有效引导后续第一填平层32的生长；当其高度＞150nm时，后续采用的氧化、硒化工艺难度高，硒化不完全，缓冲作用差。示例性的，MoSe2岛311的高度为40nm、50nm、60nm、70nm、80nm、90nm、100nm、120nm或130nm，但不限于此。优选的，MoSe2岛311的高度为50nm~100nm。MoSe2岛311的宽度为30nm~300nm，示例性的为50nm、120nm、140nm、180nm、210nm、240nm或270nm，但不限于此。优选的，MoSe2岛311的宽度为50nm~200nm。
其中，MoSe2岛311可通过生长MoSe2层、刻蚀的工艺形成，但不限于此。优选的，在本发明的一个实施例之中，模板层31的制备方法为：在缓冲层2上生长MoO3层，在含氧气氛、500℃~600℃下退火10min~30min，然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min，即得到多个MoSe2岛。基于上述形成MoO3层—退火—硒化的工艺，一者大幅降低了工艺难度，避免采用复杂的刻蚀工艺；二者，由于温度相对较低，引入的热应力较少，也进一步提升后期GaN材质外延层的晶体质量，提升了发光二极管外延片的成品率和发光效率。
其中，第一填平层32包括依次层叠于模板层31上的第一岛状GaN层321和第一层状GaN层322。其中，第一岛状GaN层321的厚度为5nm~100nm，示例性的为8nm、15nm、23nm、34nm、45nm、60nm、80nm或90nm，但不限于此。优选的，第一岛状GaN层321的厚度为10nm~80nm。第一层状GaN层322的厚度为200nm~1000nm，示例性的为300nm、400nm、500nm、600nm、700nm或800nm，但不限于此。优选的，第一层状GaN层322的厚度为200nm~800nm。
优选的，在本发明的一个实施例之中，控制第一岛状GaN层321的厚度小于MoSe2岛311的高度，基于这种设置，可进一步提升第一层状GaN层322的侧向生长趋势，降低晶格失配。需要说明的是，由于GaN材料是闪锌矿构型，基于其晶格取向特性，第一岛状GaN层321会先在相邻MoSe2岛311之间的缓冲层2上生长，而通过控制第一岛状GaN层321的厚度小于MoSe2岛311的高度，就使得第一岛状GaN层321主要生长在缓冲层2（AlN层）上，这使得第一岛状GaN层321内存在相对较大的位错密度，表面能更高，后续第一层状GaN层322会优先在第一岛状GaN层321上生长，进一步降低晶格缺陷。
其中，SiNx层33中x为0.8~1.5，示例性的为0.9、1.0、1.2、1.3或1.4，但不限于此。该组成的SiNx层33主要呈非晶态结构，可有效地缓冲晶格失配，且提升第二填平层34的晶体质量。具体的，SiNx层33的厚度为20nm~100nm，示例性的为22nm、30nm、40nm、63nm、75nm、80nm或94nm，但不限于此。优选的，SiNx层33的厚度为20nm~80nm。
其中，第二填平层34包括依次层叠于SiNx层33上的第二岛状GaN层341和第二层状GaN层342。其中，第二岛状GaN层341的厚度为10nm~120nm，示例性的为20nm、40nm、60nm、80nm、100nm或110nm，但不限于此。优选的，第二岛状GaN层341的厚度为20nm~100nm。第二层状GaN层342的厚度为400nm~2000nm，示例性的为500nm、700nm、900nm、1300nm、1500nm或1700nm，但不限于此。优选的，第二层状GaN层342的厚度为500nm~1000nm。
优选的，在本发明的一个实施例之中，控制第二岛状GaN层341的厚度大于SiNx层33的厚度，基于这种设置，可进一步提升发光二极管外延片的发光效率。
优选的，参考图3和图4，在本发明的一个实施例之中，非掺杂GaN层3还包括应力调控层35，其设于第一填平层32与SiNx层33之间。应力调控层35为周期性结构，周期数为3~15，每个周期均包括依次层叠的AlN层351和AlGaN层352。其中，AlN层351的厚度为1nm~5nm，示例性的为1.5nm、2.5nm、3nm、3.5nm或4.5nm，但不限于此。AlGaN层352的厚度为1nm~5nm，示例性的为1.5nm、2.5nm、3nm、3.5nm或4.5nm，但不限于此。
其中，缓冲层2为AlN层或AlGaN层，但不限于此。优选的为AlN层。缓冲层2的厚度为30nm~80nm，示例性的为35nm、40nm、45nm、55nm、60nm或75nm，但不限于此。
其中，N型GaN层4的N型掺杂元素为Si，但不限于此。N型GaN层4的N型掺杂浓度为5×1018cm-3~5×1019cm-3，厚度为1μm~3μm，示例性的为1.5μm、1.7μm、2.3μm或2.5μm，但不限于此。
其中，多量子阱层5为周期性结构，周期数为3~15，每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。其中，单个InGaN量子阱层的厚度为2nm~5nm，其In组分含量为0.12~0.25。单个GaN量子垒层的厚度为6nm~15nm。
其中，电子阻挡层6为AlGaN层或InAlGaN层，但不限于此。优选的为AlGaN层。电子阻挡层6的厚度为30nm~100nm，示例性的为40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，P型GaN层7中的P型掺杂元素为Mg，但不限于此。P型GaN层7中P型掺杂浓度为1×1019cm-3~1×1021cm-3。P型GaN层7的厚度为200nm~500nm，示例性的为220nm、240nm、300nm、400nm或450nm，但不限于此。
相应的，参考图5，本发明还提供了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其具体包括以下步骤：
S1：提供硅衬底；
S2：在硅衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层；
具体的，步骤S2包括：
S21：在硅衬底生长缓冲层；
具体的，可通过PVD法或MOCVD法生长缓冲层，但不限于此。
优选的，在本发明的一个实施例之中，先采用PVD法在硅衬底表面生长Al层，然后加载至MOCVD中氮化，得到缓冲层，基于该生长方法，可有效防止Ga回熔，提升发光二极管外延片的成品率。
S22：在缓冲层上生长非掺杂GaN层；
具体的，S22包括：
S221：在缓冲层上生长MoO3层；
其中，可通过PVT法、ALD法、PECVD法生长MoO3层，但不限于此。优选的，在本发明的一个实施例之中，MoO3层通过ALD法生长，生长时所采用的Mo源为Mo(CO)6，所采用的O源为O3，所采用的载气为Ar，生长温度为150℃~200℃。
S222：将步骤S221得到的硅衬底在含氧气氛中退火；
其中，含氧气氛可为O3气氛、O2气氛或空气气氛，但不限于此。退火温度为500℃~600℃，退火时间为10min~30min。
具体的，退火可在ALD反应室中进行，也可在MOCVD反应室中进行，优选的在MOCVD反应室中进行。
S223：将步骤S222得到的硅衬底在含硒源气氛中硒化，得到模板层；
其中，硒源为DMSe，其可采用N2或Ar作为载气，输送至反应室中，进而进行硒化处理，其中，硒化处理的温度为600℃~700℃，硒化处理的时间为30min~60min，但不限于此。具体的，硒化处理可在ALD反应室中进行，也可在MOCVD反应室中进行，优选的在MOCVD反应室中进行。
S224：在模板层上生长第一填平层；
其中，在本发明的一个实施例之中，通过MOCVD法生长第一岛状GaN层和第一层状GaN层；其中，第一岛状GaN层的生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600，通过低温、高压、低V/Ⅲ比的生长方式，可促进岛状生长。第一层状GaN层的生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000，通过高温、低压、高V/Ⅲ比的生长方式，可促进侧向的、层状的生长。
S225：在第一填平层上生长应力调控层；
其中，在本发明的一个实施例之中，通过MOCVD法周期性生长AlN层和AlGaN层，直至得到应力调控层。具体的，AlN层的生长温度为900℃~1100℃，生长压力为100torr~400torr；AlGaN层的生长温度为1000℃~1100℃，生长压力为100torr~300torr。
S226：在应力调控层上生长SiNx层；
其中，SiNx层可通过PECVD法、MOCVD法生长，但不限于此。优选的，在本发明的一个实施例之中，SiNx层通过PECVD法生长，且其等离子体源频率≤1MHz。更优选的，SiNx层通过PECVD法生长，其生长温度为300℃~400℃，生长压力为300mtorr~600mtorr，等离子体源频率为0.4MHz~0.95MHz。
S227：在SiNx层上生长第二填平层，得到非掺杂GaN层；
其中，在本发明的一个实施例之中，通过MOCVD法生长第二岛状GaN层和第二层状GaN层；其中，第二岛状GaN层的生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600，通过低温、高压、低V/Ⅲ比的生长方式，可促进岛状生长。第二层状GaN层的生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000，通过高温、低压、高V/Ⅲ比的生长方式，可促进侧向的、层状的生长。
S23：在非掺杂GaN层上生长N型GaN层；
其中，在本发明的一个实施例之中，通过MOCVD法生长N型GaN层，其生长温度为1100℃~1150℃，生长压力为100torr~500torr。
S24：在N型GaN层上生长多量子阱层；
其中，在本发明的一个实施例之中，通过MOCVD法周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为750℃~800℃，生长压力为100torr~500torr。GaN量子垒层的生长温度为850℃~900℃，生长压力为100torr~500torr。
S25：在多量子阱层上生长电子阻挡层；
其中，在本发明的一个实施例之中，通过MOCVD法生长AlGaN层，作为电子阻挡层，其生长温度为1000℃~1100℃，生长压力为100torr~300torr。
S26：在电子阻挡层上生长P型GaN层；
其中，在本发明的一个实施例之中，通过MOCVD法生长P型GaN层，其生长温度为900℃~1000℃，生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
参考图1和图2，本实施例提供一种发光二极管外延片，其包括硅衬底1，依次层叠于硅衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、多量子阱层5、电子阻挡层6和P型GaN层7。
其中，缓冲层2为AlN层，其厚度为45nm。
其中，非掺杂GaN层3包括依次层叠于缓冲层2上的模板层31、第一填平层32、SiNx层33（x=1.2）和第二填平层34。其中，模板层31包括多个阵列分布于缓冲层2上的MoSe2岛311，其高度为80nm，宽度为150nm。第一填平层32包括依次层叠的第一岛状GaN层321和第一层状GaN层322，第一岛状GaN层321的厚度为80nm，第一层状GaN层322的厚度为750nm。SiNx层33的厚度为70nm。第二填平层34包括依次层叠的第二岛状GaN层341和第二层状GaN层342，第二岛状GaN层341的厚度为70nm，第二层状GaN层342的厚度为950nm。
其中，N型GaN层4的掺杂元素为Si，掺杂浓度为3×1019cm-3，其厚度为2μm。
其中，多量子阱层5为周期性结构，周期数为10，每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。InGaN量子阱层的厚度为3nm，In组分占比为0.2。GaN量子垒层的厚度为10nm。
其中，电子阻挡层6为AlGaN层，其厚度为65nm。
其中，P型GaN层7的掺杂元素为Mg，其掺杂浓度3×1020cm-3，其厚度为220nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
（1）提供硅衬底。
（2）在硅衬底上生长缓冲层；
其中，先通过PVD法在硅衬底上溅射Al层，然后在MOCVD中氮化，即得到AlN层，作为缓冲层；
（3）在硅衬底上形成多个MoSe2岛，得到模板层；
其中，MoSe2岛的形成方法为：采用MOCVD法在硅衬底上生长MoSe2层，然后ICP刻蚀得到多个MoSe2岛。其中，生长时所采用的Mo源为Mo(CO)6，所采用的Se源为DMSe，采用的载气为Ar；其生长温度为800℃，生长压力为100torr。
（4）在模板层上生长第一填平层；
具体的，通过MOCVD法依次生长第一岛状GaN层和第一层状GaN层，即得。
其中，第一岛状GaN层的生长温度为920℃，生长压力为400torr，V/Ⅲ比为350；第一层状GaN层的生长温度为1020℃，生长压力为150torr，V/Ⅲ比为2600。
（5）在第一填平层上生长SiNx层；
具体的，通过MOCVD生长SiNx层，其生长温度为520℃，生长压力为350torr。
（6）在SiNx层上生长第二填平层，得到非掺杂GaN层；
具体的，通过MOCVD法依次生长第二岛状GaN层和第二层状GaN层，即得。
其中，第二岛状GaN层的生长温度为950℃，生长压力为300torr，V/Ⅲ比为400；第二层状GaN层的生长温度为1050℃，生长压力为100torr，V/Ⅲ比为2800。
（7）在非掺杂GaN层上生长N型GaN层；
其中，通过MOCVD法生长N型GaN层，其生长温度为1130℃，生长压力为350torr。
（8）在N型GaN层上生长多量子阱层；
其中，通过MOCVD法周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为780℃，生长压力为200torr。GaN量子垒层的生长温度为870℃，生长压力为200torr。
（9）在多量子阱层上电子阻挡层；
其中，通过MOCVD法生长AlGaN层，作为电子阻挡层。电子阻挡层的生长温度为1050℃，生长压力为200torr。
（10）在电子阻挡层上生长P型GaN层；
其中，通过MOCVD法生长P型GaN层。其生长温度为950℃，生长压力为200torr。
实施例2
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例1的区别在于，MoSe2岛311的形成工艺不同，尺寸不同，其余均相同。
具体的，本实施例中MoSe2岛311的形成工艺如下：
（i）在缓冲层上生长MoO3层；
其中，采用ALD法生长MoO3层，生长时所采用的Mo源为Mo(CO)6，所采用的O源为O3，所采用的载气为Ar，生长温度为160℃。
（ii）将步骤（i）得到的硅衬底在O2气氛中退火；
具体的，将步骤（i）得到的硅衬底加载至MOCVD反应室中，然后进行退火。其中，退火温度为520℃，退火时间为20min。
（iii）将步骤（ii）得到的硅衬底在含硒源气氛中硒化，得到模板层；
具体的，在MOCVD反应室中进行硒化处理，硒化时所采用的硒源为DMSe，以Ar为载气输送到MOCVD反应室中。具体的，硒化处理的温度为650℃，时间为55min。
具体的，在本实施例中，MoSe2岛311的高度为60nm~100nm，宽度为150nm~220nm。
实施例3
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例2的区别在于，SiNx层33的制备方法不同。其与均与实施例2相同。
具体的，本实施例中，SiNx层33通过PECVD法生长，其生长温度为330℃，生长压力为400mtorr，等离子体源频率为0.88MHz。
实施例4
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例3的区别在于，第一岛状GaN层321的厚度为40nm。其与均与实施例3相同。
实施例5
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例4的区别在于，第二岛状GaN层341的厚度为80nm。
实施例6
参考图1、图3、图4，本实施例提供一种发光二极管外延片，其与实施例5的区别在于，本实施例中的非掺杂GaN层还包括应力调控层35，其设于第一填平层32与SiNx层33之间。应力调控层35为周期性结构，周期数为10，每个周期均包括依次层叠的AlN层351和AlGaN层352。其中，AlN层351的厚度为2nm，AlGaN层352的厚度为1.5nm。
应力调控层35通过MOCVD法生长，其中，AlN层的生长温度为1050℃，生长压力为300torr；AlGaN层的生长温度为1080℃，生长压力为200torr。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，非掺杂GaN层3为GaN材质，其厚度为2.5μm。其通过MOCVD法生长，其生长温度为1140℃，生长压力为300torr。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，非掺杂GaN层3中不包括模板层，其与均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，模板层31为连续的MoSe2层，即在实施例1的步骤（3）中，不对MoSe2层进行刻蚀。其与均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，非掺杂GaN层3不包括SiNx层33和第二填平层34，相应的，制备方法中也不包括制备该两层的步骤。其与均与实施例1相同。
对比例5
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，非掺杂GaN层3不包括模板层31和第一填平层32，相应的，制备方法中也不包括制备该两层的步骤。其与均与实施例1相同。
对比例6
本对比例提供一种发光二极管外延片，其与实施例6的区别在于，不包括SiNx层33，相应的，制备方法中也不包括制备该层的步骤，其与均与实施例6相同。
采用实施例1-实施例6，对比例1-对比例6的方法各生长发光二极管外延片300片，统计其成品率，并在各组中各选定10片测试发光亮度。以对比例1的数据为基准，计算发光亮度提升率和成品率提升率，具体结果如下表所示。
具体测试结果如下表所示：
由表中可以看出，当将传统的非掺杂GaN层（对比例1）替换为本发明的非掺杂GaN层（实施例1）后，提升了发光二极管外延片的发光亮度、成品率。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片，包括硅衬底，依次层叠于所述硅衬底上的缓冲层、非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层；其特征在于，所述非掺杂GaN层包括依次层叠于所述缓冲层上的模板层、第一填平层、SiNx层和第二填平层；其中，x为0.8~1.5；
所述模板层包括多个阵列分布于所述缓冲层上的MoSe2岛；所述MoSe2岛的高度为30nm~150nm；
所述第一填平层包括依次层叠的第一岛状GaN层和第一层状GaN层；
所述第二填平层包括依次层叠的第二岛状GaN层和第二层状GaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述模板层的制备方法为：在所述缓冲层上生长MoO3层，在含氧气氛、500℃~600℃下退火10min~30min，然后在含有硒源的气氛、600℃~700℃下硒化处理30min~60min，即得到多个MoSe2岛。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第一岛状GaN层的厚度小于所述MoSe2岛的高度；
所述第二岛状GaN层的厚度大于所述SiNx层的厚度。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述MoSe2岛的高度为50nm~100nm，所述MoSe2岛的宽度为50nm~200nm；
所述第一岛状GaN层的厚度为10nm~80nm，所述第一层状GaN层的厚度为200nm~800nm；
所述SiNx层的厚度为20nm~80nm，所述第二岛状GaN层的厚度为20nm~100nm，所述第二层状GaN层的厚度为500nm~1000nm。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述SiNx层通过PECVD法制成，其等离子体源频率≤1MHz。
6.如权利要求1~5任一项所述的发光二极管外延片，其特征在于，还包括应力调控层，其设于所述第一填平层与所述SiNx层之间；
所述应力调控层为周期性结构，周期数为3~15，每个周期均包括依次层叠的AlN层和AlGaN层；
所述AlN层的厚度为1nm~5nm，所述AlGaN层的厚度为1nm~5nm。
7.一种发光二极管外延片的制备方法，用于制备如权利要求1~6任一项所述的发光二极管外延片，其特征在于，包括：
提供硅衬底，在所述硅衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层；
其中，所述非掺杂GaN层包括依次层叠于所述缓冲层上的模板层、第一填平层、SiNx层和第二填平层；其中，x为0.8~1.5；
所述模板层包括多个阵列分布于所述缓冲层上的MoSe2岛；所述MoSe2岛的高度为30nm~150nm；
所述第一填平层包括依次层叠的第一岛状GaN层和第一层状GaN层；
所述第二填平层包括依次层叠的第二岛状GaN层和第二层状GaN层。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述模板层的制备方法为：在所述缓冲层上生长MoO3层，在含氧气氛、500℃~600℃退火10min~30min，然后在含有硒源的气氛、600℃~700℃硒化处理30min~60min，即得到多个MoSe2岛；
所述MoO3层通过ALD法生长，生长时所采用的Mo源为Mo(CO)6，所采用的O源为O3，所采用的载气为Ar，生长温度为150℃~200℃；
所述第一岛状GaN层通过MOCVD法生长，其生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600；
所述第一层状GaN层通过MOCVD法生长，其生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000；
所述SiNx层通过PECVD法生长，其生长温度为300℃~400℃，生长压力为300mtorr~600mtorr，等离子体源频率为0.4MHz~0.95MHz；
所述第二岛状GaN层通过MOCVD法生长，其生长温度为900℃~1000℃，生长压力为200torr~500torr，V/Ⅲ比为300~600；
所述第二层状GaN层通过MOCVD法生长，其生长温度为950℃~1050℃，生长压力为100torr~200torr，V/Ⅲ比为2000~3000。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述非掺杂GaN层还包括应力调控层，所述应力调控层包括AlN层和AlGaN层；
所述AlN层通过MOCVD法生长，其生长温度为900℃~1100℃，生长压力为100torr~400torr；
所述AlGaN层通过MOCVD法生长，其生长温度为1000℃~1100℃，生长压力为100torr~300torr。
10.一种发光二极管，其特征在于，包括如权利要求1~6任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310586754.9A CN116314511B (zh) | 2023-05-24 | 2023-05-24 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310586754.9A CN116314511B (zh) | 2023-05-24 | 2023-05-24 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314511A CN116314511A (zh) | 2023-06-23 |
| CN116314511B true CN116314511B (zh) | 2023-08-08 |
Family
ID=86801834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310586754.9A Active CN116314511B (zh) | 2023-05-24 | 2023-05-24 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314511B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116581216B (zh) * | 2023-07-12 | 2023-09-15 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
| CN116995165B (zh) * | 2023-09-25 | 2023-12-15 | 江西兆驰半导体有限公司 | 一种AlN缓冲层及其制备方法、紫外LED外延片 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013090774A2 (en) * | 2011-12-16 | 2013-06-20 | The Trustees Of Columbia University In The City Of New York | Systems and methods for thin-film low thermal mass infrared emitters |
| EP2913852A1 (en) * | 2014-02-28 | 2015-09-02 | Seiko Epson Corporation | Photoelectric conversion apparatus, manufacturing method of photoelectric conversion apparatus, and electronic device |
| CN108598225A (zh) * | 2018-04-25 | 2018-09-28 | 黎明职业大学 | 一种氮化物半导体白光发光二极管 |
| CN114628555A (zh) * | 2022-05-16 | 2022-06-14 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN115347098A (zh) * | 2022-10-18 | 2022-11-15 | 江西兆驰半导体有限公司 | 低工作电压发光二极管外延片及其制备方法、发光二极管 |
| CN115832134A (zh) * | 2023-02-08 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法、发光二极管 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
-
2023
- 2023-05-24 CN CN202310586754.9A patent/CN116314511B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013090774A2 (en) * | 2011-12-16 | 2013-06-20 | The Trustees Of Columbia University In The City Of New York | Systems and methods for thin-film low thermal mass infrared emitters |
| EP2913852A1 (en) * | 2014-02-28 | 2015-09-02 | Seiko Epson Corporation | Photoelectric conversion apparatus, manufacturing method of photoelectric conversion apparatus, and electronic device |
| CN108598225A (zh) * | 2018-04-25 | 2018-09-28 | 黎明职业大学 | 一种氮化物半导体白光发光二极管 |
| CN114628555A (zh) * | 2022-05-16 | 2022-06-14 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN115347098A (zh) * | 2022-10-18 | 2022-11-15 | 江西兆驰半导体有限公司 | 低工作电压发光二极管外延片及其制备方法、发光二极管 |
| CN115832134A (zh) * | 2023-02-08 | 2023-03-21 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法、发光二极管 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314511A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116314511B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109103303B (zh) | 一种发光二极管外延片的制备方法及发光二极管外延片 | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN115714155A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外发光二极管 | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115775853B (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN116632136A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109473516B (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116914044A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117199203A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116914049A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117410405A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN117153964A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
| CN116885067A (zh) | 发光二极管外延片及其制备方法 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116682909A (zh) | 一种led外延片、制备方法及led芯片 | |
| CN115810697A (zh) | 硅基紫外led外延结构及其制备方法、紫外led | |
| CN115986022A (zh) | 深紫外led外延片及其制备方法、深紫外led | |
| CN115799423A (zh) | 用于Mini-LED的外延片及其制备方法、Mini-LED |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |