CN116314496B - 一种高光效发光二极管外延片及其制备方法、led - Google Patents

一种高光效发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN116314496B
CN116314496B CN202310564897.XA CN202310564897A CN116314496B CN 116314496 B CN116314496 B CN 116314496B CN 202310564897 A CN202310564897 A CN 202310564897A CN 116314496 B CN116314496 B CN 116314496B
Authority
CN
China
Prior art keywords
layer
barrier
light
sub
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310564897.XA
Other languages
English (en)
Other versions
CN116314496A (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310564897.XA priority Critical patent/CN116314496B/zh
Publication of CN116314496A publication Critical patent/CN116314496A/zh
Application granted granted Critical
Publication of CN116314496B publication Critical patent/CN116314496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种高光效发光二极管外延片及其制备方法、LED,该外延片包括衬底以及依次沉积在所述衬底上的第一半导体层、有源层以及第二半导体层;所述有源层包括M个周期***替排布的势阱层以及复合势垒层,所述复合势垒层包括沿着外延方向依次层叠的第一势垒子层、第二势垒子层与第三势垒子层,所述第一势垒子层包括沿着外延方向依次层叠的GaN层与Ga2O3层,所述第二势垒子层为N型AlGaON层,所述第三势垒子层为BInGaN层,本发明提高复合势垒层的势垒高度,减少电子溢流,降低有源层极化效应,提高有源层的发光效率。

Description

一种高光效发光二极管外延片及其制备方法、LED
技术领域
本发明属于发光二极管的技术领域,具体地涉及一种高光效发光二极管外延片及其制备方法、LED。
背景技术
发光二极管(LED)作为新一代的照明光源,由于其长寿命、节能度高、绿色环保等显著特征,被广泛应用于照明领域。
III 族氮化物 LED 采用InGaN/GaN多量子阱作为有源区,理论上可以覆盖从近紫外到近红外的宽光谱区,使其在固态照明中非常具有吸引力。一般来讲,生长长波长LED的量子阱的温度大约在700-800℃,利用相对较低的温度下进行,来提高量子阱层中的铟含量。然而,降低温度所带来的不良影响,亦会导致之后的AlGaN层的晶体质量的显著降低。另外由于InGaN与AlGaN的晶格失配,导致量子阱层的量子限制斯塔克效应会显著降低氮化物基LED的发光强度。
因此,在InGaN阱层上沉积AlGaN层,首先因晶格失配导致极化电场引起的内部电场,而压电场在量子阱中的量子限制斯塔克效应会显著降低氮化物基LED的发光强度,其次AlGaN层的势垒高度不够,电子溢流增加,LED的发光效率下降。
发明内容
为了解决上述技术问题,本发明提供了一种高光效发光二极管外延片及其制备方法、LED,用于解决现有技术中的技术问题。
第一方面,本发明实施例提供以下技术方案,一种高光效发光二极管外延片,包括衬底以及依次沉积在所述衬底上的第一半导体层、有源层以及第二半导体层;
所述有源层包括M个周期***替排布的势阱层以及复合势垒层,所述复合势垒层包括沿着外延方向依次层叠的第一势垒子层、第二势垒子层与第三势垒子层,所述第一势垒子层包括沿着外延方向依次层叠的GaN层与Ga2O3层,所述第二势垒子层为N型AlGaON层,所述第三势垒子层为BInGaN层,所述第二势垒子层中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
相比现有技术,本申请的有益效果为:首先,通过设置第一势垒子层可以减少势阱层、第三势垒子层与第二势垒子层之间的晶格失配,以提高复合势垒层的晶体质量,减少电子与空穴发生非辐射复合,其次,本发明中的第二势垒子层的势垒高度高于现有技术中AlGaN层的势垒高度,可以减少电子溢流,提高电子与空穴的辐射复合效率,降低发光二极管的droop效率,同时在第二势垒子层中掺杂的Si可以屏蔽由极化电场引起的内部电场,降低量子限制斯塔克效应,提高电子和空穴的空间重叠度,因此本发明提高复合势垒层的势垒高度,减少电子溢流,降低有源层极化效应,提高有源层的发光效率。
较佳的,所述复合势垒层的厚度范围为5nm ~50nm,所述第一势垒子层、所述第二势垒子层与所述第三势垒子层的厚度比范围为1:1:1~1:20:1,所述GaN层与所述Ga2O3层的厚度比范围为1:1~1:10。
较佳的,所述势阱层为InGaN层,所述势阱层的厚度范围为1nm ~10nm,所述势阱层中In组分范围为0.01~0.5。
较佳的,所述第二势垒子层中Al组分范围为0.01~0.5、O组分范围为0.01~0.2,所述第三势垒子层中B组分范围为0.01~0.2、In组分范围为0.01~0.1。
较佳的,所述势阱层与所述复合势垒层交替排布的周期M取值范围为:1≤M≤20。
较佳的,所述第一半导体层包括依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层,所述第二半导体层包括依次沉积于所述有源层上的电子阻挡层、P型GaN层。
第二方面,本发明实施例还提供以下技术方案,一种高光效发光二极管外延片的制备方法,包括以下步骤:
提供一衬底;
在所述衬底上沉积第一半导体层;
在所述第一半导体层上交替沉积M个周期的势阱层以及复合势垒层,以形成有源层,所述复合势垒层包括沿着外延方向依次层叠的第一势垒子层、第二势垒子层与第三势垒子层,所述第一势垒子层包括沿着外延方向依次层叠的GaN层与Ga2O3层,所述第二势垒子层为N型AlGaON层,所述第三势垒子层为BInGaN层,所述第二势垒子层中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
在最后一个周期的所述复合势垒层上沉积第二半导体层。
较佳的,所述复合势垒层的生长温度范围为800℃~1000℃,生长气氛N2/H2/NH3比例范围为1:1:1~1:10:20,生长压力范围为50torr~300torr,所述势阱层的生长温度范围为700℃~900℃,生长压力范围为50torr~300torr。
较佳的,所述在所述衬底上沉积第一半导体层的步骤中,在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层,以形成第一半导体层;
所述在最后一个周期的所述复合势垒层上沉积第二半导体层的步骤中,在最后一个周期的所述复合势垒层上依次沉积电子阻挡层、P型GaN层,以形成第二半导体层。
第三方面,本发明实施例还提供以下技术方案,一种LED,包括上述的高光效发光二极管外延片。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的高光效发光二极管外延片的结构图;
图2为本发明实施例提供的复合势垒层的结构图;
图3为本发明实施例提供的高光效发光二极管外延片的制备方法的流程图。
附图标记说明:
以下将结合说明书附图对本发明作进一步说明。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明的实施例,而不能理解为对本发明的限制。
在本发明实施例的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
实施例一
如图1所示,本发明第一实施例提供了一种高光效发光二极管外延片,包括衬底1以及依次沉积在所述衬底1上的第一半导体层、有源层5以及第二半导体层;
如图2所示,所述有源层5包括M个周期***替排布的势阱层51以及复合势垒层52,所述复合势垒层52包括沿着外延方向依次层叠的第一势垒子层521、第二势垒子层522与第三势垒子层523,所述第一势垒子层521包括沿着外延方向依次层叠的GaN层5211与Ga2O3层5212,所述第二势垒子层522为N型AlGaON层,所述第三势垒子层523为BInGaN层,所述第二势垒子层522中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
具体的,在本发明中,首先,通过设置第一势垒子层521可以减少势阱层51、第三势垒子层523与第二势垒子层522之间的晶格失配,以提高复合势垒层52的晶体质量,减少电子与空穴发生非辐射复合,其次,本发明中的第二势垒子层522的势垒高度高于现有技术中AlGaN层的势垒高度,可以减少电子溢流,提高电子与空穴的辐射复合效率,降低发光二极管的droop效率,同时在第二势垒子层522中掺杂的Si可以屏蔽由极化电场引起的内部电场,降低量子限制斯塔克效应,提高电子和空穴的空间重叠度,因此本发明提高复合势垒层52的势垒高度,减少电子溢流,降低有源层5极化效应,提高有源层5的发光效率。
在本实施例中,所述复合势垒层52的厚度范围为5nm ~50nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比范围为1:1:1~1:20:1,所述GaN层5211与所述Ga2O3层5212的厚度比范围为1:1~1:10。
在本实施例中,所述势阱层51为InGaN层,所述势阱层51的厚度范围为1nm ~10nm,所述势阱层51中In组分范围为0.01~0.5。
在本实施例中,所述第二势垒子层522中Al组分范围为0.01~0.5、O组分范围为0.01~0.2,所述第三势垒子层523中B组分范围为0.01~0.2、In组分范围为0.01~0.1。
在本实施例中,所述势阱层51与所述复合势垒层52交替排布的周期M取值范围为:1≤M≤20。
在本实施例中,所述第一半导体层包括依次沉积在所述衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4,所述第二半导体层包括依次沉积于所述有源层5上的电子阻挡层6、P型GaN层7。
为了方便后续的光电测试以及便于理解,在本申请中引入若干实验组与对照组。
其中,实验组包括实验组一到实验组十五,实验组一到实验组十五均采用如实施例一所述的一种高光效发光二极管外延片,且其均包括如实施例一所述的有源层5,对照组则采用现有技术中的LED外延片,其结构与实施一大致相同,但区别如下:对照组中的有源层5具体为AlGaN量子阱层,且AlGaN量子阱层厚度为10nm;
具体的,实验组一中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组二中的所述复合势垒层52的厚度为2nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组三中的所述复合势垒层52的厚度为50nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组四中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:1:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组五中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:20:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组六中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:1,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组七中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:10,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组八中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为1E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组九中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为1E18 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组十中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.01、O组分为0.01,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组十一中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.5、O组分为0.2,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组十二中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.01、In组分范围为0.01,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组十三中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.2、In组分范围为0.1,所述势阱层51与所述复合势垒层52交替排布的周期M为10。
实验组十四中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为1。
实验组十五中的所述复合势垒层52的厚度为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比为1:2,所述第二势垒子层522中Si元素的掺杂浓度为5E17 atoms/cm3,所述第二势垒子层522中Al组分为0.1、O组分为0.1,所述第三势垒子层523中B组分为0.1、In组分范围为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M为20。
将上述若干实验组以及对照组中的高光效发光二极管外延片制备为10×24mil尺寸的芯片,并在120 mA/ 60 mA电流下测试,测试结果表1所示。
表1
将对照组所提供的LED外延片的光效作为基准,因此其提升光效为0%,而实验组一相比对照组,其光效提升了5.0%,实验组二相比对照组,其光效提升了2.3%,实验组三相比对照组,其光效提升了2.8%,实验组四相比对照组,其光效提升了2.0%,实验组五相比对照组,其光效提升了3.1%,实验组六相比对照组,其光效提升了2.8%,实验组七相比对照组,其光效提升了3.2%,实验组八相比对照组,其光效提升了2.0%,实验组九相比对照组,其光效提升了3.2%,实验组十相比对照组,其光效提升了1.8%,实验组十一相比对照组,其光效提升了3.5%,实验组十二相比对照组,其光效提升了1.3%,实验组十三相比对照组,其光效提升了3.3%,实验组十四相比对照组,其光效提升了1.2%,实验组十五相比对照组,其光效提升了3.6%。
因此可知,实验组一所提供的高光效LED外延片相比对照组,其光效提升最大,提升了5.0%,且对应的,所述复合势垒层52的厚度优选为10nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比优选为1:8:1,所述GaN层5211与所述Ga2O3层5212的厚度比优选为1:2,所述第二势垒子层522中Si元素的掺杂浓度优选为5E17atoms/cm3,所述第二势垒子层522中Al组分优选为0.1、O组分优选为0.1,所述第三势垒子层523中B组分优选为0.1、In组分范围优选为0.05,所述势阱层51与所述复合势垒层52交替排布的周期M优选为10。
值得说明的是,在本发明的另一些实施例中,还提供以下方案,一种LED,包括如实施例一所述的高光效发光二极管外延片。
实施例二
如图3所示,本发明第二实施例提供了一种高光效发光二极管外延片的制备方法,包括以下步骤:
S01、提供一衬底1;
其中,所述衬底1可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;
具体的,在本实施例中衬底1选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理,高温下有很好的稳定性。
在本实施例中,采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
S02、在所述衬底1上沉积第一半导体层;
其中,在所述衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型GaN层4,以形成所述第一半导体层。
首先,在所述衬底1上沉积缓冲层2;
具体的,缓冲层2具体为AlN/GaN缓冲层,选用在应用材料PVD中沉积缓冲层,其厚度为15 nm,采用AlN/GaN缓冲层提供了与衬底1取向相同的成核中心,释放了GaN和衬底1之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长。
之后,需要对已沉积缓冲层2的衬底1进行预处理;
具体地,将已镀完缓冲层2的衬底1转入MOCVD中,在H2气氛进行预处理1min~10min,处理温度为1000℃~1200℃,再对衬底1进行氮化处理,提升缓冲层2的晶体质量,并且可以有效提高后续沉积GaN外延层的晶体质量。
接着,在缓冲层2上沉积非掺杂GaN层3;
其中,非掺杂GaN层3生长温度为1050℃~1200℃,压力100torr~600 torr,厚度为1um~5um;
具体的,非掺杂GaN层3生长温度1100℃,生长压力150 torr,生长厚度2um~3um,非掺杂GaN层3生长温度较高,压力较低,制备的到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,因此目前LED外延片通常非掺杂GaN层3生长2um~3um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
最后,在非掺杂GaN层3上沉积N型GaN层4;
其中,N型GaN层4生长温度为1050℃~1200℃,压力100torr~600torr,厚度为2um~3um,Si掺杂浓度为1E19atoms/cm3~5E19 atoms/cm3
具体的,N型GaN层4生长温度为1120℃,生长压力100torr,生长厚度为2um~3um,Si掺杂浓度为2.5E19atoms/cm3,首先N型GaN层4为LED发光提供充足电子,其次N型GaN层4的电阻率要比P-GaN上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低N型GaN层4的电阻率,最后N型GaN层4足够的厚度可以有效释放应力LED的发光效率。
S03、在所述第一半导体层上交替沉积M个周期的势阱层51以及复合势垒层52,以形成有源层5,所述复合势垒层52包括沿着外延方向依次层叠的第一势垒子层521、第二势垒子层522与第三势垒子层523,所述第一势垒子层521包括沿着外延方向依次层叠的GaN层5211与Ga2O3层5212,所述第二势垒子层522为N型AlGaON层,所述第三势垒子层523为BInGaN层,所述第二势垒子层522中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
具体的,所述复合势垒层52的厚度范围为5nm ~50nm,所述第一势垒子层521、所述第二势垒子层522与所述第三势垒子层523的厚度比范围为1:1:1~1:20:1,所述GaN层5211与所述Ga2O3层5212的厚度比范围为1:1~1:10,所述势阱层51为InGaN层,所述势阱层51的厚度范围为1nm ~10nm,所述势阱层51中In组分范围为0.01~0.5,所述第二势垒子层522中Al组分范围为0.01~0.5、O组分范围为0.01~0.2,所述第三势垒子层523中B组分范围为0.01~0.2、In组分范围为0.01~0.1,所述势阱层51与所述复合势垒层52交替排布的周期M取值范围为:1≤M≤20。
同时,所述复合势垒层52的生长温度范围为800℃~1000℃,生长气氛N2/H2/NH3比例范围为1:1:1~1:10:20,生长压力范围为50torr~300torr,所述势阱层51的生长温度范围为700℃~900℃,生长压力范围为50torr~300torr,且在本实施例中,势阱层51的厚度优选为3.5nm,生长温度优选为795℃,生长压力优选为200 torr,In组分优选为0.15。
S04、在最后一个周期的所述复合势垒层52上沉积第二半导体层;
其中,在最后一个周期的所述复合势垒层52上依次沉积电子阻挡层6和P型GaN层7,以形成所述第二半导体层。
首先,在最后一个周期的所述复合势垒层52上沉积电子阻挡层6;
其中,电子阻挡层6为AlInGaN层,其厚度10nm~40nm,生长温度900℃~1000℃,压力100torr~300torr,其中Al组分范围为0.005~0.1,In组分范围为0.01~0.2;
具体的,电子阻挡层6厚度为15 nm,其中Al组分浓度沿外延层生长方向由0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr,电子阻挡层6既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高LED的发光效率。
最后,在所述电子阻挡层6上沉积P型GaN层7;
其中,P型GaN层7生长温度900℃~1050℃,厚度10nm~50nm,生长压力100torr~600torr,Mg掺杂浓度1E19atoms/cm3~1E21atoms/cm3
具体的,P型GaN层7生长温度985℃,厚度15nm,生长压力200torr,Mg掺杂浓度2E20atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V 形坑的LED结构来说,P型GaN层7较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
综上,在本发明中,首先,通过设置第一势垒子层521可以减少势阱层51、第三势垒子层523与第二势垒子层522之间的晶格失配,以提高复合势垒层52的晶体质量,减少电子与空穴发生非辐射复合,其次,本发明中的第二势垒子层522的势垒高度高于现有技术中AlGaN层的势垒高度,可以减少电子溢流,提高电子与空穴的辐射复合效率,降低发光二极管的droop效率,同时在第二势垒子层522中掺杂的Si可以屏蔽由极化电场引起的内部电场,降低量子限制斯塔克效应,提高电子和空穴的空间重叠度,因此本发明提高复合势垒层52的势垒高度,减少电子溢流,降低有源层5极化效应,提高有源层5的发光效率。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种高光效发光二极管外延片,其特征在于,包括衬底以及依次沉积在所述衬底上的第一半导体层、有源层以及第二半导体层;
所述有源层包括M个周期***替排布的势阱层以及复合势垒层,所述复合势垒层包括沿着外延方向依次层叠的第一势垒子层、第二势垒子层与第三势垒子层,所述第一势垒子层包括沿着外延方向依次层叠的GaN层与Ga2O3层,所述第二势垒子层为N型AlGaON层,所述第三势垒子层为BInGaN层,所述第二势垒子层中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
2. 根据权利要求1所述的高光效发光二极管外延片,其特征在于,所述复合势垒层的厚度范围为5nm ~50nm,所述第一势垒子层、所述第二势垒子层与所述第三势垒子层的厚度比范围为1:1:1~1:20:1,所述GaN层与所述Ga2O3层的厚度比范围为1:1~1:10。
3.根据权利要求1所述的高光效发光二极管外延片,其特征在于,所述势阱层为InGaN层,所述势阱层的厚度范围为1nm~10nm,所述势阱层中In组分范围为0.01~0.5。
4.根据权利要求1所述的高光效发光二极管外延片,其特征在于,所述第二势垒子层中Al组分范围为0.01~0.5、O组分范围为0.01~0.2,所述第三势垒子层中B组分范围为0.01~0.2、In组分范围为0.01~0.1。
5.根据权利要求1所述的高光效发光二极管外延片,其特征在于,所述势阱层与所述复合势垒层交替排布的周期M取值范围为:1≤M≤20。
6.根据权利要求1-5任一所述的高光效发光二极管外延片,其特征在于,所述第一半导体层包括依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层,所述第二半导体层包括依次沉积于所述有源层上的电子阻挡层、P型GaN层。
7.一种高光效发光二极管外延片的制备方法,其特征在于,包括以下步骤:
提供一衬底;
在所述衬底上沉积第一半导体层;
在所述第一半导体层上交替沉积M个周期的势阱层以及复合势垒层,以形成有源层,所述复合势垒层包括沿着外延方向依次层叠的第一势垒子层、第二势垒子层与第三势垒子层,所述第一势垒子层包括沿着外延方向依次层叠的GaN层与Ga2O3层,所述第二势垒子层为N型AlGaON层,所述第三势垒子层为BInGaN层,所述第二势垒子层中Si元素的掺杂浓度范围为1E17atoms/cm3~1E18 atoms/cm3
在最后一个周期的所述复合势垒层上沉积第二半导体层。
8.根据权利要求7所述的高光效发光二极管外延片的制备方法,其特征在于,所述复合势垒层的生长温度范围为800℃~1000℃,生长气氛N2/H2/NH3比例范围为1:1:1~1:10:20,生长压力范围为50torr~300torr,所述势阱层的生长温度范围为700℃~900℃,生长压力范围为50torr~300torr。
9.根据权利要求7-8任一所述的高光效发光二极管外延片的制备方法,其特征在于,所述在所述衬底上沉积第一半导体层的步骤中,在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层,以形成第一半导体层;
所述在最后一个周期的所述复合势垒层上沉积第二半导体层的步骤中,在最后一个周期的所述复合势垒层上依次沉积电子阻挡层、P型GaN层,以形成第二半导体层。
10.一种LED,其特征在于,包括如权利要求1~6任一所述的高光效发光二极管外延片。
CN202310564897.XA 2023-05-19 2023-05-19 一种高光效发光二极管外延片及其制备方法、led Active CN116314496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310564897.XA CN116314496B (zh) 2023-05-19 2023-05-19 一种高光效发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310564897.XA CN116314496B (zh) 2023-05-19 2023-05-19 一种高光效发光二极管外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116314496A CN116314496A (zh) 2023-06-23
CN116314496B true CN116314496B (zh) 2023-07-21

Family

ID=86790988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310564897.XA Active CN116314496B (zh) 2023-05-19 2023-05-19 一种高光效发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116314496B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581215B (zh) * 2023-07-10 2023-09-22 江西兆驰半导体有限公司 发光二极管外延片及其制作方法
CN117727773B (zh) * 2024-02-06 2024-04-19 江西兆驰半导体有限公司 GaN基HEMT外延片及其制备方法、HEMT器件
CN117894898B (zh) * 2024-03-15 2024-06-11 江西兆驰半导体有限公司 深紫外led外延片及其制备方法、深紫外led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577043B (zh) * 2015-12-08 2017-04-01 光磊科技股份有限公司 白光二極體
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN112687770A (zh) * 2020-12-24 2021-04-20 湘能华磊光电股份有限公司 Led外延生长方法
CN115986018A (zh) * 2023-03-20 2023-04-18 江西兆驰半导体有限公司 一种外延片、外延片制备方法及发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694627B (zh) * 2019-03-25 2020-05-21 光磊科技股份有限公司 正面發射型發光二極體元件
US11462658B2 (en) * 2019-08-16 2022-10-04 Silanna UV Technologies Pte Ltd Impact ionization light-emitting diodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577043B (zh) * 2015-12-08 2017-04-01 光磊科技股份有限公司 白光二極體
CN108598000A (zh) * 2018-05-08 2018-09-28 西安电子科技大学 GaN基增强型MISHEMT器件的制作方法及器件
CN112687770A (zh) * 2020-12-24 2021-04-20 湘能华磊光电股份有限公司 Led外延生长方法
CN115986018A (zh) * 2023-03-20 2023-04-18 江西兆驰半导体有限公司 一种外延片、外延片制备方法及发光二极管

Also Published As

Publication number Publication date
CN116314496A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN110718612B (zh) 发光二极管外延片及其制造方法
CN103824909B (zh) 一种提高GaN基LED发光亮度的外延方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN116053369A (zh) 发光二极管外延片及其制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN117410402A (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN117457824B (zh) 一种发光二极管外延片及其制备方法
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant