CN116207197A - 高光效的发光二极管外延片及其制备方法 - Google Patents

高光效的发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN116207197A
CN116207197A CN202310498156.6A CN202310498156A CN116207197A CN 116207197 A CN116207197 A CN 116207197A CN 202310498156 A CN202310498156 A CN 202310498156A CN 116207197 A CN116207197 A CN 116207197A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
tensile strain
light
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310498156.6A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310498156.6A priority Critical patent/CN116207197A/zh
Publication of CN116207197A publication Critical patent/CN116207197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种高光效的发光二极管外延片及其制备方法，该发光二极管外延片包括衬底以及在所述衬底上依次层叠设置的缓冲层、非掺杂GaN层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层，在所述非掺杂GaN层和所述n型GaN层之间设有翘曲调控层，所述翘曲调控层包括张应变调控层和V型坑翘曲调变层。本发明通过沉积张应变调控层，将GaN外延层与异质衬底产生的应力抵消，降低极化效应；沉积V型坑翘曲调变层，可以缓冲有源区的失配应力。

Description

高光效的发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种高光效的发光二极管外延片及其制备方法。
背景技术
近年来，随着科学技术的不断进步，在半导体材料方面取得的成果也越来越明显，特别是Al、GaN、InN及其合金化合物等族氮化物半导体材料，更是得到了快速的发展。其中，GaN材料作为族化合物半导体材料的代表，由于其拥有着优良的物理、化学性质和十分广泛的应用前景，逐渐成为研宄的热点。
目前，主要的 LED 厂商和研究单位都以蓝宝石作为衬底材料。其主要缺点是蓝宝石与GaN之间存在高达13.3%晶格失配和25.5%的热膨胀系数失配。较大的晶格失配会使得GaN 外延材料中产生约108cm-3密度的位错。这些位错可充当非辐射复合中心，使得载流子被缺陷所捕获，降低LED的发光效率。而较大的热失配在降温过程中使得外延层中存在巨大的压应力，严重时甚至会在外延片中产生大量裂纹，导致外延片碎片。通常引入缓冲层来缓解衬底与GaN外延层的压应力，缓冲层通常采用AlN结构，沉积的GaN外延层的缺陷密度较高，影响LED的发光性能。
发明内容
基于此，本发明的目的是提供一种高光效的发光二极管外延片及其制备方法，以至少解决上述相关技术中的不足。
本发明提出一种高光效的发光二极管外延片，包括衬底以及在所述衬底上依次层叠设置的缓冲层、非掺杂GaN层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层，在所述非掺杂GaN层和所述n型GaN层之间设有翘曲调控层，所述翘曲调控层包括张应变调控层和V型坑翘曲调变层，所述张应变调控层靠近所述非掺杂GaN层设置。
进一步的，所述张应变调控层包括AlN层、AlGaN层、AlON层、BN层、BGaN层、BAlGaN层中一种或几种层叠结构。
进一步的，所述张应变调控层的晶格常数小于GaN晶格常数。
进一步的，所述V型坑翘曲调变层包括低温GaN层，低温AlGaN层、低温InGaN层、低温GaAs层、低温MgGaN层中一种或几种层叠结构。
进一步的，所述V型坑翘曲调变层的碳浓度大于1E16 atoms/cm3。
进一步的，所述张应变调控层厚度为1nm ~100nm，所述V型坑翘曲调变层的厚度为50nm ~500nm。
本发明还提出一种高光效的发光二极管外延片的制备方法，用于制备上述的高光效的发光二极管外延片，所述制备方法包括：
提供一衬底，并在所述衬底上沉积缓冲层；
对沉积缓冲层后的衬底进行预处理，并在所述缓冲层上沉积非掺杂GaN层；
在所述非掺杂GaN层上以预设参数沉积翘曲调控层，并在所述翘曲调控层上依次沉积n型GaN层、多量子阱层、电子阻挡层以及P型GaN层，以得到所述发光二极管外延片。
进一步的，所述预设参数中，所述翘曲调控层的生长气氛为包含有N2、H2及NH3或包含有N2和NH3的混合气氛，所述翘曲调控层的生长压力为50 torr ~500 torr。
进一步的，所述翘曲调控层包括张应变调控层以及V型坑翘曲调变层，所述张应变调控层靠近所述非掺杂GaN层设置，所述张应变调控层的生长温度为900℃~1200℃，所述V型坑翘曲调变层的生长温度为500℃~1000℃。
进一步的，所述多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为6~12个，其中，InGaN量子阱层的生长温度为790℃~810℃、厚度为2 nm ~5nm、生长压力为50 torr ~300 torr，AlGaN量子垒层生长温度为800℃~900℃、厚度为5 nm ~15nm、生长压力为50 torr ~300 torr，Al组分为0.01~0.1。
与现有技术相比，本发明的有益效果是：通过沉积张应变调控层，其张应变调控层小于GaN晶格常数的其他材料，对GaN外延层产生压应力，形成面对张应变，将GaN外延层与异质衬底产生的应力抵消，降低极化效应；沉积V型坑翘曲调变层，可以缓冲有源区的失配应力，改善InGaN量子阱中的In含量较高，InGaN量子阱与n型GaN层之间存在较大的失配应力，导致InGaN量子阱中的In组分并入难、晶体缺陷多和极化电场大等问题；由于其沉积温度较低，缓解衬底与GaN外延层的热膨胀应力，并且其高C浓度可以诱使位错在形成V型坑，载流子远离V形坑底部的位错，从而达到屏蔽位错，抑制非辐射复合的作用，空穴借道V 形坑侧壁注入至平台量子阱中所需克服的势垒高度要比空穴从平台量子阱正上方直接注入所需克服的势垒高度要低，V 形坑有利于空穴的注入，提高发光二极管的发光效率。
附图说明
图1为本发明第一实施例中高光效的发光二极管外延片的结构示意图；
图2为本发明第二实施例中高光效的发光二极管外延片的制备方法的流程图。
主要元件符号说明：
Figure SMS_1
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的高光效的发光二极管外延片，包括衬底100，在衬底100上依次沉积缓冲层200、非掺杂GaN层300、n型GaN层500、多量子阱层600、电子阻挡层700和P型GaN层800，在n型GaN层500下面***一层翘曲调控层400，翘曲调控层400包括张应变调控层410和V型坑翘曲调变层420；其中，所述张应变调控层410靠近所述非掺杂GaN层300设置，所述张应变调控层410包括AlN层、AlGaN层、AlON层、BN层、BGaN层、BAlGaN层等的一种或几种层叠结构，所述V型坑翘曲调变层420为C（碳）浓度大于1E16 atoms/cm3外延层，其包括低温GaN层，低温AlGaN层、低温InGaN层、低温GaAs层、低温MgGaN层等的一种或几种层叠结构，所述张应变调控层410厚度1~100 nm，所述V型坑翘曲调变层420的厚度为50 nm ~500 nm。
在本实施例中，所述张应变调控层410的晶格常数小于GaN晶格常数（3.189 Å），所述张应变调控层410选用AlON层，所述张应变调控层410的厚度为35nm，所述V型坑翘曲调变层420的厚度为300nm，所述V型坑翘曲调变层420为低温AlGaN层/低温InGaN层交叠结构，交叠周期15，低温AlGaN层厚度17 nm，低温InGaN层 3nm。
综上，本发明上述实施例当中的高光效的发光二极管外延片，通过沉积张应变调控层，其张应变调控层小于GaN晶格常数的其他材料，对GaN外延层产生压应力，形成面对张应变，将GaN外延层与异质衬底产生的应力抵消，降低极化效应；沉积V型坑翘曲调变层，可以缓冲有源区的失配应力，改善InGaN量子阱中的In含量较高，InGaN量子阱与n型GaN层之间存在较大的失配应力，导致InGaN量子阱中的In组分并入难、晶体缺陷多和极化电场大等问题；由于其沉积温度较低，缓解衬底与GaN外延层的热膨胀应力，并且其高C浓度可以诱使位错在形成V型坑，载流子远离V形坑底部的位错，从而达到屏蔽位错，抑制非辐射复合的作用，空穴借道V 形坑侧壁注入至平台量子阱中所需克服的势垒高度要比空穴从平台量子阱正上方直接注入所需克服的势垒高度要低，V 形坑有利于空穴的注入，提高发光二极管的发光效率。
实施例二
本发明另一方面还提出一种高光效的发光二极管外延片的制备方法，用于制备实施例一中的发光二极管外延片，请参阅图2，所示为本发明第二实施例中的高光效的发光二极管外延片的制备方法，包括以下步骤：
S201，提供一衬底，并在所述衬底上沉积缓冲层；
在具体实施时，所述衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。在本实施例中，该衬底选用蓝宝石衬底，蓝宝石是目前最常用的GaN基LED衬底材料，蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
进一步的，在所述衬底上沉积厚度为10~50 nm的AlN/GaN缓冲层，选用在应用材料PVD中沉积AlN缓冲层，其厚度为15 nm，采用AlN缓冲层提供了与衬底取向相同的成核中心，释放了GaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。
在本实施例中，采用中微A7 MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积，简称MOCVD)设备，高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
S202，对沉积缓冲层后的衬底进行预处理，并在所述缓冲层上沉积非掺杂GaN层；
在具体实施时，将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中，在H2气氛进行预处理1~10 min，处理温度为1000～1200℃，再对蓝宝石衬底进行氮化处理，提升AlN缓冲层的晶体质量，并且可以有效提高后续沉积GaN外延层的晶体质量。
进一步的，非掺杂的GaN层生长温度为1050℃~1200℃，压力为100~600 torr，厚度为1~5 um。在本实施例中，非掺杂GaN层生长温度为1100℃，生长压力为150 torr，生长厚度为2~3 um，非掺杂GaN层生长温度较高，压力较低，制备得到GaN的晶体质量较优，同时厚度随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高GaN层厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因此目前LED外延片通常非掺杂GaN生长2~3 um，不仅节约生产成本，而且GaN材料又具有较高的晶体质量。
S203，在所述非掺杂GaN层上以预设参数沉积翘曲调控层，并在所述翘曲调控层上依次沉积n型GaN层、多量子阱层、电子阻挡层以及P型GaN层，以得到所述发光二极管外延片。
在具体实施时，所述翘曲调控层包括张应变调控层和V型坑翘曲调变层，所述张应变调控层靠近所述非掺杂GaN层设置。所述张应变调控层的晶格常数小于GaN晶格常数（3.189 Å），包括AlN层、AlGaN层、AlON层、BN层、BGaN层、BAlGaN层等的一种或几种层叠结构，V型坑翘曲调变层为C浓度大于1E16 atoms/cm3，外延层包括低温GaN层，低温AlGaN层、低温InGaN层、低温GaAs层、低温MgGaN层等的一种或几种层叠结构，其中，张应变调控层和V型坑翘曲调变层生长气氛N2、H2、NH3或N2、NH3的混合气氛，张应变调控层和V型坑翘曲调变层生长压力为50~500 torr，张应变调控层生长温度为900~1200℃，V型坑翘曲调变层生长温度为500~1000℃。
具体的，所述翘曲调控层包括张应变调控层和V型坑翘曲调变层。所述张应变调控层的晶格常数小于GaN晶格常数（3.189 Å），优选地张应变调控层AlON层，V型坑翘曲调变层为C浓度5E17 atoms/cm3外延层，优选地V型坑翘曲调变层为低温AlGaN层/低温InGaN层结构。张应变调控层厚度为35 nm，V型坑翘曲调变层厚度为300 nm，结构为低温AlGaN层/低温InGaN交叠结构，交叠周期15，低温AlGaN层厚度为17 nm，低温InGaN层为3nm。张应变调控层和V型坑翘曲调变层生长气氛N2和NH3的混合气氛。张应变调控层和V型坑翘曲调变层生长压力为200 torr。张应变调控层生长温度为1000℃，V型坑翘曲调变层生长温度为870℃。
进一步的，n型GaN层生长温度为1050℃~1200℃，压力为100~600 torr，厚度为2~3um，Si掺杂浓度为1E19~5E19 atoms/cm3。
在本实施例中，n型GaN层生长温度为1120℃，生长压力为100 torr，生长厚度为2~3 um，Si掺杂浓度为2.5E19 atoms/cm3，首先n型GaN层为LED发光提供充足电子，其次n型GaN层的电阻率要比P型GaN层上的透明电极的电阻率高，因此足够的Si掺杂，可以有效的降低n型GaN层电阻率，最后n型GaN层足够的厚度可以有效释放应力发光二极管的发光效率。
具体的，多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数6~12个，其中InGaN量子阱层生长温度为790~810℃，厚度为2~5nm，生长压力50~300 torr，AlGaN量子垒层生长温度为800~900℃，厚度为5~15nm，生长压力为50~300 torr，Al组分为0.01~0.1。
在本实施例中，多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为10个，其中InGaN量子阱生长温度为795℃，厚度为3.5nm，压力为200torr，In组分为0.22，AlGaN量子垒层生长温度为855℃，厚度为9.8nm，生长压力为200torr，Al组分为0.05，多量子阱为电子和空穴复合的区域，合理的结构设计可以显著增加电子和空穴波函数交叠程度，从而提高 LED 器件发光效率。
具体的，电子阻挡层为AlxInyGaN，厚度为10~40 nm，生长温度为900~1000℃,压力为100~300 torr，其中Al组分为0.005＜x＜0.1，In组分浓度为0.01＜y＜0.2。
在本实施例中，电子阻挡层的厚度为15 nm，其中Al组分浓度延外延层生长方向由0.01渐变至0.05，In组分浓度为0.01，生长温度为965℃，生长压力为200torr，既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向量子阱的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
具体的，P型GaN层的生长温度为900-1050℃，厚度为10~50nm，生长压力为100~600torr，Mg掺杂浓度为1E19~1E21 atoms/cm3。
在本实施例中，P型GaN层生长温度为985℃，厚度为15nm，生长压力为200 torr，Mg掺杂浓度为2E20 atoms/cm3，Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，对于含V 形坑的LED结构来说，P型GaN层较高的生长温度也有利于合并V形坑，得到表面光滑的LED外延片。
进一步的，如表1所示，将A样品和B样品使用相同芯片工艺条件制备成10 mil*24mil芯片，其中A样品为高掺杂Mg低温P型GaN层所制备得到的芯片， B样品为本实施例所制备得到的芯片，将A样品作为对照组，并将B样品划分为9组实验组，两个样品分别抽取300颗LED芯片，在120 mA/ 60 mA电流下测试，光电效率提升1%~2%，其他项电学性能良好。
表1
Figure SMS_2
综上，本发明上述实施例当中的高光效的发光二极管外延片的制备方法，沉积张应变调控层，其张应变调控层小于GaN晶格常数的其他材料，对GaN外延层产生压应力，形成面对张应变，将GaN外延层与异质衬底产生的应力抵消，降低极化效应。沉积V型坑翘曲调变层，可以缓冲有源区的失配应力，改善InGaN量子阱中的In含量较高，InGaN量子阱与n型GaN层之间存在较大的失配应力，导致InGaN量子阱中的In组分并入难、晶体缺陷多和极化电场大等问题。并且由于其沉积温度较低，缓解衬底与GaN外延层的热膨胀应力。并且其高C浓度可以诱使位错在形成V型坑，载流子远离V形坑底部的位错，从而达到屏蔽位错，抑制非辐射复合的作用，空穴借道V 形坑侧壁注入至平台量子阱中所需克服的势垒高度（204 meV），要比空穴从平台量子阱正上方直接注入所需克服的势垒高度（306 meV）低许多，V 形坑有利于空穴的注入，提高发光二极管的发光效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高光效的发光二极管外延片，其特征在于，包括衬底以及在所述衬底上依次层叠设置的缓冲层、非掺杂GaN层、n型GaN层、多量子阱层、电子阻挡层和P型GaN层，在所述非掺杂GaN层和所述n型GaN层之间设有翘曲调控层，所述翘曲调控层包括张应变调控层和V型坑翘曲调变层，所述张应变调控层靠近所述非掺杂GaN层设置。
2.根据权利要求1所述的高光效的发光二极管外延片，其特征在于，所述张应变调控层包括AlN层、AlGaN层、AlON层、BN层、BGaN层、BAlGaN层中一种或几种层叠结构。
3.根据权利要求1所述的高光效的发光二极管外延片，其特征在于，所述张应变调控层的晶格常数小于GaN晶格常数。
4.根据权利要求1所述的高光效的发光二极管外延片，其特征在于，所述V型坑翘曲调变层包括低温GaN层，低温AlGaN层、低温InGaN层、低温GaAs层、低温MgGaN层中一种或几种层叠结构。
5. 根据权利要求1所述的高光效的发光二极管外延片，其特征在于，所述V型坑翘曲调变层的碳浓度大于1E16 atoms/cm3。
6. 根据权利要求1所述的高光效的发光二极管外延片，其特征在于，所述张应变调控层厚度为1nm ~100nm，所述V型坑翘曲调变层的厚度为50nm ~500nm。
7.一种高光效的发光二极管外延片的制备方法，用于制备权利要求1-6任一项所述的高光效的发光二极管外延片，其特征在于，所述制备方法包括：
提供一衬底，并在所述衬底上沉积缓冲层；
对沉积缓冲层后的衬底进行预处理，并在所述缓冲层上沉积非掺杂GaN层；
在所述非掺杂GaN层上以预设参数沉积翘曲调控层，并在所述翘曲调控层上依次沉积n型GaN层、多量子阱层、电子阻挡层以及P型GaN层，以得到所述发光二极管外延片。
8. 根据权利要求7所述的制备方法，其特征在于，所述预设参数中，所述翘曲调控层的生长气氛为包含有N2、H2及NH3或包含有N2和NH3的混合气氛，所述翘曲调控层的生长压力为50 torr ~500 torr。
9.根据权利要求7所述的制备方法，其特征在于，所述翘曲调控层包括张应变调控层以及V型坑翘曲调变层，所述张应变调控层靠近所述非掺杂GaN层设置，所述张应变调控层的生长温度为900℃~1200℃，所述V型坑翘曲调变层的生长温度为500℃~1000℃。
10. 根据权利要求7所述的制备方法，其特征在于，所述多量子阱层为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为6~12个，其中，InGaN量子阱层的生长温度为790℃~810℃、厚度为2 nm ~5nm、生长压力为50 torr ~300 torr，AlGaN量子垒层生长温度为800℃~900℃、厚度为5 nm ~15nm、生长压力为50 torr ~300 torr，Al组分为0.01~0.1。
CN202310498156.6A 2023-05-06 2023-05-06 高光效的发光二极管外延片及其制备方法 Pending CN116207197A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310498156.6A CN116207197A (zh) 2023-05-06 2023-05-06 高光效的发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310498156.6A CN116207197A (zh) 2023-05-06 2023-05-06 高光效的发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN116207197A true CN116207197A (zh) 2023-06-02

Family

ID=86515078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310498156.6A Pending CN116207197A (zh) 2023-05-06 2023-05-06 高光效的发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116207197A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544327A (zh) * 2023-06-27 2023-08-04 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116845158A (zh) * 2023-09-04 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117691017A (zh) * 2024-02-04 2024-03-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN106415860A (zh) * 2014-06-03 2017-02-15 夏普株式会社 氮化物半导体发光元件
CN111933763A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN114864770A (zh) * 2022-06-17 2022-08-05 江西兆驰半导体有限公司 一种硅基氮化镓外延片及其制作方法
CN115458653A (zh) * 2022-08-31 2022-12-09 江西兆驰半导体有限公司 一种深紫外发光二极管外延片及其制备方法、发光二极管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578926A (zh) * 2012-08-09 2014-02-12 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN106415860A (zh) * 2014-06-03 2017-02-15 夏普株式会社 氮化物半导体发光元件
CN111933763A (zh) * 2020-07-23 2020-11-13 厦门士兰明镓化合物半导体有限公司 外延结构及其制造方法
CN114864770A (zh) * 2022-06-17 2022-08-05 江西兆驰半导体有限公司 一种硅基氮化镓外延片及其制作方法
CN115458653A (zh) * 2022-08-31 2022-12-09 江西兆驰半导体有限公司 一种深紫外发光二极管外延片及其制备方法、发光二极管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544327A (zh) * 2023-06-27 2023-08-04 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116544327B (zh) * 2023-06-27 2023-11-17 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116845158A (zh) * 2023-09-04 2023-10-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117691017A (zh) * 2024-02-04 2024-03-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117691017B (zh) * 2024-02-04 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN116053369B (zh) 发光二极管外延片及其制备方法
CN116207197A (zh) 高光效的发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116314496B (zh) 一种高光效发光二极管外延片及其制备方法、led
CN114975704A (zh) 一种led外延片及制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116130569A (zh) 一种高效发光二极管及制备方法
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116960248A (zh) 一种发光二极管外延片及制备方法
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN116314510A (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN116544327B (zh) 一种发光二极管及制备方法
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
CN117457824B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230602