CN115910985A - 一种功率半导体模块 - Google Patents

Abstract

本发明公开了一种功率半导体模块，包括：栅极PCB板和多个并联的子模组，每个子模组包括半导体芯片和栅极引出端，栅极PCB板包括驱动连接单元，栅极引出端的一端连接半导体芯片的栅极；栅极PCB板上设置有多个与栅极引出端的另一端电连接的栅极触点，多个栅极触点通过多个第一布线层与驱动连接单元连接，流经多个第一布线层的电流路径一致。通过实施本发明，使得驱动端至各栅极触点的电流路径一致，实现了栅极寄生参数均衡化，从而有效提升了模块内部并联模组间电流的均流能力，提升了模块整体的安全工作区。并且均流能力的提升，能够在增加并联子模组的同时，提升其安全可靠性。

Description

一种功率半导体模块

技术领域

本发明涉及大功率半导体技术领域，具体涉及一种功率半导体模块。

背景技术

近年来，随着碳化硅功率半导体器件商业化进程的加快，良好的市场前景推动着技术的不断发展。为满足日益渐长的大功率应用需求，通常采用多芯片并联的封装结构，以提升模块额定电流。然而，并联芯片间会出现较大的暂态不均衡电流，且各芯片栅级驱动回路共源极杂散电感的抑制更加困难，这给功率半导体模块的安全和稳定带来不小的挑战。

发明内容

有鉴于此，本发明实施例提供一种功率半导体模块，以解决现有技术中对于并联芯片会导致较大的暂态不均衡电流的技术问题。

本发明实施例提供的技术方案如下：

本发明实施例第一方面提供一种功率半导体模块，包括：栅极PCB板和多个并联的子模组，每个子模组包括半导体芯片和栅极引出端，所述栅极PCB板包括驱动连接单元，所述栅极引出端的一端连接所述半导体芯片的栅极；所述栅极PCB板上设置有多个与所述栅极引出端的另一端电连接的栅极触点，多个栅极触点通过多个第一布线层与所述驱动连接单元连接，流经多个第一布线层的电流路径一致。

可选地，所述子模组还包括：辅助发射极引出端，所述辅助发射极引出端的一端连接所述半导体芯片的发射极；所述栅极PCB板上设置有多个与所述辅助发射极引出端另一端电连接的辅助发射极触点，多个辅助发射极触点通过多个第二布线层与所述驱动连接单元连接，流经多个第二布线层的电流路径一致。

可选地，所述栅极PCB板包括：第一层和第二层，所述栅极触点、所述辅助发射极触点以及所述第一布线层设置在所述第一层，所述第二布线层设置在所述第二层，所述辅助发射极触点与所述第一布线层不接触，所述辅助发射极触点通过通孔和所述第二布线层连接。

可选地，所述子模组还包括：发射极引出端，所述发射极引出端的一端连接所述半导体芯片的发射极，所述发射极引出端的另一端连接外部电源负极。

可选地，所述栅极PCB板还包括：多个栅极电阻，每个栅极电阻的一端连接所述栅极触点，每个栅极电阻的另一端连接所述驱动连接单元，多个栅极电阻的阻值可调节。

可选地，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端采用弹性组件构成，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度大于所述半导体芯片高度，所述发射极引出端的高度大于所述辅助发射极引出端的高度，所述发射极引出端的高度和所述辅助发射极引出端的高度差为所述栅极PCB板的厚度。

可选地，该功率半导体模块还包括：带孔洞的管壳，孔洞位置和子模组相对应，管壳和子模组配合实现压力均衡控制。

可选地，所述子模组还包括：底板，所述底板设置在所述半导体芯片的背面，和所述半导体芯片连接。

可选地，所述子模组还包括：绝缘外壳，所述绝缘外壳的高度和所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度相匹配。

可选地，所述子模组还包括：硅凝胶，所述硅凝胶填充于所述子模组中。

本发明技术方案，具有如下优点：

本发明实施例提供的功率半导体模块，通过多个子模组并联，提升了功率半导体模块的电流等级；在子模组之外设置栅极PCB板，并在栅极PCB板上设置第一布线层，该第一布线层通过板上的栅极触点以及栅极引出端和子模组的栅极连接，由于流经多个第一布线层的电流路径一致，且呈对称分布，使得驱动端至各栅极触点的电流路径一致，实现了栅极寄生参数均衡化，从而有效提升了模块内部并联模组间电流的均流能力，提升了模块整体的安全工作区。并且均流能力的提升，能够在增加并联子模组的同时，提升其安全可靠性，这对增加器件的电流等级有较大帮助。此外，通过在模块中设置栅极PCB板，能够在尺寸、形状等限定的情况下，可以通过调整栅极PCB板的结构、布线方式，实现多个子模组的并联均流，有效降低研发成本。

本发明实施例提供的功率半导体模块，设置辅助发射极引出端半导体芯片的发射极连接，辅助发射极引出端和栅极引出端接入栅极PCB板不同层中的不同电路，即分别通过第一布线层和第二布线层连接驱动连接单元，实现驱动回路与功率回路的解耦，减少共源极寄生电感的同时，降低了并联芯片间电流的不均衡度，提升了模块的开关速度，降低了模块的开关损耗，从而有效提升了模块的安全工作区，提高模块的开关性能。

本发明实施例提供的功率半导体模块，通过设置流经多个第二布线层的电流路径一致；使得驱动连接单元至各辅助发射极触点的电流路径长度一致，实现了驱动回路中发射极寄生参数的一致性，有效提升并联芯片间电流的均衡程度。

本发明实施例提供的功率半导体模块，设置多个阻值可调节栅极电阻，通过改变栅极电阻的电阻值，能够进一步改善并联芯片间的均流能力。通过在半导体芯片背面设置底板，能够降低芯片背面散热通道热阻。在子模组中填充硅凝胶等绝缘材料，能够提升模块整体的绝缘能力及可靠性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中功率半导体模块的俯视图；

图2为本发明实施例中功率半导体模块的剖面图；

图3为本发明实施例中栅极PCB板第一层俯视图；

图4为本发明实施例中栅极PCB板第一层俯视图。

具体实施方式

正如在背景技术中所述，当芯片并联时，并联芯片间会出现较大的暂态不均衡电流，而电流分布不均衡，可能使某一芯片通过电流过大，导致芯片构成的子模组局部失效；甚至可能造成功率模块失效或***。因此，电流的不均衡会带来器件安全工作区降低的问题。

有鉴于此，本发明实施例提供一种功率半导体模块，通过多个并联芯片间电流路径的一致性，使得栅极寄生参数具有一致性，从而有效提升了并联芯片间电流的均衡程度，提升了模块整体的安全工作区。

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明实施例提供一种功率半导体模块，如图1、图2以及图3所示，包括：栅极PCB板2和多个并联的子模组1，每个子模组1包括半导体芯片和栅极引出端3，所述栅极PCB板2包括驱动连接单元6，所述栅极引出端3的一端连接所述半导体芯片的栅极；所述栅极PCB板2上设置有多个与所述栅极引出端3的另一端电连接的栅极触点8，多个栅极触点8通过多个第一布线层与所述驱动连接单元6连接，流经多个第一布线层的电流路径一致。

其中，驱动连接单元和外部驱动单元连接，该外部驱动单元采用栅极驱动器，用于为半导体芯片的栅极施加电压并提供驱动电流。第一布线层电流流经路径的材料为金属材料，如铜等，其余部分由绝缘材料构成。流经多个第一布线层的电流路径一致具体为电流路径的长度一致，同时宽度可调整。对于半导体芯片可以是压接型芯片，也可以是焊接型芯片，本发明实施例对于芯片具体类型不作限定。

本发明实施例提供的功率半导体模块，通过多个子模组并联，提升了功率半导体模块的电流等级；在子模组之外设置栅极PCB板，并在栅极PCB板上设置第一布线层，该第一布线层通过板上的栅极触点以及栅极引出端和子模组的栅极连接，由于流经多个第一布线层的电流路径一致，且呈对称分布，使得驱动端至各栅极触点的电流路径一致，实现了栅极寄生参数均衡化，从而有效提升了模块内部并联模组间电流的均流能力，提升了模块整体的安全工作区。并且均流能力

的提升，能够在增加并联子模组的同时，提升其安全可靠性，这对增加器件的电流等级有较大帮助。此外，通过在模块中设置栅极PCB板，能够在尺寸、形状等限定的情况下，可以通过调整栅极PCB板的结构、布线方式，实现多个子模组的并联均流，有效降低研发成本。

在一实施方式中，如图2和图3所示，所述子模组还包括：辅助发射极引出端4，所述辅助发射极引出端4的一端连接所述半导体芯片的发射极；所述栅极PCB板2上设置有多个与所述辅助发射极引出端4另一端电连接的辅助发射极触点9，多个辅助发射极触点9通过多个第二布线层与所述驱动连接单元6连接，流经多个第二布线层的电流路径一致。如图2所示，所述子模组还包括：发射极引出端5，所述发射极引出端5的一端连接所述半导体芯片的发射极，所述发射极引出端的另一端连接外部电源负极。具体地，第二布线层电流流经路径的材料为金属材料，如铜等，其余部分由绝缘材料构成。如图3所示，可以在栅极PCB板上设置多个孔洞10，使得发射极引出端能够通过孔洞与外部电源负极连接，而不与栅极PCB板接触。

在一实施方式中，流经多个第一布线层的电流除了路径一致外，还可以呈对称分布，同时，经多个第二布线层的电流除路径一致外，也可以呈对称分布。由此，能够进一步提高驱动回路中发射极寄生参数的一致性。

所述栅极PCB板包括：第一层和第二层，具体地，图3为栅极PCB板的第一层俯视图，图4为栅极PCB板的第二层俯视图，其中，栅极PCB板分为驱动连接单元6和主体部分7。所述栅极触点9、所述辅助发射极触点9以及所述第一布线层设置在所述第一层，所述第二布线层设置在所述第二层，所述辅助发射极触点9与所述第一布线层不接触，如图3所示，所述辅助发射极触点9通过通孔11和所述第二布线层连接。

此外，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端采用弹性组件构成，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度大于所述半导体芯片高度，所述发射极引出端的高度大于所述辅助发射极引出端的高度，所述发射极引出端的高度和所述辅助发射极引出端的高度差为所述栅极PCB板的厚度。

具体地，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端分别通过键合线与栅极或发射极连接，采用弹性组件作为引出端，且弹性组件的高度大于半导体芯片的高度，因此，弹簧组件能够用于承压，而无需采用半导体芯片承压，由此实现了压接封装和短路失效模式。

本发明实施例提供的功率半导体模块，设置辅助发射极引出端半导体芯片的发射极连接，辅助发射极引出端和栅极引出端接入栅极PCB板不同层中的不同电路，即分别通过第一布线层和第二布线层连接驱动连接单元，实现驱动回路与功率回路的解耦，减少共源极寄生电感的同时，降低了并联芯片间电流的不均衡度，提升了模块的开关速度，降低了模块的开关损耗，从而有效提升了模块的安全工作区，提高模块的开关性能。

本发明实施例提供的功率半导体模块，通过设置流经多个第二布线层的电流路径一致；使得驱动连接单元至各辅助发射极触点的电流路径长度一致，实现了驱动回路中发射极寄生参数的一致性，有效提升并联芯片间电流的均衡程度。

在一实施方式中，所述栅极PCB板还包括：多个栅极电阻，每个栅极电阻的一端连接所述栅极触点，每个栅极电阻的另一端连接所述驱动连接单元，多个栅极电阻的阻值可调节。具体地，通过多个阻值可调节栅极电阻的设置，通过改变栅极电阻的电阻值，能够进一步改善并联芯片间的均流能力。

在一实施方式中，该功率半导体模块还包括：带孔洞的管壳，孔洞位置和子模组相对应，管壳和子模组配合实现压力均衡控制。所述子模组还包括：底板，所述底板设置在所述半导体芯片的背面，和所述半导体芯片连接。所述子模组还包括：绝缘外壳，所述绝缘外壳的高度和所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度相匹配。所述子模组还包括：硅凝胶，所述硅凝胶填充于所述子模组中。其中，绝缘外壳的高度具体设置可以和模块的绝缘要求相匹配。

本发明实施例提供的功率半导体模块，通过在半导体芯片背面设置底板，能够降低芯片背面散热通道热阻。在子模组中填充硅凝胶等绝缘材料，能够提升模块整体的绝缘能力及可靠性。

虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种功率半导体模块，其特征在于，包括：栅极PCB板和多个并联的子模组，每个子模组包括半导体芯片和栅极引出端，所述栅极PCB板包括驱动连接单元，所述栅极引出端的一端连接所述半导体芯片的栅极；

所述栅极PCB板上设置有多个与所述栅极引出端的另一端电连接的栅极触点，多个栅极触点通过多个第一布线层与所述驱动连接单元连接，流经多个第一布线层的电流路径一致。

2.根据权利要求1所述的功率半导体模块，其特征在于，所述子模组还包括：辅助发射极引出端，所述辅助发射极引出端的一端连接所述半导体芯片的发射极；

所述栅极PCB板上设置有多个与所述辅助发射极引出端另一端电连接的辅助发射极触点，多个辅助发射极触点通过多个第二布线层与所述驱动连接单元连接，流经多个第二布线层的电流路径一致。

3.根据权利要求2所述的功率半导体模块，其特征在于，所述栅极PCB板包括：第一层和第二层，所述栅极触点、所述辅助发射极触点以及所述第一布线层设置在所述第一层，所述第二布线层设置在所述第二层，所述辅助发射极触点与所述第一布线层不接触，所述辅助发射极触点通过通孔和所述第二布线层连接。

4.根据权利要求2所述的功率半导体模块，其特征在于，所述子模组还包括：发射极引出端，所述发射极引出端的一端连接所述半导体芯片的发射极，所述发射极引出端的另一端连接外部电源负极。

5.根据权利要求1所述的功率半导体模块，其特征在于，所述栅极PCB板还包括：多个栅极电阻，每个栅极电阻的一端连接所述栅极触点，每个栅极电阻的另一端连接所述驱动连接单元，多个栅极电阻的阻值可调节。

6.根据权利要求4所述的功率半导体模块，其特征在于，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端采用弹性组件构成，所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度大于所述半导体芯片高度，所述发射极引出端的高度大于所述辅助发射极引出端的高度，所述发射极引出端的高度和所述辅助发射极引出端的高度差为所述栅极PCB板的厚度。

7.根据权利要求1所述的功率半导体模块，其特征在于，还包括：带孔洞的管壳，孔洞位置和子模组相对应，管壳和子模组配合实现压力均衡控制。

8.根据权利要求1所述的功率半导体模块，其特征在于，所述子模组还包括：底板，所述底板设置在所述半导体芯片的背面，和所述半导体芯片连接。

9.根据权利要求4所述的功率半导体模块，其特征在于，所述子模组还包括：绝缘外壳，所述绝缘外壳的高度和所述栅极引出端、所述辅助发射极引出端以及所述发射极引出端的高度相匹配。

10.根据权利要求2所述的功率半导体模块，其特征在于，所述子模组还包括：硅凝胶，所述硅凝胶填充于所述子模组中。

Images