CN108346628B - 一种功率模块及其制造方法 - Google Patents

一种功率模块及其制造方法 Download PDF

Info

Publication number
CN108346628B
CN108346628B CN201710063328.1A CN201710063328A CN108346628B CN 108346628 B CN108346628 B CN 108346628B CN 201710063328 A CN201710063328 A CN 201710063328A CN 108346628 B CN108346628 B CN 108346628B
Authority
CN
China
Prior art keywords
power
layer
insulating
terminal
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710063328.1A
Other languages
English (en)
Other versions
CN108346628A (zh
Inventor
李慧
杨胜松
廖雯祺
杨钦耀
李艳
张建利
曾秋莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN201710063328.1A priority Critical patent/CN108346628B/zh
Priority to PCT/CN2018/073367 priority patent/WO2018137559A1/zh
Publication of CN108346628A publication Critical patent/CN108346628A/zh
Application granted granted Critical
Publication of CN108346628B publication Critical patent/CN108346628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种功率模块及其制造方法，功率模块包括：绝缘介质基板，其上表面具有第一导电层，且开设有从下表面到达所述第一导电层的导热路径；至少一个功率半导体芯片，芯片贴设于所述绝缘介质基板的上表面上；绝缘层，覆盖于所述绝缘介质基板上，将芯片包覆在内，所述绝缘层开设有位于芯片上方的通孔，且所述通孔内填充有导电物质；第二导电层，设置于所述绝缘层之上，所述第二导电层通过所述导电物质与芯片电气连接。封装无需开塑封模，节省了生产成本；另外，功率半导体芯片通过在绝缘层上开设通孔并填充导电物质与上层的导电层实现电气连接，减小了模块的体积，有利于模块小型化。

Description

一种功率模块及其制造方法
技术领域
本发明涉及混合集成电路领域，特别是涉及一种功率模块及其制造方法。
背景技术
功率半导体模块是将多只半导体芯片按一定的电路结构封装在一起的器件。在一个IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)模块里，IGBT芯片及二极管芯片被集成到一块共同的底板上，且模块的功率器件与其安装表面(即散热板)相互绝缘。
传统的功率半导体模块塑封成型需要开模，成本较高；另外，功率半导体模块包含起支撑作用的电气转接块，模块体积较大，集成度小。
发明内容
本发明目的在于提供一种功率模块及其制造方法，旨在解决传统的功率半导体模块需要开模，且包含起支撑作用的电气转接块，模块体积较大的问题。
本发明提供了一种功率模块，包括：
绝缘介质基板，其上表面具有图形化的第一导电层，所述绝缘介质基板开设有从下表面到达所述第一导电层的导热路径；
至少一个功率半导体芯片，所述功率半导体芯片贴设于所述绝缘介质基板的上表面上，与所述第一导电层形成电气连接；
绝缘层，覆盖于所述绝缘介质基板上，将所述功率半导体芯片包覆在内，所述绝缘层开设有贯穿其上下表面的第一通孔，且所述通孔内填充有与所述功率半导体芯片电气连接的导电物质；
图形化的第二导电层，设置于所述绝缘层之上，所述第二导电层通过所述导电物质和所述第一导电层将所述功率半导体芯片电路连接。
本发明还提供了一种功率模块的制造方法，包括以下步骤：
设置一上表面具有第一导电层的绝缘介质基板，且开设有从下表面到达所述第一导电层的导热路径；
将至少一个功率半导体芯片设于所述第一导电层上，与所述第一导电层形成电气连接；
在所述绝缘介质基板上设置一绝缘层，将所述功率半导体芯片包覆在内；
在所述绝缘层上设置第二导电层，开设穿透所述绝缘层和第二导电层的通孔，并在所述通孔内填充导电物质，使所述第二导电层通过所述导电物质和所述第一导电层将所述功率半导体芯片电路连接。
上述的功率模块及其制造方法模块封装无需开塑封模，节省了生产成本；在绝缘介质基板上设置导热路径，提高了散热性能；另外，功率半导体芯片通过在绝缘层上开设通孔并填充导电物质与上层的导电层实现电气连接，减小了模块的体积，有利于模块小型化。
附图说明
图1为本发明较佳实施例中功率模块的结构示意图；
图2为本发明其中一个实施例中功率模块的结构示意图；
图3是图2所示功率模块的整体布局图示意图；
图4半桥驱动电路的电路原理图；
图5为本发明另一个实施例中功率模块的结构示意图；
图6是图5所示功率模块的整体布局图示意图；
图7为本发明实施例中散热平板的结构示意图；
图8为本发明较佳实施例中功率模块的制造方法的流程图。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参阅图1，本发明较佳实施例中的功率模块包括绝缘介质基板10、至少一个功率半导体芯片20、绝缘层40及第二导电层50。
绝缘介质基板10具有相对设置的上下表面，其中至少一个表面覆金属，中间层为绝缘介质层11。本实施例中，绝缘介质基板10的上表面覆金属形成图形化的第一导电层12，而下表面可以覆金属形成另一个图形化的导电层13，也可以直接设置散热翅片。
在绝缘介质基板10使用PCB(printed circuit board，印刷电路板)时，PCB的绝缘介质层11(树脂层)的导热能力太差。因此，本实施例中，在绝缘介质基板10开设有从下表面到达所述第一导电层12的导热路径。绝缘介质基板10开设有从下表面(即导电层13)到达或穿透所述第一导电层12的开孔14，且所述开孔14内填充有绝缘导热材料以提高功率模块下表面的散热能力。可以理解的是，提高散热能力的方式不限于使用在使用PCB板作为绝缘介质基板10的情况，或为其他任何表面覆金属绝缘介质基板的情况。
本实施例中的功率半导体芯片20包括IGBT和FRD(fast recovery diode，快速恢复二极管)，构成驱动电路。功率半导体芯片20其上下表面均具有极性引脚，本实施例中，功率半导体芯片20为IGBT时，上表面具有两个极性引脚，分别是门极和发射极，下表面具有集电极。功率半导体芯片20为FRD时，上表面具有阳极，下表面具有阴极，或反之。
功率半导体芯片20贴设于所述绝缘介质基板10的上表面上，与所述第一导电层12形成电气连接。具体地，在第一导电层12上形成电路图案，功率半导体芯片20通过焊接或压接的方式贴设于电路图案上时，其下表面的极性引脚与对应的电路图案形成电路连接以引出。
绝缘层40覆盖于所述绝缘介质基板10上，将所述功率半导体芯片20包覆在内，绝缘层40通过层压的方式覆盖在绝缘介质基板10上。具体地，在产品中，绝缘层40的下表面开设有用于收容功率半导体芯片20的凹槽。所述绝缘层40的预设位置开设有设有多个贯穿其上下表面的通孔42，该多个通孔42贯穿绝缘层40分别到达功率半导体芯片20和第二导电层50，且所述通孔42内填充有与所述功率半导体芯片20和第二导电层50电气连接的导电物质。优选地，在确保金属化通孔42与芯片之间结合的可靠性前提下，同一电路连接路径的通孔42尽可能地多设置，以便保证电路的过流能力及提高芯片上部散热能力。
在制作过程中，本实施例中，绝缘层40由半固化片(Pre-pregnant)加热并固化形成，加热时同时将通孔42内的导电物质金属化；其中，半固化片主要由树脂和增强材料组成，增强材料可以为玻纤布、纸基、复合材料等，所述半固化片的热膨胀系数与所述功率半导体芯片20的热膨胀系数匹配，避免功率器件由于与封装材料热膨胀系数不匹配而导致的器件所受的应力过大出现的失效问题。
第二导电层50设置于所述绝缘层40之上，具体是通过层压的方式叠设在绝缘层40上。第二导电层50通过该导电物质与所述功率半导体芯片20和第一导电层12将所述功率半导体芯片20电路连接。
本实施例中，第二导电层50上形成电路图案，功率半导体芯片20上表面的极性引脚与对应的电路图案形成电气连接以引出。如此，功率半导体芯片20通过开设在绝缘层40上金属化的通孔42与第二导电层50实现电气连接，取代电气转接块实现电气连接，减小了模块的体积，有利于模块小型化。
本实施例中，第二导电层50为导电金属片，具体可以是铜片、铝片或者其他导电金属材料制作而成。在其他实施方式中，第二导电层50可以由另一绝缘介质基板的下表面覆金属构成。另一绝缘介质基板具有相对设置的上下表面，其中至少一个表面覆金属构成第二导电层50。而上表面可以覆金属形成另一个导电层，也可以设置散热翅片。
请参阅图2和图3，在一个实施例中，功率半导体芯片20包括一个IGBT 21和一个FRD 22。功率模块包括引出端子60(即功率模块引脚)，引出端子60的一端与所述第一导电层12或所述第二导电层50固定电气连接，并配合所述通孔42内的导电物质电气连接到所述IGBT 21和FRD 22相应的极性引脚上，所述引出端子60的另一端向外伸出。引出端子60用于将IGBT 21和FRD 22以预设电路的形式将电路的端子引出以用作与外部电路连接。引出端子60可以固定在第一导电层12上，也可以固定在第二导电层50上。
本实施例中，以引出端子60固定在第一导电层12为例说明。引出端子60包括功率端子61和控制端子62，功率端子61包括发射极功率端子61A和集电极功率端子61B，所述第一导电层12包括位于功率模块相对两侧的第一电路图案121和第二电路图案122，第一电路图案121包括并排设置在功率模块的提同一侧的发射极焊盘121A和集电极焊盘121B。所述IGBT 21和FRD 22下表面的极性引脚与第一电路图案121的集电极焊盘121B电气连接，集电极功率端子61B与集电极焊盘121B电气连接；所述IGBT 21和FRD 22上表面的极性引脚分别通过对应的所述通孔42内的导电物质以及所述第二导电层50分别电气连接到所述第一电路图案121的发射极焊盘121A和第二电路图案122，所述控制端子62、发射极功率端子61分别和第二电路图案122、所述第一电路图案121的发射极焊盘121A焊接。可以理解的是第二电路图案122也引脚焊盘。
更具体地，第二导电层50包括第三电路图案51和第四电路图案52，第一电路图案121通过对应的所述通孔42内的导电物质及第三电路图案51连接到IGBT 21和FRD 22上表面的极性引脚。第二电路图案122通过对应的所述通孔42内的导电物质和第四电路图案52连接到IGBT 21上表面的极性引脚。本实施例中，IGBT 21与第一电路图案121电气连接的是发射极，与第二电路图案122电气连接的是门极，与中间电路图案123电气连接的是集电极。
图3是本实施例中功率模块整体布局图示意图。图中填充区域为第一导电层12大致所示图形化，线框加黑区域为第二导电层50大致所示图形化。IGBT21和FRD 22焊接在第一导电层12对应位置，控制端子62及功率端子61也焊接在第一导电层12对应位置，经由金属化的通孔42使得芯片极性与对应端子形成电气连接。控制端子62及功率端子61分别位于模块两侧，低压控制端远离高压功率端，减小了高压端对低压端的电气干扰，提高了控制端的可靠性。
请参阅图4至图6，在另一个实施例中，功率半导体芯片20至少有一对，每个功率半导体芯片20构成一个桥臂，所述第二导电层50通过所述导电物质和所述第一导电层12将每两对所述功率半导体芯片20电路连接构成半桥功率模块1。上桥臂包括上桥IGBT 101和上桥FRD 103，下桥臂包括下桥IGBT 102和下桥FRD 104。以上桥臂的功率半导体芯片20为例，IGBT芯片101其上下表面均具有极性引脚，本实施例中，IGBT芯片101上表面具有两个极性引脚，分别是门极和发射极，下表面具有集电极。上桥FRD芯片103上表面具有阳极，下表面具有阴极。下桥臂的功率半导体芯片20同之。
本实施例中，以引出端子固定在第一导电层12为例说明。引出端子包括控制端子32和功率端子31，本实施例中，控制端子32包括两个分别控制上下桥臂的第一控制端子321和第二控制端子322，功率端子31包括正极功率端子311、交流功率端子312及负极功率端子313。所述第一导电层12包括位于半桥功率模块相对两侧的第一电路图案121和第二电路图案122。功率半导体芯片20的极性引脚分别通过对应的所述通孔42内的导电物质以及所述第二导电层50分别电气连接到所述第一电路图案121和第二电路图案122，所述控制端子32和功率端子31分别和所述第一电路图案121和第二电路图案122固定电气连接。可以理解的是第一电路图案121和第二电路图案122为引脚焊盘。
具体地，第一电路图案121包括三个分别与正极功率端子311、交流功率端子312及负极功率端子313焊接的引脚焊盘121A、121B和121C，本实施例中，三个引脚焊盘121A、121B和121C并排设置在半桥功率模块的同一侧。请参阅图4，第二电路图案122包括分别与第一控制端子321和第二控制端子322焊接的引脚焊盘122A和122B，引脚焊盘122A和122B同设置在半桥功率模块与第一电路图案121相对的另一侧。
更具体地，第二导电层50包括第三电路图案51和第四电路图案52，第三电路图案51和第四电路图案52分别用于将功率半导体芯片20的极性引脚配合对应的通孔42内的导电物质分别电路连接到第一电路图案121和第二电路图案122。
图6是本实施例中功率模块整体布局图示意图。图中填充区域为第一导电层12大致所示图形化，线框加黑区域为第二导电层50大致所示图形化。半桥驱动电路的各个器件焊接在第一导电层12对应位置，控制端子32及功率端子31也焊接在第一导电层12对应位置，经由金属化的通孔42使得芯片极性与对应端子形成电气连接。控制端子32及功率端子31分别位于模块两侧，低压控制端远离高压功率端，减小了高压端对低压端的电气干扰，提高了控制端的可靠性。
另外，在优选的实施例中，请参阅图2、5和7，功率模块还包括散热器70，所述散热器70设置所述绝缘介质基板10的下表面和/或所述第二导电层50的上表面。散热器70可单独设置在功率模块下表面与开孔14内的绝缘导热材料接触，也可设置在功率模块上下表面实现双面散热。具体地，绝缘介质基板10的下表面和/或所述第二导电层50的上表面通过绝缘导热胶80后与散热器70连接。散热器70为散热翅片或平板热管。图7是平板热管示意图。功率半导体芯片20产生的热传导到热管蒸发面71，毛细管中工作液72吸收热量汽化并充满蒸汽腔。平板热管70的冷凝面73采用循环冷却液进行冷却。蒸汽90在冷凝面73重新凝结成液体，在毛细芯74的毛吸力作用下，液体重新流回蒸发面71，重复上述步骤实现循环散热。
此外，请结合图2、3、7和8，还公开了一种可制造上述功率模块的制造方法，包括以下步骤：
步骤S110，设置一上表面具有第一导电层12的绝缘介质基板10，且开设有从下表面到达所述第一导电层的导热路径。
在该步骤中，所提供的绝缘介质基板10应具有相对设置的上下表面，其中至少一个表面覆金属。本实施例中，绝缘介质基板10的上表面覆金属形成图形化的第一导电层12，而下表面可以覆金属形成另一个导电层，也可以设置散热翅片；并且，第一导电层12上应预设相应的电路图案。
在绝缘介质基板10使用PCB时，PCB的树脂层的导热能力太差。因此，本实施例中，在绝缘介质基板10开设有从下表面到达所述第一导电层12的导热路径。绝缘介质基板10上开设有从下表面(即导电层13)到达或穿透所述第一导电层12的开孔14，且所述开孔14内填充有绝缘导热材料以提高功率模块下表面的散热能力。可以理解的是，提高散热能力的方式不限于使用在使用PCB板作为绝缘介质基板10的情况，或为其他任何表面覆金属绝缘介质基板的情况。
步骤S120，将功率半导体芯片20设于所述第一导电层12上，与所述第一导电层12形成电气连接。
具体地，功率半导体芯片20包括IGBT和或FRD构成驱动电路。芯片上下表面均具有极性引脚，功率半导体芯片20贴设于所述绝缘介质基板10的上表面上，与所述第一导电层12形成电气连接。具体地，功率半导体芯片20通过焊接或压接的方式贴设于第一导电层12的电路图案上时，其下表面的极性引脚与对应的电路图案形成电路连接以引出。
步骤S130，在所述绝缘介质基板10上设置一绝缘层40，将所述功率半导体芯片20包覆在内。
本实施例中，所述绝缘层40为半固化片，半固化片是绝缘的，且其热膨胀系数需尽量与功率半导体芯片20的热膨胀系数匹配。
步骤S140，在所述绝缘层40上设置第二导电层50，开设穿透所述绝缘层40和第二导电层50的通孔42，并在所述通孔42内填充导电物质，使所述第二导电层50通过所述通孔42内的导电物质和所述第一导电层12将功率半导体芯片20电路连接。
具体地，第二导电层50优选为导电金属片。将所述第二导电层50、半固化片和设有所述功率半导体芯片20的绝缘介质基板10依次层叠压合，使半固化片流胶填充并覆盖功率半导体芯片20。在第二导电层50和绝缘层40上采用激光技术制作到达功率半导体芯片20的极性引脚，以及到达第一导电层12的通孔42，在所述通孔42内填充导电物质使通孔42金属化。第二导电层50在层压之前或之后需制作电路图案，功率半导体芯片20上表面的极性引脚通过金属化的通孔42与对应的电路图案形成电路连接。
更具体的实施例中，在步骤S120中还包括：还设置引出端子60，使所述引出端子60的一端与所述第一导电层12固定电气连接，另一端向外伸出的步骤。在其他实施方式中，可以设置图形化的第二导电层50时，设置引出端子，将使所述引出端子60的一端与所述第二导电层50固定电气连接，另一端向外伸出。引出端子包括控制端子62和功率端子61，所述控制端子62和功率端子61分别位于所述半桥功率模块相对两侧。低压控制端远离高压功率端，减小了高压端对低压端的电气干扰，提高了控制端的可靠性。
进一步地，所述方法还包括加热的步骤，通过加热使所述半固化片固化实现绝缘。
进一步地，所述方法还包括设置与所述绝缘介质基板的下表面和/或所述第二导电层的上表面的散热器的步骤。
可见，上述的制作方法均在制作功率模块是封装无需开塑封模，节省了生产成本；芯片通过金属化的通孔42实现电气连接，减小了模块的体积，有利于模块小型化。
更具体地，功率模块的制造方法为：将功率半导体芯片20、控制端子62和功率端子61均焊接在绝缘介质基板10图形化的第一导电层12上，将相应厚度的半固化片(绝缘层)40、第二导电层50与贴有芯片的绝缘介质基板10进行层压，使半固化片40的流胶填充并覆盖芯片，其中，半固化片40是绝缘的，且其热膨胀系数需尽量与功率器件热膨胀系数匹配。首先对层压后模块的第二导电层50图形化，再采用激光技术制作通孔42并金属化，使得芯片极性引脚与对应引出端子60形成电气连接。在确保金属化通孔42与芯片之间结合的可靠性前提下通孔42尽可能地多设置，以便保证电路的过流能力及提高芯片上部散热能力。其中，通过对绝缘介质基板10的下表面和绝缘介质层11采用激光技术钻开孔14并填充绝缘导热材料以提高芯片下表面的散热能力，此步骤可以在层压之后制作通孔42的时候同时进行，也可以在准备绝缘基板10时候进行。模块(绝缘介质基板10)下表面由散热器70进行散热，模块(第二导电层50)上表面涂上绝缘导热胶80后与另一个散热器70连接散热，以此实现双面散热，提高散热能力。两个散热器70不一定需要同时设置，在能够满足散热条件情况下，也可仅由下表面的散热器70单独构成单面散热。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种功率模块，其特征在于，包括：
绝缘介质基板，其上表面具有图形化的第一导电层，所述绝缘介质基板开设有从下表面到达所述第一导电层的导热路径；
至少一个功率半导体芯片，所述功率半导体芯片贴设于所述绝缘介质基板的上表面上，与所述第一导电层形成电气连接；
绝缘层，覆盖于所述绝缘介质基板上，将所述功率半导体芯片包覆在内，所述绝缘层开设有贯穿其上下表面的通孔，且所述通孔内填充有与所述功率半导体芯片电气连接的导电物质；
图形化的第二导电层，设置于所述绝缘层之上，所述第二导电层通过所述导电物质和所述第一导电层将所述功率半导体芯片电路连接；
固定连接在所述第一导电层上的引出端子，所述引出端子的一端与所述第一导电层电气连接，所述引出端子的另一端向外伸出；
功率半导体芯片包括IGBT和FRD，所述引出端子包括控制端子和功率端子，所述控制端子和功率端子分别位于所述功率模块相对两侧，功率端子包括发射极功率端子和集电极功率端子，所述第一导电层包括位于功率模块相对两侧的第一电路图案和第二电路图案，第一电路图案包括并排设置在功率模块的同一侧的发射极焊盘和集电极焊盘；所述IGBT和FRD下表面的极性引脚与集电极焊盘电气连接，集电极功率端子与集电极焊盘电气连接；所述IGBT和FRD上表面的极性引脚分别通过对应的所述通孔内的导电物质以及所述第二导电层分别电气连接到所述第一电路图案的发射极焊盘和第二电路图案；所述控制端子、发射极功率端子分别和第二电路图案、所述第一电路图案的发射极焊盘焊接。
2.如权利要求1所述的功率模块，其特征在于，所述绝缘介质基板开设有从下表面到达或穿透所述第一导电层的开孔，且所述开孔内填充有绝缘导热材料。
3.如权利要求1所述的功率模块，其特征在于，包括至少一对所述功率半导体芯片，所述第二导电层通过所述导电物质和所述第一导电层将每两对所述功率半导体芯片电路连接构成半桥功率模块。
4.如权利要求1或2所述的功率模块，其特征在于，还包括散热器，所述散热器设置所述绝缘介质基板的下表面和/或所述第二导电层的上表面。
5.如权利要求1所述的功率模块，其特征在于，所述绝缘介质基板为PCB板。
6.如权利要求1所述的功率模块，其特征在于，所述绝缘层为半固化片。
7.一种功率模块的制造方法，其特征在于，包括以下步骤：
设置一上表面具有第一导电层的绝缘介质基板，且开设有从下表面到达所述第一导电层的导热路径；
将至少一个功率半导体芯片设于所述第一导电层上，与所述第一导电层形成电气连接；
在所述绝缘介质基板上设置一绝缘层，将所述功率半导体芯片包覆在内；
在所述绝缘层上设置第二导电层，开设穿透所述绝缘层和第二导电层的通孔，并在所述通孔内填充导电物质，使所述第二导电层通过所述导电物质和所述第一导电层将所述功率半导体芯片电路连接；
在将至少一个功率半导体芯片设于所述第一导电层上时，还设置固定连接在所述第一导电层上的引出端子，使所述引出端子的一端与所述第一导电层电气连接，另一端向外伸出；
功率半导体芯片包括IGBT和FRD，所述引出端子包括控制端子和功率端子，所述控制端子和功率端子分别位于所述功率模块相对两侧，功率端子包括发射极功率端子和集电极功率端子，所述第一导电层包括位于功率模块相对两侧的第一电路图案和第二电路图案，第一电路图案包括并排设置在功率模块的同一侧的发射极焊盘和集电极焊盘；所述IGBT和FRD下表面的极性引脚与集电极焊盘电气连接，集电极功率端子与集电极焊盘电气连接；所述IGBT和FRD上表面的极性引脚分别通过对应的所述通孔内的导电物质以及所述第二导电层分别电气连接到所述第一电路图案的发射极焊盘和第二电路图案；所述控制端子、发射极功率端子分别和第二电路图案、所述第一电路图案的发射极焊盘焊接。
8.如权利要求7所述的功率模块的制造方法，其特征在于，所述开设有从下表面到达所述第一导电层的导热路径的步骤包括：
于所述绝缘介质基板上开设有从下表面到达或穿透所述第一导电层的开孔；
于所述开孔内填充有绝缘导热材料。
9.如权利要求7所述的功率模块的制造方法，其特征在于，所述方法还包括加热的步骤；其中，所述绝缘层为半固化片，通过加热使所述半固化片固化实现绝缘。
10.如权利要求7所述的功率模块的制造方法，其特征在于，还包括设置于所述绝缘介质基板的下表面和/或所述第二导电层的上表面的散热器。
CN201710063328.1A 2017-01-24 2017-01-24 一种功率模块及其制造方法 Active CN108346628B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710063328.1A CN108346628B (zh) 2017-01-24 2017-01-24 一种功率模块及其制造方法
PCT/CN2018/073367 WO2018137559A1 (zh) 2017-01-24 2018-01-19 一种功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710063328.1A CN108346628B (zh) 2017-01-24 2017-01-24 一种功率模块及其制造方法

Publications (2)

Publication Number Publication Date
CN108346628A CN108346628A (zh) 2018-07-31
CN108346628B true CN108346628B (zh) 2021-06-18

Family

ID=62963127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063328.1A Active CN108346628B (zh) 2017-01-24 2017-01-24 一种功率模块及其制造方法

Country Status (2)

Country Link
CN (1) CN108346628B (zh)
WO (1) WO2018137559A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060574B (zh) * 2019-04-25 2021-10-22 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板
CN112687630A (zh) * 2020-12-15 2021-04-20 株洲中车时代半导体有限公司 一种功率器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469469A (zh) * 2002-07-15 2004-01-21 三菱电机株式会社 功率半导体装置
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
CN103165587A (zh) * 2011-12-16 2013-06-19 三星电机株式会社 半导体封装
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN105161467A (zh) * 2015-08-14 2015-12-16 株洲南车时代电气股份有限公司 一种用于电动汽车的功率模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800636B (zh) * 2012-08-28 2015-02-18 中国科学院微电子研究所 电子元件封装体及其制造方法
CN104048194A (zh) * 2013-03-16 2014-09-17 深圳市邦贝尔电子有限公司 一种led灯珠及光组件
TWI516028B (zh) * 2013-06-20 2016-01-01 財團法人工業技術研究院 高低壓隔離內埋功率模組
SG10201400390YA (en) * 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
SG10201401622RA (en) * 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
CN107079578A (zh) * 2014-09-24 2017-08-18 Hiq太阳能股份有限公司 用于快速边缘速率环境的晶体管热管理和emi管理解决方案
KR20160049786A (ko) * 2014-10-28 2016-05-10 현대모비스 주식회사 파워 모듈 및 그의 패키징 방법
CN104465642B (zh) * 2014-12-10 2017-05-24 华进半导体封装先导技术研发中心有限公司 基于有机基板的多层芯片的扇出型封装结构及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469469A (zh) * 2002-07-15 2004-01-21 三菱电机株式会社 功率半导体装置
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
CN103165587A (zh) * 2011-12-16 2013-06-19 三星电机株式会社 半导体封装
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN105161467A (zh) * 2015-08-14 2015-12-16 株洲南车时代电气股份有限公司 一种用于电动汽车的功率模块

Also Published As

Publication number Publication date
CN108346628A (zh) 2018-07-31
WO2018137559A1 (zh) 2018-08-02

Similar Documents

Publication Publication Date Title
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
KR950008241B1 (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US10096562B2 (en) Power module package
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
CN108346649B (zh) 一种半桥功率模块及其制造方法
CN100456473C (zh) 功率电源模块的封装结构
JP5664475B2 (ja) 半導体装置
CN110268520B (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
WO2018137560A1 (zh) 一种功率模块及其制造方法
CN108346628B (zh) 一种功率模块及其制造方法
WO2018137556A1 (zh) 一种功率模块及其制造方法
WO2018018961A1 (zh) Pcb板、pcb板的制造方法及移动终端
CN112713120A (zh) 功率电子组件及其产生方法
CN112512201B (zh) 一种内嵌相变散热器件的印刷电路板
CN209949522U (zh) 电路板、电路板组件以及电子装置
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
JP2016096190A (ja) 電子装置
US20240038630A1 (en) Semiconductor module comprising at least one semiconductor element
CN221149993U (zh) 半导体封装和供电模块
KR102683179B1 (ko) 양면 냉각 전력 모듈 및 그 제조방법
CN213907020U (zh) 一种内嵌均温板的印刷电路板
CN219476670U (zh) 功率芯片模块
CN214228544U (zh) 铜基散热线路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210208

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009

Applicant before: BYD Co.,Ltd.

GR01 Patent grant
GR01 Patent grant