CN114740933A - 一种用于高压ldo的内部基准电源轨控制电路 - Google Patents
一种用于高压ldo的内部基准电源轨控制电路 Download PDFInfo
- Publication number
- CN114740933A CN114740933A CN202210450697.7A CN202210450697A CN114740933A CN 114740933 A CN114740933 A CN 114740933A CN 202210450697 A CN202210450697 A CN 202210450697A CN 114740933 A CN114740933 A CN 114740933A
- Authority
- CN
- China
- Prior art keywords
- ldo
- module
- voltage
- pull
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种用于高压LDO的内部基准电源轨控制电路,包括基准电压检测模块和LDO启动电路模块;其中基准电压检测模块用于检测基准电压Vref的建立情况,并输出两个具有比较关系的电压V1和V2;LDO启动电路模块根据V1和V2的比较结果,判断是否上拉或下拉功率管栅极节点,决定LDO输出的建立方式;在Vref未建立至预设电压时,LDO输出在启动电路模块作用下为开环上升的建立方式,并供电基准模块使Vref上升;直至Vref超过预设电压,开环建立结束,更改LDO输出的建立方式为闭环上升直至稳定。本发明所述的用于高PSR高压LDO的内部基准电源轨控制电路无需引入预降压模块、基准和LDO之间的片外滤波电容。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种用于高压LDO的内部基准电源轨控制电路。
背景技术
低压差线性稳压器(LDO)作为电源管理芯片之一,具备低成本、低噪声以及优秀的电源抑制(PSR)特性等优点。在输入电压变化较大的复杂电气***中,高压LDO作为一种有效的解决方案,其PSR性能尤其重要。传统芯片***中,LDO的参考电压Vref由内部基准模块提供,若基准模块电源轨噪声对Vref的影响加大,后级LDO的PSR会随之恶化。为缓解这一影响,包含内部基准模块的LDO通常采用三种方法,一是在基准模块和LDO之间接入一阶RC滤波结构以滤除高于截止频率的电源纹波,但这需要额外的引脚、增大印刷电路板面积;二是搭建高PSR的基准电压产生模块,从而得到低电源纹波影响的基准电压,但是需要复杂的结构及大量的功耗开销;三是增加预降压结构,从而得到干净的基准模块电源轨,但是难以满足低压差条件。
发明内容
针对上述问题,本发明提出了一种用于高PSR高压LDO的内部基准电源轨控制电路。其目的在于解决目前在传统高压LDO***中,需在基准与LDO之间添加大电容滤波或增加基准功耗及复杂度以保证LDO高PSR性能的技术问题。
本发明的技术方案为:
一种用于高PSR高压LDO的内部基准电源轨控制电路,包括基准电压检测模块和LDO启动电路模块;
所述基准电压检测模块用于实时检测基准电压建立情况,输入为基准电压,电源轨为LDO的低压域输出VOUT,其输出为两个具有比较关系的电压V1和V2,V1和V2连接所述LDO启动电路模块;
具体的,所述基准电压检测模块,包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2;第一电流源I1的电流输入端连接低压域电源VOUT,其电流流出端连接第一NMOS管NM1的漏极,并记该节点为第一节点,电位为V1;第二电流源I2的电流输入端连接低压域电源VOUT,其电流流出端接第二电阻R2的上端,记该节点为第二节点,电位为V2,R2的下端连接地电位VSS;第一NMOS管NM1的栅极连接基准电压产生模块输出的基准电压Vref,其源极通过第一电阻R1连接到地电位VSS;
所述LDO启动电路模块用于决定LDO输出的建立方式,其电源轨包括LDO的低压域输出VOUT,及芯片的高压域输入电源VIN,输入端连接前述基准电压检测模块输出的比较信号V1和V2,输出端连接LDO功率管栅极Vg;
具体的,所述LDO启动电路模块,包括第一比较器COMP1、由第一PMOS管PM1、第二PMOS管PM2、…、和第n PMOS管PMn组成的串联PMOS管阵列、第二NMOS管NM2、上拉/下拉模块;第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS,其负相输入端连接前述基准电压检测模块中第一节点电位V1,其正相输入端连接前述基准电压检测模块中第二节点电位V2,其输出连接第二NMOS管NM2的栅极,并记该节点为第三节点Vc;串联MOS管阵列中,第一PMOS管PM1的栅极、衬底与源极互连,并连接高压域电源VIN,其漏极与第二PMOS管PM2的栅极、衬底和源极互连,第二PMOS管PM2的漏极连接至下一PMOS管的栅极、衬底及源极;阵列其余PMOS管连接方式同前述;第n PMOS管PMn的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端,记此节点为第四节点;第二NMOS管NM2的源极接地电位VSS;上拉/下拉模块的输出端连接LDO功率管的栅极Vg。
上述方案中,基准电压Vref超过预设电压则LDO输出的建立方式进行切换,此预设电压可通过改变片内器件参数灵活调整;串联MOS管阵列单元均为低阈值PMOS管,具有低功耗,无***死锁风险及低成本特性。
本发明的有益效果为:本发明提出一种用于高PSR高压LDO的内部基准电源轨控制电路,该电路使LDO输出的建立方式在基准电压Vref未建立时为开环上升,同时其输出电压VOUT作为基准模块的电源轨供电;当Vref跟随VOUT上升至预设电位时,可更改LDO输出的建立方式为闭环上升。由于基准电压产生模块的电源轨为LDO的输出,而非VIN,所以稳定时,VIN对基准电路模块电源轨的噪声可忽略,从而对Vref的影响可忽略,提高了高压LDO的PSR。且该***无需引入预降压模块、基准与LDO之间的片外电容滤波及特殊的基准结构。
附图说明
图1是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的***框图。
图2是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的基准电压检测模块结构图。
图3是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的LDO启动电路模块结构图。
图4是本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路的***上电示意图。
具体实施方式
下面结合附图和实施例,对本发明技术方案进行详细描述:
本发明提出的一种用于高PSR高压LDO的内部基准电源轨控制电路***框图如图1所示,包括基准电压检测模块和LDO启动电路模块。其中基准电压检测模块的电源轨与基准电压产生模块一致,均为VOUT;该基准电压检测模块检测基准电压Vref的建立情况,并输出两个具有比较关系的电压V1和V2。LDO启动电路模块的电源轨为VIN和VOUT,其根据V1和V2的大小关系,决定LDO输出的建立方式;LDO上电初期,Vref未达到预设电压时,该模块控制LDO输出级功率管的栅极Vg,使VOUT开环上升;当Vref跟随VOUT上升至预设电位时,该模块切断开环过程,更改LDO输出的建立方式为闭环上升。下面分别描述模块的电路结构及连接关系。
如图2给出了基准电压检测模块的一种实现形式,包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2;第一电流源I1的电流输入端连接低压域电源VOUT,其电流流出端连接第一NMOS管NM1的漏极,并记该节点为第一节点,电位为V1;第二电流源I2的电流输入端连接低压域电源VOUT,其电流流出端接第二电阻R2的上端,记该节点为第二节点,电位为V2,R2的下端连接地电位VSS;第一NMOS管NM1的栅极连接基准电压产生模块输出的基准电压Vref,其源极通过第一电阻R1连接到地电位VSS。
在***刚上电时,***输入电源VIN有一个从低到高的建立过程,但由于初期LDO的输出并未建立到合适的电位,此模块及基准电压产生模块均不会工作。根据图2,有关系式(1)和关系式(2)成立:
V1=(Rds1+R1)×I1 (1)
V2=R2×I2 (2)
其中Rds1为第一NMOS管NM1等效导通电阻。当基准电压Vref在较低电位,第一NMOS管NM1处于截止区,Rds1远大于第一电阻R1和第二电阻R2,第一节点电位V1可轻松满足大于第二节点电位V2。LDO的输出电压VOUT在LDO启动电路模块作用下开环上升,Vref也随之上升,第一NMOS管等效导通电阻Rds1逐渐减小,直到基准电压Vref上升至预设电位,记此电压为VRT,此时V1等于V2;VRT可通过调整器件参数设定为略小于Vref稳定值;此后,Vref继续接近稳定值,V1小于V2。
如图3给出了LDO启动模块的一种实现形式,包括第一比较器COMP1、由第一PMOS管PM1、第二PMOS管PM2、…、和第n PMOS管PMn管组成的串联PMOS管阵列、第二NMOS管NM2和上拉/下拉模块;第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS,其负相输入端连接前述基准电压检测模块中第一节点电位V1,其正相输入端连接前述基准电压检测模块中第二节点电位V2,其输出连接第二NMOS管NM2的栅极,并记该节点为第三节点Vc;串联MOS管阵列中,第一PMOS管PM1的栅极、衬底与源极互连,并连接高压域电源VIN,其漏极与第二PMOS管PM2的栅极、衬底和源极互连,第二PMOS管PM2的漏极连接至下一PMOS管的栅极、衬底及源极;阵列其余PMOS管连接方式同前述;第n PMOS管PMn的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端,记此节点为第四节点;串联MOS管阵列单元均为低阈值特性MOS管,且阵列个数由MOS管漏源耐压及***输入电源VIN大小共同决定,该支路电流为亚阈值电流;第二NMOS管NM2的源极接地电位VSS;上拉/下拉模块的输出端连接LDO功率管的栅极Vg。
在***刚上电时,第一比较器COMP1不工作,***输入电源VIN通过串联MOS管阵列向前述第四节点充电,充电电流为亚阈值电流,直至第四节点电位达到上拉/下拉模块使能阈值,上拉/下拉模块对LDO功率管的栅极节点进行上拉或下拉(若功率管为PMOS管,则对其栅极节点进行下拉,若功率管为NMOS管,则对其栅极节点进行上拉),LDO的输出VOUT开环上升,并对基准电压产生模块供电,直至Vref超过前述设定电位VRT,从而V1小于V2,第一比较器COMP1输出节点Vc翻转,第二NMOS管NM2导通,第四节点电位小于上拉/下拉模块使能阈值,该模块关闭,开环工作结束;此后LDO输出在负反馈作用下闭环上升到稳定值。
结合图示结果阐述本发明所提出的用于高PSR高压LDO的内部基准电源轨控制电路的技术效果,如图4为本发明***上电示意图,包含LDO输出电压VOUT,基准电压Vref,前述第一节点及第二节点电压V1和V2。初始VIN上电阶段,LDO输出电压VOUT跟随VIN开环上升,第一节点电压V1大于第二节点电压V2。当VOUT上升至Vref超过VRT,第一节点电压V1小于第二节点电压V2,LDO的输出停止开环上升过程,并转而在负反馈环路作用下上升至稳定值。
Claims (1)
1.一种用于高压LDO的内部基准电源轨控制电路,其特征在于,包括基准电压检测模块和LDO启动电路模块;
所述基准电压检测模块包括第一电流源I1、第二电流源I2、第一NMOS管NM1、第一电阻R1、第二电阻R2;第一电流源I1的电流输入端连接低压域电源VOUT,其电流流出端连接第一NMOS管NM1的漏极,记第一电流源I1和第一NMOS管NM1的连接点为第一节点,电位为V1;第二电流源I2的电流输入端连接低压域电源VOUT,其电流流出端接第二电阻R2的一端,记第二电流源I2和第二电阻R2的连接点为第二节点,电位为V2,第二电阻R2的另一端连接地电位VSS;第一NMOS管NM1的栅极连接基基准电压Vref,其源极通过第一电阻R1连接到地电位VSS;
所述LDO启动模块包括第一比较器COMP1、由n个PMOS管组成的串联PMOS管阵列、第二NMOS管NM2、上拉/下拉模块;第一比较器COMP1的正负供电电源分别连接低压域电源VOUT及地电位VSS,其负相输入端连接基准电压检测模块中第一节点电位V1,其正相输入端连接第二节点电位V2,其输出连接第二NMOS管NM2的栅极;串联MOS管阵列中,每个PMOS管的漏极有下一个PMOS管的栅极、衬底和源极互连,并且第一个PMOS管的栅极、衬底与源极接高压域电源VIN,最后一个PMOS管的漏极连接第二NMOS管NM2的漏极与上拉/下拉模块的输入端;第二NMOS管NM2的源极接地电位VSS;上拉/下拉模块的输出端连接LDO功率管的栅极Vg。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210450697.7A CN114740933B (zh) | 2022-04-27 | 2022-04-27 | 一种用于高压ldo的内部基准电源轨控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210450697.7A CN114740933B (zh) | 2022-04-27 | 2022-04-27 | 一种用于高压ldo的内部基准电源轨控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114740933A true CN114740933A (zh) | 2022-07-12 |
CN114740933B CN114740933B (zh) | 2022-12-02 |
Family
ID=82283643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210450697.7A Active CN114740933B (zh) | 2022-04-27 | 2022-04-27 | 一种用于高压ldo的内部基准电源轨控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114740933B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115826660A (zh) * | 2022-12-22 | 2023-03-21 | 电子科技大学 | 一种高速高精度的低压差线性稳压器启动电路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1376294A1 (en) * | 2002-06-28 | 2004-01-02 | Motorola, Inc. | Low drop-out voltage regulator and method |
EP1508847A1 (en) * | 2003-08-22 | 2005-02-23 | Dialog Semiconductor GmbH | Frequency compensation scheme for low drop out (LDO) voltage regulators using adaptive bias |
US20120068740A1 (en) * | 2010-09-17 | 2012-03-22 | Kabushiki Kaisha Toshiba | Voltage output circut |
US20130002224A1 (en) * | 2011-06-30 | 2013-01-03 | Stmicroelectronics (Shenzhen) R&D Co. Ltd. | High efficiency boost converter |
WO2016095445A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳市中兴微电子技术有限公司 | 一种低压电源产生电路、方法及集成电路 |
WO2018076683A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种温度检测电路和方法 |
CN109213252A (zh) * | 2018-11-22 | 2019-01-15 | 北京中科汉天下电子技术有限公司 | 一种自适应ldo电路 |
CN111290460A (zh) * | 2020-02-25 | 2020-06-16 | 电子科技大学 | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 |
CN112416044A (zh) * | 2020-12-03 | 2021-02-26 | 电子科技大学 | 一种高电源抑制比的电压基准电路 |
CN215340873U (zh) * | 2021-07-16 | 2021-12-28 | 上海太矽电子科技有限公司 | 一种低压差高耐压稳压器ldo电路 |
-
2022
- 2022-04-27 CN CN202210450697.7A patent/CN114740933B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1376294A1 (en) * | 2002-06-28 | 2004-01-02 | Motorola, Inc. | Low drop-out voltage regulator and method |
EP1508847A1 (en) * | 2003-08-22 | 2005-02-23 | Dialog Semiconductor GmbH | Frequency compensation scheme for low drop out (LDO) voltage regulators using adaptive bias |
US20120068740A1 (en) * | 2010-09-17 | 2012-03-22 | Kabushiki Kaisha Toshiba | Voltage output circut |
US20130002224A1 (en) * | 2011-06-30 | 2013-01-03 | Stmicroelectronics (Shenzhen) R&D Co. Ltd. | High efficiency boost converter |
WO2016095445A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳市中兴微电子技术有限公司 | 一种低压电源产生电路、方法及集成电路 |
WO2018076683A1 (zh) * | 2016-10-31 | 2018-05-03 | 深圳市中兴微电子技术有限公司 | 一种温度检测电路和方法 |
CN109213252A (zh) * | 2018-11-22 | 2019-01-15 | 北京中科汉天下电子技术有限公司 | 一种自适应ldo电路 |
CN111290460A (zh) * | 2020-02-25 | 2020-06-16 | 电子科技大学 | 一种高电源抑制比快速瞬态响应的低压差线性稳压器 |
CN112416044A (zh) * | 2020-12-03 | 2021-02-26 | 电子科技大学 | 一种高电源抑制比的电压基准电路 |
CN215340873U (zh) * | 2021-07-16 | 2021-12-28 | 上海太矽电子科技有限公司 | 一种低压差高耐压稳压器ldo电路 |
Non-Patent Citations (2)
Title |
---|
STEFAN LEINER: "Digital LDO modeling for early design space explaration", 《2016 29TH IEEE INTERNATIONAL SYSTEM-ON-CHIP CONFERENCE》 * |
罗萍等: "一种高电源抑制比LDO", 《微电子学》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115826660A (zh) * | 2022-12-22 | 2023-03-21 | 电子科技大学 | 一种高速高精度的低压差线性稳压器启动电路 |
CN115826660B (zh) * | 2022-12-22 | 2023-10-03 | 电子科技大学 | 一种高速高精度的低压差线性稳压器启动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114740933B (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7170861B2 (ja) | Nmosトランジスタを使用するldoレギュレータ | |
WO2016015566A1 (zh) | 软启动方法及电路 | |
US8018214B2 (en) | Regulator with soft-start using current source | |
JP2009131062A (ja) | 降圧型スイッチングレギュレータ | |
US20080030261A1 (en) | Charge Pump Circuit | |
CN203251226U (zh) | 线性电源控制器 | |
KR20050014671A (ko) | Dc/dc 컨버터 | |
CN105786069A (zh) | 一种低压电源产生电路、方法及集成电路 | |
CN108508958B (zh) | 一种伪数字低压差线性稳压器及电源管理芯片 | |
CN102624232A (zh) | 一种用于dc-dc升压变换器的预充电电路及预充电方法 | |
CN114740933B (zh) | 一种用于高压ldo的内部基准电源轨控制电路 | |
CN115411922A (zh) | 一种吸收灌电流的缓冲器 | |
US11539356B2 (en) | Voltage comparator | |
WO2023228552A1 (ja) | リニアレギュレータ、半導体装置、スイッチング電源 | |
CN109274268B (zh) | 一种应用于芯片内部的高压转低压电路 | |
WO2020204820A1 (en) | A digital comparator for a low dropout (ldo) regulator | |
CN113659812B (zh) | 米勒钳位控制电路 | |
CN209388205U (zh) | 电源电路以及显示*** | |
KR20110030373A (ko) | Dc―dc 컨버터 | |
CN117277783B (zh) | 一种应用于ac-dc电源驱动芯片启动电路的ldo电路 | |
CN117394689B (zh) | 一种自适应宽工作电压范围的供电单元及其控制方法 | |
KR20150080102A (ko) | 반도체 장치 | |
Xiao et al. | A switched-capacitor DC-DC converter with embedded fast NMOS-LDOs achieving low noise, low output voltage ripple and fast response | |
CN101286697A (zh) | 信号产生装置及其相关方法 | |
US20240210982A1 (en) | Circuit and system for actively discharging a power stage input node during power supply turn-on |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |