CN115800736A - 一种适用于薄栅氧化层工艺的动态高压信号传输开关电路 - Google Patents

Abstract

本发明公开了一种适用于薄栅氧化层工艺的动态高压信号传输开关电路，包括：对称双NMOS管开关，包括两个N型晶体管，两个N型晶体管的栅极、源极分别相连接，两个N型晶体管的漏极分别作为高压信号的输入端；浮动电源轨生成模块，连接对称双NMOS管开关中两个N型晶体管的源极，用于跟踪动态高压信号的幅度生成浮动电源轨；LevelShift电平转换模块，连接浮动电源轨生成模块和对称双NMOS管开关中两个N型晶体管的栅极，用于将输入的低电源轨0V～5V对应的数字控制信号转换为浮动电源轨对应的模拟控制信号以控制对称双NMOS管开关的导通与关断。本发明确保薄栅氧化层MOS管开关在传输动态高压信号时处于安全耐压范围。

Description

一种适用于薄栅氧化层工艺的动态高压信号传输开关电路

技术领域

本发明属于集成电路设计技术领域，具体涉及一种适用于薄栅氧化层工艺的动态高压信号传输开关电路。

背景技术

几乎所有的混合信号芯片中都需要用到开关，实现方式也有很多种，传输门、单管开关、组合逻辑开关等等。

开关的导通与否由开关管栅极数字逻辑信号控制，在低压电路中，只要数字逻辑信号幅度达到电源轨摆幅满足低压工艺中栅源耐压要求即可。但是一些高压工艺依旧是薄栅氧化层工艺，没有厚栅氧化层的对称逻辑MOS管，其工艺特点是MOS管源漏可耐高压，栅源端口耐压仍然为低压。在传输高压信号时，通常在信号幅度确定的情况下使用升压LevelShift电路产生固定的高压控制信号来控制开关管导通与否。

但是，当高压信号存在大摆幅变化时，这样的电路结构仍会使得开关管击穿损坏晶体管，这就使得此类MOS管以及其高压开关设计方案在设计高压电路时，无法满足构建动态高压信号传输开关的要求。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种适用于薄栅氧化层工艺的动态高压信号传输开关电路。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种适用于薄栅氧化层工艺的动态高压信号传输开关电路，包括：对称双NMOS管开关、LevelShift电平转换模块和浮动电源轨生成模块，其中，

所述对称双NMOS管开关，包括两个N型晶体管，两个N型晶体管的栅极、源极分别相连接，两个N型晶体管的漏极分别作为动态高压信号的输入端；

所述浮动电源轨生成模块，连接所述对称双NMOS管开关中两个N型晶体管的源极，用于跟踪所述动态高压信号的幅度生成浮动电源轨；

所述LevelShift电平转换模块，连接所述浮动电源轨生成模块和所述对称双NMOS管开关中两个N型晶体管的栅极，用于将输入的低电源轨0V～5V对应的数字控制信号转换为所述浮动电源轨对应的模拟控制信号，以控制所述对称双NMOS管开关的导通与关断。

在本发明的一个实施例中，所述对称双NMOS管开关还包括二极管D，所述二极管D连接于两个N型晶体管的栅极与源极之间。

在本发明的一个实施例中，所述浮动电源轨生成模块包括运算放大器A1、电流源S、N型晶体管N1、N型晶体管N2、浮动电源轨电压输出电路，其中，

所述运算放大器A的正相输入端与所述对称双NMOS管开关连接，所述运算放大器A的反相输入端与所述N型晶体管N2的漏极、所述浮动电源轨电压输出电路、所述浮动电源轨生成模块的第一输出端连接，所述运算放大器A的输出端与所述浮动电源轨电压输出电路连接、所述浮动电源轨生成模块的第二输出端连接，所述N型晶体管N2的源极、所述N型晶体管N1的源极均接电源HVEE，所述N型晶体管N2的栅极与所述N型晶体管N1的栅极、所述N型晶体管N1的漏极、所述电流源S的输出端连接，所述电流源S的输入端接电源HVDD。

在本发明的一个实施例中，所述浮动电源轨电压输出电路包括n个N型晶体管N3，n为大于0的整数；n个N型晶体管N3的源极和漏极依次串接，每个N型晶体管N3的栅极与自身的漏极连接；其中，第一个N型晶体管N3的漏极还与所述浮动电源轨生成模块的第二输出端连接，最后一个N型晶体管N3的源极还与所述浮动电源轨生成模块的第一输出端连接。

在本发明的一个实施例中，n的取值由所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压决定。

在本发明的一个实施例中，所述LevelShift电平转换模块包括LevelShift降压电平转换模块，所述LevelShift降压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为所述浮动电源轨对应的模拟控制信号。

在本发明的一个实施例中，所述LevelShift电平转换模块包括LevelShift升压电平转换模块，所述LevelShift升压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过升压转换为所述浮动电源轨对应的模拟控制信号。

在本发明的一个实施例中，所述LevelShift电平转换模块包括LevelShift降压电平转换模块和LevelShift升压电平转换模块，其中，

所述LevelShift降压电平转换模块，将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为***最低负电源轨对应的模拟控制信号；

所述LevelShift升压电平转换模块，用于将所述***最低负电源轨对应的模拟控制信号通过升压转换为所述浮动电源轨对应的模拟控制信号。

在本发明的一个实施例中，所述LevelShift降压电平转换模块包括N型晶体管M11～N型晶体管M26，其中，

所述N型晶体管M11的源极、所述N型晶体管M12的源极接VDD，所述N型晶体管M11的栅极与所述LevelShift降压电平转换模块的第一输入端连接，所述N型晶体管M12的栅极与所述LevelShift降压电平转换模块的第一输入端连接，所述N型晶体管M11的漏极与所述N型晶体管M13的漏极连接，所述N型晶体管M12的漏极与所述N型晶体管M14的漏极连接，所述N型晶体管M13的栅极、所述N型晶体管M14的栅极、所述N型晶体管M15的源极、所述N型晶体管M16的源极、所述N型晶体管M19的源极、所述N型晶体管M20的源极、所述N型晶体管M23的源极、所述N型晶体管M24的源极接HVEE+m，所述N型晶体管M13的源极与所述N型晶体管M15的漏极、N型晶体管M17的漏极、所述N型晶体管M19的栅极、所述N型晶体管M21的栅极、所述N型晶体管M16的栅极、所述N型晶体管M18的栅极连接，所述N型晶体管M14的源极与所述N型晶体管M15的栅极、所述N型晶体管M17的栅极、所述N型晶体管M16的漏极、N型晶体管M18的漏极、所述N型晶体管M23的栅极、所述N型晶体管M25的栅极连接，所述N型晶体管M17的源极、所述N型晶体管M18的源极、所述N型晶体管M21的源极、所述N型晶体管M22的源极、所述N型晶体管M25的源极、所述N型晶体管M26的源极接HVEE，所述N型晶体管M19的漏极与所述N型晶体管M21的漏极、所述N型晶体管M20的栅极、所述N型晶体管M22的栅极连接，所述N型晶体管M20的漏极与所述N型晶体管M22的漏极、所述LevelShift降压电平转换模块的第一输出端连接，所述N型晶体管M23的漏极与所述N型晶体管M25的漏极、所述N型晶体管M24的栅极、所述N型晶体管M26的栅极连接，所述N型晶体管M24的漏极与所述N型晶体管M26的漏极、所述LevelShift降压电平转换模块的第二输出端连接；其中，m表示所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压。

在本发明的一个实施例中，所述LevelShift升压电平转换模块包括N型晶体管N11～N型晶体管N26，其中，

所述N型晶体管N11的源极、所述N型晶体管N12的源极接HVEE，所述N型晶体管N11的栅极与所述LevelShift升压电平转换模块的第一输入端连接，所述N型晶体管N12的栅极与所述LevelShift升压电平转换模块的第二输入端连接，所述N型晶体管N11的漏极与所述N型晶体管N13的漏极连接，所述N型晶体管N12的漏极与所述N型晶体管N14的漏极连接，所述N型晶体管N13的栅极、所述N型晶体管N14的栅极、所述N型晶体管N15的源极、所述N型晶体管N16的源极、所述N型晶体管N19的源极、所述N型晶体管N20的源极、所述N型晶体管N23的源极、所述N型晶体管N24的源极接VX，所述N型晶体管N13的源极与所述N型晶体管N15的漏极、N型晶体管N17的漏极、所述N型晶体管N19的栅极、所述N型晶体管N21的栅极、所述N型晶体管N16的栅极、所述N型晶体管N18的栅极连接，所述N型晶体管N14的源极与所述N型晶体管N15的栅极、所述N型晶体管N17的栅极、所述N型晶体管N16的漏极、N型晶体管N18的漏极、所述N型晶体管N23的栅极、所述N型晶体管N25的栅极连接，所述N型晶体管N17的源极、所述N型晶体管N18的源极、所述N型晶体管N21的源极、所述N型晶体管N22的源极、所述N型晶体管N25的源极、所述N型晶体管N26的源极接VX+m，所述N型晶体管N19的漏极与所述N型晶体管N21的漏极、所述N型晶体管N20的栅极、所述N型晶体管N22的栅极连接，所述N型晶体管N20的漏极与所述N型晶体管N22的漏极、所述LevelShift升压电平转换模块的第一输出端连接，所述N型晶体管N23的漏极与所述N型晶体管N25的漏极、所述N型晶体管N24的栅极、所述N型晶体管N26的栅极连接，所述N型晶体管N24的漏极与所述N型晶体管N26的漏极、所述LevelShift升压电平转换模块的第二输出端连接；其中，m表示所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压。

本发明的有益效果：

本发明提出的适用于薄栅氧化层工艺的动态高压信号传输开关电路，提出采用对称双NMOS管开关结构，浮动电源轨生成模块在两个NMOS管的源极采样产生基于动态高压信号幅度的浮动电源轨，再利用LevelShift电平转换模块将低电源轨对应的数字控制信号转化为浮动电源轨对应的模拟控制信号，并连接至两个NMOS管的栅极以控制对称双NMOS管开关的导通与关断。可见，这种通过检测对称NMOS管开关的源极高压信号的幅度，以生成浮动电源轨的形式作用于LevelShift电平转换模块并反馈到对称双NMOS管开关的栅极，形成环路确保薄栅氧化层MOS管开关在传输动态高压信号时处于安全耐压范围，控制逻辑有效且准确性高，创新性地解决了薄栅氧化层工艺中MOS管栅源耐压低无法在动态高压信号传输通路中构建逻辑开关的问题，在电路设计层面降低了工艺的局限，最大程度降低了薄栅氧化层工艺下高压电路设计难度，为高压电路设计提供了新的电路结构和设计思路。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种适用于薄栅氧化层工艺的动态高压信号传输开关电路的结构示意图；

图2是本发明实施例提供的浮动电源轨生成模块的具体电路结构示意图；

图3是本发明实施例提供的一种LevelShift电平转换模块的结构示意图；

图4是本发明实施例提供的另一种LevelShift电平转换模块的结构示意图；

图5是本发明实施例提供的又一种LevelShift电平转换模块的结构示意图；

图6是本发明实施例提供的LevelShift降压电平转换模块的具体电路结构示意图；

图7是本发明实施例提供的LevelShift升压电平转换模块的具体电路结构示意图；

图8是本发明实施例提供的另一种适用于薄栅氧化层工艺的动态高压信号传输开关电路的结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

为了实现动态高压信号的安全传输，请参见图1，本发明实施例提供了一种适用于薄栅氧化层工艺的动态高压信号传输开关电路，包括：对称双NMOS管开关、LevelShift电平转换模块和浮动电源轨生成模块，其中，

对称双NMOS管开关，包括两个N型晶体管，两个N型晶体管的栅极、源极分别相连接，两个N型晶体管的漏极分别作为动态高压信号的输入端；浮动电源轨生成模块，连接对称双NMOS管开关中两个N型晶体管的漏极，用于跟踪动态高压信号的幅度生成浮动电源轨；LevelShift电平转换模块，连接浮动电源轨生成模块和对称双NMOS管开关中两个N型晶体管的栅极，用于将输入的低电源轨0V～5V对应的数字控制信号转换为浮动电源轨对应的模拟控制信号，以控制对称双NMOS管开关的导通与关断。

本发明实施例提出采用对称双NMOS管结构，浮动电源轨生成模块在两个NMOS管的源极采样产生基于动态高压信号幅度的浮动电源轨，再利用LevelShift电平转换模块将低电源轨0V～5V对应的数字控制信号转化为浮动电源轨对应的模拟控制信号，并连接至对称双NMOS管开关的栅极以控制对称双NMOS管开关的导通与关断。可见，这种通过检测对称NMOS管开关的源极高压信号的幅度，以生成浮动电源轨的形式作用于LevelShift电平转换模块并反馈到对称双NMOS管开关的栅极，形成环路确保薄栅氧化层MOS管开关在传输动态高压信号时处于安全耐压范围，控制逻辑有效且准确性高，创新性地解决了薄栅氧化层工艺中MOS管栅源耐压低无法在动态高压信号传输通路中构建逻辑开关的问题，在电路设计层面降低了工艺的局限，最大程度降低了薄栅氧化层工艺下高压电路设计难度，为高压电路设计提供了新的电路结构和设计思路。

接下来，对每一部分的电路设计举例进行详细的介绍。

请参见图1，本发明实施例中对称双MOS管开关作为电路中动态高压信号的传输控制结构，起到开关作用，具体对称双NMOS管开关包括N型晶体管M1和N型晶体管M2，N型晶体管M1的栅极与N型晶体管M2栅极、LevelShift电平转换模块连接，N型晶体管M1的源极与N型晶体管M2源极、浮动电源轨生成模块连接，N型晶体管M1和N型晶体管M2的漏极分别作为高压信号的输入端，可见本发明实施例提出的对称双NMOS管开关支持动态高压信号的双向传输。由于薄栅氧化层工艺限制，传输门结构并列开关以及单管开关均无法满足双向动态高压信号传输时晶体管的耐压要求，而本发明实施例提出的对称双NMOS管开关通过源极互连就可以实现在一组控制逻辑信号下动态高压信号VA和VB的双向传输。

请参见图2，本发明实施例中浮动电源轨生成模块包括运算放大器A1、电流源S、N型晶体管N1、N型晶体管N2、浮动电源轨电压输出电路，其中，

运算放大器A的正相输入端与对称双NMOS管开关连接，运算放大器A的反相输入端与N型晶体管N2的漏极、浮动电源轨电压输出电路、浮动电源轨生成模块的第一输出端连接，运算放大器A的输出端与浮动电源轨电压输出电路连接、浮动电源轨生成模块的第二输出端连接，N型晶体管N2的源极、N型晶体管N1的源极均接电源HVEE(***电源轨的最低负电压，比如-35V)，N型晶体管N2的栅极与N型晶体管N1的栅极、N型晶体管N1的漏极、电流源S的输出端连接，电流源S的输入端接电源HVDD(***电源轨的最高正电压，比如35V)。本发明实施例中，浮动电源轨电压输出电路包括n个N型晶体管N3，n为大于0的整数；n个N型晶体管N3的源极和漏极依次串接，每个N型晶体管N3的栅极与自身的漏极连接；其中，第一个N型晶体管N3的漏极还与浮动电源轨生成模块的第二输出端连接，最后一个N型晶体管N3的源极还与浮动电源轨生成模块的第一输出端连接。

浮动电源轨电压输出电路中n个N型晶体管N3起到将对称双NMOS管开关源极处的电压VX钳位生成该VX对应的浮动电源轨VX～VX+m。本发明实施例中，n的取值由对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压m决定，即两个N型晶体管的栅极与源极之间的耐压要求，比如m＝5V，后续图示，以及示例中以m＝5V为例示意。

针对LevelShift电平转换模块，本发明实施例提供了三种可选方案，具体如下：

请参见图3，本发明实施例提供的第一种可选方案，LevelShift电平转换模块包括LevelShift降压电平转换模块，图3中记为Level-Shift-down，LevelShift降压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为浮动电源轨对应的模拟控制信号。

请参见图4，本发明实施例提供的二种可选方案，LevelShift电平转换模块包括LevelShift升压电平转换模块，图4中记为Level-Shift-up，LevelShift升压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过升压转换为浮动电源轨对应的模拟控制信号。

请参见图5，本发明实施例提供的第三种可选方案，LevelShift电平转换模块包括LevelShift降压电平转换模块和LevelShift升压电平转换模块，其中，

LevelShift降压电平转换模块，将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为***最低负电源轨对应的模拟控制信号；LevelShift升压电平转换模块，用于将***最低负电源轨对应的模拟控制信号通过升压转换为浮动电源轨对应的模拟控制信号。这里，比如***电源轨的最低负电压HVEE为-35V，则对应的模拟控制信号为HVEE～HVEE+5，即-35V～-30V。

具体LevelShift电平转换模块的上述三种可选方案，根据实际场景中***电源轨的最高、最低电压决定。

比如，***电源轨的最高、最低电压均为正电源电压，比如15V～35V，输入的低电源轨0V～5V对应的数字控制信号，如图中示意VDD为5V，GND为0V，待传输高压信号为20V，即VX为20V，则LevelShift电平转换模块只需要LevelShift升压电平转换模块就可以实现，将低电源轨0V～5V对应的数字控制信号为通过升压转换为浮动电源轨20V～25V对应的模拟控制信号，即VC电源轨为20V～25V，保证栅极电压VC与源极电压VX的电压差在5V耐压范围内。

比如，***电源轨的最高、最低电压均为负电源电压，比如-30V～-15V，输入低电源轨0V～5V对应的数字控制信号，待传输高压信号为-20V，即VX为-20V，则LevelShift电平转换模块只需要LevelShift降压电平转换模块就可以实现，将低电源轨0V～5V对应的数字控制信号通过降压转换为浮动电源轨-20V～-15V对应的模拟控制信号，即VC电源轨为-20V～-15V，保证栅极电压VC与源极电压VX的电压差在5V耐压范围内。

再比如，***电源轨的最高电压为正电源电压、最低电压为负电源电压，输入的低电源轨0V～5V对应的数字控制信号，动态高压信号为-35V～35V中任意一高压信号，出现了正值、负值一起出现的情况，比如动态高压信号为20V，则需要将低电源轨0～5V对应的数字控制信号转换为浮动电源轨20V～25V对应的模拟控制信号，在此过程中高压信号动态变化为-20V，则需要将低电源轨0～5V对应的数字控制信号转换为浮动电源轨-20V～-15V对应的模拟控制信号，这种情况若只设计一LevelShift降压电平转换模块或LevelShift升压电平转换模块无法应对这种输入高压信号出现正值和负值的跨幅。针对这种情况本发明实施例对低电源轨0～5V对应的数字控制信号首先是降到***最低负电源轨对应的模拟控制信号HVEE～HVEE+5，再进行升压可以保证遍历所有浮动电源轨对应的模拟控制信号，还是以上述输入动态高压信号出现20V动态变化为-20V的场景为例，当动态高压信号为20V时，先产生基于***最低负电源轨的模拟控制信号HVEE～HVEE+5，比如HVEE＝-35V对应的-35V～-30V模拟控制信号，然后再从-35V～-30V对应的模拟控制信号升压到浮动电源轨20V～25V对应的模拟控制信号，当动态高压信号为-20V时，仍然先降到-35V～-30V对应的模拟控制信号，然后再从-35V～-30V对应的模拟控制信号升压到浮动电源轨-20V～-15V对应的模拟控制信号。

可见，上述三种方案均有自己的优势，第一种和第二种方案分别可以快速应对电路中出现高压电源轨所包含电压域都是正值或者都是负值的情况，但是其无法应对高压电源轨包含的电压域不再都是正值或者负值，而出现了高电源电压是正值，低电源电压是负值的情况；第三种方案可以应对上述动态高压信号同时出现大于0V或小于0V的情况，但意味着每一次都需要降压到***最低负电源轨对应的模拟控制信号HVEE～HVEE+5，在开关响应速度上略比第一种和第二种方案差一些。

请参见图6，本发明实施例中LevelShift降压电平转换模块包括N型晶体管M11～N型晶体管M26，其中，

N型晶体管M11的源极、N型晶体管M12的源极接VDD，N型晶体管M11的栅极与LevelShift降压电平转换模块的第一输入端连接，N型晶体管M1的栅极与LevelShift降压电平转换模块的第一输入端连接，N型晶体管M11的漏极与N型晶体管M13的漏极连接，N型晶体管M12的漏极与N型晶体管M14的漏极连接，N型晶体管M13的栅极、N型晶体管M14的栅极、N型晶体管M15的源极、N型晶体管M16的源极、N型晶体管M19的源极、N型晶体管M20的源极、N型晶体管M23的源极、N型晶体管M24的源极接HVEE+m，N型晶体管M13的源极与N型晶体管M15的漏极、N型晶体管M17的漏极、N型晶体管M19的栅极、N型晶体管M21的栅极、N型晶体管M16的栅极、N型晶体管M18的栅极连接，N型晶体管M14的源极与N型晶体管M15的栅极、N型晶体管M17的栅极、N型晶体管M16的漏极、N型晶体管M18的漏极、N型晶体管M23的栅极、N型晶体管M25的栅极连接，N型晶体管M17的源极、N型晶体管M18的源极、N型晶体管M21的源极、N型晶体管M22的源极、N型晶体管M25的源极、N型晶体管M26的源极接HVEE，N型晶体管M19的漏极与N型晶体管M21的漏极、N型晶体管M20的栅极、N型晶体管M22的栅极连接，N型晶体管M20的漏极与N型晶体管M22的漏极、LevelShift降压电平转换模块的第一输出端连接，N型晶体管M23的漏极与N型晶体管M25的漏极、N型晶体管M24的栅极、N型晶体管M26的栅极连接，N型晶体管M24的漏极与N型晶体管M26的漏极、LevelShift降压电平转换模块的第二输出端连接。

可见，在LevelShift降压电平转换模块中N型晶体管M13和M14的栅极连接HVEE+m用来隔离高压域和低压域的信号保护低压MOSFET。HVEE～HVEE+m是***最低负电源轨对应的模拟控制信号，其压差是m V。在LevelShift降压电平转换模块的第一输入端VD从GND到VDD的转换阶段，N型晶体管M11关断，N型晶体管M12导通，N型晶体管M14的漏极被上拉至VDD，LevelShift降压电平转换模块的第二输出端VD1_inv被上拉至HVEE+m，LevelShift降压电平转换模块的第一输出端VD1被下拉至HVEE。同理，在LevelShift降压电平转换模块的第一输入端VD从VDD到GND的转换阶段，N型晶体管M11导通，N型晶体管M12关断，N型晶体管M13的漏极被上拉至VDD，LevelShift降压电平转换模块的第一输出端VD1翻转至HVEE+m，LevelShift降压电平转换模块的第二输出端VD1_inv翻转至HVEE。在这个过程中要使得N型晶体管M14的上拉能力要大于N型晶体管M18的下拉能力，N型晶体管M13的上拉能力大于N型晶体管M17的下拉能力，保证节点电压翻转正确。LevelShift降压电平转换模块的传输延时主要由N型晶体管M17、N型晶体管M18下拉电流分别对其漏极节点的放电速度决定，由N型晶体管M15～M18组成的背靠背反相器结构具有正反馈作用，加快信号翻转速度。同时，LevelShift降压电平转换模块中N型晶体管M15和N型晶体管M16的存在能够实现较高的dv/dt(电压随时间变化速度)抗干扰能力，在翻转过程中只存在动态损耗，反转完毕后无静态损耗。

请参见图7，本发明实施例中LevelShift升压电平转换模块包括N型晶体管N11～N型晶体管N26，其中，

N型晶体管N11的源极、N型晶体管N12的源极接HVEE，N型晶体管N11的栅极与LevelShift升压电平转换模块的第一输入端连接，N型晶体管N12的栅极与LevelShift升压电平转换模块的第二输入端连接，N型晶体管N11的漏极与N型晶体管N13的漏极连接，N型晶体管N12的漏极与N型晶体管N14的漏极连接，N型晶体管N13的栅极、N型晶体管N14的栅极、N型晶体管N15的源极、N型晶体管N16的源极、N型晶体管N19的源极、N型晶体管N20的源极、N型晶体管N23的源极、N型晶体管N24的源极接VX，N型晶体管N13的源极与N型晶体管N15的漏极、N型晶体管N17的漏极、N型晶体管N19的栅极、N型晶体管N21的栅极、N型晶体管N16的栅极、N型晶体管N18的栅极连接，N型晶体管N14的源极与N型晶体管N15的栅极、N型晶体管N17的栅极、N型晶体管N16的漏极、N型晶体管N18的漏极、N型晶体管N23的栅极、N型晶体管N25的栅极连接，N型晶体管N17的源极、N型晶体管N18的源极、N型晶体管N21的源极、N型晶体管N22的源极、N型晶体管N25的源极、N型晶体管N26的源极接VX+m，N型晶体管N19的漏极与N型晶体管N21的漏极、N型晶体管N20的栅极、N型晶体管N22的栅极连接，N型晶体管N20的漏极与N型晶体管N22的漏极、LevelShift升压电平转换模块的第一输出端连接，N型晶体管N23的漏极与N型晶体管N25的漏极、N型晶体管N24的栅极、N型晶体管N26的栅极连接，N型晶体管N24的漏极与N型晶体管N26的漏极、LevelShift升压电平转换模块的第二输出端连接。

这里，LevelShift升压电平转换模块实现与LevelShift降压电平转换模块类似。在LevelShift升压电平转换模块的第一输入端VD1从HVEE+m到HVEE的转换阶段，N型晶体管N11关断，N型晶体管N12导通，N型晶体管M14的漏极被下拉至HVEE，LevelShift升压电平转换模块的第二输出端VC_inv被下拉至VX，LevelShift升压电平转换模块的第一输出端VC被上拉至VX+m，VX～VX+m是内部自举电路带来的高压浮动电源轨，由浮动电源轨生成模块产生，压差为m V。同理，LevelShift升压电平转换模块的第一输入端VD1从HVEE到HVEE+m转换阶段，N型晶体管N11导通，N型晶体管N12关断，N型晶体管N13的漏极被下拉至HVEE，LevelShift升压电平转换模块的第一输出端VC翻转至VX，LevelShift升压电平转换模块的第二输出端VC_inv翻转至VX+5。在这个过程中要使得N型晶体管N14的下拉能力要大于N型晶体管N18的上拉能力，N型晶体管N13的下拉能力大于N型晶体管N17的上拉能力，保证节点电压翻转正确。LevelShift升压电平转换模块主要由N型晶体管N17、N型晶体管N18上拉电流分别对其漏极节点的放电速度决定，由N型晶体管N15～N18组成的背靠背反相器结构具有正反馈作用，加快信号翻转速度。同时，LevelShift升压电平转换模块中N型晶体管N15、N型晶体管N16的存在能够实现较高的dv/dt抗干扰能力，在翻转过程中只存在动态损耗，翻转完毕后无静态损耗。

进一步地，请参见图8，本发明实施例中对称双NMOS管开关还包括二极管D，二极管D连接于两个N型晶体管的栅极与源极之间。本发明实施例动态高压信号传输开关电路具有动态和静态双重晶体管防击穿和保护功能。动态保护体现在，通过源极采样并以此为基础生成高压控制逻辑信号能够在高压信号实时变化时，对称NMOS管开关的栅极控制电位跟随实时变化，以保证对称NMOS管开关不会处于被击穿的风险中；静态保护利用二极管D实现，为防止因为浮动电源轨生成模块和LevelShift电平转换模块出错导致的对称NMOS管开关被击穿风险，在对称NMOS管开关的源极与栅极之间接入二极管起保护作用，当对称NMOS管开关的栅极电位VC与源极电位VX电位差超过薄栅氧化层工艺NMOS管耐压值时，节点间二极管导通，防止栅氧化层击穿损坏晶体管。这里，二极管D可以为齐纳二极管。

本发明提供的适用于薄栅氧化层工艺的动态高压信号传输开关电路，能够支持最低至***最低负电源轨对应的模拟控制信号HVEE～HVEE+5(负电源电压HVEE)，最高至***最高正电源轨对应的模拟控制信号HVDD-10V～HVDD-5V(正电源电压HVDD-5V)范围内的大摆幅动态高压信号传输，比如输入的低电源轨0V～5V对应的数字控制信号，先通过LevelShift降压电平转换模块将其控制信号转换到***最低负电源轨对应的模拟控制信号HVEE～HVEE+5，再转换到浮动电源轨VX～VX+5对应的模拟控制信号，即可以实现跨正负电源电压域的动态高压信号传输的开关控制信号。浮动电源轨产生模块的高增益运算放大器A以及LevelShift电平转换模块的快速翻转能力，均能够确保对称NMOS管开关的高压模拟控制信号(VX～VX+5)能对大摆幅动态高压信号做出快速响应，降低对称NMOS管开关对传输高信号的影响，保证主电路的正常工作。

需要说明的是，本发明实施例提及电源轨包括电源最低电压和电源最高电压，比如低电源轨0V～5V，表示这个低电源轨对应的最低电压为0V，最高电压为5V，其他电源轨类似。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看说明书及其附图，可理解并实现所述公开实施例的其他变化。在说明书中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的实施例中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，包括对称双NMOS管开关、LevelShift电平转换模块和浮动电源轨生成模块，其中，

所述对称双NMOS管开关，包括两个N型晶体管，两个N型晶体管的栅极、源极分别相连接，两个N型晶体管的漏极分别作为动态高压信号的输入端；

所述浮动电源轨生成模块，连接所述对称双NMOS管开关中两个N型晶体管的源极，用于跟踪所述动态高压信号的幅度生成浮动电源轨；

所述LevelShift电平转换模块，连接所述浮动电源轨生成模块和所述对称双NMOS管开关中两个N型晶体管的栅极，用于将输入的低电源轨0V～5V对应的数字控制信号转换为所述浮动电源轨对应的模拟控制信号，以控制所述对称双NMOS管开关的导通与关断。

2.根据权利要求1所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述对称双NMOS管开关还包括二极管D，所述二极管D连接于两个N型晶体管的栅极与源极之间。

3.根据权利要求1所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述浮动电源轨生成模块包括运算放大器A1、电流源S、N型晶体管N1、N型晶体管N2、浮动电源轨电压输出电路，其中，

所述运算放大器A的正相输入端与所述对称双NMOS管开关连接，所述运算放大器A的反相输入端与所述N型晶体管N2的漏极、所述浮动电源轨电压输出电路、所述浮动电源轨生成模块的第一输出端连接，所述运算放大器A的输出端与所述浮动电源轨电压输出电路连接、所述浮动电源轨生成模块的第二输出端连接，所述N型晶体管N2的源极、所述N型晶体管N1的源极均接电源HVEE，所述N型晶体管N2的栅极与所述N型晶体管N1的栅极、所述N型晶体管N1的漏极、所述电流源S的输出端连接，所述电流源S的输入端接电源HVDD。

4.根据权利要求3所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述浮动电源轨电压输出电路包括n个N型晶体管N3，n为大于0的整数；n个N型晶体管N3的源极和漏极依次串接，每个N型晶体管N3的栅极与自身的漏极连接；其中，第一个N型晶体管N3的漏极还与所述浮动电源轨生成模块的第二输出端连接，最后一个N型晶体管N3的源极还与所述浮动电源轨生成模块的第一输出端连接。

5.根据权利要求4所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，n的取值由所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压决定。

6.根据权利要求1所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述LevelShift电平转换模块包括LevelShift降压电平转换模块，所述LevelShift降压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为所述浮动电源轨对应的模拟控制信号。

7.根据权利要求1所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述LevelShift电平转换模块包括LevelShift升压电平转换模块，所述LevelShift升压电平转换模块用于将输入的低电源轨0V～5V对应的数字控制信号通过升压转换为所述浮动电源轨对应的模拟控制信号。

8.根据权利要求6所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述LevelShift电平转换模块包括LevelShift降压电平转换模块和LevelShift升压电平转换模块，其中，

所述LevelShift降压电平转换模块，将输入的低电源轨0V～5V对应的数字控制信号通过降压转换为***最低负电源轨对应的模拟控制信号；

所述LevelShift升压电平转换模块，用于将所述***最低负电源轨对应的模拟控制信号通过升压转换为所述浮动电源轨对应的模拟控制信号。

9.根据权利要求6或8所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述LevelShift降压电平转换模块包括N型晶体管M11～N型晶体管M26，其中，

所述N型晶体管M11的源极、所述N型晶体管M12的源极接VDD，所述N型晶体管M11的栅极与所述LevelShift降压电平转换模块的第一输入端连接，所述N型晶体管M12的栅极与所述LevelShift降压电平转换模块的第一输入端连接，所述N型晶体管M11的漏极与所述N型晶体管M13的漏极连接，所述N型晶体管M12的漏极与所述N型晶体管M14的漏极连接，所述N型晶体管M13的栅极、所述N型晶体管M14的栅极、所述N型晶体管M15的源极、所述N型晶体管M16的源极、所述N型晶体管M19的源极、所述N型晶体管M20的源极、所述N型晶体管M23的源极、所述N型晶体管M24的源极接HVEE+m，所述N型晶体管M13的源极与所述N型晶体管M15的漏极、N型晶体管M17的漏极、所述N型晶体管M19的栅极、所述N型晶体管M21的栅极、所述N型晶体管M16的栅极、所述N型晶体管M18的栅极连接，所述N型晶体管M14的源极与所述N型晶体管M15的栅极、所述N型晶体管M17的栅极、所述N型晶体管M16的漏极、N型晶体管M18的漏极、所述N型晶体管M23的栅极、所述N型晶体管M25的栅极连接，所述N型晶体管M17的源极、所述N型晶体管M18的源极、所述N型晶体管M21的源极、所述N型晶体管M22的源极、所述N型晶体管M25的源极、所述N型晶体管M26的源极接HVEE，所述N型晶体管M19的漏极与所述N型晶体管M21的漏极、所述N型晶体管M20的栅极、所述N型晶体管M22的栅极连接，所述N型晶体管M20的漏极与所述N型晶体管M22的漏极、所述LevelShift降压电平转换模块的第一输出端连接，所述N型晶体管M23的漏极与所述N型晶体管M25的漏极、所述N型晶体管M24的栅极、所述N型晶体管M26的栅极连接，所述N型晶体管M24的漏极与所述N型晶体管M26的漏极、所述LevelShift降压电平转换模块的第二输出端连接；其中，m表示所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压。

10.根据权利要求7或8所述的适用于薄栅氧化层工艺的动态高压信号传输开关电路，其特征在于，所述LevelShift升压电平转换模块包括N型晶体管N11～N型晶体管N26，其中，

所述N型晶体管N11的源极、所述N型晶体管N12的源极接HVEE，所述N型晶体管N11的栅极与所述LevelShift升压电平转换模块的第一输入端连接，所述N型晶体管N12的栅极与所述LevelShift升压电平转换模块的第二输入端连接，所述N型晶体管N11的漏极与所述N型晶体管N13的漏极连接，所述N型晶体管N12的漏极与所述N型晶体管N14的漏极连接，所述N型晶体管N13的栅极、所述N型晶体管N14的栅极、所述N型晶体管N15的源极、所述N型晶体管N16的源极、所述N型晶体管N19的源极、所述N型晶体管N20的源极、所述N型晶体管N23的源极、所述N型晶体管N24的源极接VX，所述N型晶体管N13的源极与所述N型晶体管N15的漏极、N型晶体管N17的漏极、所述N型晶体管N19的栅极、所述N型晶体管N21的栅极、所述N型晶体管N16的栅极、所述N型晶体管N18的栅极连接，所述N型晶体管N14的源极与所述N型晶体管N15的栅极、所述N型晶体管N17的栅极、所述N型晶体管N16的漏极、N型晶体管N18的漏极、所述N型晶体管N23的栅极、所述N型晶体管N25的栅极连接，所述N型晶体管N17的源极、所述N型晶体管N18的源极、所述N型晶体管N21的源极、所述N型晶体管N22的源极、所述N型晶体管N25的源极、所述N型晶体管N26的源极接VX+m，所述N型晶体管N19的漏极与所述N型晶体管N21的漏极、所述N型晶体管N20的栅极、所述N型晶体管N22的栅极连接，所述N型晶体管N20的漏极与所述N型晶体管N22的漏极、所述LevelShift升压电平转换模块的第一输出端连接，所述N型晶体管N23的漏极与所述N型晶体管N25的漏极、所述N型晶体管N24的栅极、所述N型晶体管N26的栅极连接，所述N型晶体管N24的漏极与所述N型晶体管N26的漏极、所述LevelShift升压电平转换模块的第二输出端连接；其中，m表示所述对称双NMOS管开关中两个N型晶体管的栅极与源极之间支持的最大击穿电压。

Images