CN105915207B - 一种电平移位电路 - Google Patents

一种电平移位电路 Download PDF

Info

Publication number
CN105915207B
CN105915207B CN201610218940.7A CN201610218940A CN105915207B CN 105915207 B CN105915207 B CN 105915207B CN 201610218940 A CN201610218940 A CN 201610218940A CN 105915207 B CN105915207 B CN 105915207B
Authority
CN
China
Prior art keywords
pmos
electrode
tube
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610218940.7A
Other languages
English (en)
Other versions
CN105915207A (zh
Inventor
周泽坤
董瑞凯
张家豪
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610218940.7A priority Critical patent/CN105915207B/zh
Publication of CN105915207A publication Critical patent/CN105915207A/zh
Application granted granted Critical
Publication of CN105915207B publication Critical patent/CN105915207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于电子技术领域，具体涉及一种电平移位电路。本发明的电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器。本发明的有益效果为，本发明的电平位移电路与目前典型的电平位移电路相比具有稳定性高、速度快的特点。

Description

一种电平移位电路
技术领域
本发明属于电子技术领域，具体涉及一种电平移位电路。
背景技术
电平位移电路在驱动电路中作用是实现不同电平之间的转换，控制信号从一种电平经过电平位移电路转换成另一种电平控制信号。电平位移电路在驱动电路中是一种重要的电路。目前已经报道的电平位移电路，在电路结构成本、功耗、稳定性、速度等方面还不能很好的兼顾，譬如初态紊乱、速度慢、功耗大等问题。如何设计出满足高稳态、快速的电平位移电路对于优化整体驱动电路有着重要的作用。目前典型的电平位移电路如图1所示。基本工作原理为：Vin输入为一种电平逻辑信号，通过INV反相器在MN1，MN2管的栅极信号构成相位相反的互补逻辑电平，控制MN1，MN2管的开关，结合MP1和MP2构成的锁存结构，将输出电压Vout1，Vout2分别输出对应的高低电平，将信号电平从INV的电源转换为GND和VDD范围内信号，实现电平位移的功能。图中虚线框中电阻R，电容C是为了使电路有确定的初态而采取的方法，电阻和电容采用其中任一个均能达到效果，但是这样方法会对电平位移电路的功耗产生较大影响；同时，该电路在输入电平跳转的时候，由于电阻或者电容的影响，导致电路响应速度较慢。
发明内容
本发明的目的是为了解决典型的电平位移电路存在的上述问题，提出了新的电路结构，提高了电平位移电路的性能。
本发明的技术方案为：一种电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器；其中，
第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极；
第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极；
第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；
第四PMOS管MP4的源极接电源，其栅极与漏极互连；
第五PMOS管MP5的源极接电源，其栅极接第六PMOS管MP6的漏极；
第六PMOS管MP6的源极接电源，其栅极与漏极互连；
第一NMOS管MN1的漏极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极，第一NMOS管MN1的栅极接外部输入信号，第一NMOS管MN1的源极接地；
第二NMOS管MN2的漏极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极，第二NMOS管MN2的栅极接反相器的输出端；第二NMOS管MN2的源极接地；
反相器的输入端接外部输入信号；
第三NMOS管MN3的漏极接第六NMOS管MN6的源极，第三NMOS管MN3的栅极接反相器的输出端，第三NMOS管MN3的源极接地；
第四NMOS管MN4的漏极接第五NMOS管MN5的源极，第四NMOS管MN4的栅极接外部输入信号，第四NMOS管MN4的源极接地；
第五NMOS管MN5的漏极接第六PMOS管MP6的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极；
第六NMOS管MN6的漏极接第四PMOS管MP4的漏极，第六NMOS管MN6的栅极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极；
第一电流源的一端接第一NMOS管MN1的漏极，第一电流源的另一端接地；
第二电流源的一端接第四NMOS管MN4的漏极，第二电流源的另一端接地；
第二PMOS管MP2漏极与第五PMOS管MP5漏极的连接点为电平移位电路的第一输出端，第一PMOS管MP1漏极与第三PMOS管MP3漏极的连接点为电平以为电路的第二输出端。
本发明的有益效果为，本发明的电平位移电路与目前典型的电平位移电路相比具有稳定性高、速度快的特点。
附图说明
图1为传统的电平位移电路图；
图2为本文提出的高稳态快速电平位移电路图；
图3为本文提出的高稳态快速电平位移电路输入电平0跳变为1时的第一阶段示意图；
图4为本文提出的高稳态快速电平位移电路输入电平0跳变为1时的第二阶段示意图；
图5为本文提出的高稳态快速电平位移电路输入电平0跳变为1时的第三阶段示意图；
图6为本文提出的高稳态快速电平位移电路输入电平1跳变为0时的第一阶段示意图；
图7为本文提出的高稳态快速电平位移电路输入电平1跳变为0时的第二阶段示意图；
图8为本文提出的高稳态快速电平位移电路输入电平1跳变为0时的第三阶段示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
电路中电流源I的作用是确定电路的初态，如：在电路上电的过程中，Vin的状态不定可能使得MN1、MN2、MN3、MN4管全部关掉，如果没有电流源I的存在，则使得输出Vout1、Vout2为不确定状态，造成输出状态紊乱，电流源I2这时通过MP5、MP6电流镜对Vout1节点充电将Vout1拉高，电流源I1通过对节点Vout2放电将Vout2拉低，确定电路初始状态。
本发明中快速的特点通过瞬态增强的架构实现。下面分析输入Vin跳变时电路的工作情况。当Vin从0跳转为1时：Vin为0时，Vout1为0，Vout2为1；Vin跳变为1时，使得MN1、MN4管开启，MN3、MN2管关断；第一阶段(图3所示)是Vout2从高电平VDD下降到VDD-VTHP时，MP2管关断，MN5管处于开启状态，这样MN5、MP6这一支路的电流(图3中I3所示)通过MP5、MP6电流镜对节点Vout1进行充电，拉高Vout1的电位，Vout2节点电位由于MN1管开启进行放电而拉低；第二阶段(图4所示)是Vout2下降到小于VDD-VTHP且大于VDSN4+VTHN时，这期间MP2、MN5管都开启，流过MP2的电流(图4中I4所示)与流过MN5的电流(图4中I3所示)一起对节点Vout1进行充电，拉高Vout1的电位；与此同时，在Vout1电位拉高时会减小流过MP1管的电流(图4中I5所示)，从而避免因MN1下拉能力不够而使Vout2电压不能下降的情况，在瞬态时具有高稳定性；而且，Vout2电压下降反过来会使得流过MP2的电流(图4中I4所示)增大，加速使Vout1上升，形成正反馈过程，第一、二阶段是本电路实现瞬态增强的机制，加速使Vout1拉高，Vout2拉低；第三阶段(图5所示)是Vout2下降到小于VDSN4+VTHN时，MN5管关断，此时只有流过MP2的电流(图5中I4所示)对节点Vout1充电，Vout1节点电位拉高至VDD，过程中当Vout1大于VDD-VTHP时，MP1管关断，Vout2节点电压由MN1管放电下降为0。
当Vin从1跳转为0时：Vin为1时，Vout1为1，Vout2为0；Vin为0时，使得MN2、MN3管开启，MN1、MN4管关断；第一阶段(图6所示)是Vout1从高电平VDD下降到VDD-VTHP时，MP1管关断，MN6管处于开启状态，这时MN3、MN6、MP4这一支路的电流(图6中I6所示)通过MP3、MP4电流镜镜像后与电流源I1进行电流比较，又因为I1值很小，节点Vout2电位拉高，节点Vout1电位由流过MN2管电流(图6中I9所示)与流过MP2管电流(图6中I8所示)及电流镜MP5、MP6镜像电流I2之和进行比较，拉低Vout1电位；第二阶段(图7所示)是Vout1下降到小于VDD-VTHP且大于VDSN4+VTHN时；这期间MN6、MP1管都开启，流过MP3管的电流(图7中I6所示)与流过MP1管的电流(图7中I7所示)求和后与电流I1进行比较，拉高Vout2的电位；与此同时，在Vout2电位拉高时会减小流过MP2管的电流(图7中I8所示)，从而避免因MN2下拉能力不够而使Vout1电压不能下降的情况，在瞬态时具有高稳定性；而且，Vout1电压下降反过来会使得流过MP1的电流(图7中I7所示)增大，加速使Vout2上升，形成正反馈过程，第一、二阶段是本电路实现瞬态增强的机制，加速使Vout2拉高，Vout1拉低；第三阶段(图8所示)是Vout1下降到小于VDSN3+VTHN时，MN6管关断，此时只有流过MP1的电流(图8中I7所示)与电流I1比较，这时MP1管的栅源电压很大，I1又很小，这样Vout2节点电位拉高至近似为VDD，过程中当Vout2大于VDD-VTHP时，MP2管关断，Vout1节点电压由MN2管电流(图8中I9所示)与MP5、MP6电流镜镜像电流I2进行比较，由于MN2栅源电压很大，I2又很小，节点Vout1电位拉低近似为0。以上通过对Vin的跳变进行分析可以看出输出跳转速度很快，并且在瞬态时也保证了电路的稳定性。
本发明的有益效果为，设计了一种高稳态快速电平位移电路，在电路初态及瞬态中均保持高稳态，在电平跳变中通过瞬态增强使得跳变速度很快，具有高稳态、快速的特点。

Claims (1)

1.一种电平移位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一电流源、第二电流源和反相器；其中，
第一PMOS管MP1的源极接电源，其栅极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极；
第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极；
第三PMOS管MP3的源极接电源，其栅极接第四PMOS管MP4的漏极；
第四PMOS管MP4的源极接电源，其栅极与漏极互连；
第五PMOS管MP5的源极接电源，其栅极接第六PMOS管MP6的漏极；
第六PMOS管MP6的源极接电源，其栅极与漏极互连；
第一NMOS管MN1的漏极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极，第一NMOS管MN1的栅极接外部输入信号，第一NMOS管MN1的源极接地；
第二NMOS管MN2的漏极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极，第二NMOS管MN2的栅极接反相器的输出端；第二NMOS管MN2的源极接地；
反相器的输入端接外部输入信号；
第三NMOS管MN3的漏极接第六NMOS管MN6的源极，第三NMOS管MN3的栅极接反相器的输出端，第三NMOS管MN3的源极接地；
第四NMOS管MN4的漏极接第五NMOS管MN5的源极，第四NMOS管MN4的栅极接外部输入信号，第四NMOS管MN4的源极接地；
第五NMOS管MN5的漏极接第六PMOS管MP6的漏极，第五NMOS管MN5的栅极接第一PMOS管MP1的漏极和第三PMOS管MP3的漏极；
第六NMOS管MN6的漏极接第四PMOS管MP4的漏极，第六NMOS管MN6的栅极接第二PMOS管MP2的漏极和第五PMOS管MP5的漏极；
第一电流源的一端接第一NMOS管MN1的漏极，第一电流源的另一端接地；
第二电流源的一端接第四NMOS管MN4的漏极，第二电流源的另一端接地；
第二PMOS管MP2漏极与第五PMOS管MP5漏极的连接点为电平移位电路的第一输出端，第一PMOS管MP1漏极与第三PMOS管MP3漏极的连接点为电平移位电路的第二输出端。
CN201610218940.7A 2016-04-11 2016-04-11 一种电平移位电路 Expired - Fee Related CN105915207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610218940.7A CN105915207B (zh) 2016-04-11 2016-04-11 一种电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610218940.7A CN105915207B (zh) 2016-04-11 2016-04-11 一种电平移位电路

Publications (2)

Publication Number Publication Date
CN105915207A CN105915207A (zh) 2016-08-31
CN105915207B true CN105915207B (zh) 2018-01-09

Family

ID=56745791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610218940.7A Expired - Fee Related CN105915207B (zh) 2016-04-11 2016-04-11 一种电平移位电路

Country Status (1)

Country Link
CN (1) CN105915207B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584596B (zh) * 2016-06-15 2017-05-21 智原科技股份有限公司 轉壓器
CN106656160A (zh) * 2016-09-20 2017-05-10 上海集成电路研发中心有限公司 一种高速电位转换电路
JP2018186400A (ja) * 2017-04-26 2018-11-22 ラピスセミコンダクタ株式会社 レベルシフト回路
CN107612317A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种电荷泵电路
CN108011629A (zh) * 2017-12-14 2018-05-08 电子科技大学 一种高速低功耗电平位移电路
CN113114218A (zh) * 2021-04-21 2021-07-13 湖南融创微电子有限公司 带伪差分放大的电平转换电路
CN114285402A (zh) * 2021-12-09 2022-04-05 中国电子科技集团公司第五十八研究所 一种高速高稳态电平位移电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764069A (zh) * 2005-09-30 2006-04-26 威盛电子股份有限公司 电压电平转换器
US7227400B1 (en) * 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
CN103138741A (zh) * 2013-01-25 2013-06-05 电子科技大学 一种超低功耗电平位移电路
CN104038209A (zh) * 2014-06-19 2014-09-10 电子科技大学 一种电平位移电路
CN105187047A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种用于igbt驱动芯片的特高压电平位移电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227400B1 (en) * 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
CN1764069A (zh) * 2005-09-30 2006-04-26 威盛电子股份有限公司 电压电平转换器
CN103138741A (zh) * 2013-01-25 2013-06-05 电子科技大学 一种超低功耗电平位移电路
CN104038209A (zh) * 2014-06-19 2014-09-10 电子科技大学 一种电平位移电路
CN105187047A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种用于igbt驱动芯片的特高压电平位移电路

Also Published As

Publication number Publication date
CN105915207A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105915207B (zh) 一种电平移位电路
JP3481121B2 (ja) レベルシフト回路
TWI433442B (zh) 電壓轉換電路
EP1901430A2 (en) High speed level shifter
US10128846B2 (en) Apparatus and method for data level shifting with boost assisted inputs for high speed and low voltage applications
JP5225876B2 (ja) パワーオンリセット回路
JP2007228679A (ja) チャージポンプ回路
CN106899288B (zh) 电平转换电路
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
CN104142702A (zh) 输出电路以及电压信号输出方法
CN108282083B (zh) 一种混合结构电荷泵电路
JP4774287B2 (ja) 出力回路
JP3652793B2 (ja) 半導体装置の電圧変換回路
CN103944556A (zh) 电平转移电路
JP4724575B2 (ja) レベル変換回路
JP2007060344A (ja) レベルシフト回路
CN108011629A (zh) 一种高速低功耗电平位移电路
JP4658868B2 (ja) 増幅回路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
JP2007096452A (ja) レベルシフト回路
CN114389592A (zh) 电平转换电路
JP2004007831A (ja) レベルシフト回路
JP2013225838A (ja) ブートストラップスイッチ回路
CN115800728B (zh) 一种配置输出电压的时钟电荷泵电路
CN116131841A (zh) 反相器和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180109

Termination date: 20210411