CN115775730A - 一种准垂直结构GaN肖特基二极管及其制备方法 - Google Patents
一种准垂直结构GaN肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN115775730A CN115775730A CN202310101818.1A CN202310101818A CN115775730A CN 115775730 A CN115775730 A CN 115775730A CN 202310101818 A CN202310101818 A CN 202310101818A CN 115775730 A CN115775730 A CN 115775730A
- Authority
- CN
- China
- Prior art keywords
- gan
- schottky
- gan layer
- thin film
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种准垂直结构GaN肖特基二极管的制备方法，涉及肖特基二极管技术领域。本发明采用一次性生长P‑GaN的方式，可以实现产业化。在P‑GaN刻蚀过程，N‑GaN暴露出来的表面会受到刻蚀损伤，导致其与后续的肖特基金属接触的界面质量变差，从而会导致器件的反向漏电增加，反向耐压降低，本发明通过覆盖一层薄的AlN薄膜，由于ALD沉积（原子层沉积）的AlN具有晶体结构，与GaN的晶格常数能较好地匹配，因此可以修复刻蚀后N‑GaN表面的刻蚀损伤。本发明将AlN薄膜的厚度控制在4nm以内，薄的AlN层在器件加正向电压时，电子会通过隧穿的方式从N‑GaN进入到肖特基电极，形成电流，从而不影响开启电压。
Description
技术领域
本发明涉及肖特基二极管技术领域，尤其涉及一种准垂直结构GaN肖特基二极管及其制备方法。
背景技术
GaN是宽禁带半导体材料的一种，由于优良的电学特性。它具有大的禁带宽度，能够达到高的击穿电场强度，高的热导率，强的抗腐蚀能力和强的抗辐照能力等得天独厚的优势，使其在功率电子器件等方面的性能远远超过以Si材料为代表的第一代及以GaAs为代表的第二代半导体材料。
准垂直结构GaN SBD（肖特基二极管）成本低、导通电阻小，但反向耐压较小，如何增加准垂直器件的耐压是业界的研究课题。准垂直结构的常规GaN SBD如图1所示，用MOCVD设备在衬底上依次生长重掺杂的n型GaN（N+GaN）和轻掺杂的n型GaN（N-GaN），然后制作肖特基电极和欧姆电极。为了提升器件的反向耐压，有人提出在结边缘处制作保护环，可以减弱结周围的边缘电场，如图2所示。在N-GaN的两边开出凹槽，然后填充p型GaN(P-GaN)，利用P-GaN与N-GaN之间的耗尽作用，减小了肖特基结的边缘电场，提升了耐压。但是这种方式无法产业化，因为N-GaN两边开出凹槽后，需要将晶圆重新放入MOCVD设备中，重新生长P-GaN。对MOCVD来讲，重新生长P-GaN是难以实现的，因为N-GaN生长完，拿出MOCVD后，其表面接触空气后会发生变化，即使用最优的化学处理方式，也不能使表面回到原始的状态。最终制作的器件，由于N-GaN和P-GaN的界面质量很差，达不到提升耐压的要求。
发明内容
本发明的目的在于提供一种准垂直结构GaN肖特基二极管及其制备方法，既能实现降低肖特基结边缘电场的作用，又能保证肖特基结的质量，所制作的GaN SBD工艺简单，反向耐压高，具有很好的产业化前景。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种准垂直结构GaN肖特基二极管的制备方法，包括以下步骤：将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层；
在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面；
采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度在4nm以内；
在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止；
在暴露出N+GaN层的位置制作欧姆电极，在所述AlN薄膜表面制作肖特基电极，所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管。
优选的，所述衬底为蓝宝石衬底。
优选的，所述AlN薄膜中Al和N的原子比为1:1。
本发明提供了上述方案所述制备方法制备得到的准垂直结构GaN肖特基二极管。
本发明提供了一种准垂直结构GaN肖特基二极管的制备方法，包括以下步骤：将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层；在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面；采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度在4nm以内；在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止；在暴露出N+GaN层的位置制作欧姆电极，在所述AlN薄膜表面制作肖特基电极，所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管。
本发明采用一次性生长P-GaN的方式，可以实现产业化。在P-GaN刻蚀过程，N-GaN暴露出来的表面会受到刻蚀损伤，导致其与后续的肖特基金属接触的界面质量变差，从而会导致器件的反向漏电增加，反向耐压降低，本发明通过覆盖一层薄的AlN薄膜，由于ALD沉积（原子层沉积）的AlN具有晶体结构，与GaN的晶格常数能较好地匹配，因此可以修复刻蚀后N-GaN表面的刻蚀损伤。本发明将AlN薄膜的厚度控制在4nm以内，薄的AlN层在器件加正向电压时，电子会通过隧穿的方式从N-GaN进入到肖特基电极，形成电流，从而不影响开启电压。
附图说明
图1为准垂直结构的常规GaN肖特基二极管的结构示意图；
图2为背景技术中提及的在结边缘处制作保护环的GaN肖特基二极管的结构示意图；
图3为在衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层后晶圆的结构示意图；
图4为形成刻蚀凹槽和P-GaN台面后晶圆的结构示意图；
图5为沉积AlN薄膜后晶圆的结构示意图；
图6为刻蚀P-GaN层及N-GaN层后晶圆的结构示意图；
图7为本发明制备的准垂直结构GaN肖特基二极管的结构示意图；
图1-图7中：1-衬底、2- N+GaN层、3- N-GaN层、4-肖特基电极、5-欧姆电极、6- P-GaN层、7-AlN薄膜。
具体实施方式
本发明提供了一种准垂直结构GaN肖特基二极管的制备方法，包括以下步骤：将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层；
在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面；
采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度在4nm以内；
在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止；
在暴露出N+GaN层的位置制作欧姆电极，在所述AlN薄膜表面制作肖特基电极，所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管。
本发明将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层，如图3所示。
在本发明中，所述衬底优选为蓝宝石衬底。本发明对所述外延生长N+GaN层、N-GaN层和P-GaN层的条件没有特殊要求，采用本领域熟知的生长条件即可。本发明对N+GaN层、N-GaN层和P-GaN层的厚度没有特殊要求，本领域熟知的厚度均可。在本发明的实施例中，所述N+GaN层的厚度具体为3μm；所述N-GaN层的厚度具体为6μm；所述P-GaN层的厚度具体为100nm。
形成P-GaN层后，本发明在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面，如图4所示。
本发明对所述刻蚀P-GaN的实施方式没有特殊要求，采用本领域熟知刻蚀方式即可。在本发明中，所述刻蚀凹槽的尺寸优选小于欧姆电极的尺寸。
形成刻蚀凹槽和P-GaN台面后，本发明采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度在4nm以内，如图5所示。
本发明采用原子层沉积的方法沉积AlN薄膜，使得AlN具有晶体结构，与GaN的晶格常数能较好地匹配，因此可以修复刻蚀后N-GaN表面的刻蚀损伤。
在本发明中，所述AlN薄膜的厚度优选为1~4nm，更优选为2~3nm。本发明将AlN薄膜的厚度控制在上述范围，一方面可以防止AlN太厚导致晶体结构发生变形，向非晶方向转变；另一方面，如果AlN太厚的话，会增加器件的正向开启电压。薄的AlN层在器件加正向电压时，电子会通过隧穿的方式从N-GaN进入到肖特基电极，形成电流，从而不影响开启电压。
在本发明中，所述AlN薄膜中Al和N的原子比优选为1:1。
本发明在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止，如图6所示。
本发明对刻蚀P-GaN层及N-GaN层的过程没有特殊要求，采用本领域熟知的刻蚀过程即可。
暴露出N+GaN层后，本发明在暴露出N+GaN层的位置制作欧姆电极，在所述AlN薄膜表面制作肖特基电极，所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管，如图7所示。
本发明对所述欧姆电极和肖特基电极的制备过程没有特殊要求，采用本领域熟知的制备过程即可。
在本发明中，所述AlN薄膜的表面与肖特基电极的底面相匹配。
本发明提供了上述方案所述制备方法制备得到的准垂直结构GaN肖特基二极管。本发明的准垂直结构GaN肖特基二极管既能实现降低肖特基结边缘电场的作用，又能保证肖特基结的质量。
下面结合实施例对本发明提供的准垂直结构GaN肖特基二极管及其制备方法进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1
将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层（厚度为3μm，具体为n型掺杂GaN，掺杂浓度为1×1019/cm3）、N-GaN层（厚度为6μm，具体为n型掺杂GaN，掺杂浓度为1×1016/cm3）和P-GaN层（厚度为100nm，具体为p型掺杂GaN，掺杂浓度为4×1017/cm3）；
在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面；
采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度为2nm；
在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止；
在暴露出N+GaN层的位置制作欧姆电极（具体为Ti/Al），在所述AlN薄膜表面制作肖特基电极（具体为Ni/Au），所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管。
本发明制备的准垂直结构GaN肖特基二极管既实现了降低肖特基结边缘电场的作用，又能保证肖特基结的质量，所制作的GaN SBD工艺简单，反向耐压高，具有很好的产业化前景。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种准垂直结构GaN肖特基二极管的制备方法，其特征在于，包括以下步骤：将衬底放入MOCVD设备中，在所述衬底上依次外延生长N+GaN层、N-GaN层和P-GaN层；
在需要制作肖特基接触的区域，刻蚀P-GaN直至暴露出N-GaN表面，其他区域的P-GaN保留，形成刻蚀凹槽和P-GaN台面；
采用原子层沉积设备在所述P-GaN台面的部分区域和所述刻蚀凹槽沉积AlN薄膜；所述P-GaN台面的部分区域和所述刻蚀凹槽相连；所述AlN薄膜的厚度在4nm以内；
在需要制作欧姆接触的区域，刻蚀P-GaN层及N-GaN层，直至暴露出N+GaN层为止；
在暴露出N+GaN层的位置制作欧姆电极，在所述AlN薄膜表面制作肖特基电极，所述AlN薄膜将P-GaN和N-GaN与肖特基电极隔开，得到准垂直结构GaN肖特基二极管。
2.根据权利要求1所述的制备方法，其特征在于，所述衬底为蓝宝石衬底。
3.根据权利要求1所述的制备方法，其特征在于，所述AlN薄膜中Al和N的原子比为1:1。
4.权利要求1~3任一项所述制备方法制备得到的准垂直结构GaN肖特基二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310101818.1A CN115775730B (zh) | 2023-02-13 | 2023-02-13 | 一种准垂直结构GaN肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310101818.1A CN115775730B (zh) | 2023-02-13 | 2023-02-13 | 一种准垂直结构GaN肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115775730A true CN115775730A (zh) | 2023-03-10 |
| CN115775730B CN115775730B (zh) | 2023-06-06 |
Family
ID=85393587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310101818.1A Active CN115775730B (zh) | 2023-02-13 | 2023-02-13 | 一种准垂直结构GaN肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115775730B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031159A (zh) * | 2023-03-29 | 2023-04-28 | 江苏能华微电子科技发展有限公司 | 一种低反向漏电准垂直结构GaN肖特基二极管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060108605A1 (en) * | 2004-11-22 | 2006-05-25 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode and integrated circuit using the same |
| US20070029633A1 (en) * | 2005-08-05 | 2007-02-08 | Yutaka Hirose | Shottky diode and method for fabricating the same |
| JP2011060962A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| CN103579372A (zh) * | 2012-07-30 | 2014-02-12 | 立锜科技股份有限公司 | 肖特基位障二极管及其制造方法 |
| CN108091566A (zh) * | 2017-12-06 | 2018-05-29 | 中国科学院半导体研究所 | 一种凹槽阳极肖特基二极管的制备方法 |
| CN109346532A (zh) * | 2018-09-26 | 2019-02-15 | 深圳市晶相技术有限公司 | 半导体器件及其制作方法 |
| CN110416318A (zh) * | 2019-07-24 | 2019-11-05 | 芜湖启迪半导体有限公司 | 一种氮化镓基二极管结构及其制备方法 |
-
2023
- 2023-02-13 CN CN202310101818.1A patent/CN115775730B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060108605A1 (en) * | 2004-11-22 | 2006-05-25 | Matsushita Electric Industrial Co., Ltd. | Schottky barrier diode and integrated circuit using the same |
| US20070029633A1 (en) * | 2005-08-05 | 2007-02-08 | Yutaka Hirose | Shottky diode and method for fabricating the same |
| JP2011060962A (ja) * | 2009-09-09 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| CN103579372A (zh) * | 2012-07-30 | 2014-02-12 | 立锜科技股份有限公司 | 肖特基位障二极管及其制造方法 |
| CN108091566A (zh) * | 2017-12-06 | 2018-05-29 | 中国科学院半导体研究所 | 一种凹槽阳极肖特基二极管的制备方法 |
| CN109346532A (zh) * | 2018-09-26 | 2019-02-15 | 深圳市晶相技术有限公司 | 半导体器件及其制作方法 |
| CN110416318A (zh) * | 2019-07-24 | 2019-11-05 | 芜湖启迪半导体有限公司 | 一种氮化镓基二极管结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116031159A (zh) * | 2023-03-29 | 2023-04-28 | 江苏能华微电子科技发展有限公司 | 一种低反向漏电准垂直结构GaN肖特基二极管及其制备方法 |
| CN116031159B (zh) * | 2023-03-29 | 2023-06-06 | 江苏能华微电子科技发展有限公司 | 一种低反向漏电准垂直结构GaN肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115775730B (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8698286B2 (en) | High voltage switching devices and process for forming same | |
| CN110112207B (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN105405897A (zh) | 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN105144392B (zh) | 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 | |
| CN113725296B (zh) | 氮化物半导体外延叠层结构及其功率元件 | |
| CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| CN117219676A (zh) | 一种异质pn结栅极的增强型HEMT器件 | |
| CN115411095A (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| CN115763247A (zh) | 一种准垂直结构GaN肖特基势垒二极管及其制备方法 | |
| CN211295112U (zh) | 一种氮化镓基肖特基二极管 | |
| CN112909076B (zh) | 一种具有p型氧化镍材料的混合式肖特基势垒二极管结构 | |
| CN111211176B (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| JP2009054659A (ja) | 窒化ガリウム半導体装置の製造方法 | |
| CN113964181A (zh) | 一种pn结基极耦合的氮化镓肖特基二极管及制备方法 | |
| CN110265485B (zh) | 具有肖特基势垒AlGaN/GaN异质结的横向晶体管及其制作方法 | |
| CN111509033B (zh) | 一种极化掺杂的sbd二极管及其制备方法 | |
| CN109817728B (zh) | 一种pin二极管器件结构及其制备方法 | |
| CN113363330B (zh) | 一种肖特基半导体器件及其制作方法 | |
| CN220400597U (zh) | 一种Si/SiC异质结结构 | |
| WO2023093294A1 (zh) | 一种氧化镓器件及制备方法 | |
| CN110634943B (zh) | 利用MBE再生长的横向结构GaN基JFET器件及其制备方法 | |
| Herath Mudiyanselage | Design and optimization of edge termination techniques for β-Ga2O3/GaN heterojunction for pn power diodes using TCAD simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |